KR100687864B1 - Method for forming wires of semiconductor - Google Patents
Method for forming wires of semiconductor Download PDFInfo
- Publication number
- KR100687864B1 KR100687864B1 KR1020040117288A KR20040117288A KR100687864B1 KR 100687864 B1 KR100687864 B1 KR 100687864B1 KR 1020040117288 A KR1020040117288 A KR 1020040117288A KR 20040117288 A KR20040117288 A KR 20040117288A KR 100687864 B1 KR100687864 B1 KR 100687864B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium tungsten
- tungsten nitride
- contact hole
- copper
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000010949 copper Substances 0.000 claims abstract description 45
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052802 copper Inorganic materials 0.000 claims abstract description 42
- -1 titanium tungsten nitride Chemical class 0.000 claims abstract description 30
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 238000005546 reactive sputtering Methods 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 28
- 150000004767 nitrides Chemical class 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 8
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 5
- 229910001431 copper ion Inorganic materials 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007736 thin film deposition technique Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 소정의 구조물을 가지는 반도체 기판 상에 층간절연막을 증착하는 제 1 단계와, 상기 층간절연막을 선택적으로 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 컨택홀을을 형성하는 제 2 단계와, 상기 컨택홀이 형성된 결과물 전면에 컬리메이트를 이용한 반응성 스퍼터링 방식으로 티타늄텅스텐 질화물층을 증착하는 제 3 단계와, 상기 티타늄텅스텐 질화물층 상에 구리막을 증착하는 제 4 단계와, 상기 컨택홀 외부에 형성된 티타늄텅스텐 질화물층 및 구리막을 제거하여 컨택을 형성하는 제 5 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공하다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, the method comprising: a first step of depositing an interlayer insulating film on a semiconductor substrate having a predetermined structure; and selectively etching the interlayer insulating film to expose a predetermined region of the semiconductor substrate. A second step of forming a contact hole, a third step of depositing a titanium tungsten nitride layer by a reactive sputtering method using a matrix on the entire surface of the resultant of the contact hole, and a copper film deposited on the titanium tungsten nitride layer And a fourth step of forming a contact by removing the titanium tungsten nitride layer and the copper film formed outside the contact hole.
티타늄텅스텐 질화물층(TiW nitride), 컬리메이트(collimate), 리액티브 스퍼터링 Titanium Tungsten Nitride, Collimate, Reactive Sputtering
Description
도 1 내지 도 10은 본 발명의 일 실시예에 의한 2층 구조의 구리 배선 형성 방법을 순차적으로 보여주는 공정단면도이다.
1 to 10 are cross-sectional views sequentially illustrating a method of forming a copper wiring having a two-layer structure according to an embodiment of the present invention.
***** 도면의 주요부분에 대한 부호의 설명 ***** ***** Explanation of symbols for main parts of drawing *****
100: 반도체 기판 110a : 제 1 층 층간절연막100:
110b : 제 2 층 층간절연막 120a : 제 1 층 티타늄텅스텐 질화물층110b: second layer interlayer
120b : 제 2 층 티타늄텅스텐 질화물층 130a : 제 1 층 구리막120b: 2nd layer titanium
130b : 제 2 층 구리막 140 : 식각정지막
130b: second layer copper film 140: etch stop film
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로서, 보다 상세하게는 컬리메이트를 이용한 반응성 스퍼터링 방식에 의해 티타늄텅스텐 질화물층(TiW nitride)을 증착하는 구리배선 형성 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to a method for forming a copper wiring by depositing a titanium tungsten nitride layer by a reactive sputtering method using a matrix.
최근 반도체 소자의 개발에 있어서, 반도체소자의 속도 향상이 반도체소자의 성능을 평가하는데 있어, 중요한 요소로 평가 되고 있다. 그런데, 최근 RC 지연에 의한 반도체소자의 속도 감소가 반도체소자 개발에 있어서 많은 문제점으로 부각되자, RC 지연을 감소시키기 위한 방법으로 낮은 유전율을 갖는 절연막을 적용하거나 높은 전도성을 갖는 전도선을 적용하는 방식이 활발히 연구되고 있다. In the recent development of semiconductor devices, speedup of semiconductor devices has been evaluated as an important factor in evaluating the performance of semiconductor devices. However, as the recent decrease in the speed of semiconductor devices due to RC delay has been a problem in the development of semiconductor devices, a method of applying an insulating film having a low dielectric constant or a conductive wire having a high conductivity as a method for reducing the RC delay. This is being actively researched.
그 중에서 우선, 낮은 유전율을 갖는 절연막을 적용하는 방식에서는 유전상수가 낮은 폴리이미드(polyimide) 계열이나 에어로젤(aerogel) 형태의 절연막을 개발하여 전도선 사이의 커패시턴스를 감소시켜 RC 지연을 감소시키고 있다. Among them, in the method of applying an insulating film having a low dielectric constant, polyimide-based or aerogel-type insulating films having a low dielectric constant have been developed to reduce the RC delay by reducing the capacitance between conductive lines.
다음으로, 높은 전도성을 갖는 전도선을 적용하는 방식에서는 가장 많은 반도체소자에서 이용되고 있는 알루미늄(Al) 대신에 전기 비저항이 낮은 구리(Cu)를 전도선으로 이용하고 있다. Next, in the method of applying a conductive line having high conductivity, copper (Cu) having a low electrical resistivity is used as the conductive line instead of aluminum (Al), which is used in most semiconductor devices.
그러나, 구리의 경우 알루미늄에 비해 에칭 특성이 극히 불량하여 활성화된 이온을 이용해서 화학적 및 물리적 반응에 의해 식각하는 기존의 RIE(Reactive Ion Etch)방법에 의한 금속배선 형성이 사실상 불가능하다. 즉, 일반적으로 알루미늄의 에칭 가스로 이용되고 있는Cl4 과 BCl3 혼합 가스와의 반응 시 휘발성 부산물이 생기지 못하고 비휘발성 부산물이 발생하여 많은 전도성 잔여물이 남기 때문에 일반적인 RIE 방법으로는 사실상 패턴 정의가 불가능하다. However, in the case of copper, the etching characteristics are extremely poor compared to aluminum, and it is virtually impossible to form metal wiring by the conventional reactive ion etching (RIE) method that is etched by chemical and physical reactions using activated ions. That is, since the reaction between Cl 4 and BCl 3 mixed gas, which is generally used as an etching gas of aluminum, does not generate volatile by-products and non-volatile by-products, many conductive residues are left. impossible.
따라서, 기존의 방법 이외에 패턴을 절연막을 먼저 정의하고 정의된 트렌치에 전도성 금속을 매립 후 금속 화학적물리적연마(Chemical Mechanical Polishing)공정을 통해 절연시키는 다마신(damascene) 공정이 주로 이용되고 있다. Therefore, in addition to the conventional method, a damascene process in which a pattern is first defined by an insulating film, a conductive metal is embedded in a defined trench, and then insulated through a chemical mechanical polishing process is mainly used.
한편, 구리(Cu)의 경우 일반적으로 이용되고 있는 알루미늄에 비해 전기 비저항이 낮을 뿐 아니라, 용융점이 높아 금속 신뢰성이 있어서 중요한 역할을 차지하고 있는 전자 이동(electromigration) 특성이 우수한 것으로 알려져 있다. On the other hand, in the case of copper (Cu), not only is the electrical resistivity lower than that of aluminum, which is generally used, but also the melting point is high, so that it is known to have excellent electromigration characteristics, which play an important role in metal reliability.
그러나, 구리는 실리콘이나 절연막으로 이용되는 산화물 계열 내에서 빠른 확산 속도를 나타내기 때문에 심한 소자 오염원으로 작용하는 문제점이 있다. 따라서, 구리를 배선으로 이용하는 공정을 개발하는 과정에서 구리 장벽 금속(Cu barrier metal)의 개발은 많은 중요성을 가지고 있으며, 실제 공정개발에 있어서 가장 핵심적인 사항이다. 현재 이용되고 있는 구리 장벽 금속으로는 탄탈륨(Ta), 질화탄탈륨(TaN), 티타늄텅스텐(TiW), 질화티타늄(TiN) 등을 이용하고 있다. However, copper has a problem of acting as a serious device contamination source because it shows a fast diffusion rate in the oxide series used as silicon or an insulating film. Therefore, the development of a copper barrier metal (Cu barrier metal) has a lot of importance in the process of developing a process using copper as a wiring, which is the most important point in the actual process development. Currently used copper barrier metals include tantalum (Ta), tantalum nitride (TaN), titanium tungsten (TiW), titanium nitride (TiN), and the like.
그런데, 이와 같은 장벽 금속에 존재하는 결정 입자 경계(grain boundary, 이하 입계라 한다.)를 통해 구리 이온이 확산되어, 형성되는 구리배선의 신뢰성을 저해하는 문제가 있다. 이에 따라 TiSiN, TaSiN 등의 삼상계 장벽금속(Ternary barrier metal)에 대한 연구가 진행되고 있으나 복잡한 메커니즘에 의해 많은 개발상 난점에 부딪치고 있다.However, there is a problem that copper ions are diffused through grain boundaries (hereinafter, referred to as grain boundaries) present in such barrier metals, thereby impairing the reliability of the formed copper wiring. As a result, studies on three-phase barrier metals such as TiSiN and TaSiN have been conducted, but many development difficulties are encountered due to complicated mechanisms.
따라서, 장벽금속의 입계를 질화물로 채워 구리 이온의 확산을 막는 방법을 이용하는데, 티타늄텅스텐(TiW)의 경우 일반적으로 질소(N2) 플라즈마를 이용한 스터핑(stuffing) 방식을 사용하고 있다.Accordingly, a method of preventing diffusion of copper ions by filling the grain boundary of the barrier metal with nitride is used. In the case of titanium tungsten (TiW), a stuffing method using a nitrogen (N 2 ) plasma is generally used.
그러나, 상기 질소 플라즈마를 이용한 스터핑 방식에 의하는 경우 질화물이 티타늄텅스텐(TiW)의 입계를 완전히 채울 수 있을 정도의 스텝 커버리지(step coverage) 특성을 제공하지 못한다. 그 결과 질화물이 채워지지 않은 티타늄텅스텐 의 입계를 통해 구리 이온의 확산이 발생하여 구리 배선의 신뢰성을 확보할 수 없는 문제가 있다.
However, in the stuffing method using the nitrogen plasma, the nitride does not provide a step coverage characteristic enough to completely fill the grain boundaries of titanium tungsten (TiW). As a result, diffusion of copper ions occurs through the grain boundary of titanium tungsten which is not filled with nitride, and thus there is a problem in that reliability of the copper wiring cannot be secured.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 컬리메이트(collimate)를 이용한 반응성 스퍼터링(reactive sputtering) 방식을 통해 티타늄 텅스텐 질화막(TiW nitride)을 증착하여 입계를 통한 구리 이온의 확산을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법 제공하는데 있다.
The present invention has been made to solve the above problems, an object of the present invention is to deposit a titanium tungsten nitride (TiW nitride) through a reactive sputtering (reactive sputtering) method using collimate (copper through grain boundaries) The present invention provides a method for forming a metal wiring of a semiconductor device that can prevent diffusion of ions.
상기한 목적 달성을 위해 본 발명은 소정의 구조물을 가지는 반도체 기판 상에 층간절연막을 증착하는 제 1 단계와, 상기 층간절연막을 선택적으로 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 컨택홀을 형성하는 제 2 단계와, 상기 컨택홀이 형성된 결과물 전면에 컬리메이트를 이용한 반응성 스퍼터링 방식으로 티타늄텅스텐 질화물층을 증착하는 제 3 단계와, 상기 티타늄텅스텐 질화물층 상에 구리막을 증착하는 제 4 단계와, 상기 컨택홀 외부에 형성된 티타늄텅스텐 질화물층 및 구리막을 제거하여 컨택을 형성하는 제 5 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공하다.In order to achieve the above object, the present invention provides a first step of depositing an interlayer insulating film on a semiconductor substrate having a predetermined structure, and selectively forming the contact hole exposing a predetermined region of the semiconductor substrate by selectively etching the interlayer insulating film. A second step, a third step of depositing a titanium tungsten nitride layer by a reactive sputtering method using a matrix on the entire surface of the resultant formed contact hole, a fourth step of depositing a copper film on the titanium tungsten nitride layer, and A method of forming metal wires in a semiconductor device, the method comprising forming a contact by removing a titanium tungsten nitride layer and a copper film formed outside the contact hole.
본 발명은 상기 컨택이 형성된 결과물 전면에 식각 방지막을 증착하는 제 6단계와, 상기 식각 방지막이 형성된 결과물에 대해 상기 제 1단계 내지 상기 제 5 단계를 진행하는 제 7단계를 더 포함하되, 상기 제 7단계는 컨택홀 형성시 식각 방지막까지 식각되는 것을 특징으로 하고, 상기 7단계 후에 상기 제 6단계 및 상기 제 7단계를 반복하여 다층구조의 금속배선을 형성할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.The present invention further includes a sixth step of depositing an etch stop layer on the entire surface of the resultant formed contact, and a seventh step of performing the first step to the fifth step with respect to the resultant product on which the etch stopper is formed. Step 7 may be etched to the etch stop layer when forming the contact hole, and after the step 7, the sixth and seventh steps may be repeated to form a metal wiring having a multi-layered metal wiring. To provide.
여기서, 상기 제 1 단계의 층간절연막은 4000~6000Å의 두께로 증착되는 것을 특징으로 한다.Here, the interlayer insulating film of the first step is characterized in that deposited to a thickness of 4000 ~ 6000Å.
또한, 상기 제 3 단계의 반응성 스퍼터링 방식은 아르곤 가스 및 질소 가스의 혼합 가스를 이용하되, 질소 가스의 비율이 50~60%인 것이 바람직하다.In addition, the reactive sputtering method of the third step uses a mixed gas of argon gas and nitrogen gas, it is preferable that the ratio of nitrogen gas is 50 to 60%.
그리고, 상기 제 5 단계의 상기 티타늄텅스텐 질화물층 및 구리막을 제거는 평탄화 또는 식각에 의하는 것을 특징으로 한다.
In addition, the removal of the titanium tungsten nitride layer and the copper film of the fifth step may be performed by planarization or etching.
이하 도면에 따라 상기 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 이점 및 특징, 그리고 이를 달성하는 방법은 첨부된 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 이 실시예들을 벗어나 다양한 형태로 구현 가능하다. 한편, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
Advantages and features of the present invention, and a method of achieving the same will be apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be embodied in various forms beyond the embodiments. In addition, like reference numerals refer to like elements throughout the specification.
도 1 내지 도 10은 본 발명의 일 실시예에 의한 2층 구조의 구리 배선 형성 방법을 순차적으로 보여주는 공정단면도이다. 여기서, 각 층의 동일한 구성 요소를 구별하기 위해 제 1층, 제 2층과 같은 식별 표시를 사용한다. 1 to 10 are cross-sectional views sequentially illustrating a method of forming a copper wiring having a two-layer structure according to an embodiment of the present invention. Here, identification marks such as the first layer and the second layer are used to distinguish the same components of each layer.
이하, 도 1 내지 도 5를 통해, 제 1 층 구리 배선 형성 공정을 자세히 살펴본다. Hereinafter, the first layer copper wiring forming process will be described in detail with reference to FIGS. 1 to 5.
우선, 도 1에서 도시한 바와 같이, 비트라인 및 커패시터 등의 소정의 구조물을 가지는 반도체 기판(100) 상에 제 1 층 층간절연막(110a)을 증착한다. 이때, 제 1 층 층간절연막(110a)은 약 5000Å 정도의 두께로 증착되는 것이 바람직하다. First, as shown in FIG. 1, a first interlayer
이후, 도 2에서 도시한 바와 같이, 제 1 층 층간절연막(110a)을 선택적 식각하여 상기 반도체 기판(100)의 소정 영역을 노출시킨 제 1 층 컨택홀(115a)을 형성한다. 이때, 상기 제 1 층 층간절연막(110a)의 선택적 식각에는 사진식각 및 에칭 공정이 이용될 수 있다. Thereafter, as illustrated in FIG. 2, the first layer
다음으로, 도 3에 도시한 바와 같이, 상기 공정 결과 형성된 제 1 층 컨택홀(115a) 상에 제 1 층 티타늄텅스텐 질화물층(TiW nitride, 120a)을 증착한다. 상기 제 1 층 티타늄텅스텐 질화물층(120a)은 이후에 증착되는 구리막을 접착 시키는 접착막(glue layer)으로서의 기능과 구리막의 이온의 확산을 방지하는 확산 방지막으로서의 기능을 수행 한다. Next, as shown in FIG. 3, a first layer of titanium tungsten nitride
한편, 상기 제 1 층 티타늄텅스텐 질화물층(TiW nitride, 120a)의 증착은 티타늄텅스텐(Ti-W) 타겟 화합물(compound target, 단 텅스텐 15 wt%) 및 아르곤 가스(Ar)와 질소 가스(N2)의 혼합 가스를 사용하는 반응성 스퍼터링(reactive sputtering) 방식에 의한다. 이 때, 혼합 가스는 질소(N2) 용량을 약 50~60% 정도로 하여 질소가 풍부한 조건 하에서 제 1 층 티타늄텅스텐 질화물층(TiW nitride, 120a)을 증착하는 것이 바람직하다. Meanwhile, the deposition of the first layer of titanium tungsten nitride layer (TiW nitride, 120a) is performed by a titanium tungsten (Ti-W) target compound (tungsten 15 wt%), argon gas (Ar), and nitrogen gas (N 2). By a reactive sputtering method using a mixed gas. At this time, the mixed gas is preferably deposited to the first layer of titanium tungsten nitride layer (TiW nitride, 120a) under nitrogen-rich conditions with a nitrogen (N 2 ) capacity of about 50 to 60%.
상기 반응성 스퍼터링 방식은 컬리메이트(collimate)를 이용하여 스퍼터 입자의 직진성을 향상시켜 스텝 커버리지(step coverage)를 향상시키는 금속 박막 증착 방식이다. 이때, 상기 컬리메이트(collimate)는 타겟 화합물과 증착 대상 반도체 기판 사이에 위치하고 있으며, 스텝 커버리지 개선을 위해 타겟 화합물로부터 방출되는 스퍼터 입자들 중 반도체 기판의 표면에 법선 방향으로 입사되는 스퍼터 입자만을 다수의 스루홀(through hole)을 통해 선택적으로 통과시키는 역할을 한다.The reactive sputtering method is a metal thin film deposition method using a collimator to improve the straightness of the sputter particles to improve step coverage. In this case, the collimate is located between the target compound and the semiconductor substrate to be deposited, and among the sputter particles emitted from the target compound to improve step coverage, only a plurality of sputter particles incident in the normal direction on the surface of the semiconductor substrate are provided. It selectively passes through the through hole.
그 결과, 증착된 본 발명의 일 실시예에 의한 티타늄텅스텐 질화물층(TiW nitride, 120a)은 입계가 질소(N2)로 완전히 채워진 티타늄텅스텐(TiW)이므로, 상기 티타늄텅스텐(TiW)의 입계를 통한 구리 이온의 확산을 막아 반도체 소자의 신뢰성을 개선시킬 수 있다. As a result, the deposited titanium tungsten nitride layer (TiW nitride) 120a according to the embodiment of the present invention has a grain boundary of titanium tungsten (TiW) completely filled with nitrogen (N 2 ), and thus the grain boundary of the titanium tungsten (TiW) is changed. It is possible to prevent the diffusion of copper ions through to improve the reliability of the semiconductor device.
또한, 질소를 50% 이상으로 하여 반응성 스퍼터링 공정을 진행하면 증착되는 티타늄텅스텐 질화물층(TiW nitride, 120a)은 매우 높은 압축 응력으로 포화되어 응력에 의한 장벽 특성이 최대로 향상된다. In addition, when the reactive sputtering process is performed with nitrogen of 50% or more, the deposited titanium tungsten nitride layer (TiW nitride, 120a) is saturated with a very high compressive stress, so that the barrier property due to stress is maximized.
다음으로, 도 4에 도시한 바와 같이, 제 1 층 티타늄텅스텐 질화물층(TiW nitride, 120a) 상에 PVD 방법으로 시드(seed, 미도시)를 만든 후 EP(Electro Pating) 방법으로 제 1 층 구리막(14)을 형성한다.Next, as shown in FIG. 4, a seed (not shown) is formed on the first layer titanium tungsten nitride layer (TiW nitride) 120a by PVD method, and then the first layer copper is formed by EP (Electro Pating) method. The film 14 is formed.
이후, 도 5에서 도시된 바와 같이, 상기 공정을 통해 증착된 제 1 층의 티타 늄텅스텐 질화물층(TiW nitride, 120a) 및 제 1 층 구리막(130a)을 화학적기계적연마(CMP) 공정으로 평탄화한다. 평탄화 결과 제 1 컨택홀 외부에 형성된 제 1 층의 티타늄텅스텐 질화물층(TiW nitride, 120a) 및 제 1 층 구리막(130a)이 제거된다. 상기 공정을 통해 제 1 층의 티타늄텅스텐 질화물층(TiW nitride, 120a) 및 제 1 층 구리막(130a)이 제 1층 컨택홀에 매립된 형태의 제 1 층 구리 배선이 형성된다.
Thereafter, as shown in FIG. 5, the titanium tungsten nitride layer (TiW nitride) 120a and the first
이하, 도 6 내지 도 10을 통해, 본 발명의 일 실시예에 의한 제 2 층 구리 배선 형성 공정을 자세히 살펴본다.Hereinafter, the second layer copper wiring forming process according to an embodiment of the present invention will be described in detail with reference to FIGS. 6 to 10.
우선, 도 6에 도시된 바와 같이, 제 2 층 구리 배선을 형성하기 전에 식각정지막(etch stop layer,140)을 증착한다. 이때, 식각정지막(140)의 증착에는 SiHC(trimethylsiliane base)를 PECVD(Plasma Enhanced CVD) 방법으로 증착하는 방식이 이용된다. 여기서, 상기 PECVD는 RF(Radio Frequency)로 야기된 글로우 방전의 에너지를 이용한 박막 증착 방법으로 좋은 접착도와 스텝 커버리지를 갖는다.First, as shown in FIG. 6, an
이후, 제 2 층 구리 배선을 형성하기 위해 제 2 층 층간절연막(110b)을 식각정지막(140) 상에 증착한다. 또한, 상기 식각정지막(140) 상에 제 2 층 층간절연막(110b)을 증착한다. 이때, 제 1 층 층간절연막(110b)은 약 5000Å 정도의 두께로 증착되는 것이 바람직하다. Thereafter, a second layer
이후, 도 7에서 도시한 바와 같이, 제 2 층 층간절연막(110b) 및 상기 식각정지막(140)을 선택적 식각하여 상기 제 1 층 구리막(130a)의 소정 영역을 노출시키는 제 2 층 컨택홀(115b)을 형성한다. 이때, 상기 제 2 층 층간절연막(110b) 및 상기 식각정지막(140)의 선택적 식각에는 사진식각 및 에칭 공정이 이용될 수 있다. Subsequently, as shown in FIG. 7, a second layer contact hole exposing a predetermined region of the first
다음으로, 도 8에 도시한 바와 같이, 제 2 층 컨택홀(115a)이 형성된 결과물 전면에 제 2 층 티타늄텅스텐 질화물층(TiW nitride, 120b)을 증착하고, 그 위에 도 9에서 도시한 바와 같은 제 2층 구리막(130b)를 증착한다. 그리고, 제 2 층 컨택홀(115a) 외부에 형성된 제 2 층 티타늄텅스텐 질화물층(TiW nitride, 120b) 및 제 2층 구리막(130b)을 화학적물리적연마(CMP) 공정 또는 식각 공정을 통해 제거한다. 그 결과, 제 2 층의 티타늄텅스텐 질화물층(TiW nitride, 120b) 및 제 2 층 구리막(130b)이 제 2 층 컨택홀에 매립된 형태의 제 2 층 구리 배선이 형성된다. Next, as shown in FIG. 8, a second layer of titanium tungsten nitride layer (TiW nitride) 120b is deposited on the entire surface of the resultant in which the second
본 발명의 일 실시예에서는 2층 구조의 구리 배선 형성 방법을 살펴보았으나, 도6 내지 도9에서 설명한 공정을 반복하여 진행하면 3층 이상의 다층 구조의 구리 배선도 형성 가능하다. In the exemplary embodiment of the present invention, a method of forming a copper wiring having a two-layer structure has been described, but by repeating the processes described with reference to FIGS.
마지막으로, 상기 공정을 통해 2층 구조의 구리 배선을 형성한 후, 그 결과물 위의 전면에 도 10에 도시된 바와 같은 패시베이션막(160)을 증착한다. 이때, 상기 패시베이션막(160)의 증착에는 SiHC(trimethylsiliane base)를 PECVD(Plasma Enhanced CVD) 방법으로 증착하는 방식이 이용된다.
Finally, after forming the copper wiring of the two-layer structure through the above process, the
상술한 바와 같이 본 발명에 따르면, 컬리메이트(collimate)를 이용한 반응성 스퍼터링 방식을 통해 티타늄 텅스텐 질화막(TiW nitride)을 증착함으로써, 장 벽금속의 입계를 통한 구리 이온의 확산을 막아 구리 배선의 신뢰성을 개선할 수 있는 효과가 있다.
As described above, according to the present invention, by depositing a titanium tungsten nitride (TiW nitride) by a reactive sputtering method using a collimate (Crimate), to prevent the diffusion of copper ions through the grain boundary of the barrier metal to improve the reliability of the copper wiring There is an effect that can be improved.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117288A KR100687864B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming wires of semiconductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117288A KR100687864B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming wires of semiconductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077755A KR20060077755A (en) | 2006-07-05 |
| KR100687864B1 true KR100687864B1 (en) | 2007-02-27 |
Family
ID=37169765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117288A KR100687864B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming wires of semiconductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100687864B1 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990006058A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Method for forming conductive wiring in semiconductor device |
| KR100250730B1 (en) * | 1996-12-28 | 2000-05-01 | 김영환 | Process for fabricating barrier metal layer of semiconductor device |
-
2004
- 2004-12-30 KR KR1020040117288A patent/KR100687864B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100250730B1 (en) * | 1996-12-28 | 2000-05-01 | 김영환 | Process for fabricating barrier metal layer of semiconductor device |
| KR19990006058A (en) * | 1997-06-30 | 1999-01-25 | 김영환 | Method for forming conductive wiring in semiconductor device |
Non-Patent Citations (2)
| Title |
|---|
| 1002507300000 * |
| 1019990006058 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077755A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196420B1 (en) | Method and structure for creating ultra low resistance damascene copper wiring | |
| EP0561132B1 (en) | Method of forming a conformal refractory metal layer in a submicron opening | |
| US7259463B2 (en) | Damascene interconnect structure with cap layer | |
| US7205666B2 (en) | Interconnections having double capping layer and method for forming the same | |
| US6953745B2 (en) | Void-free metal interconnection structure and method of forming the same | |
| US8119519B2 (en) | Semiconductor device manufacturing method | |
| US20160358859A1 (en) | Reducing contact resistance in vias for copper interconnects | |
| US10629478B2 (en) | Dual-damascene formation with dielectric spacer and thin liner | |
| US6555461B1 (en) | Method of forming low resistance barrier on low k interconnect | |
| US20070152334A1 (en) | Semiconductor device and manufacturing method | |
| KR100687864B1 (en) | Method for forming wires of semiconductor | |
| US20020127849A1 (en) | Method of manufacturing dual damascene structure | |
| US20090001579A1 (en) | Multi-layered metal line having an improved diffusion barrier of a semiconductor device and method for forming the same | |
| KR20090024854A (en) | Metal line and method for fabricating metal line of semiconductor device | |
| KR100462762B1 (en) | Method for forming copper metal line of semiconductor device | |
| US6841471B2 (en) | Fabrication method of semiconductor device | |
| KR100720402B1 (en) | Method for forming metal line using the dual damascene process | |
| US20240194587A1 (en) | Interconnects with Sidewall Barrier Layer Divot Fill | |
| KR100476707B1 (en) | Method of manufacturing a semiconductor device | |
| US6388330B1 (en) | Low dielectric constant etch stop layers in integrated circuit interconnects | |
| KR100699684B1 (en) | Metal line fabrication method for semiconductor device | |
| JP3269490B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| KR100753132B1 (en) | Method for fabricating metal line using dual damascene | |
| KR100661220B1 (en) | Method for forming metal interconnect with dual dielectric layer | |
| KR100630566B1 (en) | Method for filling the gap of the dual damascene pattern in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |