KR100687333B1 - Method for manufacturing thin flim transistor lcd - Google Patents

Method for manufacturing thin flim transistor lcd Download PDF

Info

Publication number
KR100687333B1
KR100687333B1 KR1020000087267A KR20000087267A KR100687333B1 KR 100687333 B1 KR100687333 B1 KR 100687333B1 KR 1020000087267 A KR1020000087267 A KR 1020000087267A KR 20000087267 A KR20000087267 A KR 20000087267A KR 100687333 B1 KR100687333 B1 KR 100687333B1
Authority
KR
South Korea
Prior art keywords
film
source
mask
photoresist film
exposure
Prior art date
Application number
KR1020000087267A
Other languages
Korean (ko)
Other versions
KR20020057035A (en
Inventor
최현묵
박승준
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000087267A priority Critical patent/KR100687333B1/en
Publication of KR20020057035A publication Critical patent/KR20020057035A/en
Application granted granted Critical
Publication of KR100687333B1 publication Critical patent/KR100687333B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

본 발명은 박막 트랜지스터 액정표시장치 제조 방법을 개시한다. 개시된 본 발명은, 투명성 절연 기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함한 기판의 전체 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막, 소오스/드레인용 금속막을 차례로 증착하는 단계; 상기 소오스/드레인용 금속막 상에 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 채널층이 형성될 영역과 소오스/드레인 전극이 형성될 영역을 제외한 영역에 하프 톤이 형성될 수 있도록 하는 제 1 마스크를 사용하여 1차 노광하는 단계; 및 상기 1차 노광된 포토레지스트막을 제 2 마스크를 사용하여 2차 노광하는 단계를 거쳐서, 하프 톤을 형성하는 단계; 상기 하프 톤이 형성된 포토레지스트막을 식각 마스크로 하여, 상기 소오스/드레인 금속막, 도핑된 비정질 실리콘막을 식각하여 소오스/드레인 전극이 형성될 영역을 한정하고, 액티브 층을 형성하는 단계; 상기 하프 톤이 형성된 포토레지스트막을 제거하고, 연속적으로 식각하여 소오스/드레인 전극 및 채널 층을 형성하는 단계를 포함하는 것을 특징으로 한다.The present invention discloses a method for manufacturing a thin film transistor liquid crystal display device. The disclosed subject matter includes forming a gate on a transparent insulative substrate; Sequentially depositing a gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a source / drain metal film on the entire substrate including the gate; Applying a photoresist film on the source / drain metal film; Firstly exposing the photoresist film using a first mask to allow halftones to be formed in regions other than a region where a channel layer is to be formed and a region where a source / drain electrode is to be formed; And performing a second exposure of the first exposed photoresist film using a second mask to form halftones. Etching the source / drain metal film and the doped amorphous silicon film using the photoresist film on which the half tone is formed as an etch mask to define an area in which the source / drain electrode is to be formed, and forming an active layer; And removing the photoresist film on which the half tone is formed, and subsequently etching to form a source / drain electrode and a channel layer.

Description

박막 트랜지스터 액정표시장치 제조 방법{METHOD FOR MANUFACTURING THIN FLIM TRANSISTOR LCD}Manufacturing method of thin film transistor liquid crystal display {METHOD FOR MANUFACTURING THIN FLIM TRANSISTOR LCD}

도 1a 내지 도 1c는 종래의 슬릿 형 마스크를 사용하여 하프 톤 형성 방법을 도시한 단면도.1A to 1C are cross-sectional views showing a halftone forming method using a conventional slit mask.

도 2는 종래의 하프 톤 마스크를 사용하여 하프 톤 형성 방법을 도시한 단면도.2 is a cross-sectional view showing a halftone forming method using a conventional halftone mask.

도 3a 내지 도 3d는 본 발명에 따라 하프 톤 형성 방법을 도시한 단면도.3A-3D are cross-sectional views illustrating a halftone formation method in accordance with the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

11: 게이트 절연 막 20a: 1차 노광 포토레지스트막11: gate insulating film 20a: primary exposure photoresist film

20b: 2차 노광 포토레지스트막 20c: 하프 톤 패턴20b: secondary exposure photoresist film 20c: halftone pattern

23: 채널 층 25: 오믹 층 23: channel layer 25: ohmic layer

27: 소오스/드레인 전극 50: 게이트 전극 27 source / drain electrode 50 gate electrode

100: 투명 절연 기판100: transparent insulation substrate

본 발명은 박막 트랜지스터 액정표시장치의 제조 방법에 관한 것으로, 보다 상세하게는, 제 1, 제 2 액정 마스크를 사용하여 포토레지스트막을 하프톤으로 형성하는 박막 트랜지스터 액정표시장치 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor liquid crystal display device, and more particularly, to a method for manufacturing a thin film transistor liquid crystal display device in which a photoresist film is formed into halftones by using first and second liquid crystal masks.

일반적으로, 박막 트랜지스터 액정표시장치의 어레이 기판을 제조하는 공정에서는 5, 6, 7, 8마스크 공정을 사용하고 있는데, 이러한 마스크 공정수는 액정표시장치 제조시의 단가와 밀접한 관련이 있어, 공정수의 단축을 위하여 많은 노력이 행해지고 있다. 그중 활발히 진행되고 있는 것이 채널층과 소오스/드레인 전극을 하나의 포토 공정에서 형성하는 4마스크 공정이 바로 그 것이다.Generally, 5, 6, 7, and 8 mask processes are used in the process of manufacturing an array substrate of a thin film transistor liquid crystal display device, and the number of mask processes is closely related to the unit cost in manufacturing the liquid crystal display device. Many efforts have been made to shorten the time. Among them, the four-mask process for forming the channel layer and the source / drain electrodes in one photo process is actively being performed.

상기와 같은 4마스크 공정이 성공적으로 이루어지기 위해서는 포토레지스트막 상에 균일한 하프 톤 형성이 중요한데, 이러한 하프 톤 형성 방법으로는 분해능 이하의 슬릿 마스크를 사용하는 경우와 두개의 상이한 투과영역을 갖는 마스크를 사용하는 두가지 경우가 있다. The uniform halftone formation on the photoresist film is important for the successful four-mask process as described above. The halftone formation method has a mask having two different transmission regions as compared with the use of a slit mask having a resolution lower than There are two cases of using.

이하, 첨부된 도면을 참조하여 상세히 설명하도록 한다.Hereinafter, with reference to the accompanying drawings to be described in detail.

도 1a 내지 도 1c는 종래의 슬릿 형 마스크를 사용하여 하프 톤 형성 방법을 도시한 단면도이다. 먼저, 도 1a에 도시된 바와 같이, 투명성 절연 기판(100) 상에 게이트 전극(50)을 형성한 다음 게이트 절연막(11), 비정질 실리콘 막(13), 도핑된 비정질 실리콘 막(15), 소오스/드레인 금속막(17)을 차례로 증착한 상태에서, 결과물 상에 감광막(19)을 도포한다. 그런 다음, 도 1b에 도시된 바와 같이, 투과량이 부분적으로 조절되도록 분해능이하의 슬릿 형(103) 패턴을 넣어서 만든 마스크(101)를 사용하여 상기 감광막을 노광및 현상함으로써 하프 톤 패턴(19a)을 형성한다. 그리고나서, 도 1c에 도시된 바와 같이, 식각 마스크로서 하프톤 패턴(19a)을 이용해서 하부막들을 식각하여 오믹층과 채널층(25, 23)및 소오스/드레인 전극(27)을 동시에 형성한다. 미설명된 도면 부호 105는 비투과막을 나타낸다.1A to 1C are cross-sectional views showing a halftone forming method using a conventional slit mask. First, as shown in FIG. 1A, the gate electrode 50 is formed on the transparent insulating substrate 100, and then the gate insulating film 11, the amorphous silicon film 13, the doped amorphous silicon film 15, and the source are formed. In a state where the drain metal film 17 is sequentially deposited, the photosensitive film 19 is coated on the resultant. Then, as shown in FIG. 1B, the half-tone pattern 19a is exposed and developed by exposing and developing the photosensitive film using a mask 101 made by inserting a slit type 103 pattern having a resolution of less than resolution so that the transmission amount is partially adjusted. Form. Subsequently, as shown in FIG. 1C, the lower layers are etched using the halftone pattern 19a as an etching mask to simultaneously form the ohmic layer, the channel layers 25 and 23, and the source / drain electrodes 27. . Unexplained reference numeral 105 denotes a non-permeable membrane.

도 2는 종래의 하프 톤 마스크를 사용하여 하프 톤 형성 방법을 도시한 단면도로서, 도 1a내지 도 1c에서 설명한 바와 동일한 증착 과정을 거친후, 포토 공정에서 투과량이 서로 다른 영역(107)을 갖는 마스크(101)를 사용하여 노광량을 조절하여 하프 톤을 형성하고, 식각하여 채널층과 소오스/드레인 전극(27)을 형성하는 방법이다.FIG. 2 is a cross-sectional view illustrating a halftone forming method using a conventional halftone mask, and after the same deposition process as described with reference to FIGS. 1A to 1C, a mask having regions 107 having different transmittances in a photo process. A halftone is formed by adjusting the exposure amount using 101 and etching to form the channel layer and the source / drain electrodes 27 by etching.

도시하지는 않았지만, 상기 일정 노광 량만을 투과 시키는 영역을 갖는 마스크를 사용하여 하프 톤 패터닝을 한다음 오믹 층과 채널 층및 소오스/드레인 전극을 형성하는 단계르 거치는 것은 도 1b와 도1c와 같다. Although not shown, halftone patterning is performed using a mask having a region that transmits only a predetermined exposure amount, and then the steps of forming an ohmic layer, a channel layer, and a source / drain electrode are the same as those of FIGS. 1B and 1C.

그러나, 4마스크 공정에서 사용되는 상기와 같은 방법은 다음과 같은 문제점을 가지고 있다. 첫 번째 방법과 같이 분해능이하의 슬릿 패턴을 사용하는 경우에는 마스크와 포토레지스트막 사이에 거리 차로 인하여, 빛이 회절하게 되고, 그로인하여, 포토레지스트막 상에 균일한 하프 톤이 형성되지 않으며, 또한, 슬릿의 오차가 그대로 포토레지스트막에 적용되어 채널층과 소오스/드레인 전극의 치수 불 균일을 야기한다.However, the above method used in the four mask process has the following problems. In the case of using a slit pattern having a resolution lower than that of the first method, the light is diffracted due to the distance difference between the mask and the photoresist film, whereby a uniform half tone is not formed on the photoresist film, and The error of the slit is applied to the photoresist film as it is, causing the dimensional unevenness of the channel layer and the source / drain electrodes.

두 번째 방법은 균일한 하프 톤 형성에는 유용하지만, 제작이 어렵고, 단가가 비싸며, 최근 추세의 대형 액정표시장치의 제작이 어렵다는 단점을 가지고 있 다. The second method is useful for forming uniform halftones, but it is difficult to manufacture, expensive, and difficult to manufacture large size liquid crystal display devices.

따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 서로 다른 투과 영역을 갖는 두개의 액정 마스크를 사용하여 연속적으로 노광하여, 현상및 식각하므로, 균일한 하프 톤을 형성할 수 있고, 하나의 마스크에 두개의 다른 투과 영역을 갖는 하프 톤 마스크처럼 제작에 어려움이 없고, 제조 단가도 싸다는 잇점이 있다.Accordingly, the present invention has been made in order to solve the problems of the prior art, it is possible to form a uniform half-tone by continuously exposure, development and etching by using two liquid crystal masks having different transmission areas, Like a halftone mask having two different transmission areas in one mask, there is no difficulty in fabrication, and the manufacturing cost is low.

상기와 같은 목적을 달성하기 위한 본 발명은 투명성 절연 기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함한 기판의 전체 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막, 소오스/드레인용 금속막을 차례로 증착하는 단계; 상기 소오스/드레인용 금속막 상에 포토레지스트막을 도포하는 단계; 상기 포토레지스트막을 채널층이 형성될 영역과 소오스/드레인 전극이 형성될 영역을 제외한 영역에 하프 톤이 형성될 수 있도록 하는 제 1 마스크를 사용하여 1차 노광하는 단계; 및 상기 1차 노광된 포토레지스트막을 제 2 마스크를 사용하여 2차 노광하는 단계를 거쳐서, 하프 톤을 형성하는 단계; 상기 하프 톤이 형성된 포토레지스트막을 식각 마스크로 하여, 상기 소오스/드레인 금속막, 도핑된 비정질 실리콘막을 식각하여 소오스/드레인 전극이 형성될 영역을 한정하고, 액티브 층을 형성하는 단계; 상기 하프 톤이 형성된 포토레지스트막을 제거하고, 연속적으로 식각하여 소오스/드레인 전극 및 채널 층을 형성하는 단계를 포함하며, 상기 1차, 및 2차 노광 공정은 연속해서 수행하고, 상기 1차 노광 시의 노광량은, 상기 2차 노광 시의 노광량의 2배보다 크도록 하는 것을 특징으로 한다.The present invention for achieving the above object comprises the steps of forming a gate on a transparent insulating substrate; Sequentially depositing a gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a source / drain metal film on the entire substrate including the gate; Applying a photoresist film on the source / drain metal film; Firstly exposing the photoresist film using a first mask to allow halftones to be formed in regions other than a region where a channel layer is to be formed and a region where a source / drain electrode is to be formed; And performing a second exposure of the first exposed photoresist film using a second mask to form halftones. Etching the source / drain metal film and the doped amorphous silicon film using the photoresist film on which the half tone is formed as an etch mask to define an area in which the source / drain electrode is to be formed, and forming an active layer; Removing the photoresist film on which the half-tone is formed, and subsequently etching to form source / drain electrodes and a channel layer, wherein the first and second exposure processes are performed continuously and during the first exposure. The exposure amount of is characterized in that it is larger than twice the exposure amount at the time of the said 2nd exposure.

본 발명에 의하면 4마스크 공정을 성공적으로 수행하는 데 필요한 하프 톤 형성을 보다 간단한 마스크인 액정 마스크를 사용하여, 제조 단가와 균일한 하프 톤을 형성할 수 있는 효과가 있다.According to the present invention, the half-tone formation required for successfully performing the four-mask process is performed by using a liquid crystal mask, which is a simpler mask, to form a manufacturing cost and a uniform half-tone.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 보다 상세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3d는 본 발명에 따라 하프 톤 형성 방법을 도시한 단면도이다.3A-3D are cross-sectional views illustrating a halftone formation method in accordance with the present invention.

도 3a에 도시한 바와 같이, 투명 절연 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극(50)이 형성된 기판(100) 상에 게이트 절연막(11)을 이중으로 도포하고, 연속해서, 액티브층(13, 15), 소오스/드레인 금속막(17)을 증착한다. 상기 결과믈 상에 포토레지스트막(20a)을 도포하고, 제 1 마스크(101)를 사용하여, 1차 노광하고, 도 3b에 도시한 바와 같이, 연속해서 제 2 마스크(101)를 사용하여 2차 노광한다. 상기 노광된 포토레지스트막을 현상하여 하프 톤 패턴(20c)을 도 3c와 같이 형성한다.As shown in FIG. 3A, a gate electrode is formed on a transparent insulating substrate, the gate insulating film 11 is applied on the substrate 100 on which the gate electrode 50 is formed, and then the active layer ( 13, 15), and source / drain metal film 17 is deposited. The photoresist film 20a was applied onto the resultant, first exposure was performed using the first mask 101, and as shown in FIG. 3B, two successively using the second mask 101 were applied. Differential exposure. The exposed photoresist film is developed to form a halftone pattern 20c as shown in FIG. 3C.

도 3d에 도시한 바와 같이, 상기 하프 톤 마스크를 식각 마스크로 사용하여 채널층(23)과 소오스/드레인 전극(27)을 형성한다.As shown in FIG. 3D, the channel layer 23 and the source / drain electrodes 27 are formed using the halftone mask as an etching mask.

상기 공정에서 사용된, 상기 1차 액정 마스크의 구조는 채널층 영역과 소오스/드레인 전극(27) 영역이 형성된 부분은 비 투과 영역(109)으로 구성되어 있고, 나머지 부분은 투과 영역으로 형성되어 있는 구조를 하고 있다. 상기 2차 액정 마 스크의 구조는 상기 채널층이 형성될 영역을 투과 영역(108)으로 하고, 소오스/드레인 전극(27) 영역과 그이외의 영역을 비투과 영역으로하는 구조를 가지고 있다.The structure of the primary liquid crystal mask used in the above process has a portion in which a channel layer region and a source / drain electrode 27 region are formed, and a non-transmissive region 109, and the remaining portion is formed as a transmissive region. It's a rescue. The secondary liquid crystal mask has a structure in which a region where the channel layer is to be formed is a transmission region 108 and a source / drain electrode 27 region and other regions are non-transmissive regions.

여기서, 미설명된 도면의 부호 20a는 1차 노광된 포토레지스트막, 20b는 2차 노광된 포토레지스트막을 각각 나타낸다.Herein, reference numeral 20a in the unexplained drawing denotes a primary exposed photoresist film, and 20b denotes a secondary exposed photoresist film, respectively.

따라서, 본 발명에 의한 하프 톤 형성 과정은 기존에 하나의 슬릿 형이나 하프 톤 마스크를 사용하는 것과는 상이하게, 서로 다른 투과영역을 갖는 두개의 액정 마스크를 사용하여, 제조 방법이 간단하고 빛의 간섭이나 치수의 오차가 적은 하프 톤 패턴을 형성할 수 있는 것이다.Therefore, the halftone formation process according to the present invention uses two liquid crystal masks having different transmission regions, unlike the conventional slit-type or halftone masks. In addition, it is possible to form a halftone pattern with less error in dimensions.

또한, 본 발명의 다른 실 시예로서는 상기와 같은 동일한 방법을 사용하여 프린지 필드 구동 액정표시장치의 ITO 전극과 게이트 라인을 동시에 형성시킬수 있고, 상기와 동일한 방법을 사용하여 소오스/드레인 전극과 상층 보호막을 동시에 형성할 수 있다.In another embodiment of the present invention, the ITO electrode and the gate line of the fringe field driving liquid crystal display can be simultaneously formed using the same method as described above, and the source / drain electrode and the upper protective film are formed using the same method as described above. It can be formed at the same time.

이상에서와 같이, 본 발명은 4마스크 공정을 통하여 채널층과 소오스/드레인 전극을 형성하는데, 기존의 Slit 또는 2중 층 마스크를 사용하는것 대신에 투과 영역이 서로 다른 두개의 액정 마스크를 사용하여 하프 톤을 형성할 수 있다.As described above, the present invention forms a channel layer and a source / drain electrode through a four mask process. Instead of using a conventional slit or double layer mask, a half using two liquid crystal masks having different transmission regions is used. Tones can be formed.

또한, 하프 톤을 형성하는 과정에서 포토레지스트막의 두께가 노광량에 따라 민감하게 변화하는데, 액정 마스크를 사용하는 경우에는 포토레지스트막의 두께조절이 용이하고, 하프 톤외의 영역의 임계 치수(Critical Dimension)를 정확히 유지할 수 있는 효과가 있다.In addition, the thickness of the photoresist film is sensitively changed depending on the exposure amount in the process of forming the halftone. When the liquid crystal mask is used, the thickness of the photoresist film is easily adjusted, and the critical dimension of the region other than the halftone is adjusted. It has the effect of maintaining exactly.

Claims (3)

투명성 절연 기판 상에 게이트를 형성하는 단계;Forming a gate on the transparent insulating substrate; 상기 게이트를 포함한 기판의 전체 상에 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막, 소오스/드레인용 금속막을 차례로 증착하는 단계;Sequentially depositing a gate insulating film, an amorphous silicon film, a doped amorphous silicon film, and a source / drain metal film on the entire substrate including the gate; 상기 소오스/드레인용 금속막 상에 포토레지스트막을 도포하는 단계;Applying a photoresist film on the source / drain metal film; 상기 포토레지스트막을 채널층이 형성될 영역과 소오스/드레인 전극이 형성될 영역을 제외한 영역에 하프 톤이 형성될 수 있도록 하는 제 1 마스크를 사용하여 1차 노광하는 단계; 및Firstly exposing the photoresist film using a first mask to allow halftones to be formed in regions other than a region where a channel layer is to be formed and a region where a source / drain electrode is to be formed; And 상기 1차 노광된 포토레지스트막을 제 2 마스크를 사용하여 2차 노광하는 단계를 거쳐서, 하프 톤을 형성하는 단계;Forming a halftone by performing a second exposure of the first exposed photoresist film using a second mask; 상기 하프 톤이 형성된 포토레지스트막을 식각 마스크로 하여, 상기 소오스/드레인 금속막, 도핑된 비정질 실리콘막을 식각하여 소오스/드레인 전극이 형성될 영역을 한정하고, 액티브 층을 형성하는 단계;Etching the source / drain metal film and the doped amorphous silicon film using the photoresist film on which the half tone is formed as an etch mask to define an area in which the source / drain electrode is to be formed, and forming an active layer; 상기 하프 톤이 형성된 포토레지스트막을 제거하고, Removing the photoresist film on which the half-tone is formed, 연속적으로 식각하여 소오스/드레인 전극 및 채널 층을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시 장치 제조 방법.Forming a source / drain electrode and a channel layer by successively etching the thin film transistor liquid crystal display. 제 1항에 있어서,The method of claim 1, 상기 1차, 및 2차 노광 공정은 연속해서 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시 장치 제조 방법.And the first and second exposure processes are performed continuously. 제 1항에 있어서, The method of claim 1, 상기 1차 노광 시의 노광량은, 상기 2차 노광 시의 노광량의 2배보다 크도록 하는 것을 특징으로 하는 박막 트랜지스터 액정표시 장치 제조 방법.The exposure amount at the time of the primary exposure is larger than twice the exposure amount at the time of the second exposure, characterized in that the thin film transistor liquid crystal display device manufacturing method.
KR1020000087267A 2000-12-30 2000-12-30 Method for manufacturing thin flim transistor lcd KR100687333B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000087267A KR100687333B1 (en) 2000-12-30 2000-12-30 Method for manufacturing thin flim transistor lcd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087267A KR100687333B1 (en) 2000-12-30 2000-12-30 Method for manufacturing thin flim transistor lcd

Publications (2)

Publication Number Publication Date
KR20020057035A KR20020057035A (en) 2002-07-11
KR100687333B1 true KR100687333B1 (en) 2007-02-27

Family

ID=27690145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087267A KR100687333B1 (en) 2000-12-30 2000-12-30 Method for manufacturing thin flim transistor lcd

Country Status (1)

Country Link
KR (1) KR100687333B1 (en)

Also Published As

Publication number Publication date
KR20020057035A (en) 2002-07-11

Similar Documents

Publication Publication Date Title
KR100494683B1 (en) Photo mask for half tone exposure process employing in tft-lcd manufacture process using 4-mask
JP5555789B2 (en) Photomask, manufacturing method thereof, and pattern transfer method
KR100469007B1 (en) Method for forming a thin-film transistor
KR100708240B1 (en) Thin film transistor, liquid crystal display using thin film transistor, and method of manufacturing thin film transistor
KR100759627B1 (en) Method of patterning thin film and TFT array substrate using it and production method therefor
JP3410617B2 (en) Thin film patterning method
KR100333274B1 (en) Liquid Crystal Display and Method Thereof
JP2002196474A (en) Gray-tone mask and method of producing the same
KR20070066070A (en) The photo mask and method of fabricating the array substrate for liquid crystal display device using the same
JP5917015B2 (en) Method for manufacturing thin film transistor array panel
KR20020036023A (en) manufacturing method of array panel for liquid crystal display
KR20020093351A (en) Gray tone mask and manufacturing method for liquid crystal display using it
KR100528883B1 (en) Manufacturing method of liquid crystal display device
JP3612525B2 (en) Thin film semiconductor device manufacturing method and resist pattern forming method thereof
US20210375956A1 (en) Array substrate, method for preparing the same, and display device
KR100687333B1 (en) Method for manufacturing thin flim transistor lcd
KR20020057224A (en) Methode of manufacturing thin film transistor and mask for using the same
KR100648214B1 (en) Method of manufacturing tft-lcd
KR100663294B1 (en) Method for manufacturing thin film transistor liquid crystal display
KR20010109681A (en) Method for manufacturing fringe field switchinge lcd
KR100764273B1 (en) Method for maunufacturing thin film transistor
KR20020037417A (en) Method for manufacturing vertical tft lcd device
KR20010011855A (en) method for manufacturing the TFT- LCD
KR20060056694A (en) Mask and method of array panel using the same
KR100707016B1 (en) Method of manufacturing tft-lcd

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14