KR100686873B1 - Source driving circuit of liquid crystal display - Google Patents

Source driving circuit of liquid crystal display Download PDF

Info

Publication number
KR100686873B1
KR100686873B1 KR1020050008067A KR20050008067A KR100686873B1 KR 100686873 B1 KR100686873 B1 KR 100686873B1 KR 1020050008067 A KR1020050008067 A KR 1020050008067A KR 20050008067 A KR20050008067 A KR 20050008067A KR 100686873 B1 KR100686873 B1 KR 100686873B1
Authority
KR
South Korea
Prior art keywords
amplifiers
video signal
liquid crystal
power supply
driving circuit
Prior art date
Application number
KR1020050008067A
Other languages
Korean (ko)
Other versions
KR20060087170A (en
Inventor
최병덕
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050008067A priority Critical patent/KR100686873B1/en
Publication of KR20060087170A publication Critical patent/KR20060087170A/en
Application granted granted Critical
Publication of KR100686873B1 publication Critical patent/KR100686873B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/38—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents with thermal insulation
    • B65D81/3876—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents with thermal insulation insulating sleeves or jackets for cans, bottles, barrels, etc.
    • B65D81/3886—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents with thermal insulation insulating sleeves or jackets for cans, bottles, barrels, etc. formed of different materials, e.g. laminated or foam filling between walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/065—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of foam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/302—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising aromatic vinyl (co)polymers, e.g. styrenic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • B32B5/18—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts characterised by features of a layer of foamed material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/304—Insulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정표시장치의 소오스 구동회로가 개시된다. 본 발명에 따른 소오스 구동회로는 입력되는 디지털 영상신호를 아날로그 영상신호로 변환하는 D/A 변환부와, 아날로그 영상신호를 정극성의 영상신호 및 부극성의 영상신호로 변환하는 디코더와, 서로 다른 레벨의 전원 전압으로 구동되는 다수개의 증폭기 및 극성 제어 신호에 응답하여 다수개의 증폭기들로부터 출력되는 정극성의 영상신호 및 부극성의 영상신호를 교번적으로 선택하여 액정패널의 데이터 라인에 공급하는 다수개의 멀티플렉서를 구비하는 출력버퍼를 포함하여 이루어진다. 이에 의해, 도트 반전 방식을 지원하는 소오스 구동 회로의 소비 전력을 감소시킬 수 있다.A source driving circuit of a liquid crystal display device is disclosed. The source driving circuit according to the present invention includes a D / A converter for converting an input digital video signal into an analog video signal, a decoder for converting an analog video signal into a positive video signal and a negative video signal, and different levels. A plurality of multiplexers that alternately select a positive image signal and a negative image signal output from the plurality of amplifiers in response to a plurality of amplifiers and polarity control signals driven by a power supply voltage of a plurality of amplifiers and supply them to the data lines of the liquid crystal panel. It includes an output buffer having a. As a result, power consumption of the source driving circuit supporting the dot inversion method can be reduced.

액정표시장치, 소오스 구동회로, 증폭기, 소비전력LCD, Source Drive Circuit, Amplifier, Power Consumption

Description

액정표시장치의 소오스 구동회로{Source driving circuit of liquid crystal display}Source driving circuit of liquid crystal display device

도 1은 일반적인 액정표시장치에 표시되는 영상신호의 전압범위를 나타낸 도면,1 is a view showing a voltage range of an image signal displayed on a general liquid crystal display device;

도 2는 도트 반적 방식의 데이터 극성반전패턴을 도시한 도면,2 is a diagram illustrating a data polarity inversion pattern of the dot inversion method;

도 3은 일반적인 소오스 구동회로에 구비되는 출력버퍼를 도시한 도면,3 is a view illustrating an output buffer provided in a general source driving circuit;

도 4는 일반적인 액정표시장치를 개략적으로 도시한 도면,4 is typical Schematically showing a liquid crystal display device,

도 5는 도 4에 도시된 소오스 구동부를 개략적으로 도시한 블록도, 그리고,5 is a block diagram schematically illustrating a source driver illustrated in FIG. 4, and

도 6은 도 5에 도시된 출력 버퍼의 구성을 개략적으로 도시한 블록도이다.FIG. 6 is a block diagram schematically illustrating a configuration of an output buffer shown in FIG. 5.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : 액정 패널 120 : 소오스 구동부110: liquid crystal panel 120: source driver

121 : 쉬프트 레지스터 123 : 제1 래치부121: shift register 123: first latch portion

125 : 제2 래치부 127 : D/A 변환부125: second latch portion 127: D / A conversion portion

128 : 디코더 129 : 출력 버퍼128: decoder 129: output buffer

130 : 게이트 구동부 130: gate driver

본 발명은 액정표시장치의 소오스 구동회로에 관한 것으로, 보다 상세하게는, 액정표시장치의 소비전력을 저감시킬 수 있는 액정표시장치의 소오스 구동회로에 관한 것이다. The present invention relates to a source driving circuit of a liquid crystal display device, and more particularly, to a source driving circuit of a liquid crystal display device capable of reducing power consumption of the liquid crystal display device.

일반적으로, 액정표시장치(Liquid Crystal Display)는 두 기판 사이에 주입되어 있는 액정층에 전계를 인가하고, 인가되는 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 원하는 영상신호를 표시하는 소자이다.In general, a liquid crystal display displays a desired video signal by applying an electric field to a liquid crystal layer injected between two substrates, and controlling the amount of light transmitted through the substrate by adjusting the intensity of the applied electric field. It is an element to make.

이러한, 액정표시장치의 액정층에 동일 극성의 전계를 계속적으로 인가할 경우, 액정층에 존재하는 액정의 특성상 액정물질 내의 이온성 불순물이 침전되어 화소전극 및 대향전극에서 전기/화학적인 변화가 일어나 휘도가 저하되거나 잔상이 남게되는 문제점이 있다. When the same polarity of the electric field is continuously applied to the liquid crystal layer of the liquid crystal display device, ionic impurities in the liquid crystal material are precipitated due to the characteristics of the liquid crystal present in the liquid crystal layer, thereby causing electrochemical changes in the pixel electrode and the counter electrode. There is a problem that the brightness is reduced or the afterimage remains.

이러한 문제점을 방지하기 위해서 액정층에 인가되는 전계의 극성을 주기적으로 반전시켜 구동하는데, 이러한 구동 방식을 반전 구동 방식이라 한다. 반전 구동 방식을 살펴보면, 도 1에 도시된 바와 같이, 한 쪽 전극에는 공통전압(VCOM)을 인가하고, 다른 한 쪽의 전극에는 액정에 직접 DC 전압이 걸리지 않도록 하기 위해 프레임이 바뀔 때마다 정극성(Positive)의 영상신호 전압과 부극성(Negative)의 영상신호 전압을 교번적으로 인가하는 것이다. In order to prevent this problem, the polarity of the electric field applied to the liquid crystal layer is periodically inverted and driven. This driving method is called an inversion driving method. Referring to the inversion driving method, as shown in FIG. 1, the common voltage VCOM is applied to one electrode, and the positive electrode is changed every time the frame is changed so that the other electrode does not directly apply a DC voltage to the liquid crystal. It is to apply a positive video signal voltage and a negative video signal voltage alternately.

이와 같이, 액정에 인가되는 전계의 극성을 반전시키는 방식에는 프레임 반전(Frame Inversion), 라인 반전(Line Inversion), 칼럼 반전(Column Inversion), 도트 반전(Dot Inversion) 방식 등이 있다. 이중 도트 반전 방식은 도 2에 도시된 바와 같이, 인접한 화소들에 인가되는 영상신호 전압의 극성을 1화소 단위로 반전시키는 방식으로, 다른 반전 방식들에 비하여 화질의 특성이 우수하여 최근에는 가장 폭넓게 사용되고 있다. As such, a method of inverting the polarity of the electric field applied to the liquid crystal may include a frame inversion, a line inversion, a column inversion, a dot inversion method, and the like. As shown in FIG. 2, the dual dot inversion method inverts the polarity of the video signal voltage applied to adjacent pixels in units of one pixel. It is used.

도 3은 일반적인 소오스 구동회로에 구비되는 출력버퍼를 도시한 도면이다. 3 is a diagram illustrating an output buffer provided in a general source driving circuit.

도 3에 도시된 바와 같이, 출력버퍼는 정극성의 화소 신호를 증폭하여 출력하는 제1증폭기(P-AMP)와, 부극성의 영상신호를 증폭하여 출력하는 제2증폭기(N-AMP) 및 입력되는 극성 제어 신호(POL)에 따라 제1증폭기(P-AMP) 및 제2증폭기(N-AMP)의 출력을 선택적으로 출력하는 아날로그 멀티플렉서(MUX)로 구성된다. As shown in FIG. 3, the output buffer includes a first amplifier P-AMP for amplifying and outputting a positive pixel signal, a second amplifier N-AMP for amplifying and outputting a negative image signal, and an input. The analog multiplexer MUX selectively outputs the outputs of the first amplifier P-AMP and the second amplifier N-AMP according to the polarity control signal POL.

상기와 같이 구성된 출력버퍼의 동작을 살펴보면 다음과 같다. 즉, 도 3에서와 같이, K번째 행 구동에 대응하여 인가되는 극성 제어 신호(POL)가 하이(High) 신호인 경우, 멀티플렉서(MUX)는 N번째 출력으로는 제1증폭기(P-AMP)의 출력을 선택하고, N+1번째 출력으로는 제2증폭기(N-AMP)의 출력을 선택한다. 그리고 K+1번째 행 구동에 대응하여 인가되는 극성 제어 신호(POL)가 로우(Low) 신호인 경우, 멀티플렉서(MUX)()는 N번째 출력으로는 제2증폭기(N-AMP)의 출력을 선택하고, N+1번째 출력으로는 제1증폭기(P-AMP)의 출력을 선택한다. 이에 따라, 인접한 열과 행의 화소들에 대해 서로 반대되는 극성의 영상신호 전압을 인가할 수 있다. Looking at the operation of the output buffer configured as described above are as follows. That is, as shown in FIG. 3, when the polarity control signal POL applied in response to the K-th row driving is a high signal, the multiplexer MUX is the first amplifier P-AMP as the N-th output. Select the output of the amplifier and select the output of the second amplifier (N-AMP) as the N + 1th output. When the polarity control signal POL applied in response to the K + 1st row driving is a low signal, the multiplexer MUX () outputs the output of the second amplifier N-AMP to the Nth output. The output of the first amplifier P-AMP is selected as the N + 1th output. Accordingly, image signal voltages having opposite polarities may be applied to pixels in adjacent columns and rows.

그런데, 상기와 같은 도트 반전 방식은 게이트 라인이 바뀔 때마다 데이터의 전압이 공통전압(VCOM)을 기준으로 양에서 음으로, 음에서 양으로 바뀌기 때문에 많은 전력을 소모하게 된다. 특히, 종래 출력버퍼는 정극성 영역 및 부극성 영역을 구동하기 위한 증폭기들의 전원 전압으로 VDDH(약 10V) 전원 전압을 사용함으로써 더 많은 소비 전력을 소모하게 된다. However, the dot inversion scheme as described above consumes a lot of power because the voltage of the data is changed from positive to negative and negative to positive based on the common voltage VCOM every time the gate line is changed. In particular, the conventional output buffer consumes more power by using the VDDH (about 10V) power supply voltage as the power supply voltage of the amplifiers for driving the positive and negative regions.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 액정표시장치의 소오스 구동을 위해 이용되는 증폭기들의 전원 전압을 서로 다른 레벨로 구성하여 소비전력을 감소시킬 수 있도록 한 액정표시장치의 소오스 구동회로를 제공하는 데 있다. Accordingly, a technical object of the present invention is to provide a source driving circuit of a liquid crystal display device capable of reducing power consumption by configuring power supply voltages of amplifiers used for source driving of a liquid crystal display at different levels. There is.

상기와 같은 기술적 과제를 해결하기 위한, 본 발명에 따른 액정표시장치의 소오스 구동회로는, 입력되는 디지털 영상신호를 아날로그 영상신호로 변환하는 D/A 변환부; 상기 아날로그 영상신호를 정극성의 영상신호 및 부극성의 영상신호로 변환하는 디코더; 상기 정극성의 영상신호 및 부극성의 영상신호를 서로 다른 레벨의 전원 전압으로 증폭하여 출력하는 다수개의 증폭기 및 극성 제어 신호에 응답하여 상기 다수개의 증폭기에 의해 증폭된 정극성의 영상신호 및 부극성의 영상신호를 교번적으로 선택하여 액정패널의 데이터 라인에 공급하는 다수개의 멀티플렉서를 구비하는 출력버퍼를 구비한다.In order to solve the above technical problem, the source driving circuit of the liquid crystal display device according to the present invention, the D / A conversion unit for converting the input digital video signal into an analog video signal; A decoder for converting the analog video signal into a positive video signal and a negative video signal; A plurality of amplifiers and a polarity control signal amplified by the plurality of amplifiers in response to the plurality of amplifiers and polarity control signals for amplifying and outputting the positive image signal and the negative image signal to different power supply voltages. An output buffer including a plurality of multiplexers for alternately selecting signals and supplying the signals to data lines of the liquid crystal panel is provided.

여기서, 상기 다수개의 증폭기는, 제1레벨의 전원 전압으로 구동되며, 상기 정극성의 영상신호를 증폭하여 출력하는 복수개의 제1증폭기; 및 상기 제1레벨과 다른 제2레벨의 전원 전압으로 구동되며, 상기 부극성의 영상신호를 증폭하여 출력하는 복수개의 제2증폭기로 구성된다. The plurality of amplifiers may include: a plurality of first amplifiers driven by a power supply voltage having a first level and amplifying and outputting the positive image signal; And a plurality of second amplifiers driven by a power supply voltage having a second level different from the first level and amplifying and outputting the negative image signal.

상기 제2레벨은 상기 제1레벨보다 작은 것을 특징으로 한다.The second level is smaller than the first level.

상기 제2레벨의 전원 전압으로 구동되는 상기 복수개의 제2증폭기들은 저전 압용 트랜지스터로 구성된다.The plurality of second amplifiers driven by the power supply voltage of the second level may be configured as low voltage transistors.

이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세하게 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 4는 일반적인 액정표시장치를 개략적으로 도시한 도면이다. 4 is a diagram schematically illustrating a general liquid crystal display device.

도 4에서와 같이, 액정표시장치는 다수의 게이트 라인(GL)들과 다수의 데이터 라인(DL)들의 교차점에 다수의 화소를 갖는 액정패널(110)과, 상기 액정패널(110)의 데이터 라인(DL)을 통하여 각각의 화소에 영상신호를 제공하는 소오스 구동부(120)와, 게이트 라인(GL)을 선택하여 다수의 화소들을 '온(on)' 시키는 게이트 구동부(130)로 구성된다. 이 때, 각 화소는 게이트가 게이트 라인(GL)과 연결되고, 드레인이 소오스 라인(SL)가 연결된 다수의 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 소오스와 각각 병렬 연결된 저장 커패시터(Cs) 및 액정 커패시터(Clc)로 구성된다. As shown in FIG. 4, the liquid crystal display includes a liquid crystal panel 110 having a plurality of pixels at intersections of a plurality of gate lines GL and a plurality of data lines DL, and a data line of the liquid crystal panel 110. A source driver 120 that provides an image signal to each pixel through the DL, and a gate driver 130 that selects the gate line GL to 'on' the plurality of pixels. In this case, each pixel includes a plurality of TFTs having a gate connected to a gate line GL and a drain connected to a source line SL, and a storage capacitor connected in parallel with a source of the TFT. Cs) and a liquid crystal capacitor Clc.

도 5는 도 4에 도시된 소오스 구동부를 개략적으로 도시한 블록도이다.FIG. 5 is a block diagram schematically illustrating a source driver illustrated in FIG. 4.

도 5에 도시된 바와 같이, 소오스 구동부(120)는 소스스타트펄스(SSP)를 소스쉬프트클럭(SSC)에 따라 쉬프트시켜 샘플링 신호를 발생하는 쉬프트 레지스터(121)), 상기 쉬프트 레지스터(121)로부터 순차적으로 입력되는 샘플링신호에 응답하여 입력되는 화소 데이터(R,G,B 데이터)를 샘플링하여 1수평라인분의 데이터를 래치하는 제1 래치부(123), 상기 제1 래치부(123)로부터 입력되는 1수평라인분의 데이터를 래치한 후, 소스 출력 신호에 응답하여 출력하는 제2 래치부(125), 상기 제2 래치부(125)로부터 입력되는 디지털 형태의 데이터를 아날로그 신호로 변환하여 출력하는 D/A 변환부(127), 아날로그 신호로 변환된 영상신호를 정극성의 영상 신호 및 부극성의 영상신호로 변환하는 디코더(128) 및 상기 정극성 및 부극성의 영상신호를 증폭한 후, 극성 제어 신호(POL)에 따라 증폭된 정극성 및 부극성의 영상신호를 선택적으로 출력하는 출력 버퍼(129)로 구성된다.As shown in FIG. 5, the source driver 120 shifts the source start pulse SSP according to the source shift clock SSC to generate a sampling signal, from the shift register 121. From the first latch unit 123 and the first latch unit 123 which sample the pixel data (R, G, B data) input in response to the sequentially input sampling signal and latch data for one horizontal line. After latching data for one horizontal line input, the second latch unit 125 outputs in response to the source output signal, and converts the digital data input from the second latch unit 125 into an analog signal. A D / A converter 127 for outputting, a decoder 128 for converting an image signal converted into an analog signal into a positive image signal and a negative image signal, and amplifying the positive and negative image signals To the polarity control signal (POL) The output buffer 129 selectively outputs the positive and negative image signals amplified accordingly.

도 6은 도 5에 도시된 출력 버퍼의 구성을 개략적으로 도시한 블록도이다.FIG. 6 is a block diagram schematically illustrating a configuration of an output buffer shown in FIG. 5.

도 6에 도시된 바와 같이, 출력 버퍼(129)는 디코더(128)로부터 입력되는 정극성(Positive)의 영상신호를 증폭하여 출력하는 복수개의 제1증폭기(P-AMP)들과, 부극성(Negative)의 영상신호를 증폭하여 출력하는 복수개의 제2증폭기(N-AMP)들 및 극성 제어 신호(POL)에 따라 제1증폭기(P-AMP) 및 제2증폭기(N-AMP)의 출력을 교번적으로 선택하여 출력하는 복수개의 멀티플렉서(MUX)로 구성된다. As illustrated in FIG. 6, the output buffer 129 includes a plurality of first amplifiers P-AMPs for amplifying and outputting a positive image signal input from the decoder 128, and a negative polarity ( Outputs of the first amplifier P-AMP and the second amplifier N-AMP according to the plurality of second amplifiers N-AMP and the polarity control signal POL that amplify and output a negative image signal. It is composed of a plurality of multiplexers (MUX) to alternately select and output.

출력 버퍼(129)의 동작을 간략히 살펴보면 다음과 같다. 예를 들어, 도 6에도시된 바와 같이, K번째 행 구동에 대응하여 인가되는 극성 제어 신호(POL)가 하이(High) 신호인 경우, 멀티플렉서(MUX)는 n-1번째 출력(Dn-1)으로는 제1증폭기(P-AMP)의 출력을 선택하고, n번째 출력(Dn)으로는 제2증폭기(N-AMP)의 출력을 선택한다. 그리고 K+1번째 행 구동에 대응하여 인가되는 극성 제어 신호(POL)가 로우(Low) 신호인 경우, 멀티플렉서(MUX)는 n-1번째 출력(Dn-1)으로는 제2증폭기(N-AMP)의 출력을 선택하고, n번째 출력(Dn)으로는 제1증폭기(P-AMP)의 출력을 선택한다. 이와 같이, 멀티플렉서(MUX)는 인가되는 극성 제어 신호(POL)에 따라 제1증폭기(P-AMP)와 제2증폭기(N-AMP)의 출력을 교번적으로 선택함으로써, 액정패널(110)의 수직 및 수평 방향에 위치한 화소의 극성을 1화소 단위로 반전시킬 수 있다.The operation of the output buffer 129 will be briefly described as follows. For example, as shown in FIG. 6, when the polarity control signal POL applied in response to the K-th row driving is a high signal, the multiplexer MUX outputs the n-th output Dn-1. ) Selects the output of the first amplifier P-AMP, and selects the output of the second amplifier N-AMP as the n-th output Dn. When the polarity control signal POL applied in response to the K + 1st row driving is a low signal, the multiplexer MUX is a second amplifier N− as the n−1th output Dn−1. AMP) and the output of the first amplifier P-AMP as the n-th output Dn. As described above, the multiplexer MUX alternately selects outputs of the first amplifier P-AMP and the second amplifier N-AMP according to the polarity control signal POL to be applied to the liquid crystal panel 110. Polarities of pixels positioned in the vertical and horizontal directions may be inverted by one pixel.

한편, 본 발명에 따른 제1증폭기(P-AMP) 및 제2증폭기(N-AMP)로 공급되는 전 원 전압이 서로 상이하다. 즉, 정극성의 영상신호를 증폭하는 제1증폭기(P-AMP)의 전원 전압으로는 VDDH(약 10V) 전원 전압을 사용하고, 부극성의 영상신호를 증폭하여 출력하는 제2증폭기(N-AMP)의 전원 전압으로는 VCOM(약 5V) 전원 전압을 사용한다.On the other hand, the power voltage supplied to the first amplifier (P-AMP) and the second amplifier (N-AMP) according to the present invention is different from each other. That is, the power supply voltage of the first amplifier P-AMP that amplifies the positive video signal is a VDDH (about 10V) power supply voltage, and the second amplifier N-AMP that amplifies and outputs the negative video signal. ), VCOM (approximately 5V) supply voltage is used.

도 6에 도시된 바와 같이, 제1증폭기(P-AMP)와 제2증폭기(N-AMP)의 전원 전압의 레벨을 상이하게 구성한 출력버퍼를 채용하는 경우, 종래와 같이 고전압 증폭기들로 구성된 출력버퍼에 비하여 소비 전력을 감소시킬 수 있다. As illustrated in FIG. 6, when an output buffer configured to have different levels of power supply voltages of the first amplifier P-AMP and the second amplifier N-AMP is employed, an output configured of high voltage amplifiers as in the prior art. The power consumption can be reduced compared to the buffer.

종래와 같이 고전압 증폭기들로 구성된 소오스 구동 회로의 소비전력(PDR1)과, 본 발명에서와 같이 고전압 및 저전압 증폭기들로 구성된 소오스 구동 회로의 소비전력(PDR2)을 비교해 보면 다음과 같다.Comparing the power consumption P DR 1 of the source driving circuit composed of the high voltage amplifiers with the conventional method, and the power consumption P DR 2 of the source driving circuit composed of the high voltage and the low voltage amplifiers as in the present invention are as follows. .

먼저, 종래 소오스 구동 회소의 소비전력(PDR1)은 [수학식 1]과 같이 표현할 수 있다. First, the power consumption P DR 1 of the conventional source driving element can be expressed as shown in [Equation 1].

Figure 112005005374592-pat00001
Figure 112005005374592-pat00001

여기서, PAC는 액정 패널의 데이터 라인의 정전용량 성분을 충전하기 위하여 소비되는 전력이고, PDC는 증폭기의 바이어스 전류 성분에 기인하는 전력을 의미한다. 또한, N은 액정 패널에 형성된 데이터 라인의 개수이고, IAC는 데이터 라인의 충방전에 사용되는 AC 전류이고, IDC는 증폭기의 바이어스(bias) 전류를 주성분으로 하는 DC 전류이며, VDDH는 전원전압(약 10V)이다.Here, P AC is power consumed to charge the capacitance component of the data line of the liquid crystal panel, and P DC means power due to the bias current component of the amplifier. In addition, N is the number of data lines formed in the liquid crystal panel, I AC is the AC current used for charging and discharging of the data line, I DC is a DC current mainly composed of the bias current of the amplifier, and VDDH is the power source. Voltage (about 10V).

한편, 본 발명에 따른 출력 버퍼(129)를 구비한 소오스 구동 회로의 소비전력(PDR)은 [수학식 2]과 같이 표현할 수 있다.Meanwhile, the power consumption P DR of the source driving circuit including the output buffer 129 according to the present invention can be expressed by Equation 2 below.

Figure 112005005374592-pat00002
Figure 112005005374592-pat00002

여기서, VDDH는 제1증폭기(P-AMP)의 전원전압(약 10V)이고, VCOM은 제2증폭기(N-AMP)의 전원전압(약 5V)이다.Here, VDDH is a power supply voltage (about 10V) of the first amplifier P-AMP, and VCOM is a power supply voltage (about 5V) of the second amplifier N-AMP.

상술한 바와 같이, 제2증폭기(N-AMP)의 전원 전압으로 사용하는 VCOM 전압은 제1증폭기(PNAMP)의 전원 전압으로 사용하는 VDDH 전압의 1/2 수준이므로, [수학식 1]과 [수학식 2]를 비교해 볼 때, 본 발명은 종래 대비 약 25%의 소비 전력을 감소시킬 수 있다.As described above, the VCOM voltage used as the power supply voltage of the second amplifier N-AMP is 1/2 level of the VDDH voltage used as the power supply voltage of the first amplifier PNAMP. In comparison with Equation 2, the present invention can reduce the power consumption of about 25% compared to the prior art.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Although the present invention has been described in detail with reference to exemplary embodiments above, those skilled in the art to which the present invention pertains can make various modifications to the above-described embodiments without departing from the scope of the present invention. I will understand. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.

지금까지 설명한 바와 같이, 본 발명에 따르면, 부극성의 영상신호를 증폭하는 증폭기를 저전압 증폭기로 설계함으로써 도트 반전 방식을 지원하는 소오스 구동 회로의 소비 전력을 감소시킬 수 있다. 또한, 부극성 영상신호를 증폭하는 증폭기의 전원전압을 10V 수준의 고전압 대신 5V 수준의 전원으로 사용함으로써, 저전압 트랜지스터를 이용하여 회로를 구성할 수 있다. 저전압 트랜지스터를 이용하여 회로를 구성하는 경우, 고전압 트랜지스터 대비 훨씬 콤팩트(compact)하게 디자인 할 수 있으므로 칩 면적을 감소시킬 수 있는 효과를 제공할 수 있다. As described above, according to the present invention, by designing an amplifier that amplifies a negative video signal as a low voltage amplifier, power consumption of a source driving circuit supporting a dot inversion scheme can be reduced. In addition, by using the power supply voltage of the amplifier for amplifying the negative video signal as the power supply of 5V level instead of the high voltage of 10V level, the circuit can be configured using a low voltage transistor. When a circuit is formed using a low voltage transistor, the circuit can be designed to be much more compact than a high voltage transistor, thereby reducing the chip area.

Claims (4)

입력되는 디지털 영상신호를 아날로그 영상신호로 변환하는 D/A 변환부;A D / A converter for converting an input digital video signal into an analog video signal; 상기 아날로그 영상신호를 정극성의 영상신호 및 부극성의 영상신호로 변환하는 디코더;A decoder for converting the analog video signal into a positive video signal and a negative video signal; 상기 정극성의 영상신호 및 부극성의 영상신호를 서로 다른 레벨의 전원 전압으로 증폭하여 출력하는 다수개의 증폭기 및 극성 제어 신호에 응답하여 상기 다수개의 증폭기에 의해 증폭된 정극성의 영상신호 및 부극성의 영상신호를 교번적으로 선택하여 액정패널의 데이터 라인에 공급하는 다수개의 멀티플렉서를 구비하는 출력버퍼;를 포함하여 이루어지는 액정표시장치의 소오스 구동회로.A plurality of amplifiers and a polarity control signal amplified by the plurality of amplifiers in response to the plurality of amplifiers and polarity control signals for amplifying and outputting the positive image signal and the negative image signal to different power supply voltages. And an output buffer having a plurality of multiplexers for alternately selecting signals and supplying the signals to data lines of the liquid crystal panel. 제 1항에 있어서,The method of claim 1, 상기 다수개의 증폭기는,The plurality of amplifiers, 제1레벨의 전원 전압으로 구동되며, 상기 정극성의 영상신호를 증폭하여 출력하는 복수개의 제1증폭기; 및A plurality of first amplifiers driven by a power supply voltage having a first level and amplifying and outputting the positive image signal; And 상기 제1레벨과 다른 제2레벨의 전원 전압으로 구동되며, 상기 부극성의 영상신호를 증폭하여 출력하는 복수개의 제2증폭기;를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 소오스 구동회로.And a plurality of second amplifiers driven by a power supply voltage having a second level different from the first level and amplifying and outputting the negative image signal. 제 2항에 있어서,The method of claim 2, 상기 제2레벨의 전원 전압은 0 볼트(Volt)보다 크고 상기 제1레벨의 전원 전압보다 작은 것을 특징으로 하는 액정표시장치의 소오스 구동회로.And a power supply voltage of the second level is greater than 0 volts and less than the power supply voltage of the first level. 제 3항에 있어서,The method of claim 3, 상기 복수개의 제2증폭기들은 상기 복수개의 제1증폭기들보다 낮은 전압으로 구동되는 저전압 트랜지스터(Low Voltage Transistor)로 구성되는 것을 특징으로 하는 액정표시장치의 소오스 구동회로.And the plurality of second amplifiers are configured of a low voltage transistor driven at a lower voltage than the plurality of first amplifiers.
KR1020050008067A 2005-01-28 2005-01-28 Source driving circuit of liquid crystal display KR100686873B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050008067A KR100686873B1 (en) 2005-01-28 2005-01-28 Source driving circuit of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008067A KR100686873B1 (en) 2005-01-28 2005-01-28 Source driving circuit of liquid crystal display

Publications (2)

Publication Number Publication Date
KR20060087170A KR20060087170A (en) 2006-08-02
KR100686873B1 true KR100686873B1 (en) 2007-02-23

Family

ID=37176133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008067A KR100686873B1 (en) 2005-01-28 2005-01-28 Source driving circuit of liquid crystal display

Country Status (1)

Country Link
KR (1) KR100686873B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171514B2 (en) 2012-09-03 2015-10-27 Samsung Electronics Co., Ltd. Source driver, method thereof, and apparatuses having the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008067A (en) * 1986-12-19 1988-08-30 강진구 LCD display driving circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880008067A (en) * 1986-12-19 1988-08-30 강진구 LCD display driving circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171514B2 (en) 2012-09-03 2015-10-27 Samsung Electronics Co., Ltd. Source driver, method thereof, and apparatuses having the same

Also Published As

Publication number Publication date
KR20060087170A (en) 2006-08-02

Similar Documents

Publication Publication Date Title
KR101245944B1 (en) Liquid crystal display device and driving method thereof
KR101318043B1 (en) Liquid Crystal Display And Driving Method Thereof
KR101252854B1 (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
US8232946B2 (en) Liquid crystal display and driving method thereof
KR101074417B1 (en) Shift Register And Liquid Crystal Display Using The Same
KR101798489B1 (en) Device for generating gamma, LCD and Method for driving the LCD
KR20030080353A (en) Liquid crystal display and driving method thereof
KR101255705B1 (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
KR101308188B1 (en) Liquid Crystal Display And Driving Method Thereof
KR100848953B1 (en) Gate driving circuit of liquid crystal display
KR20100069900A (en) Apparatus and method for driving liquid crystal display device
KR100686873B1 (en) Source driving circuit of liquid crystal display
KR101274700B1 (en) LCD and drive method thereof
KR20070046549A (en) Circuit for modulating scan pulse, liquid crystal display using it and method for driving the same
KR101243439B1 (en) LCD and drive method thereof
KR101166829B1 (en) Apparatus and method for driving of liquid crystal display device
KR101246571B1 (en) 2 dot-inversion type liquid cristal display
KR101201192B1 (en) LCD and drive method thereof
KR101352936B1 (en) Liquid crystal display device
KR101332050B1 (en) Liquid crystal display
KR100717183B1 (en) Method of driving for liquid crystal panel for 2 line dot inversion
KR20080078357A (en) Lcd and drive method thereof
KR101232583B1 (en) LCD and drive method thereof
KR100920375B1 (en) Liquid crystal display and method for driving the same
US8698788B2 (en) Display apparatus and display apparatus driving method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee