KR100686279B1 - 표시 장치 및 표시 장치의 구동 방법 - Google Patents

표시 장치 및 표시 장치의 구동 방법 Download PDF

Info

Publication number
KR100686279B1
KR100686279B1 KR1020060028438A KR20060028438A KR100686279B1 KR 100686279 B1 KR100686279 B1 KR 100686279B1 KR 1020060028438 A KR1020060028438 A KR 1020060028438A KR 20060028438 A KR20060028438 A KR 20060028438A KR 100686279 B1 KR100686279 B1 KR 100686279B1
Authority
KR
South Korea
Prior art keywords
selection
signal
line
output
control signal
Prior art date
Application number
KR1020060028438A
Other languages
English (en)
Other versions
KR20060106756A (ko
Inventor
교우지 이께다
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060106756A publication Critical patent/KR20060106756A/ko
Application granted granted Critical
Publication of KR100686279B1 publication Critical patent/KR100686279B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 각 화소에 표시 소자를 구비하는 표시 장치에서 잔상 현상을 개선하는 것을 목적으로 하는 것으로, 각 행의 화소에 설치된 표시 소자에 대하여, 소자 구동 트랜지스터가, 전원(PVDD)으로부터 공급하는 전력량을 제어한다. 축적 용량은 소자 구동 트랜지스터의 게이트 전극에 제1 전극이, 용량 라인(12)에 제2 전극이 접속되어 있다. 용량 라인(12)에 출력하는 용량 제어 신호(SCn)의 전압 레벨을 주기적으로 축적 용량(Cs)을 통하여 소자 구동 트랜지스터를 오프 제어하는 전압 레벨로 한다. 패널의 표시부 주변에 형성된 V 드라이버(220)는, V 스타트 신호(STV)의 H 레벨 기간에 따라서, 소자 구동 트랜지스터의 오프 제어 기간이 결정되도록, STV에 따른 신호를 순차적으로 전송 출력하는 각 레지스터의 출력을 이용하여 용량 제어 신호(SCn)를 작성하는 작성부를 갖는다. 이 용량 제어 신호의 전압 레벨에 의해, 행마다, STV에 따른 기간 소자 구동 트랜지스터가 오프 제어되어, 잔상을 개선한다.
용량 라인, 데이터 라인, 전원 라인, 패널 기판, 드라이버

Description

표시 장치 및 표시 장치의 구동 방법{DISPLAY DEVICE AND METHOD OF DRIVING DISPLAY DEVICE}
도 1은 본 발명의 실시예에 따른 발광 표시 장치의 개략 등가 회로를 도시하는 설명도.
도 2는 제1 실시예에 따른 V 드라이버의 회로 구성의 일례를 도시하는 도면.
도 3은 도 2의 구성의 일부를 확대한 도면.
도 4는 도 2의 회로 구성의 동작을 도시하는 타이밍차트.
도 5는 제2 실시예에 따른 V 드라이버의 회로 구성의 일례를 도시하는 도면.
도 6은 도 5의 회로 구성의 동작을 도시하는 타이밍차트.
도 7은 도 5의 회로 구성을 일반화한 논리 회로 구성을 설명하는 도면.
도 8은 도 7의 회로 구성의 동작을 도시하는 타이밍차트.
도 9는 종래의 발광 표시 장치의 1 화소에 대한 등가 회로를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 선택 라인
12 : 용량 라인
14 : 데이터 라인
16 : 전원 라인
100 : 표시부
110 : 패널 기판
200 : 드라이버(주변 구동 회로)
210 : H 드라이버
220 : V 드라이버
222 : 수직 전송 레지스터
224 : 전송 제어 게이트
228 : 논리 제어 게이트
230 : 신호 발생 논리부
232 : 논리곱 회로
234 : 선택 라인용 NOR 회로
236, 250, 270 : 인버터
240 : 용량 라인용 NOR 회로
260 : 선택 라인용 NOR 회로
280 : 선택 신호용 논리곱 회로
[특허 문헌 1] 일본 특개평 11-24604호
[특허 문헌 2] 일본 특개 2003-150127호
본 발명은, 각 화소의 표시 소자로서, 예를 들면 유기 EL 소자 등을 이용한 표시 장치의 잔상 제어에 관한 것이다.
각 화소의 표시 소자로서, 전류 구동형의 발광 소자인 유기 EL 소자를 이용한 표시 장치가 알려져 있고, 특히 각 화소에 설치된 유기 EL 소자를 화소마다 개별로 구동하기 위한 트랜지스터(박막 트랜지스터: TFT)를 각 화소에 구비하는 소위 액티브 매트릭스형 표시 장치의 개발이 진행되고 있다.
이러한 액티브 매트릭스형 표시 장치에서, 수평 주사 방향(행 방향)으로 게이트 라인(GL), 수직 주사 방향(열 방향)은 데이터 라인(DL) 및 전원 라인(PL)이 설치되고, 이들에 의해서 화소가 정의된다. 각 화소의 등가 회로로서는, 도 9에 도시하는 바와 같은 것이 알려져 있고, 각 화소는, n 채널형 TFT로 이루어지는 선택 트랜지스터(Ts), 축적 용량(Cs), p 채널의 소자 구동 트랜지스터(Td), 유기 EL 소자(EL)를 갖는다. 선택 트랜지스터(Ts)는, 그의 드레인이 수직 주사 방향으로 나열된 각 화소에 대하여 데이터 전압을 공급하는 데이터 라인(DL)에 접속되고, 그의 게이트는 수평 주사 방향으로 나열된 화소를 선택하는 게이트 라인(GL)에 접속되고, 그의 소스는, 소자 구동 트랜지스터(Td)의 게이트에 접속되어 있다.
또한, 소자 구동 트랜지스터(Td)는, p 채널형 TFT로서, 그의 소스가 전원 라인(PL)에 접속되고, 소스는 유기 EL 소자(EL)의 애노드에 접속되어 있다. 또한, 이 유기 EL 소자(EL)의 캐소드는, 각 화소 공통으로 형성되고, 캐소드 전원(CV)에 접속되어 있다. 또한, 소자 구동 트랜지스터(Td)의 게이트 및 선택 트랜지스 터(Ts)의 소스 사이에는, 축적 용량(Cs)의 한 쪽의 전극이 접속되고, 이 축적 용량(Cs)의 다른 쪽의 전극은, 예를 들면 그라운드 등의 일정 전압의 전원에 접속되어 있다.
이러한 회로에서, 게이트 라인(GL)이 H 레벨로 되면, 선택 트랜지스터(Ts)가 온으로 되어 데이터 라인(DL)의 데이터 전압이, 선택 트랜지스터(Ts)를 통하여 소자 구동 트랜지스터(Td)의 게이트에 공급되고, 축적 용량(Cs)에 데이터 전압에 따른 전압이 유지된다. 이것에 의해서, 소자 구동 트랜지스터(Td)가 그의 게이트 전압(축적 용량(Cs)에 유지된 전압)에 따른 구동 전류를 흘려, 게이트 라인(GL)이 L 레벨로 되어도, 축적 용량(Cs)에 유지된 전압에 따라서, 소자 구동 트랜지스터(Td)는 유기 EL 소자(EL)에 구동 전원(PVDD)에 접속된 전원 라인(PL)으로부터의 구동 전류를 공급하고, 유기 EL 소자(EL)는, 이 구동 전류에 따른 강도로 발광한다.
또한, 본 발명에 관련되는 문헌으로서는, 상기 특허 문헌 1 및 특허 문헌 2를 들 수 있다.
상기 유기 EL 소자는, 전류의 공급·정지에 대한 응답성이 매우 좋아, 본질적으로는 잔상이 발생하기 어려움에도 불구하고, 상술한 바와 같은 화소 회로를 이용하는 표시 장치에서, 잔상이 발생하여, 표시 품질이 열화한다는 문제가 있다. 이것은, p 채널형의 소자 구동 트랜지스터의 히스테리시스에 기인하고 있다고 생각되어진다. 즉, 소자 구동 트랜지스터는, 축적 용량에 유지되어 게이트에 공급되는 데이터 전압에 따라서, 전원(Pvdd)으로부터의 구동 전류를 거의 1 프레임 기간에 걸쳐 흘리고, 다음의 데이터 전압이 축적 용량(Cs)에 기입됨으로써, 다음의 프레임 기간, 새로운 데이터 전압에 따른 구동 전류를 흘린다. 이와 같이 1 프레임 기간 내 소자 구동 트랜지스터(Td)는, 동일한 전류를 계속해서 흘리기 때문에, 그 상태가 기억되어, 다음의 데이터 전압이 공급된 경우에도, 전에 기입된 데이터 전압의 영향이 남아 버린다. 이 현상은, 데이터 전압이 중간 레벨인 경우에 현저하게 되고, 또한, 데이터 전압의 변화가 큰 동화상을 표시하는 경우에 특히 문제된다.
이러한 잔상이 발생하는 상세한 기구는 반드시 명확하게 되어 있지는 않지만, 소자 구동 트랜지스터의 채널에 흐르는 캐리어(정공)가 게이트 절연막 내에 트랩되어 버리고, 이 캐리어에 의해 소자 구동 트랜지스터의 임계 전압이 변동하는 것 등이 원인이라고 생각되어진다.
이것에 대하여, 본 발명은, 잔상의 개선을 가능하게 한다.
본 발명은, 매트릭스 형상으로 배치된 복수의 화소를 구비하는 표시 장치로서, 상기 복수의 화소 각각은, 피구동 소자와, 수평 주사 방향으로 연장하는 선택 라인에 출력되는 선택 신호에 따라서, 수직 주사 방향으로 연장하는 데이터 라인으로부터 데이터 신호를 취득하는 선택 트랜지스터와, 제1 전극 및 제2 전극을 갖고, 상기 제1 전극에 공급되는 상기 선택 트랜지스터로부터의 데이터 신호를, 상기 제2 전극에 용량 라인으로부터 공급되는 전압에 대한 전압으로서 유지하는 축적 용량과, 상기 축적 용량의 상기 제1 전극에 게이트가 접속되고, 상기 축적 용량에 유지된 데이터 전압에 따른 전력을 전원으로부터 상기 피구동 소자에 공급하는 소자 구 동 트랜지스터를 구비하고, 상기 선택 라인은, 각각이 수평 주사 방향으로 연장하도록 복수 설치되고, 수직 방향 구동부는, 1 수직 주사 기간의 개시 타이밍을 나타내는 수직 스타트 신호를 취득하여 순차적으로 전송하는 복수단의 레지스터를 갖는 수직 전송 레지스터, 상기 선택 라인에 공급되는 선택 신호를 작성하는 선택 신호 작성부, 및 상기 용량 라인에 공급되는 용량 제어 신호를 작성하는 용량 제어 신호 작성부를 갖는다. 이 선택 신호 작성부는, 상기 수직 스타트 신호에 기초하여, 상기 선택 라인에 순차적으로 공급하기 위한 서로 1 수평 주사 기간 어긋난 타이밍의 상기 선택 신호를 작성하고, 용량 제어 신호 작성부는, 상기 수직 전송 레지스터의 각 단의 레지스터로부터의 상기 수직 스타트 신호에 대응한 출력에 기초하여, 상기 용량 제어 신호를 작성하고, 그 용량 제어 신호는, 상기 데이터 신호에 따른 전압을, 상기 용량 라인을 통하여 상기 축적 용량에 유지시킴과 함께, 상기 유지한 전압에 따라 상기 소자 구동 트랜지스터를 동작시키는 제1 전압 레벨 상태와, 대응하는 상기 소자 구동 트랜지스터를 오프 제어시키는 제2 전압 레벨 상태를 갖는다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 용량 라인은, 행마다, 각각 수평 주사 방향으로 연장하도록 설치되고, 그 용량 라인에는, 상기 수직 방향 구동부로부터, 순차적으로, 서로 1 수평 주사 기간 어긋난 타이밍에서 상기 용량 제어 신호가 출력된다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 수직 방향 구동부의 상기 수직 전송 레지스터는, 상기 수직 스타트 신호를 수직 전송 클럭 신호에 따라 1 수평 기간마다 다음 단의 레지스터에 전송하고, 상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부가, 상기 수직 전송 레지스터의 각 단의 출력의 타이밍의 차이에 기초하여, 대응하는 선택 라인에 공급하기 위한 상기 선택 신호 및 상기 용량 라인에 공급하기 위한 상기 용량 제어 신호를 작성한다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 수직 방향 구동부는, 상기 수직 스타트 신호의 개시 지시 레벨의 계속 기간에 기초하여, 상기 용량 제어 신호의 상기 소자 구동 트랜지스터를 오프 제어시키는 제2 전압 레벨의 계속 기간을 결정한다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 수직 방향 구동부의 적어도, 상기 수직 전송 레지스터, 상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부는, 상기 복수의 화소가 형성된 기판 상의 상기 표시부의 주변 위치에 형성되어 있다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부는, 상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력과, 그 레지스터의 인접단으로 되는 레지스터로부터의 출력의 차를 이용한 논리 연산을 행하는 논리 연산부를 구비하고, 상기 선택 신호 및 상기 용량 제어 신호를 작성한다.
본 발명의 다른 양태에서는, 상기 표시 장치에서, 상기 용량 제어 신호 작성부는, 상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력을 반전하여 상기 용량 제어 신호를 작성하고, 상기 선택 신호 작성부는, 상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력과, 그 레지스터의 인접단으로 되는 레지스터로부터의 출력의 반전 신호에 기초하여 상기 선택 신호를 작성한다.
본 발명의 다른 양태는, 표시 장치의 구동 방법으로서, 표시 장치는, n 행 m 열의 매트릭스 형상으로 배치된 복수의 화소를 구비하고, 수평 주사 방향으로는 행마다 선택 라인 및 용량 라인이 형성되고, 수직 주사 방향으로는 열마다 형성된 데이터 라인이 형성되고, 상기 복수의 화소의 각각은, 피구동 소자와, 상기 선택 라인에 게이트가 접속되고, 상기 데이터 라인에 제1 도전 영역이 접속되고, 상기 선택 라인에 출력되는 선택 신호에 따라서, 그 데이터 라인으로부터 데이터 신호를 취득하는 선택 트랜지스터와, 상기 선택 트랜지스터의 제2 도전 영역에 게이트가 접속되고, 전원으로부터 상기 구동 소자에 공급하는 전력을 제어하는 소자 구동 트랜지스터와, 제1 전극 및 제2 전극을 구비하는 축적 용량으로서, 상기 제1 전극이 상기 선택 트랜지스터의 상기 제2 도전 영역 및 상기 소자 구동 트랜지스터의 게이트에 접속되고, 상기 제2 전극이 상기 용량 라인에 접속되고, 상기 선택 트랜지스터를 통하여 상기 제1 전극에 공급되는 데이터 신호를, 상기 용량 라인으로부터 상기 제2 전극에 공급되는 용량 제어 신호와의 전위차로서 유지하는 축적 용량을 구비한다. 그리고, n 행째의 상기 선택 라인에 선택 신호를 출력하여 n 행째의 각 화소의 상기 선택 트랜지스터를 온 제어하여 상기 축적 용량에 데이터 신호에 따른 전압을 기입함과 함께, n 행째의 상기 용량 라인에 출력하는 용량 제어 신호의 전위를, 상기 선택 트랜지스터를 통하여 공급되는 데이터 신호에 따라 상기 소자 구동 트랜지스터가 온 동작 가능한 제1 전압 레벨로 하고, 1 수직 주사 기간의 개시 타이밍을 나타내는 수직 스타트 신호의 개시 지시 레벨의 계속 기간에 따른 기간, 상기 제1 전압 레벨을 유지한 후, 상기 n 행째의 상기 선택 라인이 비선택 상태이고, 또한 다음의 1 수직 주사 기간의 개시까지의 동안, 상기 용량 라인을 통하여 상기 소자 구동 트랜지스터를 오프 제어하는 제2 전압 레벨로 변경하여, 상기 소자 구동 트랜지스터 및 상기 피구동 소자를 오프 제어한다.
<실시예>
이하, 본 발명의 실시예에 대하여, 도면에 기초하여 설명한다.
(제1 실시예)
본 실시예에서, 표시 장치는, 구체적으로는 액티브 매트릭스형의 유기 EL 표시 장치이고, 복수의 화소가, 글래스 등의 패널 기판(110) 상에 매트릭스 형상으로 배치되어 있다. 도 1은, 이 실시예에 따른 액티브 매트릭스형 표시 장치의 등가 회로 구성을 도시하는 도면이다. 이 패널 기판(110)의 매트릭스의 수평 주사(행) 방향으로는, 순차적으로 선택 신호가 출력되는 게이트 라인(선택 라인)(10)(GL)이 형성되어 있고, 수직 주사(열) 방향으로는, 데이터 신호가 출력되는 데이터 라인(14)(DL)과, 피구동 소자인 유기 EL 소자에 동작 전원(PVDD)을 공급하기 위한 전원 라인(16)(PL)이 설치되어 있다.
각 화소는, 대개 이들의 라인에 의해 정의되는 영역에 설치되어 있고, 각 화소는 회로 구성으로서는, 피구동 소자로서 유기 EL 소자, n 채널의 TFT로 구성된 선택 트랜지스터(Tr1), 축적 용량(Cs), p 채널의 TFT로 구성된 소자 구동 트랜지스터(Tr2)를 갖는다.
선택 트랜지스터(Tr1)는, 그의 드레인이 수직 주사 방향으로 나열되는 각 화 소에 데이터 전압을 공급하는 데이터 라인(14)에 접속되고, 게이트가 1 수평 주사 라인 상으로 나열되는 화소를 선택하기 위한 게이트 라인(10)에 접속되고, 그의 소스는 소자 구동 트랜지스터(Tr2)의 게이트에 접속되어 있다.
소자 구동 트랜지스터(Tr2)는, 그의 소스가 전원 라인(16)에 접속되고, 드레인이 유기 EL 소자(EL)의 애노드에 접속되어 있다. 또한, 유기 EL 소자(EL)의 캐소드는 각 화소 공통으로 형성되어 있고 캐소드 전원(CV)에 접속되어 있다.
또한, 소자 구동 트랜지스터(Tr2)의 게이트 및 선택 트랜지스터(Tr1)의 소스에는, 축적 용량(Cs)의 제1 전극이 접속되고, 이 축적 용량(Cs)의 제2 전극은 용량 라인(12)(SC)에 접속되어 있다. 용량 라인(12)은, 선택 라인(10)과 평행하게 행 방향으로 연장 형성되어 있고, 후술하는 바와 같이 각 화소에서의 잔상을 개선하기 위해, 주기적으로 전압이 변동하는 용량 제어 신호가 공급된다.
또한, 상기 선택 트랜지스터(Tr1) 및 소자 구동 트랜지스터(Tr2)는, 모두, 능동층에, 예를 들면 레이저 어닐링 등에 의해 다결정화된 다결정 실리콘 등, 결정성 실리콘이 이용되고, 또한 불순물로서 각각 n 도전형과, p 도전형이 도핑된 n- 채널형, p 채널형의 박막 트랜지스터(TFT)로 구성할 수 있다.
화소 회로의 트랜지스터로서, 상기한 바와 같이 결정성 실리콘을 능동층에 이용한 TFT를 채용한 경우, 이 결정성 실리콘 TFT는, 각 화소 회로뿐만 아니라, 각 화소를 순차적으로 선택, 제어하기 위한 주변 구동 회로의 회로 소자로서도 이용할 수 있다. 따라서, 본 실시예에서는, 표시부(100)가 형성되는 패널 기판(110)에서, 화소 회로용 트랜지스터의 제조와 동시에, 또한 표시부(100)의 외측에, 화소 회로 와 마찬가지의 결정성 실리콘 TFT를 형성하고, 주변 구동 회로(200)를 내장한다. 또한, 표시부(100)는, 상술한 바와 같은 구성의 복수의 화소가 매트릭스 형상으로 배치되어 있다.
구동부(200)는, 표시부(100)의 각 화소를 구동하기 위한 각종 제어 신호를 출력한다. 구체적으로는, 구동부(200)는, H 드라이버(수평 방향 구동 회로)(210)와, V 드라이버(수직 방향 구동 회로)(220)를 갖고, H 드라이버(210)는, 매트릭스의 열 방향으로 연장되는 복수의 데이터 라인(14)에 대하여 대응하는 데이터 신호를 출력한다. V 드라이버(220)는, 매트릭스의 행 방향으로 연장되는 복수의 선택 라인(10)에 대하여, 1 수평 주사(1H) 기간마다 제1 TFTr10을 온시키기 위한 선택 신호를 작성하여 순차적으로 출력하는 선택 신호 작성부(선택 출력부)와, 주기적으로 용량 라인(12)의 전위를 변동시키는 축적 용량 제어 신호를 작성하여 출력하는 용량 제어 신호 작성부(용량 제어 출력부)를 구비한다.
다음으로, 도 1의 구성의 구동 방법에 대하여 구체적으로 설명한다. 각 화소 회로에서, 선택 라인(10)에 출력되는 선택 신호가 H 레벨로 되면, 선택 트랜지스터(Tr1)가 온하여, 데이터 라인(14)의 데이터 신호에 따른 데이터 전압이 선택 트랜지스터(Tr1)의 드레인 소스 드레인 사이를 통하여, 소자 구동 트랜지스터(Tr2)의 게이트 및 축적 용량(Cs)의 제1 전극에 인가된다.
축적 용량(Cs)은, 그 제1 전극에 인가된 데이터 전압과, 제2 전극에 접속된 용량 라인(12)으로부터 공급되는 용량 제어 전압의 전위차에 따른 전압을 유지한다. 본 실시예에서, 데이터 전압의 기입 시에는, 용량 라인(12)의 용량 제어 신호 의 전압은, 제1 전압 레벨(Vsc1)로서 예를 들면 그라운드 레벨(0V) 등의 낮은 일정 전압으로 유지되어 있고, 축적 용량(Cs)의 제1 전극에 인가되는 데이터 전압이, 소자 구동 트랜지스터(Tr2)의 게이트 전압으로서 유지된다. 보다 정확하게는, 그 데이터 전압이, 용량 라인(12)에 인가되는 제1 전압 레벨과의 전위차로서 축적 용량(Cs)에 유지된다. 데이터 전압은, 소자 구동 트랜지스터(Tr2)가 p 채널형이기 때문에, 전원 전압(PVDD)에 대하여 어느 정도 낮은가에 의해 소자 구동 트랜지스터(Tr2)가 흘리는 구동 전류를 결정하고 있어, 데이터 전압이 전원 전압에 대하여 낮을수록 구동 전류가 크고, 즉, 유기 EL 소자의 발광 휘도가 커진다.
선택 라인(10)의 선택 신호가 L 레벨로 되어, 선택 트랜지스터(Tr1)가 오프되어도, 축적 용량(Cs)이 데이터 신호에 따른 전압을 유지한다. 따라서, 소자 구동 트랜지스터(Tr2)는 유기 EL 소자(EL)에의 구동 전류의 공급을 유지하고, 데이터 전압에 따라 유기 EL 소자(EL)가 발광한다. 본 실시예에서는, 대응하는 화소가 다음의 수직 주사(1 프레임) 기간에 선택되어 새로운 데이터 신호가 기입될 때까지, 전의 데이터 신호에 따라 유기 EL 소자를 계속해서 발광시키는 것은 아니고, 데이터 전압에 따라 소정 기간 유기 EL 소자를 발광시킨 후, 다음의 프레임 기간까지의 동안에, 소자 구동 트랜지스터(Tr2)를 오프 제어하여, 유기 EL 소자를 소등시킨다.
구체적으로는, 용량 라인(12)에 출력하는 용량 제어 신호의 제1 전압 레벨(Vsc1)을 소정 기간 경과 후, 소자 구동 트랜지스터(Tr2)를 오프 제어하기 위해 충분히 높은 제2 전압 레벨(Vsc2)(예를 들면 10V)로 승압시킨다. 이 축적 용량(Cs)의 제1 전극은, 상술한 바와 같이 소자 구동 트랜지스터(Tr2)의 게이트 및 선택 트랜지스터(Tr1)의 소스에 접속되어 있고, 이 축적 용량(Cs)의 제2 전극의 전위가 용량 제어 라인(SC)에 의해서 제2 전압(Vsc2)으로 승압되면, 승압분 ΔV(Vsc2-Vsc1)에 따라 축적 용량(Cs)의 제1 전극 전위가 상승한다. 또한, 전원 전압(PVDD)은, 예를 들면 8V로 설정되어 있다. 따라서, 용량 제어 신호가 제2 전위 레벨(Vsc2)로 상승하면, 소자 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 소스 전위인 전원 전압(PVDD)보다도 높게 되고(낮은 경우에도, 상기 트랜지스터(Tr2)의 동작 임계값 Vthp보다 작은 전위차로 되고), 소자 구동 트랜지스터(Tr2)는 오프된다.
이 때문에, 어느 한 화소에 대하여 주목한 경우에, 이 주목 화소가 다음의 프레임 기간에 재차 선택되어 새로운 데이터 신호에 따라 유기 EL 소자가 발광하기 전에, 소자 구동 트랜지스터(Tr2)가 오프 제어되어, 유기 EL 소자가 강제적으로 소등된다. 이와 같이 일단 소자 구동 트랜지스터(Tr2)가 오프 제어되어 유기 EL 소자가 소등되어, 잔상의 개선 효과가 얻어진다. 본 실시예에서는, 또한, 소자 구동 트랜지스터(Tr2)의 게이트 절연막에 캐리어(정공)가 트랩되어 있던 경우에도, 다음의 프레임 기간의 표시가 개시되기 전에, 소자 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이 축적 용량(Cs)의 제1 전극의 전압 ΔV에 따라 승압되기 때문에, 상기 트랩되어 있던 캐리어가, 게이트로부터 저전위의 소스에 터널 전류로 되어 빠져 나간다. 따라서, 소자 구동 트랜지스터(Tr2)의 전기적 특성이 일단 초기화되어, 확실하게 유기 EL 소자로의 구동 전류의 공급을 일단 완전하게 정지시킬 수 있다.
이와 같이, 용량 라인(12)에 제1 전압 레벨(Vsc1)과 제2 전압 레벨(Vsc2)을 갖는 용량 제어 신호를 공급하는 방법으로서, 도 1에 도시하는 바와 같은 표시 부(100)와 주변 구동 회로(드라이버)(200)가 형성된 패널 기판(110)에 대한 외장된 구동 IC에, 용량 제어 전압 절환 회로를 설치하는 것이 고려된다. 그리고, 이 용량 제어 전압 절환 회로로부터 예를 들면 수직 귀선 기간 내에 각 행의 용량 라인(12)의 전체 전위가 전원 전압(PVDD) 정도의 전압으로 되도록, 용량 제어 신호를 고전압 레벨로 절환하고, 이것을 용량 라인(12)에 공급하는 방법이다. 이와 같이 소위 외장 회로에 용량 제어 전압 절환 회로를 설치함으로써, 패널 내에 내장되는 회로(본 실시예의 V 드라이버(220) 등)로 변경을 가하지 않고, 잔상의 개선을 도모할 수 있다.
그러나, 본 실시예에서는, 이 용량 제어 전압 절환을 위한 구성을 패널 기판 상에 내장시키고 있다. 상기한 바와 같이 외장 IC에 의해서 용량 라인(12)의 전압을 제어하는 경우, 외장 회로로부터의 신호를 받는 패널 접속 단자 수에는 제한이 있기 때문에, 전체 용량 라인(12)을 일괄하여 제어하는 것이 바람직하여, 상기한 바와 같이 귀선 기간 내에 일괄하여 용량 제어 신호의 전위를 승압한다. 그러나, 이하에 설명한 바와 같이 내장 드라이버 내에 설치함으로써, 행마다 제어하는 것이 용이해지고, 그 때문에, 승압 기간도 임의로 설정하는 것이 가능하게 된다. 또한 행마다 용량 라인(12)의 전위를 제어함으로써, 어떠한 화면 상의 어떠한 행 위치의 화소에 대해서도 동일한 기간, 소자 구동 트랜지스터(Tr2)의 오프 제어를 하는 것이 가능하게 된다. 외장 IC에 의해 귀선 기간 내에 일괄하여 전체 용량 라인(12)의 전위를 승압하는 경우, 수직 귀선 기간 직전에 선택되는 화소에 대해서 보면, 데이터 신호를 축적 용량에 기입한 후, 즉시 용량 라인으로부터 상기 축적 용량에 고전압이 인가되게 되기 때문에, 선택 트랜지스터의 리크 전류가 크게 되어 표시해야 했었던 데이터가 소실되기 쉬워져, 표시 품위가 저하될 가능성이 있다.
또한, 외부 IC로부터 용량 라인(12)의 전압을 제1 및 제2 전압 레벨 사이에서 제어하므로, 실제의 소자 구동 트랜지스터의 게이트 도달 전압은, 배선 저항이나 배선에 대한 기생 용량 등의 영향으로 저하하여, 외부 IC로부터의 출력 전압의 진폭을 크게 하는 등 외부 IC의 구동 능력이 요구되거나, 혹은 외부 IC에서의 소비 전력이 커진다. 패널에 내장되는 드라이버 내에 이러한 용량 라인(12)에 출력하는 용량 제어 신호를 작성하는 회로를 설치하면, 상술한 바와 같이 그 진폭은 선택 신호 등과 큰 차이가 없기 때문에, 선택 신호 작성 회로의 전원 등을 공통으로 이용하는 것 등에 의해, 드라이버의 소비 전력의 상승을 최소한으로 하면서 필요한 진폭의 용량 제어 신호를 간이한 구성에 의해 작성할 수 있다. 또한, 내장 드라이버에서 작성한 용량 제어 신호를 용량 라인에 출력하기 때문에, 제2 전압 레벨(Vsc2)을 출력했을 때의 소자 구동 트랜지스터의 게이트 전압(Vg)의 목표 도달 전위가, 외부 IC에 의한 제어와 비교하여 예를 들면 10%∼20% 정도, 또는 그 이상 높아지고, 또한 도달 시간의 단축을 도모하는 것도 용이하게 된다.
이하, 본 실시예에 따른 용량 라인(12)의 제어 회로를 패널 내에 내장한 경우의 드라이버 구성 및 동작예에 대하여, 도 2∼도 4를 더 참조하여 설명한다.
우선, 도 1에 도시하는 H 드라이버(210) 및 V 드라이버(220)의 기본 구성을 설명한다. 여기서, H 드라이버(210)는, 도면에는 구체적으로는 도시하고 있지 않지만, 표시부(100)의 열 수 m에 따른 단 수의 레지스터를 갖는 수평 전송 레지스 터, 샘플링 회로 등을 구비한다. 수평 전송 레지스터는, 1 수평 주사 기간의 개시를 지시하는 H 스타트 신호(STH)를 1 수평 주사 방향의 화소수에 따른 주파수의 수평 클럭(CKH)에 따라 순차적으로, 다음 단(인접 열)의 레지스터에 전송한다. 또한, 샘플링 회로는, 예를 들면, R, G, B, W(화이트) 각각의 표시 신호(Vdata)를, 수평 전송 레지스터의 각 단의 레지스터로부터 순차적으로 출력되는 STH에 따른 선택 신호에 의해서 샘플링하고, 이것을 데이터 신호(DL)로서 대응하는 데이터 라인(14)에 출력한다.
V 드라이버(220)는, 도 2에 도시하는 바와 같이, 표시부(100)의 행 수 n에 따른 단 수 k(도 2에서는 k=n+2)의 레지스터를 갖는 수직 전송 레지스터(222), 레지스터(VSR)의 데이터 전송 방향을 제어하는 전송 제어 게이트(224), 및 선택 신호와 용량 제어 신호를 작성하는 신호 작성부(230)(신호 발생 논리부)를 갖는다. 신호 발생 논리부(230)는, 레지스터(VSR)가 전송하는 V 스타트 신호(STV)에 기초하여, 각 용량 라인(12)에 출력하는 용량 제어 신호(SC1∼SCk)를 작성하는 논리부와, 각 선택 라인(10)에 순차적으로 출력하는 선택 신호(GL1∼GLk)를 작성하는 논리부를 갖는다. 또한, 상기 레지스터(VSR)의 데이터 전송 방향의 제어와 마찬가지로, 신호 작성 논리부(230) 내에서 논리 연산할 인접 행을 절환하는 논리 제어 게이트(228)를 갖는다.
각 레지스터(VSR1∼VSRk)는, 1 수직 주사 기간의 개시를 지시하는 V(수직) 스타트 신호(STV)를, 1 수평 주사 기간의 2분의 1의 주파수의 수직 클럭(CKV)에 따 라 순차적으로, 인접(인접 행) 레지스터(VSR1∼VSRk)에 전송한다. 전송 제어 게이트 회로(224)는, 전송 방향 제어 신호(CSV)에 따라 각 레지스터(VSR1∼VSRk)의 V 스타트 신호(STV)의 전송 방향을 제어한다. 도 2의 예에서는, CSV가 H 레벨일 때, CSV가 게이트에 입력되는 n 채널형 TFT가 모두 온하고, 반대로 CSV가 게이트에 입력되고 있는 p 채널 TFT는 모두 오프함으로써, 레지스터(VSR1)의 입력 단자(in)에 V 스타트 신호(STV)가 공급되고, 이 레지스터(VSR1)의 출력 단자(out)가 레지스터(VSR2)의 입력 단자(in)에 접속되고, 마찬가지로, 레지스터(VSR2)의 출력 단자(out)가 레지스터(VSR3)의 입력 단자(in)에 접속되도록, 레지스터로의 입출력이 절환 제어된다. 이 때문에, CSV가 H 레벨일 때에는, 도 4의 타이밍차트에 도시하는 바와 같이 수직 전송 레지스터(222)의 데이터 전송 방향은, VSR1, VSR2, …, VSRk로 순차적으로 진행한다. 반대로 CSV가 L 레벨일 때에는, V 스타트 신호(STV)가 VSRk의 입력 단자(in)에 공급되고, VSRk, … VSR1로 순서대로 이 V 스타트 신호(STV)에 따른 데이터가 전송된다.
여기서, 도 4에 도시하는 바와 같이, V 스타트 신호(STV)는, 1 수직 주사(1 프레임) 기간의 처음에 스타트를 의미하는 H 레벨로 되어 1 프레임 내의 소의 기간, 그 H 레벨을 유지하고, 잔여 기간이 L 레벨로 된다. 이 V 스타트 신호(STV)의 H 레벨 기간은, 통상은 1 수평 주사 기간 정도의 길이이지만, 본 실시예에서는, 예를 들면 200 수평 주사 기간분 정도로 길게 설정되어 있고, 이 H 레벨 기간의 길이가, 후술하는 바와 같이 각 용량 라인(12)으로 출력하는 유지 제어 신호의 점등 기간의 길이를 결정하도록 논리 회로가 설치되어 있다. 또한, 도 4에서는, 도시의 사정상, 상기 H 레벨 기간의 길이는 4 수평 주사 기간 정도로 나타내고 있다. 물론 도 4에 도시하는 바와 같이 4 수평 주사 기간 정도의 H 레벨 기간으로 설정되는 경우도 있다.
이하, CSV 신호가 H 레벨이고, 순방향으로 데이터를 전송하는 경우를 예로 들어, 구체적으로, 각 부의 동작을 설명한다. 우선, V 스타트 신호(STV)는, 수직 전송 클럭(CKV)의 상승에서, 최초의 레지스터(VSR1)에 취득되고, 동시에 레지스터(VSR1)의 출력(SR1)은 H 레벨로 된다. 이 출력(SR1)의 H 레벨 기간은, 레지스터(VSR1)에 공급되는 V 스타트 신호가 L 레벨로 되고나서 최초의 CKV의 상승 타이밍에서 L 레벨로 될 때까지 계속된다. 즉, 이 레지스터 출력(SR1)의 H 레벨 기간은, V 스타트 신호(STV)의 H 레벨 계속 기간(펄스 폭)에 따른 길이로 된다.
각 레지스터의 데이터 취득 타이밍은, 서로 수직 클럭 신호(CKV)의 반주기마다 어긋나 있고, 따라서, 도 4에 도시하는 바와 같이, CSV의 다음의 하강 타이밍(CSV 반전 신호(CSV2)의 상승)에서, 2번째의 레지스터(VSR2)가 레지스터(VSR1)의 출력(SR1)을 취득하고, 이것에 따라 그 출력(SR2)이 H 레벨로 된다. 이와 같이 하여, 순차적으로, 뒤의 행의 레지스터(VSR3, VSRk -1, VSRk)가 전단(前段) 레지스터의 출력을 취득하여 이것을 전송해 간다. 따라서, 각 레지스터(VSR1∼VSRk)의 출력(SR1∼SRk)은, 도 4에 도시하는 바와 같이 순차적으로, V 스타트 신호에 따른 기간 H 레벨을 유지하는 파형으로 된다.
수직 전송 레지스터(222)의 출력측에는, 신호 발생 논리부(230)의 논리곱 회로(232)가 설치되어 있다. 이 논리곱 회로(232)는, 인접단의 레지스터 출력(SRk-1)과 (SRk)의 NAND 연산하는 NAND 회로와, 그의 출력측에 설치된 반전 기능을 갖는 레벨 시프터(L/S)에 의해 구성되어 있다.
여기서, 도 2에 도시하는 중간 단의 레지스터(VSR7∼VSR9)의 출력(SR7∼SR9)으로부터 6행째의 화소에 공급하는 선택 신호(GL7), 용량 제어 신호(SC7)를 작성하는 구성을 확대하여 도시한 도 3을 더욱 참조하면서, 이 중간 단의 레지스터 출력에 기초하는 선택 신호(GL7)와, 용량 제어 신호(SC7)의 작성 수순을 설명한다. 레지스터(VSR7과 VSR8)의 출력이, 대응하는 논리곱 회로(232-7)의 NAND 회로에서 NAND 연산되고, 또한 반전 기능을 갖는 L/S에 의해 그 NAND 출력의 레벨이 시프트되고, 또한 H, L 레벨을 반전하여 출력한다. 얻어진 반전 출력은 도 4에 G7-8로서 도시되어 있고, 논리곱 회로(232-7)에서, 레지스터(VSR7과 VSR8)의 출력의 타이밍의 차이에 따라 논리곱 신호(G7-8)가 얻어진다. 또한, 레지스터(VSR8과 VSR9)의 출력이, 대응하는 논리곱 회로(232-8)의 NAND 회로에서 NAND 연산되고, 또한, 반전 기능을 갖는 L/S에 의해 그 NAND 출력의 레벨이 시프트되고, 또한 레벨 반전되어 출력된 다. 얻어지는 이 반전 출력은, 도 4에 G8-9로 도시되어 있고, 논리곱 회로(232-8)에서, 레지스터(VSR8과 VSR9)의 출력의 타이밍의 차이에 따라 논리곱 신호(G8-9)가 얻어진다.
상기 반전 기능을 갖는 레벨 시프터(L/S)는, 후단의 NOR 회로를 거쳐 선택 라인(10)에 출력되는 선택 신호의 레벨이, 대응하는 행의 선택 트랜지스터(Tr1)를 확실하게 온 오프시키기 위해서 필요한 레벨로 되도록 설치되어 있다. 구체적으로는, 논리곱 회로(232)의 NAND 회로의 출력의 L 레벨이 0V, H 레벨이 10V이었던 경우에, H 레벨이 -2V, L 레벨이 10V로 되도록 시프트·레벨 반전하고 있다. 이상과 같이 하여, 논리곱 회로(232-7 및 232-8)로부터는, 도 4의 G7-8, G8-9와 같은 타이밍에서 논리곱 신호가 출력된다.
논리곱 신호(G7-8, G8-9)는, 논리 제어 게이트(228)를 거쳐 NOR 회로(234, 240)에 각각 공급된다. 논리 제어 게이트(228)는, CSV 신호가 H 레벨이기 때문에, 논리곱 회로(232-7)로부터의 출력(G7-8)과, 논리곱 회로(232-8)로부터의 출력(G8-9)이 6행째의 화소용의 NOR 회로(234-7, 240-7)의 각각에 공급되도록 절환 제어되고 있다.
6행째의 화소에 대하여 선택 신호(GL7)를 출력하는 선택 신호용 NOR 회로(234-7)에는, 인버터(236-7)에서 반전된 논리곱 출력(G7-8)의 반전 신호와, 8번째의 논리곱 출력(G8-9)과, 1 수평 주사(lH) 기간의 절환 타이밍에서의 선택 신호의 출력을 금지하기 위한 인에이블 신호(ENB)(본 실시예의 회로 구성에서는 실제로 는 도 4에 도시하는 바와 같은 반전 인에이블 신호(XENB))가 공급된다.
따라서, 이 7번째의 NOR 회로(234-7)로부터는, 3개의 입력 신호의 전부가 L 레벨로 될 때에만, H 레벨(10V)로 되는 NOR 연산 신호가 출력된다. 여기서, 7번째의 논리곱 회로(232-7)의 출력(G7-8)의 반전 신호와, 8번째의 논리곱 회로(232-8)의 출력(G8-9) 모두 L로 되는 것은, 도 4에서 출력(G7-8)이 H 레벨로 되고나서, 다음에 출력(G8-9)이 H 레벨로 될 때까지의 CKV의 반주기(1H 기간)이고, 또한, XENB 신호의 1H의 최초와 최후의 기간 이외의 기간이다. 따라서, XENB 신호가 L 레벨로 된 타이밍부터 H 레벨로 상승할 때까지의 기간, NOR 회로(234-7)로부터, 도 4에 GL7로서 도시한 바와 같이 H 레벨의 선택 신호(GL7)가 출력된다. 또한, XENB 신호 및 ENB 신호는, 모두 외부 구동 IC로부터 예를 들면 0V, 3V의 진폭으로 공급되지만, 각 NOR 회로(234)에 공급되기 전에, 예를 들면 레벨 시프터(L/S)에 의해서, -2V, 10V의 진폭의 신호로 시프트되고 있다.
용량 제어 신호를 출력하는 7번째의 NOR 회로(240-7)는, 논리곱 회로(232-7)의 출력(G7-8)과, 논리곱 회로(232-8)의 출력(G8-9)이 모두 L 레벨로 되는 기간, H 레벨로 되고, 어느 한 쪽 및 양 쪽이 H 레벨로 되는 기간, L 레벨로 되는 용량 제어 신호(SC7)를 출력한다. 이러한 용량 제어 신호(SC)는, 상술한 바와 같이 대응하는 행의 화소의 축적 용량(Cs)의 제2 전극에 공급되어, H 레벨로 됨으로써, p 채널형의 소자 구동 트랜지스터(Tr2)의 게이트 전위를 상승시켜, 이 소자 구동 트랜지스터(Tr2)를 오프 제어한다. 용량 제어 신호(SC)는, 그 L 레벨(제1 전압 레벨(Vsc1)) 기간은, 각 논리곱 회로(232)로부터 출력의 H 레벨 기간에, 1 수평 주사 기간(인접 행과의 취득차 기간)을 더한 기간으로 된다. 또한, 1 수직 주사 기간 내의 남은 기간이 H 레벨(제2 전압 레벨(Vsc2)), 즉, 소자 구동 트랜지스터(Tr2)의 오프 제어 기간(EL 소자의 소등 기간)으로 된다. 즉, 각 행의 EL 소자의 소등 기간은, V 스타트 신호(STV)의 H 레벨 기간에 대응하고 있고, STV의 H 레벨 기간(펄스 폭)을 조정함으로써 소등 기간을 조정하는 것이 가능하게 된다.
또한, 도 4에 도시하는 바와 같이, 다음 행의 화소를 위한 선택 신호(GL8)는, GL7이 H 레벨로 된 다음의 1 수평 주사 기간에 H 레벨로 되고, 이 때, 다음 행의 용량 제어 신호(SC8)는, L 레벨이다. 구체적으로는, 논리곱 출력(G8-9)이 H 레벨로 되고나서, 논리곱 출력(G9-10)이 L 레벨로 될 때까지의 기간, L 레벨을 유지하고, 논리곱 출력(G9-10)이 L 레벨로 된 타이밍부터 H레벨로 되어, 7행째의 각 화소의 EL 소자를 소등시킨다. 이와 같이, 각 행의 용량 라인(12)에는, 행마다 1 수평 주사 기간 어긋나고, 또한, 각각 동일한 기간, EL 소자가 소등하도록 H 레벨로 되는 제어 신호가 출력된다. 이 소등 기간(용량 제어 신호의 승압 기간)은, 상기한 바와 같이 V 스타트 신호(STV)에 의해서 가변이고, 예를 들면 2㎳ 정도의 길이로 할 수 있고, EL 소자의 발광에 깜박거림(플리커)이 발생하지 않는 범위에서 더욱 길게 할 수도 있고, 1 수직 주사 기간(1 프레임) 내의 16㎳ 중에서, 사람의 눈에 플리커로서 인식되는 최장 시간인 4㎳ 정도까지 연장 가능하다. 외장 IC에 의해서, 수직 귀선 기간에 전체 용량 라인(12)에 대하여 소등 레벨로 되도록 제어하는 경우, 소등 기간으로서 확보할 수 있는 기간은 900㎲ 정도이다. 이에 대하여, 내장 드라이버에 의해서 용량 라인(12)에 용량 제어 신호를 작성함으로써, 행마다 각 화소의 소자 구동 트랜지스터(Tr2) 및 EL 소자를 오프 제어하는 것이 가능해지고, 장기간 이 오프 제어 기간을 설정할 수 있어 확실하게 잔상을 해소하는 것이 가능하게 된다.
이상 설명한 바와 같이, 도 2에 도시하는 바와 같은 V 드라이버의 구성에 의해, 선택 신호는,
GLs=Gs-(s+1) AND XG(s+1)-(s+2)
로 표현되는 논리 연산에 의해 얻어진다. 또한, 여기서 s는, 화소의 행 수에서 1~n의 범위로 되고, XG는, 대응하는 G 신호의 반전 신호를 의미한다.
또한, 용량 제어 신호는,
SCs=Gs-(s+1) NOR G(s+1)-(s+2)
로 표현되는 논리 연산에 의해 얻어진다.
또한, 도 2의 회로 구성에서, PVDD=8V, GND=0V, VVDD=10V, VVBB=-2V, CV=-2V 등의 전압을 준비하고, 용량 라인(12) 및 게이트 라인(10)에 출력하는 용량 제어 신호(SC), 선택 신호(GL) 모두, H 레벨=VVDD, L 레벨=VVBB로 설정할 수 있다. 이러한 전압 관계로 함으로써, 각 화소의 선택 트랜지스터(Tr1)의 온 오프, 소자 구동 트랜지스터(Tr2)의 온 오프, EL 소자의 점등, 소등을 확실하면서 정확하게 제어하는 것이 가능하게 된다.
또한, 도 2에서, 레지스터는, 화소의 행 수 n+2와 동일한 k단 설치되어 있다. 또한, 1행째의 화소의 전행의 더미 화소와, n 행째의 화소의 다음 행의 더미 화소에 선택 신호(GL1, GLk-1), 용량 제어 신호(SC1, SCk-1)가 출력되고 있다. 이 더미 화소는 현실적으로 패널 상에 형성되어 있지 않아도 된다. 레지스터가 k단 설치되어 있는 것은, 도 2의 회로 구성에서는 상술한 바와 같이, s-1∼s+1까지의 합계 3단의 레지스터 출력을 이용하여 s번째의 출력(s-1행 화소용 출력)을 작성하기 위해서이다.
(제2 실시예)
다음으로, 수직 전송 레지스터(222)의 각 레지스터로부터의 출력에 기초하여 상기 제1 실시예과 마찬가지의 선택 신호(GL)와, 용량 제어 신호(SC)를 작성하기 위한 보다 간이한 회로 구성 및 그 동작에 대하여, 도 1, 도 5 및 도 6을 참조하여 설명한다.
수직 전송 레지스터(222)의 각 레지스터(VSR)에의 입출력순이 전송 제어 게이트(224)에 의해 제어되는 점까지는, 상기 도 2의 구성과 공통된다. 서로 다른 점은, 우선, 도 2의 논리 제어 게이트(228), 논리곱 회로(232)가 생략되어 있는 점, 그리고, 용량 라인(12)에 출력하는 용량 제어 신호의 작성부가 인버터(250)에만 간략화되어 있는 점, 또한, 선택 신호 작성부의 구성(논리)이다. 또한, 도 2에서는, 더미 화소가, 패널의 최상 행 및 최하 행에 설치되어 있고, 이들의 행에 대하여도 선택 신호(GL), 용량 제어 신호(SC)를 작성하여 출력하고 있지만, 도 5의 구성예에서는, 이러한 더미 화소가 상하 2행씩 설치되어 있는 것이다. 이 때문에, 1행째의 화소용의 레지스터(VSR1)의 전단에는, 더미용 레지스터(VSRd1, VSRd2)가 설치되어 있다.
이하, 도 5의 회로 및 그 동작을 설명한다. 전송 방향 제어 신호(CSV)가 H일 때, 1번째의 더미용 레지스터(VSRd1)의 입력 단자(in)에 V 스타트 신호(STV)가 공급되고, 레지스터(VSRd1)는, 이것을 수직 클럭(CKV1)의 상승에서 취득하여 출력 단자(out)로부터 출력한다. 레지스터(VSRd1)로부터의 출력(SRd1)은, 2번째의 더미용 레지스터(VSRd2)에 입력되고, 레지스터(VSRd2)는, CKV1의 다음의 하강 타이밍(CKV2의 상승 타이밍)에서, 이 출력(SRd1)을 취득하여, 출력 단자(out)로부터 SRd2를 출력한다. 레지스터(VSR1)의 입력 단자(in)에는, 상기 레지스터(VSRd2)의 출력(SRd2)이 공급되고, 레지스터(VSR1)는, CKV1의 다음의 상승 타이밍에서 출력(SRd2)을 취득하여, 출력 단자(out)로부터 SR1을 출력한다. 레지스터(VSR1∼VSRn)는, 실제의 화소에 선택 신호(GL1∼GLn) 및 용량 제어 신호(SC1∼SCn)를 출력하기 위한 레지스터로서, 레지스터(VSRn)의 후단에는, 더미 화소에 대응하는 VSRd3 및 VSRd4가 설치되어 있지만, 모두, 순차적으로, CKV1의 상승 또는 하강에 따라 전단의 레지스터의 출력을 취득하여 후단 레지스터에 출력한다.
n단째의 레지스터(VSRn)와 용량 라인(12) 사이에는 용량 제어 신호 작성부로서, 인버터(250)가 설치되어 있다. 따라서, 이 인버터(250)에서, 레지스터(VSRn)에의 입력(레지스터(VSRn -1)의 출력)이 반전되어, n 행째의 화소의 용량 제어 신 호(SCn)로서 용량 라인(12)에 출력된다. 또한, 인버터(250)에는, L 레벨용 전원으로서 GND, H 레벨용 전원으로서 VVDD가 공급되고 있다. 따라서, 인버터(250)로부터 출력하는 용량 제어 신호(SC)의 L 레벨(제1 전압 레벨(Vsc1))은, GND와 동일한 0V로 되고, H 레벨(제2 전위(Vsc2))은, VVDD와 동일한 예를 들면 10V로 된다.
레지스터(VSRn)와 선택 라인(10n) 사이에는, 선택 신호 작성부로서 선택 신호용 논리 회로(260)가 설치되어 있다. 이 논리 회로(260)는, NOR 회로(262), 인버터(264 및 266)를 갖는다. NOR 회로(262)는, 레지스터(VSRn)의 출력(SRn)과, 레지스터(VSRn)에의 입력 신호의 반전 신호(XSRn-1, 즉, 용량 제어 신호(SCn)) 및 인에이블 신호의 반전 신호(XENB)와의 NOR 연산을 행한다. 인버터(264)는, NOR 회로(262)의 출력을 반전하고, 인버터(266)가, 이 인버터(264)의 출력을 더욱 반전하여, 이것을 n 행째의 화소의 선택 라인(10)에 공급한다. 이와 같이, NOR 회로(262), 인버터(264 및 266)는, 전체적으로, 출력(SRn-1)과 출력(SRn)의 NOR 연산을 하는 NOR 게이트를 구성하고, NOR 연산 결과를 n 행째의 선택 라인(10)에 선택 신호(GLn)로서 출력한다. 또한, 인버터(264)는, 도 2에서 논리곱 회로(232)의 출력측에 설치되어 있는 반전 기능을 갖는 레벨 시프터를 채용하여, 출력의 극성을 반전함과 함께 신호의 전압 레벨을 필요에 따라 전압 레벨로 시프트하고, 이것을 인버터(266)에 출력해도 된다.
또한, 1행째의 레지스터(VSR1)의 입력은, 전단 레지스터인 더미용의 레지스터(VSRd2)의 출력(SRd2)이고, 이 출력(SRd2)이 인버터(250)에서 반전되어, 1행째의 화 소의 용량 제어 신호(SC1)로서 용량 라인(12)에 출력되고 있다. 또한, 1행째의 선택 신호용 논리 회로(260)는, 레지스터(VSR1)의 출력(SRd2)의 반전 신호(XSRd2)와, 레지스터(VSR1)의 출력(SR1)의 NOR 연산의 결과를 1행째의 선택 라인(10)에 선택 신호(GL1)로서 출력하고 있다.
이상과 같이, 도 5와 같은 V 드라이버의 회로 구성에 의해서도, V 스타트 신호(STV)의 L 레벨 기간에 따른 기간이, 용량 제어 신호(SCn)의 H 레벨, 즉 대응하는 행의 화소의 EL 소자의 소등 기간으로 된다. 따라서, 제2 실시예의 회로 구성이어도, V 스타트 신호(STV)의 조정에 의해, 행마다, EL 소자의 소등 및 소자 구동 트랜지스터(Tr2)의 오프 제어를 실행하는 것이 가능하게 된다. 또한, 상술한 바와 같이, 도 2의 회로 구성에 비하여 전송 게이트나 논리 회로의 생략이 가능하게 되어 있어, V 드라이버(220)를 최소한의 회로 소자 수로 구성할 수 있어, V 드라이버의 면적을 작게 하는 것이 가능하게 되어 있다. 패널 상에서의 회로 면적 저감이 강하게 요구되는 소형 표시 장치, 예를 들면 전자 뷰 파인더(EVF) 등에서는, 패널 상에 내장되는 회로 소자 면적을 삭감할 필요가 있다. 따라서, 제2 실시예에서 설명한 바와 같은 구성은, 이 EVF 등의 표시 장치용으로서 유리하며, 또한 이 구성을 채용함으로써 소비 전력의 저감을 도모하는 것도 가능하게 된다.
도 7은, 상기 도 5에서 구체적으로 설명한 회로 구성을 보다 일반화한 경우의 논리 회로 구성을 도시하고 있다. 구체적으로는, 도 7은, 수직 전송 레지스터(222)의 각 레지스터로부터, 선택 라인(10)에 출력하는 선택 신호와, 용량 라 인(12)에 출력하는 용량 제어 신호를 작성하는 다른 논리 회로 구성을 도시하고 있다. 도 8은, 도 7에 도시하는 구성에서의 타이밍차트이다. 또한, 도 7의 회로 구성에서도, 도 2의 전송 제어 게이트(224)와 마찬가지의 게이트는 존재하지만, 전송 방향 제어 신호(CSV)가 H 레벨로서, 레지스터(VSRn-1)로부터 VSRn을 향하여 데이터(V 스타트 신호(STV))가 전송되는 경우를 예로 들고, 도 7에서는 도시를 생략하고 있다.
도 7에서는, V 드라이버의 중간 단 부분으로서, 레지스터(VSR6∼VSR8)와 그의 출력을 이용하여 선택 신호(GL7∼GL9) 및 용량 제어 신호(SC7∼SC9)를 작성하는 신호 작성부를 도시하고 있다. 스타트 신호(STV)는, 수직 클럭(CKV)에 따라 순차의 레지스터에 전송된다. 그리고, 전단 레지스터(VSR5)의 출력(SR5)이, 레지스터(VSR6)에 입력되면, 레지스터(VSR6)는, CKV에 따라 이 출력(SR5)을 취득하여, (SR6)을 출력한다. 출력(SR6)은, 7행째의 선택 라인용의 논리곱 회로(280)에 공급되고, 또한 인버터(270)에 공급된다. 인버터(270)는, 출력(SR6)의 H, L 레벨을 반전함과 함께, 예를 들면 그 H 레벨이 10V이고, L 레벨이 -2V로 되도록 레벨 시프트하여, 얻어진 신호를 용량 제어 신호(SC7)로서, 7행째의 화소의 용량 라인에 출력한다.
7행째의 선택 신호 작성 회로(선택 신호용 논리곱 회로)(280)는, 상기한 바와 같이 레지스터(VSR6)의 출력(SR6)과, 다음 단의 시프트 레지스터(VSR7)의 출력(SR7)의 반전 출력(XSR8), 및 인에이블 신호(ENB)의 논리곱을 연산한다. 따라 서, 출력(SR6)과, 반전 출력(XSR7) 모두 H 레벨로 되고, 또한 ENB가 상승하여 각 선택 라인으로의 선택 신호가 허가된 기간에, H 레벨로 되는 선택 신호(GL7)를 7행째의 화소의 선택 라인에 출력한다. 또한, 논리곱 회로(280)로부터 출력되는 선택 신호(GL)의 레벨이 각 화소의 선택 트랜지스터를 충분히 구동할 수 있도록 하기 위해서, 레지스터(VSRn)로부터 대응하는 논리곱 회로(280)의 경로 또는 회로(280) 내에는, 레지스터 출력(SRn)의 H 레벨, L 레벨을, 각각 10V, -2V로 하기 위한 레벨 시프터가 설치되어 있는 것이 필요하다.
이상과 같이, 도 7과 같은 논리 회로 구성에 의해, 상기 도 5에 도시하는 구체적인 회로 구성과 마찬가지로, 각 행의 용량 라인에, V 스타트 신호(STV)의 H 레벨 기간에 따른 기간 H 레벨로 되는 용량 제어 신호(SCn)를 출력할 수 있다. 또한, 각 선택 라인(10)에 1 수평 주사 기간마다 선택 신호를 출력하여, 대응하는 화소에 표시 내용에 따른 데이터 신호를 기입함과 함께, 용량 라인(12)에 대하여 상기한 바와 같이 용량 제어 신호(SC)를 출력하여, EL 소자의 소등 제어 및 소자 구동 트랜지스터(Tr2)의 오프 제어를 실행할 수 있다.
이상과 같이 본 발명에 따르면, 각 행의 화소에 출력하는 선택 신호를 형성하기 위한 수직 주사 방향(매트릭스의 열 방향) 구동부의 용량 제어 신호 작성부가, 각 화소의 축적 용량에 접속되어 있는 용량 라인에, 1 수직 주사 기간의 개시 타이밍을 나타내는 수직 스타트 신호에 기초하여, 대응하는 화소의 소자 구동 트랜 지스터를 강제적으로 오프 제어할 수 있는 전위를 주기적으로 출력한다. 수직 주사 방향 구동부는, 선택 신호를 수직 스타트 신호를 이용하여 작성하고 있고, 용량 제어 신호를, 마찬가지로 수직 스타트 신호를 이용하여 작성함으로써, 간이한 구성으로 용량 제어 신호를 작성하는 것이 가능하게 된다.
또한, 이 수직 주사 방향 구동부는, 매트릭스 배치된 화소를 행마다, 1 수평 주사 기간마다 어긋난 타이밍에서 순차적으로 선택하는 선택 신호를 출력할 수 있고, 따라서, 용량 제어 신호 작성부는, 선택 신호 작성부와 공통된 구성이나 공통인 신호를 이용하여 용량 제어 신호를 작성할 수 있어, 용량 라인을 행마다 제어하는 것도 가능하게 된다. 또한, 행마다의 용량 제어 신호를 작성함으로써, 소자 구동 트랜지스터의 오프 제어 기간을 행마다 제어할 수 있어, 매트릭스의 어떠한 행 위치에서도 동일한 기간만큼, 소자 구동 트랜지스터를 오프할 수 있어, 잔상을 확실하게 개선할 수 있다.
또한, 수직 스타트 신호를 1 수평 주사 기간마다 전송하는 수직 전송 레지스터의 각 레지스터의 출력을 이용하여 용량 제어 신호를 작성함으로써, 수직 스타트 신호(V 스타트 신호)의 개시 지시 레벨의 계속 기간(V 스타트 신호의 펄스 폭)을 조정함으로써, 대응하는 행의 소자 구동 트랜지스터의 오프 제어 기간을 조정할 수 있다.
또한, 수직 주사 방향 구동부 내에 용량 제어 신호를 작성하는 작성부를 설치함으로써, 이 용량 제어 신호 작성부는 간이한 구성으로, 또한 제어 신호 작성부나 수직 전송 레지스터 등과 함께, 표시부가 형성된 기판과 동일한 기판 상에 내장 형성할 수 있어, 표시 장치의 외부 구동 IC 등과의 접속 단자를 증가시키지 않고, 행마다 용량 라인을 제어하여, 소자 구동 트랜지스터를 오프시켜, 잔상을 해소하는 것이 가능하게 된다.

Claims (8)

  1. 매트릭스 형상으로 배치된 복수의 화소를 구비하는 표시 장치로서,
    상기 복수의 화소의 각각은,
    피구동 소자와,
    수평 주사 방향으로 연장하는 선택 라인에 출력되는 선택 신호에 따라서, 수직 주사 방향으로 연장하는 데이터 라인으로부터 데이터 신호를 취득하는 선택 트랜지스터와,
    제1 전극 및 제2 전극을 갖고, 상기 제1 전극에 공급되는 상기 선택 트랜지스터로부터의 데이터 신호를, 상기 제2 전극에 용량 라인으로부터 공급되는 전압에 대한 전압으로서 유지하는 축적 용량과,
    상기 축적 용량의 상기 제1 전극에 게이트가 접속되고, 상기 축적 용량에 유지된 데이터 전압에 따른 전력을 전원으로부터 상기 피구동 소자에 공급하는 소자 구동 트랜지스터를 구비하고,
    상기 선택 라인은, 각각이 수평 주사 방향으로 연장하도록 복수 설치되고,
    수직 방향 구동부는, 1 수직 주사 기간의 개시 타이밍을 나타내는 수직 스타트 신호를 취득하여 순차적으로 전송하는 복수단의 레지스터를 갖는 수직 전송 레지스터, 상기 선택 라인에 공급되는 선택 신호를 작성하는 선택 신호 작성부, 및 상기 용량 라인에 공급되는 용량 제어 신호를 작성하는 용량 제어 신호 작성부를 갖고,
    상기 선택 신호 작성부는, 상기 수직 스타트 신호에 기초하여, 상기 선택 라인에 순차적으로 공급하기 위한 서로 1 수평 주사 기간 어긋난 타이밍의 상기 선택 신호를 작성하고,
    상기 용량 제어 신호 작성부는, 상기 수직 전송 레지스터의 각 단의 레지스터로부터의 상기 수직 스타트 신호에 대응한 출력에 기초하여, 상기 용량 제어 신호를 작성하고,
    상기 용량 제어 신호는,
    상기 데이터 신호에 따른 전압을, 상기 용량 라인을 통하여 상기 축적 용량에 유지시킴과 함께, 상기 유지한 전압에 따라 상기 소자 구동 트랜지스터를 동작시키는 제1 전압 레벨 상태와,
    대응하는 상기 소자 구동 트랜지스터를 오프 제어시키는 제2 전압 레벨 상태를 갖는 것을 특징으로 하는 표시 장치.
  2. 제1항에 있어서,
    상기 용량 라인은, 행마다, 각각 수평 주사 방향으로 연장하도록 설치되고,
    상기 용량 라인에는, 상기 수직 방향 구동부로부터, 순차적으로, 서로 1 수평 주사 기간 어긋난 타이밍에서 상기 용량 제어 신호가 출력되는 것을 특징으로 하는 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 수직 방향 구동부의 상기 수직 전송 레지스터는, 상기 수직 스타트 신호를 수직 전송 클럭 신호에 따라 1 수평 기간마다 다음 단의 레지스터에 전송하고,
    상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부가, 상기 수직 전송 레지스터의 각 단의 출력의 타이밍의 차이에 기초하여, 대응하는 선택 라인에 공급하기 위한 상기 선택 신호 및 상기 용량 라인에 공급하기 위한 상기 용량 제어 신호를 작성하는 것을 특징으로 하는 표시 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 수직 방향 구동부는, 상기 수직 스타트 신호의 개시 지시 레벨의 계속 기간에 기초하여, 상기 용량 제어 신호의 상기 소자 구동 트랜지스터를 오프 제어시키는 제2 전압 레벨의 계속 기간을 결정하는 것을 특징으로 하는 표시 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 수직 방향 구동부의 적어도, 상기 수직 전송 레지스터, 상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부는, 상기 복수의 화소가 형성된 기판 상의 상기 표시부의 주변 위치에 형성되어 있는 것을 특징으로 하는 표시 장치.
  6. 제1항 또는 제2항에 있어서,
    상기 선택 신호 작성부 및 상기 용량 제어 신호 작성부는,
    상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력과, 그 레지스터의 인접단으로 되는 레지스터로부터의 출력의 차를 이용한 논리 연산을 행하는 논리 연산부를 구비하고, 상기 선택 신호 및 상기 용량 제어 신호를 작성하는 것을 특징으로 하는 표시 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 용량 제어 신호 작성부는, 상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력을 반전하여 상기 용량 제어 신호를 작성하고,
    상기 선택 신호 작성부는, 상기 수직 전송 레지스터가 대응하는 단의 레지스터로부터의 출력과, 그 레지스터의 인접단으로 되는 레지스터로부터의 출력의 반전 신호에 기초하여 상기 선택 신호를 작성하는 것을 특징으로 하는 표시 장치.
  8. n 행 m 열의 매트릭스 형상으로 배치된 복수의 화소를 구비하고,
    수평 주사 방향으로는 행마다 선택 라인 및 용량 라인이 형성되고, 수직 주사 방향으로는 열마다 형성된 데이터 라인이 형성되고,
    상기 복수의 화소의 각각은,
    피구동 소자와,
    상기 선택 라인에 게이트가 접속되고, 상기 데이터 라인에 제1 도전 영역이 접속되고, 상기 선택 라인에 출력되는 선택 신호에 따라서, 해당 데이터 라인으로부터 데이터 신호를 취득하는 선택 트랜지스터와,
    상기 선택 트랜지스터의 제2 도전 영역에 게이트가 접속되어, 전원으로부터 상기 구동 소자에 공급하는 전력을 제어하는 소자 구동 트랜지스터와,
    제1 전극 및 제2 전극을 구비하는 축적 용량으로서, 상기 제1 전극이 상기 선택 트랜지스터의 상기 제2 도전 영역 및 상기 소자 구동 트랜지스터의 게이트에 접속되고, 상기 제2 전극이 상기 용량 라인에 접속되고, 상기 선택 트랜지스터를 통하여 상기 제1 전극에 공급되는 데이터 신호를, 상기 용량 라인으로부터 상기 제2 전극에 공급되는 용량 제어 신호와의 전위차로서 유지하는 축적 용량을 구비하는 표시 장치의 구동 방법으로서,
    n 행째의 상기 선택 라인에 선택 신호를 출력하여 n 행째의 각 화소의 상기 선택 트랜지스터를 온 제어하고 상기 축적 용량에 데이터 신호에 따른 전압을 기입함과 함께, n 행째의 상기 용량 라인에 출력하는 용량 제어 신호의 전위를, 상기 선택 트랜지스터를 통하여 공급되는 데이터 신호에 따라 상기 소자 구동 트랜지스터가 온 동작 가능한 제1 전압 레벨로 하고,
    1 수직 주사 기간의 개시 타이밍을 나타내는 수직 스타트 신호의 개시 지시 레벨의 계속 기간에 따른 기간, 상기 제1 전압 레벨을 유지한 후,
    상기 n 행째의 상기 선택 라인이 비선택 상태이고, 또한 다음의 1 수직 주사 기간의 개시까지의 동안, 상기 용량 라인을 통하여 상기 소자 구동 트랜지스터를 오프 제어하는 제2 전압 레벨로 변경하고, 상기 소자 구동 트랜지스터 및 상기 피구동 소자를 오프 제어하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020060028438A 2005-03-31 2006-03-29 표시 장치 및 표시 장치의 구동 방법 KR100686279B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005103181A JP5084111B2 (ja) 2005-03-31 2005-03-31 表示装置及び表示装置の駆動方法
JPJP-P-2005-00103181 2005-03-31

Publications (2)

Publication Number Publication Date
KR20060106756A KR20060106756A (ko) 2006-10-12
KR100686279B1 true KR100686279B1 (ko) 2007-02-26

Family

ID=37030465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028438A KR100686279B1 (ko) 2005-03-31 2006-03-29 표시 장치 및 표시 장치의 구동 방법

Country Status (5)

Country Link
US (1) US7570257B2 (ko)
JP (1) JP5084111B2 (ko)
KR (1) KR100686279B1 (ko)
CN (1) CN100541576C (ko)
TW (1) TWI330818B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US8115727B2 (en) * 2006-05-25 2012-02-14 Chimei Innolux Corporation System for displaying image
KR100812037B1 (ko) * 2006-12-19 2008-03-10 삼성에스디아이 주식회사 유기전계발광 표시장치
JP2008286963A (ja) * 2007-05-17 2008-11-27 Sony Corp 表示装置及び表示装置の駆動方法
KR101617215B1 (ko) * 2007-07-06 2016-05-03 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
FR2921788B1 (fr) * 2007-10-01 2015-01-02 Commissariat Energie Atomique Dispositif microelectronique a matrice de pixels dote de moyens generateurs de compensation de chute ohmique sur des almentations
JP4816686B2 (ja) * 2008-06-06 2011-11-16 ソニー株式会社 走査駆動回路
US20100177071A1 (en) * 2009-01-14 2010-07-15 Tatung Company Of America, Inc. Display control methods and systems
JP5434092B2 (ja) * 2009-01-27 2014-03-05 セイコーエプソン株式会社 発光装置及び電子機器
US20100214282A1 (en) 2009-02-24 2010-08-26 Dolby Laboratories Licensing Corporation Apparatus for providing light source modulation in dual modulator displays
KR101097353B1 (ko) 2010-05-07 2011-12-23 삼성모바일디스플레이주식회사 게이트 구동회로 및 이를 이용한 유기전계발광표시장치
US8456910B2 (en) * 2010-07-30 2013-06-04 Infineon Technologies Ag Nonvolatile memory cell with well extending under transistor and data storage capacitor of memory cell
KR101790705B1 (ko) * 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
US8422294B2 (en) 2010-10-08 2013-04-16 Infineon Technologies Ag Symmetric, differential nonvolatile memory cell
CN102563545B (zh) 2010-12-17 2015-05-06 杜比实验室特许公司 用于显示器的量子点调制
JP5915031B2 (ja) * 2011-08-31 2016-05-11 ソニー株式会社 撮像装置および撮像方法、並びに電子機器
KR20130066902A (ko) * 2011-12-13 2013-06-21 삼성디스플레이 주식회사 3차원 영상 표시 방법 및 이를 수행하기 위한 표시 장치
KR102118309B1 (ko) 2012-09-19 2020-06-03 돌비 레버러토리즈 라이쎈싱 코오포레이션 양자점/리모트 인광 디스플레이 시스템 개선
RU2744992C2 (ru) 2013-03-08 2021-03-18 Долби Лабораторис Лайсэнзин Корпорейшн Способы для дисплея с двойной модуляцией с преобразованием света
CN111243533B (zh) 2014-03-26 2022-11-25 杜比实验室特许公司 各种显示器中的全局光补偿
CN105487313A (zh) * 2016-01-04 2016-04-13 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及其驱动方法
JP7175551B2 (ja) * 2017-03-24 2022-11-21 シナプティクス インコーポレイテッド 電流駆動表示パネル及びパネル表示装置
CN111429843B (zh) * 2020-04-30 2021-09-24 京东方科技集团股份有限公司 显示基板、显示装置
KR20220019905A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150125A (ja) 2001-11-14 2003-05-23 Sanyo Electric Co Ltd 半導体装置
JP2004246064A (ja) 2003-02-13 2004-09-02 Sanyo Electric Co Ltd Ｅｌディスプレイ装置
JP2005050502A (ja) 2003-07-09 2005-02-24 Samsung Electronics Co Ltd シフトレジスタとこれを有するスキャン駆動回路及び表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541625B2 (ja) 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JP2001109399A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
JP2002006808A (ja) * 2000-04-19 2002-01-11 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
JP3670941B2 (ja) * 2000-07-31 2005-07-13 三洋電機株式会社 アクティブマトリクス型自発光表示装置及びアクティブマトリクス型有機ｅｌ表示装置
US7173612B2 (en) 2000-12-08 2007-02-06 Matsushita Electric Industrial Co., Ltd. EL display device providing means for delivery of blanking signals to pixel elements
JP3863418B2 (ja) 2000-12-08 2006-12-27 松下電器産業株式会社 Ｅｌ表示装置
JP2002323873A (ja) * 2001-02-21 2002-11-08 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
JP4667619B2 (ja) * 2001-02-27 2011-04-13 パナソニック株式会社 プラズマ表示装置及びその駆動方法
JP3870755B2 (ja) * 2001-11-02 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP2003208124A (ja) * 2002-01-10 2003-07-25 Sanyo Electric Co Ltd 表示装置
JP4195337B2 (ja) * 2002-06-11 2008-12-10 三星エスディアイ株式会社 発光表示装置及びその表示パネルと駆動方法
US7079100B2 (en) 2002-12-20 2006-07-18 Sanyo Electric Co., Ltd. Active matrix type display
US20050062868A1 (en) * 2003-03-24 2005-03-24 Tomohiro Shiiba Solid-state imaging device and method of driving solid-state imaging device
JP4235045B2 (ja) * 2003-06-24 2009-03-04 株式会社 日立ディスプレイズ 表示装置の駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150125A (ja) 2001-11-14 2003-05-23 Sanyo Electric Co Ltd 半導体装置
JP2004246064A (ja) 2003-02-13 2004-09-02 Sanyo Electric Co Ltd Ｅｌディスプレイ装置
JP2005050502A (ja) 2003-07-09 2005-02-24 Samsung Electronics Co Ltd シフトレジスタとこれを有するスキャン駆動回路及び表示装置

Also Published As

Publication number Publication date
KR20060106756A (ko) 2006-10-12
CN100541576C (zh) 2009-09-16
US20060221012A1 (en) 2006-10-05
CN1841471A (zh) 2006-10-04
JP2006284798A (ja) 2006-10-19
TWI330818B (en) 2010-09-21
TW200634690A (en) 2006-10-01
JP5084111B2 (ja) 2012-11-28
US7570257B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
KR100686279B1 (ko) 표시 장치 및 표시 장치의 구동 방법
KR100803908B1 (ko) 표시 장치
KR101499236B1 (ko) 표시 장치 및 그 구동 방법
US11114033B2 (en) Pixel and display device including the same
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
KR101720340B1 (ko) 유기발광다이오드 표시장치
US10672337B2 (en) Display device including pixel circuits including display elements driven by electric current
CN109545149A (zh) 有机发光显示装置
TWI537922B (zh) Display device
CN113053289B (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
JP2003122306A (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置
US8305310B2 (en) Display device and method of controlling the same
JP5197130B2 (ja) Ｅｌ表示装置。
JP2014219521A (ja) 画素回路及びその駆動方法
WO2013014703A1 (ja) 表示装置及び表示装置の駆動方法
KR20150073420A (ko) 유기 발광 표시 장치
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
KR20190046346A (ko) 유기 발광 표시 장치
KR20190057564A (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP2009210993A (ja) Ｅｌ表示装置
US20170270856A1 (en) Display device and method for driving same
US11887541B2 (en) Further reduction of power consumption in display device with low-frequency driving
JP4211807B2 (ja) アクティブマトリクス型表示装置
KR20230083393A (ko) 게이트 드라이버 및 이를 포함하는 표시 장치
US20240257739A1 (en) Pixel Circuit and Display Apparatus Comprising the Same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 12