KR100686246B1 - 액정표시장치 제작방법 - Google Patents

Abstract

균일한 셀 두께를 가지고, 양호한 표시 특성을 나타내는 반도체 표시장치를 제공한다. 화소 TFT와 구동회로 TFT가 동일 기판 상에 일체로 형성된 액티브 매트릭스형 반도체 표시장치에 있어서, 화소 영역과 구동회로 영역 사이에 배치된 갭 유지재에 의해 셀 갭의 제어를 행한다. 이것에 의해, 반도체 표시장치 전체에 걸쳐 균일한 셀 두께를 얻을 수 있다. 또한, 종래의 입자형 스페이서를 사용하지 않기 때문에, TFT 기판과 대향 기판을 접합할 때, 구동회로 TFT에는 응력이 생기지 않는다. 따라서, 구동회로 TFT에 손상을 주는 것을 방지할 수 있다.

Description

액정표시장치 제작방법{A method of manufacturing a liquid crystal display device}

도 1은 본 발명에 따른 TFT 기판 및 대향 기판의 상면도.

도 2는 본 발명에 따른 TFT 기판 제작공정을 나타내는 도면.

도 3은 본 발명에 따른 TFT 기판 제작공정을 나타내는 도면.

도 4는 본 발명에 따른 갭 유지재 제작공정을 나타내는 도면.

도 5는 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도 및 사시도.

도 6은 본 발명에 따른 액티브 매트릭스형 액정표시장치의 단면도.

도 7은 본 발명에 따른 액티브 매트릭스형 액정표시장치 제작공정을 나타내는 도면.

도 8은 본 발명에 따른 액티브 매트릭스형 액정표시장치 제작공정을 나타내는 도면 및 본 발명에 따른 갭 유지재의 확대도.

도 9는 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도.

도 10은 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도.

도 11은 본 발명에 따른 액티브 매트릭스형 액정표시장치 제작공정을 나타내는 도면.

도 12는 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도.

도 13은 본 발명에 따른 갭 유지재 제작공정을 나타내는 도면.

도 14는 본 발명에 따른 갭 유지재 제작공정을 나타내는 도면.

도 15는 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도 및 확대사시도.

도 16은 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도.

도 17은 본 발명에 따른 액티브 매트릭스형 액정표시장치의 상면도.

도 18은 본 발명에 따른 액정표시장치의 단면 구성을 나타내는 개략도.

도 19는 본 발명에 따른 TFT 기판 제작공정을 나타내는 도면.

도 20은 본 발명에 따른 대향 기판 제작공정을 나타내는 도면.

도 21은 본 발명에 따른 대향 기판의 상면도 및 확대 사시도.

도 22는 본 발명에 따른 대향 기판의 상면도.

도 23은 본 발명에 따른 대향 기판의 상면도.

도 24는 본 발명에 따른 대향 기판의 상면도.

도 25는 본 발명에 따른 대향 기판의 상면도.

도 26은 본 발명에 따른 대향 기판의 상면도 및 확대 사시도.

도 27은 본 발명에 따른 대향 기판의 상면도.

도 28은 본 발명에 따른 단순 매트릭스형 액정 패널의 개략적인 구성을 나타내는 사시도.

도 29는 본 발명에 따른 단순 매트릭스형 액정 패널 제작공정을 나타내는 도면.

도 30은 본 발명에 따른 단순 매트릭스형 액정 패널 제작공정을 나타내는 도면.

도 31은 본 발명에 따른 단순 매트릭스형 액정 패널의 개략적인 단면도.

도 32는 본 발명에 따른 갭 유지재의 배치를 나타내는 상면도.

도 33은 본 발명에 따른 갭 유지재의 배치를 나타내는 상면도.

도 34는 종래의 액티브 매트릭스형 액정표시장치의 단면도 및 평면도.

도 35는 종래의 액티브 매트릭스형 액정표시장치 제작공정을 나타내는 도면.

도 36은 종래의 액티브 매트릭스형 액정표시장치의 TFT 기판을 나타내는 단면도.

도 37은 종래의 액티브 매트릭스형 액정표시장치의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

100: TFT 기판 102: 화소 영역

103, 104: 구동회로 영역 303: 갭 유지재

본 발명은 박막트랜지스터를 사용한 반도체 표시장치를 제작하는 방법에 관한 것으로, 더 구체적으로는, 화소 스위칭 회로와 구동회로가 동일 기판 상에 일체로 형성된 전기광학 표시장치를 제작하는 방법에 관한 것이다.

최근, 저렴한 가격의 유리 기판 상에 반도체 박막을 형성한 반도체 장치, 예 를 들어, 박막트랜지스터(TFT)를 제작하는 기술이 급속히 발달하고 있다. 그 이유는 액티브 매트릭스형 액정표시장치의 수요가 증가했기 때문이다.

액티브 매트릭스형 액정표시장치는, 매트릭스 형태로 배치된 수 십 내지 수 백만개의 화소 영역에 각각 TFT가 배치되고, 각 화소 전극에 출입하는 전하를 TFT의 스위칭 기능에 의해 제어하는 것이다.

여기서, 박막트랜지스터가 배치된 액티브 매트릭스형 액정표시장치의 기본적인 구성을 도 34를 이용하여 설명한다. 먼저, 액정표시장치를 기판에 대하여 수직인 면으로 절단한 단면도를 도 34(A)에 나타낸다. 이 단면은 도 34(B)의 A-A'로 표시되는 일점 쇄선에서 절단한 단면도에 상당한다.

하지(下地) 기판(1)은 투광성이며, 절연막(도시되지 않음)이 기판 표면에 형성되어 있다. 부호 2는 TFT의 활성층, 3은 게이트 전극, 4는 데이터 선, 5는 드레인 전극, 6은 층간절연막, 7은 블랙 매트릭스, 8은 투명 도전성 막으로 이루어진 화소 전극, 9는 배향막이다.

본 명세서에서는, 상기와 같은 구성을 가지는 TFT가 배치된 기판 전체를 TFT 기판이라 부르기로 한다. 또한, 도 34(A)에서는 1개의 화소에만 주목하고 있으나, 실제로는 수 십 내지 수 백만개의 화소 스위칭 TFT(화소 TFT라고 부른다)를 포함하는 화소 영역과, 그들을 구동하는 다수의 TFT를 포함하는 주변 구동회로 영역에 의해 TFT 기판이 구성된다.

한편, 부호 10은 투광성을 가지는 기판이고, 11은 투명 도전성 막으로 이루어진 대향 기판, 12는 배향막이다. 이러한 구성을 가지고 TFT 기판과 대향하는 기 판 전체를 대향 기판이라 부르기로 한다.

도 35(A)에 나타낸 바와 같이, 상기 TFT 기판(20) 및 대향 기판(30)에는, 액정재료의 배향성을 조정하기 위한 러빙(rubbing) 등의 배향 처리가 실행된다. 그 후, TFT 기판(20)과 대향 기판(30)의 기판 간격(셀 갭)을 제어하기 위해, TFT 기판 측에 입자형 스페이서(41)가 기판 전면(全面)에 균일하게 산포(散布)된다. 다음에, 밀봉제(sealing agent)(42)가 인쇄된다. 밀봉제(42)는 기판 끼리를 접합하는 접착제로서의 역할과, 기판 사이에 주입되는 액정재료가 기판 외부로 누설되지 않도록 봉입(封入)하기 위한 봉지재(sealing material)로서의 역할을 수행한다.

도 36은 TFT 기판(20)의 단면도이다. 도 36에 나타낸 바와 같이, 셀 갭을 제어하기 위해 입자형 스페이서(41)가 TFT 기판(20)의 전면(全面)에 균일하게 산포되므로, 화소 영역(22)뿐만 아니라 주변 구동회로 영역(23)에도 스페이서(41)가 존재하게 된다. 통상, 화소 영역(22)에 형성되는 TFT와, 구동회로 영역(23)에 형성되는 구동회로 TFT는 소자의 크기에 그다지 차이는 없다.

그러나, 화소 영역(22)에는 화소 TFT를 덮는 블랙 매트릭스, 투명 도전성 막으로 이루어진 화소 전극 등이 형성된다. 또한, 반사형 액정표시장치에 있어서는, 화소 영역(22)에는 반사 전극이 형성된다. 또한, 구동회로 영역(23)에는, 화소 TFT를 구동하는 CMOS 회로를 구성하기 위해 접속 배선이 형성된다. 따라서, 화소 영역(22)과 구동회로 영역(23)은 하지 기판(1) 표면으로부터의 높이(거리)에 차이가 생기게 된다.

여기서, 구동회로 영역(23)에 비하여 기판(1) 표면으로부터의 화소 영역(22) 의 높이가 더 높은 경우를 예로 들기로 한다. 입자형 스페이서(41)는, 습식법 또는 건식법에 의해 화소 영역(22)뿐만 아니라 구동회로 영역(23)에도 산포된다. 입자형 스페이서가 대략 균일한 크기를 가질 경우, 스페이서의 위치에 따라 기판으로부터의 고저차(高低差)가 생기게 된다. 화소 영역(22) 상과 구동회로 영역(23) 상에 위치하는 기판으로부터의 스페이서 상면의 높이를 각각 hp 및 hd로 한다. 화소 영역(22)과 구동회로 영역(23)의 높이 차이에 의한 고저차 △h = hp - hd가 생기고 있음을 알 수 있다.

다음에, 도 37(A)에 나타낸 바와 같이, 밀봉제(42)에 의해 TFT 기판(20)과 대향 기판(30)을 접합한다. 그 후, TFT 기판(20)과 대향 기판(30) 사이에 액정재료(43)가 충전되고, 액정 주입구(注入口)(44)가 봉지재로 봉지된다(도 37(B)). 이렇게 하여, 도 34(A)에 나타낸 바와 같은 구성을 가지는 액티브 매트릭스형 액정표시장치가 제작된다.

그러나, 상기와 같은 구성을 가지는 액정표시장치에는 다음과 같은 문제점이 있다.

화소 영역(22)과 구동회로 영역(23)의 높이 차이에 의한 고저차(△h) 때문에, TFT 기판(20)과 대향 기판(30)을 접합했을 때, 셀 갭을 균일하게 할 수 없어, 셀 두께 불균일이 생기게 된다. 또한, 도 37(A) 및 (B)에 나타낸 바와 같이, 대향 기판(30)에 변형이 생기게 된다. 셀 두께의 불균일 및 대향 기판의 변형이 발생한 액정표시장치에는, 표시 불균일이 생기거나, 대향 기판(30)의 상면(上面)에 간섭 줄무늬가 생기는 등의 결함이 나타난다.

또한, 화소 영역(22)에 비하여 기판(1) 표면으로부터의 구동회로 영역(23)의 높이가 더 높은 경우를 예로 들면, 상술한 고저차(△h) 때문에, TFT 기판(20)과 대향 기판(30)을 접합할 때, 구동회로 영역(23) 상에 산포된 스페이서(41)에는 필요 이상의 큰 힘이 가해지게 되어, 화소 TFT보다도 복잡한 구조를 가지는 구동회로 TFT에 상당한 손상을 주게 된다. 그 결과, 제품의 제조 수율에 영향을 미치게 된다.

또한, 도 34(B)에 나타낸 바와 같이, 입자형 스페이서(15)가 화소 영역에 존재하는 경우, 스페이서(15)의 근방은 액정재료의 배향성이 흐트러지기 때문에, 화상 표시의 흐트러짐(디스클리네이션)이 관측되는 경우가 있다.

상술한 바와 같이, 종래의 입자형 스페이서를 사용하여 셀 갭을 제어하는 경우는 다양한 요인에 의해 양호한 표시를 얻을 수 없는 경우가 있다.

또한, 일반적으로 제조 또는 시작(試作)되어 있는 액정표시장치는 화소 피치에 관계없이 4∼6 ㎛ 정도의 셀 갭을 확보하고 있는 듯하나, 앞으로는 액정 패널의 고정밀화가 요구되어, 화소 피치를 더욱 미세화하는 경향이 강해질 것이다.

예를 들어, 투사(投射)형 액정표시장치(프로젝션)는 화상을 스크린에 확대 투사하는 것을 고려하여 가능한 한 고정밀한 화상을 표시할 수 있는 것이 바람직하다. 또한, 비용의 면에서도 광학계를 소형화할 필요가 있고, 패널 크기를 작게 하는 것이 필요하다. 이 때문에, 앞으로는 화소 피치가 40 ㎛ 이하, 바람직하게는 30 ㎛ 이하인 액정표시장치를 제작할 필요가 있다.

이처럼 고정밀한 화상을 필요로 하는 액정표시장치에는, 수 ㎛의 입자형 스 페이서 조차도 유효 표시 영역에 존재하는 경우는 표시 품질의 열화(劣化)로 이어진다.

또한, 종래의 입자형 스페이서는 액정재료를 주입할 때 액정재료의 유동에 의해 입자형 스페이서 자체도 흘러가 버리고, 결과적으로 균일한 스페이서 산포 밀도를 얻는 것이 불가능하여, 셀 두께 불균일의 원인이 되는 일이 있었다.

또한, 최근 주목받고 있는 강유전성 액정을 사용한 액정표시장치나 반사형 액정표시장치에는, 그의 특성상, 작은 셀 갭이 요구된다.

그러나, 종래와 같은 입자형 스페이서를 사용하여 작고 균일한 셀 갭을 가지는 셀을 제작하는 것은 일반적으로 곤란하다.

본 발명은, 종래의 입자형 스페이서의 사용에서는 곤란했던 작고 균일한 셀 갭을 가지는 셀을 제작함으로써, 셀 두께 불균일 및 표시 불균일이 없는 반도체 표시장치를 제공하는 것을 과제로 한다. 또한, 본 발명은, 종래의 입자형 스페이서를 사용한 경우, 기판 접합 시에 TFT에 발생한 불필요한 응력이 생기지 않도록 하여, TFT에 손상을 주지 않도록 하는 것을 과제로 한다.

본 발명의 일 실시형태에 따르면, 다수의 박막트랜지스터와 그 다수의 박막트랜지스터에 전기적으로 접속된 다수의 화소 전극을 포함하는 화소 영역과, 상기 다수의 박막트랜지스터를 구동하는 다수의 박막트랜지스터에 의해 구성되는 다수의 구동회로를 포함하고 상기 화소 영역과는 다른 장소에 설치되는 구동회로 영역과, 하지(下地) 기판을 구비하는 제1 기판과, 그 제1 기판에 대향하는 제2 기판과, 다수의 갭 유지재와, 상기 제1 기판에 대향하는 제2 기판을 접합하는 밀봉제를 포함하는 반도체 표시장치로서, 상기 하지 기판의 표면으로부터 상기 화소 영역의 표면까지의 거리와 상기 하지 기판의 표면으로부터 상기 구동회로 영역의 표면까지의 거리가 다르고, 상기 다수의 갭 유지재는 상기 화소 영역 및 상기 구동회로 영역 이외의 영역에 형성되는 반도체 표시장치가 제공된다. 이것에 의해 상기 과제가 달성된다.

본 발명의 다른 실시형태에 따르면, 매트릭스 형태로 배치된 다수의 화소 전극과 그 다수의 화소 전극 각각에 접속된 다수의 화소 박막트랜지스터를 포함하는 화소 영역과, 상기 다수의 화소 박막트랜지스터를 구동하는 다수의 박막트랜지스터에 의해 구성되는 구동회로를 포함하는 구동회로 영역과, 하지 기판을 포함하는 액티브 매트릭스 기판과, 그 액티브 매트릭스 기판에 대향하는 대향 기판과, 상기 액티브 매트릭스 기판과 상기 대향 기판 사이에 끼워져 있고 인가 전압에 의해 광학적 응답이 제어되는 표시 매체를 포함하는 반도체 표시장치로서, 상기 하지 기판의 표면으로부터 상기 화소 영역의 표면까지의 거리와 상기 하지 기판의 표면으로부터 상기 구동회로 영역의 표면까지의 거리가 다르고, 상기 다수의 갭 유지재는 상기 화소 영역 및 상기 구동회로 영역 이외의 영역에 형성되는 반도체 표시장치가 제공된다. 이것에 의해, 상기 목적이 달성된다.

상기 표시 매체는 인가 전압에 응답하여 광학적 특성이 변조(變調)될 수도 있다.

상기 표시 매체는 액정재료일 수도 있다.

상기 표시 매체는 액정재료와 고분자의 혼합 층일 수도 있다.

상기 표시 매체는 일렉트로-루미네센스(electro-luminescence)(EL) 소자일 수도 있다.

상기 다수의 갭 유지재는 상기 화소 영역의 주위에 형성될 수도 있다.

상기 다수의 갭 유지재의 배치 밀도는 상기 화소 영역에서 균일할 수도 있다.

상기 갭 유지재는 원 기둥형일 수도 있다.

상기 갭 유지재는 타원 기둥형일 수도 있다.

상기 갭 유지재는 다각 기둥형일 수도 있다.

상기 갭 유지재는 액정재료의 주입 시에 상기 액정재료의 유동을 방해하지 않는 형상을 가질 수도 있다.

상기 갭 유지재의 측면 형상은 테이퍼(taper) 형상일 수도 있다.

상기 갭 유지재는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드 중의 어느 하나로 이루어질 수도 있다.

상기 갭 유지재는 자외선 경화 수지로 이루어질 수도 있다.

상기 갭 유지재는 에폭시 수지로 이루어질 수도 있다.

또한, 다른 실시형태에서는, 상기 제1 기판과 상기 제2 기판 중의 어느 한쪽 기판의 상기 다수의 갭 유지재의 상면은 화학적 기계적 연마에 의해 평탄화된다. 이 구성에서는, 다수의 갭 유지재의 상면을 평탄화하여 셀 갭의 제어를 행하기 때 문에, 전기광학장치 전체에 걸쳐 작고 균일한 셀 두께를 얻을 수 있다. 또한, 화소 영역 또는 구동회로 영역 상에 갭 유지재를 형성해도 균일한 셀 두께를 얻을 수 있다.

상기 과제를 해결하기 위해, 본 발명에 따른 표시장치의 다른 구성은, 대향하는 제1 기판과 제2 기판을 가지는 표시장치로서, 상기 제1 기판에는, 다수의 화소 전극과, 그 화소 전극에 접속된 스위칭 소자가 배치된 화소 영역이 설치되고, 상기 제2 기판에는, 상기 제1 기판과 상기 제2 기판 사이의 간격을 유지하는 갭 유지재가 설치되어 있는 것을 특징으로 한다.

또한, 본 발명에 따른 표시장치의 다른 구성은, 대향하는 제1 기판 및 제2 기판과, 상기 제1 기판과 상기 제2 기판 사이의 간격에 봉지(封止)된 액정을 가지는 표시장치로서, 상기 제1 기판에는, 다수의 화소 전극과, 그 화소 전극에 접속된 스위칭 소자가 배치된 화소 영역과, 상기 제1 기판의 가장 표면에 형성되어 상기 액정을 배향시키는 제1 배향막이 설치되고, 상기 제2 기판에는, 상기 제1 기판과 상기 제2 기판 사이의 간격을 유지하는 갭 유지재와, 상기 액정을 배향시키는 제2 배향막이 설치되어 있는 것을 특징으로 한다.

상기 2가지 구성에서, 갭 유지재를 설치했기 때문에, 첫째로, 스페이서가 불필요하게 되고, 둘째로, 갭 유지재의 높이를 임의로 설정할 수 있으므로, 기판들 사이의 거리를 임의로 결정할 수 있으며, 셋째로, 갭 유지재가 고정되어 있기 때문에, 종래의 스페이서와 같이 덩어리 형상으로 응집하는 일이 없어, 점 결함으로 되는 일이 없다.

또한, 상기 2가지 발명에서는, 갭 유지재의 위치를 적절히 설정할 수 있다. 예를 들어, 갭 유지재가 상기 화소 영역과 대략 대향하는 영역에 설치될 수 있다. 이 경우에는, 갭 유지재를 컬러 필터의 블랙 매트릭스 상이나, 화소 영역의 버스 라인 상 등, 표시에 사용되지 않는 개소에 설치하는 것이 좋다. 또는, 갭 유지재를 화소 영역과 대향하지 않는 영역에 설치함으로써, 표시에 영향을 주지 않고 기판 간격을 유지할 수 있다.

또한, 본 발명을, 제1 기판(TFT 기판)에 화소 영역과 그 화소 영역에 배치된 스위칭 소자를 구동하는 구동회로가 배치된 구동회로 영역을 설치한 표시장치에 적용한 경우, 갭 유지재를 제2 기판(대향 기판)의 구동회로 영역과 대향하지 않는 영역에 설치하는 것이 좋다. 이 경우, 갭 유지재에 의한 응력에 의해 구동회로가 손상 및 파괴되는 것을 회피할 수 있다.

또한, 본 발명에서는, 갭 유지재를 제2 기판에 설치했기 때문에, 갭 유지재의 형성 공정에 의해 생기는 영향(용제(溶劑)나 에천트에 의한 영향, 기계적인 충격 등)을 제1 기판에 주지 않고 해결된다. 제1 기판에는 화소 영역이나 구동회로가 배치되기 때문에, 제2 기판과 비교하여 매우 집적도가 높다. 따라서, 본 발명에서는, 제1 기판에 대한 처리를 가능한 한 적게 하기 위해, 제2 기판에 갭 유지재를 설치하도록 한 것이다.

또한, 본 발명의 갭 유지재는 제2 기판에 설치함으로써, 재료를 선택할 때의 조건이 제1 기판에 설치한 경우보다도 완화된다. 예를 들어, 본 발명을 TFT 액정표시장치에 사용한 경우, 제1 기판(TFT 기판)은 화소 TFT나 구동회로 TFT가 형성되 어 있고, 이들 TFT 재료에 대하여 에칭 선택비를 얻을 수 있는 재료를 선택해야 한다.

한편, 제2 기판(대향 기판)에는, 대향 전극과 컬러 필터가 형성되는 정도이고, TFT 기판과 비교하여 사용되는 재료는 적기 때문에, 대향 기판에 갭 유지재를 형성하는 경우에는, 재료를 선택하는 조건이 적게 된다. 또한, 갭 유지재의 제작에 필요한 에칭액이나 에칭 가스 등의 재료나 제작 수단의 선택폭도 넓어진다.

또한, 기판 간격을 균일하게 유지할 수 있도록 하기 위해, 본 발명의 갭 유지재는 하지(下地)의 요철을 상쇄할 수 있는 평탄화 재료로 이루어지는 것이 바람직하다. 예를 들어, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드로부터 선택된 수지 재료 또는 자외선 경화성 수지, 에폭시 수지를 대표로 하는 열 경화성 수지를 사용할 수 있다.

상기 수지 재료는 TFT 기판(제1 기판)의 층간절연막으로서 사용되는 일이 많고, 이러한 경우, TFT 기판에 수지 재료로 이루어진 갭 유지재를 설치하면, 에칭의 선택비를 얻는 것이 곤란하다. 그래서, 본 발명에서는, 갭 유지재를 대향 기판(제2 기판)에 형성하도록 한 것이다.

[실시예 1]

도 1 내지 도 6을 이용하여 본 실시예를 설명한다. 본 실시예는 본 발명을 액티브 매트릭스형 액정표시장치에 응용한 예를 설명한다. 도 1(A)는 TFT 기판의 상면도이고, 도 1(B)는 대향 기판의 상면도이다.

도 1(A)에 나타낸 바와 같이, TFT 기판(100)은 기판(101)상에 화소 전극 또 는 화소 전극에 접속된 TFT 등이 배치된 화소 영역(102)과, 그 화소 영역(102)의 TFT를 구동하기 위한 구동회로가 배치된 구동회로 영역(103, 104)으로 구성된다.

또한, 도 1(B)에 나타낸 바와 같이, 대향 기판(200)은 기판(201)과, TFT 기판(100)의 화소 영역(102)과 대향하는 영역(화소 대향 영역)(202)과, 구동회로 영역(103, 104)과 대향하는 영역(구동회로 대향 영역)(203, 204)으로 구성된다. 기판(201)의 주변에 설치된 밀봉제(205)에 의해 TFT 기판(100)과 대향 기판(200)이 접합된다. 또한, 대향 기판(200)에는, 화소 대향 영역(202)에 형성된 대향 전극이 형성되어 있다.

도 6에 나타낸 바와 같이 TFT 기판(100)과 대향 기판(200)은 대향되고, 그들 사이의 간격에는 액정 주입구(206)로부터 액정(300)이 주입되고, 밀봉제(205)에 의해 액정이 봉지(封止)된다. 또한, TFT 기판(100) 및 대향 기판(200)의 표면에는, 액정을 배향시키기 위한 배향막이 형성되어 있다.

다음에, 도 2 및 도 3을 이용하여 TFT 기판(100)의 제작 방법에 대하여 설명한다. 도 2 및 도 3은 우측에는 화소 영역(102)에 배치되는 TFT의 제작공정을 나타내고, 좌측에는 구동회로 영역(103, 104)에 배치되는 TFT의 제작공정을 나타낸다.

먼저, 도 2(A)를 참조한다. 유리 기판(101)상에, 유리 기판(101)으로부터의 불순물 확산을 방지하기 위한 하지(下地) 절연층(121)으로서 산화규소막을 100∼300 nm의 두께로 형성한다. 이 산화규소막의 형성방법으로서는, 산소 분위기 중에서의 스퍼터링법 또는 플라즈마 CVD법을 사용할 수 있다. 본 실시예에서는, TEOS 가스를 원료로 하여 플라즈마 CVD법에 의해 산화규소막을 200 nm의 두께로 형성하였다. 또한, 기판(101)에 석영 기판을 사용한 경우에는, 하지 절연막(121)은 필요하지 않다.

다음에, 플라즈마 CVD법 또는 LPCVD법에 의해 비정질 또는 다결정 규소막을 30∼150 nm, 바람직하게는 50∼100 nm의 두께로 형성한다. 그리고, 열 어닐을 행하여 규소막을 결정화시킨다. 열 어닐은 500℃ 이상, 바람직하게는 800∼900℃의 온도로 행한다. 열 어닐에 의해 규소막을 결정화시킨 후, 광 어닐을 행함으로써 결정성을 더욱 높일 수 있다. 또한, 열 어닐에 의해 규소막을 결정화시킬 때, 일본국 공개특허공고 평6-244104호 공보에 개시되어 있는 바와 같이, 니켈 등의 원소(촉매원소)를 첨가하여 규소의 결정화를 촉진시킬 수도 있다.

본 실시예에서는, 플라즈마 CVD법에 의해 비정질 규소막을 50 nm의 두께로 형성한 후, 450℃로 1시간 가열처리를 행하여 수소를 방출하고, 엑시머 레이저광을 조사하여 다결정화하였다. 그리고, 다결정화된 규소막을 패터닝하여, 섬 형상의 주변 구동회로 TFT의 활성층(P채널형 TFT의 활성층(122), N채널형 TFT의 활성층(123), 화소 TFT의 활성층(124))을 형성한다. 도 2에서는 편의상 3개의 TFT만을 나타냈으나, 실제로는 수 백만개의 TFT를 동시에 형성한다.

다음에, 게이트 절연막(125)을 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 일산화이질소(N₂0)와 모노실란(SiH₄)의 혼합 가스를 원료 가스로 하여 두께 120 nm의 절연막을 형성하였다.

그 후, 스퍼터링법에 의해 알루미늄막을 300 nm의 두께로 형성하고, 이 막을 패터닝하여 게이트 전극(126, 127, 128)을 각각 형성한다.

그 다음, 도 2(B)에 나타낸 바와 같이, 이온 도핑법에 의해 모든 섬 형상 활성층(122∼124)에 게이트 전극(126∼128)을 마스크로 하여 인(P) 이온을 자기정합적으로 도핑한다. 도핑 가스로는 포스핀(PH₂)을 사용한다. 이때의 도즈량은 1 × 10¹²∼5 ×10¹³ 원자/cm²으로 한다. 그 결과, 약한 N형 영역(N^- 영역)(129, 130, 131)이 형성된다.

그 다음, 도 2(C)에 나타낸 바와 같이, P채널형 TFT의 활성층(122) 전체를 덮는 포토레지스트 마스크(132)와, 화소 TFT의 활성층(124)의 일부를 덮는 포토레지스트 마스크(134)를 형성한다. 이 마스크(134)는 게이트 전극(128)과 평행하게 게이트 전극(128)의 끝으로부터 3 ㎛ 떨어진 부분까지를 덮는다.

그리고, 다시 이온 도핑법에 의해 인 이온을 주입한다. 도핑 가스로는 포스핀을 사용한다. 도즈량은 1 ×10¹⁴∼5 ×10¹⁵ 원자/cm²으로 한다. 그 결과, 강한 N형 영역(N⁺ 영역)의 소스/드레인(135, 136)이 형성된다. 화소 TFT의 활성층(124)의 약한 N형 영역(N^- 영역)(131) 중에서 마스크(134)로 덮여 있던 영역(137)은 이번 도핑에서는 인 이온이 주입되지 않는다. 따라서, 이 영역(137)은 약한 N형 영역의 상태이다. 또한, 저농도 불순물 영역(137)의 폭(x)은 약 3 ㎛로 하였다.

그 다음, 도 2(D)에 나타낸 바와 같이, N채널형 TFT의 활성층(123, 124)을 포토레지스트 마스크(138)로 덮는다. 그리고, 디보란(B₂H₆)을 도핑 가스로 하여 이온 도핑을 행하여 섬 형상 영역(122)에 붕소를 주입한다. 도즈량은 5 ×10¹⁴∼8 ×10¹⁵ 원자/cm²으로 한다. 이번 도핑에서는, 붕소의 도즈량이 전술한 도 2(B)에 나타낸 공정에서 도핑된 인(P)의 도즈량을 상회하기 때문에, 앞서 형성된 약한 N형 영역(130)은 강한 P형 영역(139)으로 반전된다.

그 후, 450∼850℃, 0.5∼3시간의 열 어닐을 행함으로써, 도핑 불순물을 활성화시키는 동시에, 규소의 결정성을 회복시킨다. 이 열 어닐 처리에 의해, 도핑에 의한 규소막의 손상을 회복한다.

이상의 도핑에 의해, 구동회로 영역(103, 104)에는, 강한 N형 영역(135)으로 이루어진 소스/드레인을 가지는 N형 TFT와, 강한 P형 영역(139)로 이루어진 소스/드레인을 가지는 P형 TFT가 형성된다. 또한, 화소 영역(102)에는, 강한 N형 영역(136)으로 이루어진 소스/드레인과, 약한 N형 영역으로 이루어진 저농도 불순물 영역(137)을 가지는 N형 TFT가 형성된다.(도 2(D))

그 다음, 도 2(E)에 나타낸 바와 같이, 제1 층간절연막(140)을 형성한다. 본 실시예에서는, 플라즈마 CVD법에 의해 질화규소막을 500 nm의 두께로 형성하였다. 제1 층간절연막(140)은 산화규소막 또는 산화질화규소막의 단층 막, 또는 질화규소막과 산화규소막의 다층 막 또는 질화규소막과 산화질화규소막의 다층 막으로 할 수도 있다. 이어서, 제1 층간절연막(140)을 에칭하여 콘택트 홀을 형성한다.

그 후, 스퍼터링법에 의해 티탄/알루미늄/티탄으로 이루어진 다층 막을 형성하고, 이것을 에칭하여 구동회로의 전극·배선(141, 142, 143) 및 화소 TFT의 전극·배선(144, 145)을 형성한다. 본 실시예에서는, 티탄의 막 두께를 각각 100 nm로 하고, 알루미늄의 막 두께를 300 nm로 하였다.

그 다음, 도 3(A)에 나타낸 바와 같이, 1.0∼2.0 ㎛의 두께로 유기 수지막으로 이루어진 제2 층간절연막(146)을 형성한다. 유기 수지막으로서, 폴리이미드, 폴리아미드, 폴리이미드아미드, 폴리아크릴 등을 사용할 수 있다. 본 실시예에서는, 제2 층간절연막(146)으로서 폴리이미드막을 1.5 ㎛의 두께로 형성하였다.

그리고, 포토리소그래피법에 의해 화소 TFT의 전극(525)에 이르는 콘택트 홀을 형성한다. 그리고, 1 wt%의 티탄을 첨가한 알루미늄막을 300 nm의 두께로 형성하고 패터닝하여, 도 3(B)에 나타낸 바와 같이 화소 전극(147)을 형성하였다.

도 4(A)에 나타낸 TFT 기판(100)의 화소 영역(102)에 있어서는, 각각의 화소 전극에 적어도 1개 이상의 TFT가 배치되고 전기적으로 접속되어 있다. 구동회로 영역(103, 104)에는 구동회로로서는, 시프트 레지스터 또는 어드레스 디코더 등이 사용된다. 또한, 그 밖의 회로가 필요에 따라 구성된다.

이와 같이 하여, 구동회로 영역(103, 104)에 배치된 다수의 구동회로 TFT와, 화소 영역(102)에 배치된 다수의 화소 TFT가 일체로 형성된다. 또한, 본 실시예에서는, 화소 수는 세로 1024개 ×가로 768개로 하였다. 그리고, 본 명세서에서는, 최단부(最端部)의 화소 TFT를 포함하는 화소 TFT가 존재하는 영역을 화소 영역(102)이라 부르고, 최단부의 구동회로 TFT를 포함하는 구동회로 TFT가 존재하는 영 역을 구동회로 영역(103, 104)이라 부르기로 한다.

TFT 기판(100)을 잘 세정하여, TFT 형성 시의 표면처리에 사용된 에칭액, 레지스트 박리액 등의 각종 약품을 충분히 세정한다.

그 다음, 갭 유지재의 형성공정을 설명한다. 이하의 설명에는, 구동회로 TFT(160)가 형성된 구동회로 영역(103, 104)과, 화소 TFT(150)가 형성된 화소 영역(102)의 구성을 도 4에 나타낸 바와 같이 간략화하기로 한다. 또한, 도 4에서는, 편의상 각 부분의 축척이 다르게 표시되어 있다.

먼저, 도 4(B)에 나타낸 바와 같이, 스핀 코팅법에 의해 감광성 폴리이미드막(301)을 두께 2.2 ㎛로 형성하였다. 그 후, 감광성 폴리이미드막(301)의 막 두께를 TFT 기판(100)의 전면(全面)에 걸쳐 균일하게 하기 위해, 상온에서 30분간 방치하였다(레벨링). 그리고, 상면(上面)에 감광성 폴리이미드막(301)이 형성된 TFT 기판(100)을 120℃에서 3분간 프리베이크(pre-bake)하였다.

그 다음, 감광성 폴리이미드막(301)을 패터닝한다. 도 4(C)에 나타낸 바와 같이, 감광성 폴리이미드막(301)을 포토마스크(302)로 덮고, TFT 기판(100) 상부로부터 자외선을 조사하였다. 그 후, 현상처리를 행하고, 280℃에서 1시간의 포스트베이크(post-bake)를 행하였다. 이렇게 하여, 도 4(D)에 나타낸 바와 같이, 패터닝된 갭 유지재(303)가 형성되었다.

도 5(A)에 본 실시예의 TFT 기판의 상면도를 나타내고, 도 5(B)에는 본 실시예의 TFT 기판의 도 5(A)에서 점선으로 표시된 부분을 확대한 사시도를 나타낸다. 또한, 도 5(A) 및 (B)에서는, 편의상, 갭 유지재(303), 화소 영역(102) 및 구동회 로 영역(103, 104)의 축척이 다르게 표시되어 있다. 본 실시예에서는, 도 5(A) 및 (B)에 나타낸 바와 같이 갭 유지재(303)의 형상은 원 기둥형이고, 원 기둥의 직경은 10 ㎛, 높이는 2.2 ㎛이다. 다수의 갭 유지재(303)가 30 ㎛의 일정 간격을 두고, 최단부의 화소 TFT로부터 약 70 ㎛의 간격을 두고, 화소 영역(102)을 둘러싸도록 형성되었다. 또한, 액정재료 주입구의 부근에서는, 갭 유지재(303)를 배치하는 밀도를 다른 부분보다도 낮게 하고 있다. 그리고, 갭 유지재(303)의 배치 밀도는 화소 영역에서 균일한 것이 바람직하다.

또한, 본 발명에 따른 갭 유지재(303)는 그의 높이 정밀도가 중요하다. 본 실시예에서는, 갭 유지재(303)의 높이 정밀도를 ±0.1 ㎛로 하였다. 한편, 갭 유지재(303)의 위치 정밀도에 관해서는, ±10 ㎛ 정도의 정밀도로 충분하다. 본 실시예에서는, 갭 유지재(303)의 일부는 화소 영역(102)과 구동회로 영역(103, 104) 사이에 형성된다. 본 실시예에서는, 화소 영역(102)과 구동회로 영역(103, 104)의 간격은 약 400 nm이고, 갭 유지재(303)의 직경과 비교하여 충분히 크다. 따라서, 갭 유지재(303)의 위치 정밀도는 그다지 중요하지 않다. 그러나, 갭 유지재(303)가 화소 영역(102) 내와 구동회로 영역(103, 104) 내에 형성되는 경우는 없다.

본 실시예에서는, 갭 유지재(303)의 형상을 원 기둥형으로 했으나, 갭 유지재의 형상은 타원형, 유선형, 또는 삼각형, 사각형 등의 다각형으로 할 수도 있고, TFT 기판(100)(제1 기판)과 대향 기판(202)(제2 기판) 사이의 갭을 제어할 수 있는 형상이라면 어떤 형상이라도 허용된다. 또한, 본 실시예에서는, 갭 유지재(303)는 모두 동일한 형상이고, 일정 간격을 두고 형성되었으나, 다수 종의 형상을 가진 갭 유지재가 다른 간격을 두고 형성될 수도 있다. 또한, 본 실시예에서는, 다수의 갭 유지재(303)가 화소 영역(102)으로부터 일정 간격을 두고 형성되었으나, 다수의 갭 유지재(303)가 화소 영역(102)으로부터 다수의 다른 간격을 두고 형성될 수도 있다. 또한, 본 실시예에서는, 다수의 갭 유지재(303)를 화소 영역(102)을 둘러싸도록 형성했으나, 셀 갭을 제어할 수 있는 위치라면 화소 영역(102) 내와 구동회로 영역(103, 104) 내를 제외한 모든 곳에 형성될 수도 있다.

그 다음, TFT 기판(100)상과 대향 기판(200)상에 배향막을 형성한다. 배향막에는, 폴리이미드계 수직배향막을 사용하였다. 이 폴리이미드계 수직배향막을 스핀 코팅법, 플렉소 인쇄법, 스크린 인쇄법 중의 어느 하나에 의해 TFT 기판(100) 및 대향 기판(200)상에 코팅한다. 본 실시예에서는, 스핀 코팅법에 의해 배향막을 형성하였다. 배향막의 두께는 1,000 Å으로 하였다. 그 후, 180℃의 열풍을 보냄으로써 가열(베이크)하여 배향막을 경화시켰다.

그 다음, 배향막이 형성된 대향 기판(200)의 표면을, 털 길이 2∼3 mm의 버프(buff)직물(레이온, 나일론 등의 섬유)에 의해 일정 방향으로 문지르는 러빙 처리를 행하였다. 또한, 본 실시예에서는, TFT 기판(100)측의 러빙 처리는 행하지 않는다.

그 다음, 대향 기판(200)의 가장자리를 따라 위에 밀봉제(205)를 도포하였다(도 1(B) 참조). 또한, 밀봉제(205)는 TFT 기판(100)측에 도포할 수도 있다. 그 후, TFT 기판(100)과 대향 기판(200)을 접합하였다.(도 6)

그 다음, 표시 매체로서의 액정재료(300)를 액정 주입구(206)로부터 주입한 다. 따라서, TFT 기판(100)과 대향 기판(200) 사이에 액정재료(300)가 끼워진 상태로 된다. 본 실시예에서는, 갭 유지재(303)의 형상은 원 기둥형이므로, 액정재료 주입 시에 생기는 액정재료(300)와 갭 유지재(303) 표면과의 유동 저항이 작다. 따라서, 기판 전면(全面)에 걸쳐 균일하게 액정재료(300)를 주입할 수 있다. 또한, 갭 유지재(303)의 형상 및 배치는 이 유동 저항이 작아지는 것이 바람직하다.

그 후, 액정재료 주입구(206)에 봉지재(도시되지 않음)를 도포하고, 자외선을 조사함으로써 봉지재를 경화시켜, 액정재료(300)를 셀 내에 완전히 봉지(封止)하였다.

제작된 셀을 사용하여 실제로 그의 표시 특성을 조사한 결과, 셀 표면에는 간섭 줄무늬가 관찰되지 않았다. 또한, 디스클리네이션이 없는 양호한 표시가 얻어졌다.

[실시예 2]

본 실시예에서는, TFT 기판 상에 다수의 화소 TFT 및 다수의 구동회로 TFT를 형성하는 공정까지는 실시예 1과 동일하므로, 여기서는 생략한다.

도 3(B)에 나타낸 바와 같이, 화소 TFT와 구동회로 TFT가 TFT 기판 상에 일체로 형성된 후, 갭 유지재가 TFT 기판 상에 형성된다. 이하에 본 실시예에 있어서의 갭 유지재의 형성 공정을 도 7 및 도 8을 참조하여 설명한다. 도 7(A)는 도 4(A)와 동일한 구성이다.

먼저, 도 7(B)에 나타낸 바와 같이, 스핀 코팅법에 의해 감광성 폴리이미드막(311)을 두께 2.2 ㎛로 형성하였다. 그 후, 감광성 폴리이미드막(311)의 막 두 께를 TFT 기판(100)의 전면에 걸쳐 균일하게 하기 위해, 상온에서 30분간 방치하였다(레벨링). 그리고, 상면에 감광성 폴리이미드막(311)이 형성된 TFT 기판을 120℃에서 3분간 프리베이크하였다.

그 다음, 감광성 폴리이미드막(311)을 패터닝한다. 도 7(C)에 나타낸 바와 같이, 감광성 폴리이미드막(311)을 포토마스크(312)로 덮고 TFT 기판(100) 상부로부터 자외선을 조사하였다. 그 후, 현상처리를 행하여 포토마스크(312)를 제거하고, 280℃, 1시간의 포스트베이크를 행하였다. 이상의 공정에 의해 원 기둥 형상의 갭 유지재(313)가 형성된다.

그 후, 레지스트막을 균일하게 도포하고, 소망하는 형상으로 패터닝한다. 본 실시예에서는, 원 기둥형의 갭 유지재(313)의 상면에 레지스트막(도시되지 않음)이 형성되었다. 그 다음, 도 8(A)에 나타낸 바와 같이, 산소 플라즈마를 조사하여 갭 유지재(313)의 형상을 가공한다. 따라서, 갭 유지재(313)의 표면은 레지스트막(도시되지 않음)으로 보호되기 때문에, 그의 측면만이 에칭(애싱)되어, 도 8(B)에 나타낸 바와 같은 측면이 테이퍼(taper) 형상으로 된 갭 유지재(314)가 형성되었다. 에칭한 후에 레지스트막을 제거한다. 도 8(C)에 갭 유지재(314)의 확대도를 나타낸다. 갭 유지재(314)의 형상은, 하면의 직경이 30 ㎛, 상면의 직경이 20 ㎛, 높이가 2.2 ㎛인 원추형의 상부를 편평하게 한 것과 같은 형상으로 하였다.

도 9에 본 실시예의 TFT 기판(100)의 상면도를 나타낸다. 상기 공정에 의해, 패터닝된 갭 유지재(314)가 형성되었다. 도 9에 나타낸 바와 같이, 본 실시예에서는, 다수의 갭 유지재(314)가 화소 영역(102)을 2중으로 둘러싸도록 형성되어 있다.

그 후, 실시예 1과 동일한 방법으로, 배향막이 TFT 기판(100)상과 대향 기판(200)상에 형성된다.

그 다음, 배향막이 형성된 대향 기판(200)의 표면을 러빙 처리하고, TFT 기판(100)상에 밀봉제(315)를 도포하였다(도 9). 그 후, TFT 기판(100)과 대향 기판(200)을 접합하였다(도시되지 않음). 또한, 도 9에서, 도 1과 동일한 부호는 동일한 부재를 나타낸다.

그 다음, 표시 매체로서의 액정재료를 액정 주입구로부터 주입하였다. 본 실시예에서는, 갭 유지재(314)의 측면은 테이퍼진 형상으로 되어 있기 때문에, 액정재료 주입 시에 액정재료와 갭 유지재(314) 사이에 생기는 저항이 적어진다. 따라서, 기판 전체에 걸쳐 균일하게 액정재료를 주입할 수 있었다. 그 후, 액정 주입구를 봉지재(도시되지 않음)로 봉지함으로써 액정재료를 셀 내에 완전히 봉지하였다.

본 실시예와 같이, 갭 유지재(314)의 수, 특히 화소 영역(102) 부근에 갭 유지재(314)를 증가시킴으로써, 보다 균일한 셀 두께를 실현할 수 있다. 제작된 셀을 사용하여 실제로 그의 표시 특성을 조사한 결과, 셀 표면에는 간섭 줄무늬가 관찰되지 않았다. 또한, 디스클리네이션이 없는 양호한 표시가 얻어졌다.

[실시예 3]

본 실시예에서는, 갭 유지재의 수 및 배치만이 실시예 1과 다르다. 그 외는 실시예 1 또는 실시예 2와 동일하므로 제작 공정의 설명을 생략한다. 또한, 도 10 에서, 도 1이나 도 9와 동일한 부호는 동일한 부재를 나타낸다. 그리고, 본 실시예에서는 TFT 기판(100)측에 밀봉제(403)를 형성하였다.

도 10에 나타낸 바와 같이, 본 실시예에서는, TFT 기판(100)에는, 갭 유지재(401)가 화소 영역(102)을 둘러싸도록 형성되고, 갭 유지재(402)가 구동회로 영역(103, 104)을 둘러싸도록 형성되어 있다. 갭 유지재(401, 402)의 형상은 직경이 30 ㎛, 높이가 2.2 ㎛인 원 기둥형으로 하였다.

그 다음, 배향막이 형성된 대향 기판(200)의 표면을 러빙 처리하고, TFT 기판(100)상에 밀봉제(403)를 도포하였다(도 10). 그 후, TFT 기판(100)과 대향 기판(200)을 접합하였다(도시되지 않음).

그 다음, 표시 매체로서의 액정재료를 액정 주입구(404)로부터 주입하고, 액정 주입구(404)를 봉지재(도시되지 않음)로 봉지함으로써 액정재료를 셀 내에 완전히 봉지하였다.

제작된 셀을 사용하여 실제로 그의 표시 특성을 조사한 결과, 셀 표면에는 간섭 줄무늬가 관찰되지 않았다. 또한, 디스클리네이션이 없는 양호한 표시가 얻어졌다.

[실시예 4]

본 실시예에서는, TFT 기판 상에 다수의 화소 TFT 및 다수의 구동회로 TFT를 형성하는 공정까지는 실시예 1과 동일하므로, 여기서는 생략한다.

실시예 1에서 설명한 공정에 따라, 도 3(B)에 나타낸 바와 같이 TFT 기판(100)을 제작한다. 이하에, 본 실시예에 있어서의 갭 유지재의 형성 공정을 설명 한다.(도 11 참조)

도 11(A)는 도 3(B)와 동일한 구성을 나타낸다. 본 실시예에서는, 화소 TFT(150) 및 구동회로 TFT(160)가 형성된 TFT 기판(100)상에 인쇄법에 의해 갭 유지재(502)를 형성한다. 본 실시예에서는, 갭 유지재(502)로는 폴리이미드 수지를 사용하였다. 도 11(B)에 나타낸 바와 같이, TFT 기판(100)상을 스크린(501)으로 덮고, 폴리이미드 수지를 인쇄하여 갭 유지재(503)를 형성하였다. 본 실시예에서는, 한번의 인쇄로 1.1 ㎛의 갭 유지재(503)가 형성된다. 따라서, 폴리이미드막을 인쇄한 후, 잠시 동안 베이크하고, 다시 폴리이미드막을 중첩하여 인쇄하는 공정을 반복하여, 소망하는 높이를 가지는 갭 유지재(503)를 형성하였다.

도 12에, 갭 유지재(503)가 형성된 TFT 기판(100)의 상면도를 나타낸다. 도 12에서, 도 1이나 도 9와 동일한 부호는 동일한 부재를 나타낸다. 또한, 본 실시예에서는 TFT 기판(100) 측에 밀봉제(511)를 형성하였다.

본 실시예에서, 갭 유지재(503)는 장축(長軸)이 30 ㎛, 단축(短軸)이 15 ㎛, 높이가 2.2 ㎛인 타원 기둥형이고, 화소 영역(102)을 둘러싸도록 형성되었다. 또한, 본 실시예에서는, 갭 유지재(503)는 액정재료를 주입할 때 갭 유지재(503)와 액정재료 사이에 생기는 저항이 작아지도록 배치되어 있다. 즉, 액정 주입구로부터 주입되는 액정재료의 유동 방향과 갭 유지재(503)의 장축이 평행하게 되도록 배치되어 있다(도 12(B)).

그 다음, TFT 기판(100)의 표면 및 대향 기판(200)의 표면에 배향막을 형성한다. 배향막으로는, 폴리이미드계 수직배향막을 사용하였다. 이 폴리이미드계 수직배향막을 스핀 코팅, 플렉소 인쇄, 스크린 인쇄 중의 어느 하나에 의해 TFT 기판 상과 대향 기판 상에 코팅하였다(도시되지 않음). 배향막의 두께는 100 nm로 하였다. 그 후, 180℃의 열풍을 보냄으로써 베이크를 행하여, 배향막을 경화시킨다.

그 다음, TFT 기판(100)의 주위에 액정 주입구(512)를 남기고 밀봉제(511)를 도포하고, TFT 기판(100)과 대향 기판(200)을 접합하였다(도시되지 않음).

그 다음, 액정 주입구(512)로부터 액정재료를 주입한다. 본 실시예에서는, 갭 유지재(503)는 타원 기둥형이고, 전술한 바와 같이 액정재료 주입 시에 액정재료와 갭 유지재(503) 사이에 생기는 저항이 적어지도록 배치되어 있다. 따라서, 액정재료를 기판 전체에 걸쳐서 균일하게 주입할 수 있었다.

그 후, 액정재료 주입구(512)에 봉지재(도시되지 않음)를 도포하고, 자외선을 조사함으로써 봉지재를 경화시켜, 액정재료(300)를 셀 내에 완전히 봉지하였다.

[실시예 5]

본 실시예에서는, 실시예 1과 다른 갭 유지재 제작방법을 설명한다. 먼저, 실시예 1에서 설명한 공정에 따라 TFT 기판(100)을 제작한다. 그리고, TFT 기판(100)을 잘 세정하여, TFT 형성 시의 표면 처리에 사용된 에칭액, 레지스트 박리액 등의 각종 약품을 충분히 세정한다.

다음, 도 13 및 도 14를 이용하여 갭 유지재 형성공정을 설명한다. 또한, 편의상, 형성되는 갭 유지재와 TFT의 축척은 다르게 표시되어 있다.

실시예 1의 공정에 의해 얻어진 TFT 기판(100)을 도 13(A)에 나타낸다. 도 13(A)는 도 3(B)의 구성에 대응한다. 여기서는, 부호가 생략되어 있다.

도 13(B)에 나타낸 바와 같이, 스핀 코팅법에 의해 감광성 폴리이미드막(601)을 두께 4.2 ㎛로 형성하였다. 그 후, 감광성 폴리이미드막(601)의 막 두께를 TFT 기판(100)의 전면(全面)에 걸쳐 균일하게 하기 위해, 상온에서 30분간 방치하였다(레벨링). 그리고, 상면에 감광성 폴리이미드막(601)이 형성된 TFT 기판(100)을 120℃에서 3분간 프리베이크하였다.

그 다음, 감광성 폴리이미드막(601)의 상면을 CMP(화학적 기계적 연마) 처리에 의해 연마하여 평탄화한다. 본 실시예에서는, CMP 공정의 슬러리에는 실리카(SiO₂) 미분(微粉)을 산성 용액 속에 분산시킨 콜로이드 상태의 것을 사용하였다. CMP 처리의 조건으로서는, 기판을 50 rpm으로, 연마포를 50 rpm으로 회전시키고, 연마 시간은 3분간으로 하였다. 이 CMP 처리 공정에 의해, 감광성 폴리이미드막(601)의 상면은 평탄화되고, 그의 막 두께는 3.2 ㎛이었다. 또한, CMP 처리를 행한 감광성 폴리이미드막(601)의 가공 정밀도는 0.1 ㎛이었다.

또한, 본 실시예에서는, CMP 처리 시의 슬러리에는 실리카 미분을 산성 용액 속에 분산시킨 것을 사용했으나, 산화알루미늄(Al₂O₃) 또는 산화세륨(CeO₂) 등을 산성 용액 속에 분산시킨 것을 사용할 수도 있다. CMP 처리를 행하는 재료에 따라 슬러리를 변화시키는 것이 바람직하다. 그리고, 본 실시예에서는, 기판을 50 rpm으로, 연마포를 50 rpm으로 회전시켜, 3분간 CMP 처리를 행하였으나, CMP 처리를 행하는 재료에 따라 최적의 회전수 및 시간으로 행하는 것이 바람직하다.

또한, CMP 처리된 감광성 폴리이미드막(601)의 막 두께에 따라 셀 갭(기판 간격)이 결정되기 때문에, 소망의 셀 갭에 맞추어 감광성 폴리이미드막(601)의 막 두께를 적절히 설정하는 동시에, CMP 처리에 의해 연마하는 막 두께를 조정하는 것이 좋다. 즉, 정밀도가 높은 셀 갭을 실현할 수 있다.

또한, 본 실시예에서는, 감광성 폴리이미드막(601)의 연마 및 평탄화 공정에 CMP를 이용했으나, 감광성 폴리이미드막(601)의 상면을 정밀도 좋게 평탄화할 수 있다면, 어떠한 방법에 의해 이 처리 공정을 행하여도 상관없다. 예를 들어, 에치백(etch-back) 등에 의해 처리할 수도 있다.

그 다음, 감광성 폴리이미드막(601)을 패터닝한다. 도 14(A)에 나타낸 바와 같이, 감광성 폴리이미드막(601)을 포토마스크(602)로 덮고, TFT 기판(100) 상부로부터 자외선을 조사하였다. 그 후, 현상 처리를 행하고, 280℃로 1시간 포스트베이크를 행하였다. 이렇게 하여, 도 14(B)에 나타낸 바와 같이, 패터닝된 갭 유지재(603)를 형성하였다. 본 명세서에서는, 갭 유지재의 CMP 처리된 면을 상면으로 부르기로 한다.

도 15(A)에, 본 실시예의 TFT 기판(100)의 상면도를 나타낸다. 도 15(B)는 도 15(A)에서 이점쇄선으로 표시된 부분을 확대한 사시도를 나타낸다. 또한, 도 15(A) 및 (B)에서는, 편의상, 갭 유지재(603), 화소 영역(102) 및 구동회로 영역(103, 104)의 축척은 다르게 표시되어 있다. 그리고, 도 1과 동일한 부호는 동일한 구성 요소를 나타낸다.

본 실시예에서는, 도 15(A) 및 (B)에 나타낸 바와 같이 갭 유지재(603)의 형 상은 원 기둥형이고, 원 기둥의 직경은 4 ㎛, 높이는 3.2 ㎛이다. 본 실시예에서는, 갭 유지재(603)를 램덤(random)하게 배치하였다. 갭 유지재(603)의 배치 밀도는 40∼160개/mm²로 하는 것이 좋다. 본 실시예에서는, 갭 유지재(603)는 50개/mm로 배치되었다.

본 실시예에서는, 갭 유지재(603)의 형상은 원 기둥형으로 했으나, 갭 유지재의 형상은 타원형, 유선형, 또는 삼각형, 사각형 등의 다각형으로 할 수도 있고, TFT 기판(100)(제1 기판)과 대향 기판(202)(제2 기판) 사이의 갭을 제어할 수 있는 형상이라면 어떤 것이라도 허용된다. 또한, 본 실시예에서는, 갭 유지재(603)는 모두 동일한 형상으로 했으나, 다수 종의 형상을 가진 갭 유지재가 형성될 수도 있다. 또한, 본 실시예에서는, 다수의 갭 유지재(603)가 TFT 기판의 앞면에 배치 밀도가 균일해지도록 형성되었으나, 어느 한 영역에 형성되는 갭 유지재(603)의 수를 많게 할 수도 있다.

그 다음, 대향 전극이 형성된 대향 기판(200)(도 1 참조)을 준비한다. 본 실시예에서는, 화소 대향 영역(202)에 형성되는 대향 전극에는, ITO(인듐 주석 산화물)를 사용하였다.

그 다음, 배향막(도시되지 않음)을 TFT 기판(100)상과 대향 기판(200)상에 형성한다. 배향막으로는, 폴리이미드계 수직배향막을 사용하였다. 이 폴리이미드계 수직배향막을 스핀 코팅법에 의해 TFT 기판 및 대향 기판 상에 코팅하고, 배향막의 두께는 1,000 Å으로 하였다. 그 후, 180℃의 열풍을 보냄으로써 가열(베이 크)하여, 배향막을 경화시켰다.

그 다음, 배향막이 형성된 대향 기판의 표면을, 털 길이 2∼3 mm의 버프 직물(레이온, 나일론 등의 섬유)에 의해 일정 방향으로 문지르는 러빙 처리를 행하였다. 또한, 본 실시예에서는, TFT 기판 측의 러빙 처리는 행하지 않는다.

또한, 본 실시예에서는, 액정 주입구(606)를 남기고 TFT 기판(100)의 외부 틀 상에 밀봉제(605)를 도포하였다(도 15(A)). 그 후, TFT 기판과 대향 기판을 접합하였다.

그 다음, 표시 매체로서의 액정재료를 액정 주입구(606)로부터 주입한다. 따라서, TFT 기판(100)과 대향 기판(200) 사이에 액정재료가 끼워진 상태로 된다. 본 실시예에서는, 갭 유지재(603)의 형상은 원 기둥형이기 때문에, 액정재료 주입 시에 생기는 액정재료와 갭 유지재(603) 표면과의 유동 저항이 작다. 따라서, 기판 전면에 걸쳐 균일하게 액정재료를 주입할 수 있었다. 또한, 갭 유지재(603)의 형상 및 배치는 이 유동 저항이 작아지는 것이 바람직하다.

그 후, 액정재료 주입구(606)에 봉지재(도시되지 않음)를 도포하고, 자외선을 조사함으로써 봉지재를 경화시켜, 액정재료를 셀 내에 완전히 봉지하였다.

제작된 셀을 사용하여 실제로 그의 표시 특성을 조사한 결과, 셀 표면에는 간섭 줄무늬가 관찰되지 않았다. 또한, 디스클리네이션이 없는 양호한 표시가 얻어졌다.

[실시예 6]

본 실시예는, 갭 유지재가 형성되는 영역이 실시예 5와 다르다. 도 16을 참 조한다. 또한, 도 16에서, 도 15와 동일한 부호는 동일한 구성 요소를 나타낸다. 부호 610은 갭 유지재, 101은 기판, 102는 화소 영역, 103 및 104는 구동회로 영역, 605는 밀봉제, 606은 액정 주입구이다.

도 16에 나타낸 바와 같이, 본 실시예에서는 갭 유지재(610)는 화소 영역 또는 구동회로 영역에서 어느 일정한 간격을 두고 형성되었다. 또한, 화소 영역(102)에서는, 바람직하게는, 갭 유지재(610)는 TFT의 신호선과 선택선이 교차하는 영역에 형성되는 것이 바람직하다. 그리고, 화소 영역(102)과 구동회로 영역(103, 104)에서 갭 유지재(610)를 형성하는 간격을 다르게 할 수도 있다.

[실시예 7]

본 실시예는, 갭 유지재가 형성되는 영역이 실시예 5 및 실시예 2와 다르다. 도 17을 참조한다. 도 17에서, 도 15와 동일한 부호는 동일한 구성 요소를 나타낸다.

도 17에 나타낸 바와 같이, 본 실시예에서는 갭 유지재(620)는 화소 영역(102) 및 구동회로 영역(103, 104)을 제외한 영역에 배치되었다.

본 실시예에서는, 갭 유지재(620)가 화소 영역(102) 및 구동회로 영역(103, 104)에 존재하지 않기 때문에, 화소의 실질적인 개구율을 저하시키지 않으며, TFT 기판과 대향 기판을 접합할 때, 화소 영역 및 구동회로 영역의 TFT에 불필요한 응력이 생기지 않는다. 따라서, TFT가 손상을 입지 않아, 제품의 제조 수율 향상으로 이어지게 된다.

[실시예 8]

본 실시예에서는, TFT 기판(100)측의 구성은 실시예 5, 6, 7과 동일하다. 단, 대향 기판(200)측의 구성이 다르다.

본 실시예의 전기광학장치는, 대향 기판 측에 대향 전극이 형성된 후, 유기성 수지막이 형성된다. 이 유기성 수지막은 평탄화막으로서 기능한다. 본 실시예에서는, 이 유기성 수지막으로 폴리이미드를 사용하였다. 이 유기성 수지막에는, 폴리이미드 이외에, 아크릴, 폴리아미드, 폴리이미드아미드 등의 수지가 사용될 수도 있다.

그 다음, 상기 유기성 수지막을 실시예 5와 동일한 방법으로 CMP 처리함으로써, 상기 유기성 수지막이 평탄화된다.

그 후, TFT 기판 및 대향 기판에 배향막이 형성되고, 대향 기판 측에 러빙 처리가 실행된다. 이후의 공정에 대해서는, 실시예 5와 동일하다.

본 실시예에서는, TFT 기판 측에 설치된 갭 유지재의 상면이 평탄할 뿐만 아니라, 대향 기판에 설치된 유기성 수지막의 상면도 평탄성이 확보되어 있기 때문에, 보다 균일한 셀 갭을 실현할 수 있다. 또한, 본 실시예의 대향 기판을 실시예 1 내지 실시예 4에 적용할 수도 있다.

[실시예 9]

실시예 1 내지 8에서는 플레이너형 TFT를 예로 들어 설명했으나, 본 발명은 TFT의 구조에는 아무런 영향을 받지 않는다. 따라서, 화소 영역 및 구동회로 영역의 개개의 TFT를 역스태거형 TFT 또는 다중 게이트형 TFT로 할 수도 있다.

실시예 1 내지 8에서는 갭 유지재로 폴리이미드를 사용했으나, 아크릴, 폴리 아미드, 폴리이미드아미드 등의 수지를 사용할 수도 있다. 또한, 갭 유지재로 열 경화 수지를 사용할 수도 있다.

또한, 실시예 1 내지 8에서는, 갭 유지재는 TFT 기판 측에 형성되었으나, 대향 기판 측에 형성될 수도 있다. 또한, 갭 유지재는 액티브 매트릭스 기판과 대향 기판 모두에 형성될 수도 있다. 이들의 경우도, 갭 유지재 형성방법은 실시예 5의 방법과 동일하게 행할 수 있다.

또한, 실시예 1 내지 8에서는, 폴리이미드를 사용하여 갭 유지재를 형성했으나, 다른 절연성 재료에 의해 갭 유지재를 형성할 수도 있다.

또한, 실시예 1 내지 8에서는, 반사형 전기광학장치에 대해서 설명했으나, 화소 전극을 투명 전극으로 하는 등의 변경을 가하여 투과형 전기광학장치를 형성할 수도 있다.

또한, 실시예 1 내지 8에서는, 표시 매체로서 액정재료를 사용하는 경우에 대하여 설명했으나, 본 발명의 갭 유지재는, 액정재료와 고분자의 혼합 층, 이른바 고분자 분산형 액정표시장치에도 사용할 수 있다. 또한, 본 발명의 전기광학장치의 표시 매체는 인가 전압에 응답하여 광학적 특성이 변조될 수 있는 그 밖의 다른 표시 매체를 사용해도 좋다. 예를 들어, 일렉트로-루미네센스(EL) 소자 등을 표시 매체로서 사용할 수도 있다.

또한, 실시예 1 내지 8에서는 특별히 나타내지 않았으나, 컬러 표시를 행할 필요가 있는 경우에는, 대향 기판 측에 컬러 필터를 설치하는 것이 좋다. 컬러 필터에는, 두께가 균일하고 평탄한 것, 내열성 및 내약품성이 우수한 것 등이 요구된 다.

또한, 실시예 1 내지 8에서는, 대향 기판 측에만 러빙 처리를 행하였으나, TFT 기판 측에 러빙 처리를 행할 수도 있다. 그리고, 액티브 매트릭스 기판과 대향 기판 모두에 러빙 처리를 행할 수도 있다.

또한, 실시예 1 내지 8에서는, 액티브 매트릭스형 전기광학장치에 대해서 설명했으나, 본 발명은, TFT 등의 액티브 소자를 갖지 않는 패시브형 전기광학장치에도 적용할 수 있음은 물론이다.

[실시예 10]

도 18 내지 도 21을 이용하여 본 실시예를 설명한다. 본 실시예는, 본 발명을 액티브 매트릭스형 액정표시장치에 응용한 예를 설명한다. 본 실시예에서는, 대향 기판 측에만 갭 유지재를 형성하는 예를 설명한다. 도 18은 액정표시장치의 단면 구성을 나타내는 개략도이다. 도 18에서, 도 1과 동일한 부호는 동일한 구성 요소를 나타낸다.

또한, 도 18에 나타낸 바와 같이, 기판(201)의 주변에 설치된 밀봉제(205)에 의해 TFT 기판(100)과 대향 기판(200)이 접합되어 있다. 대향 기판(200)에는, 화소 영역(102)에 대향하는 대향 전극(210)과, TFT 기판(100)과 대향 기판(200) 사이의 간격을 유지하기 위한 갭 유지재(220)가 설치되어 있다.

TFT 기판(100)과 대향 기판(200) 사이의 간격에는 액정 주입구(206)로부터 액정(300)이 주입되고, 밀봉제(205)에 의해 액정(200)이 봉지된다. 또한, TFT 기판(100)과 대향 기판(200)은 각각 액정(300)을 배향시키기 위한 배향막(110, 230) 을 가진다.

먼저, 실시예 1에서 설명한 TFT 기판(100)의 제작방법(도 2 및 도 3 참조)에 따라 TFT 기판을 제작한다. 도 1(A)에 나타낸 TFT 기판(100)의 화소 영역(102)에서는, 각각의 화소 전극에 적어도 1개 이상의 TFT가 배치되고 전기적으로 접속되어 있다. 구동회로 영역(103, 104)에는 구동회로로서 시프트 레지스터 또는 어드레스 디코더 등이 사용된다. 또한, 그 밖의 회로가 필요에 따라 구성된다.

그리고, 도 3(B)의 구성이 얻어진 후, TFT 기판(100)을 잘 세정하여, TFT 형성 시의 표면처리에 사용된 에칭액, 레지스트 박리액 등의 각종 약품을 충분히 세정한 후, 도 19에 나타낸 바와 같이 배향막(110)을 TFT 기판(100)상에 형성한다. 배향막(110)의 형성 방법에 대해서는 후술한다.

다음, 대향 기판(200)의 제작공정을 도 20을 이용하여 설명한다. 먼저, 도 20(A)를 참조한다. 기판(201)으로서, 투광성을 가지는 유리 기판이나 석영 기판을 사용한다. 본 실시예에서는, 유리 기판을 사용하였다. 유리 기판(201)상에 투명 도전막을 형성하고 패터닝하여, 화소 영역(102)에 대향하는 영역(202)에 대향 전극(210)을 형성하였다(도 20(A)). 본 실시예에서는, 투명 도전막으로서, ITO막을 150 nm의 두께로 형성하였다.

또한, 필요하면, 대향 전극(210)을 형성하기 전에, 컬러 필터, 블랙 매트릭스를 염색법 또는 인쇄법 등의 공지된 방법으로 제작한다. 컬러 필터로는, 두께가 균일하고 평탄한 것, 내열성 및 내약품성이 우수한 것 등이 요구된다.

다음, 갭 유지재(220)의 형성공정을 설명한다. 본 실시예에서는, 갭 유지재 (220)를 감광성 수지 재료 중의 하나인 폴리이미드로 형성한다.

먼저, 도 20(B)에 나타낸 바와 같이, 스핀 코팅법에 의해 감광성 폴리이미드막(211)을 두께 3.2 ㎛로 형성하였다. 그 후, 감광성 폴리이미드막(211)의 표면을 대향 전극(200) 전면에 걸쳐 평탄하게 하기 위해, 상온에서 30분간 방치하였다(레벨링). 그리고, 상면에 감광성 폴리이미드막(211)이 형성된 대향 전극(200)을 120℃에서 3분간 프리베이크하였다.

또한, 감광성 폴리이미드막(211)의 막 두께에 의해 셀 갭(기판 간격)이 결정되기 때문에, 셀 갭에 맞추어 감광성 폴리이미드막(211)의 막 두께를 적절히 설정하는 것이 좋다. 예를 들어, 투과형 액정표시장치라면 셀 갭이 4∼6 ㎛ 정도, 반사형 액정표시장치라면 셀 갭이 2∼3 ㎛ 정도, 강유전성 액정표시장치라면 2 ㎛ 이하가 되도록, 감광성 폴리이미드막(211)의 막 두께를 정할 수 있다. 본 실시예의 액정표시장치는 반사형이기 때문에, 감광성 폴리이미드막(211)의 막 두께를 3.2 ㎛가 되도록 형성하였다.

그 다음, 감광성 폴리이미드막(211)을 패터닝한다. 도 20(C)에 나타낸 바와 같이, 감광성 폴리이미드막(211)을 포토마스크(212)로 덮고, 마스크(212) 측으로부터 자외선을 조사하였다. 그 후, 현상처리를 행하고, 280℃에서 1시간 포스트베이크를 행하였다. 이렇게 하여, 도 20(D)에 나타낸 바와 같이, 패터닝된 갭 유지재(220)가 형성되었다.

도 21(A)는 도 20(D)에 나타낸 상태의 대향 기판(200)의 상면도이고, 도 21(B)는 대향 기판(200)의 확대 사시도를 나타낸다. 도 21(A) 및 (B)에 나타낸 바 와 같이, 갭 유지재(220)는 원 기둥 형상이고, 종래에 사용된 구형(球形) 스페이서를 대신하는 것이다. 따라서, 갭 유지재(220)의 원 기둥의 직경은 1.5∼2.5 ㎛, 높이는 2.0∼5.0 ㎛로 할 수 있다. 본 실시예에서는, 원 기둥의 직경을 3.0 ㎛로 하고, 셀 갭을 3.0 ㎛로 하기 때문에, 화소 대향 영역(202)에서 그의 높이를 3.2 ㎛로 하였다. 구동회로 대향 영역(203, 204)에서의 갭 유지재(220)의 높이는 대향 전극(210), 컬러 필터 등의 두께만큼 높게 되어 있다.

또한, 본 실시예에서는, 다수의 갭 유지재(220)를 랜덤하게 배치하여, 종래의 구형 스페이서와 동일한 기능을 나타내도록 하였다. 따라서, 갭 유지재(220)의 밀도는 종래의 구형 스페이서와 동일한 정도인 40∼160개/mm² 정도의 밀도로 형성할 수 있다. 본 실시예에서는, 50개/mm²의 밀도로 갭 유지재(220)를 랜덤하게 형성하였다. 갭 유지재(220)를 대향 기판(200) 전체에 랜덤하게 배치하기 때문에, 갭 유지재(220)의 위치 정밀도는 그다지 중요하지 않다. 따라서, 제조 마진을 크게 할 수 있다.

그 다음, 배향막(110, 230)을 TFT 기판(100)상과 대향 기판(200)상에 형성한다(도 3(C) 및 도 20(E) 참조). 배향막(110, 230)의 재료로는 수직배향형 폴리이미드막을 사용하였다. 배향막(110, 230)의 막 두께는 60∼100 nm 정도로 할 수 있다.

먼저, TFT 기판(100) 및 대향 기판(200)을 각각 세정한 후, 폴리이미드계 수직배향막을 스핀 코팅법, 플렉소 인쇄법, 스크린 인쇄법 중 어느 하나에 의해 TFT 기판(100) 및 대향 기판(200)상에 코팅한다. 본 실시예에서는, 스핀 코팅법에 의해 폴리이미드막을 도포하였다. 그 후, 80℃에서 5분간 가소성(假燒成)하고, 180℃의 열풍을 보냄으로써 가열(본소성(本燒成))하고, 폴리이미드를 경화시켜, 배향막(110, 230)을 각각 형성하였다. 배향막(110, 230)의 두께는 80 nm로 하였다.

또한, 도 20(E)에서는, 배향막(230)은 갭 유지재(220)의 측면이나 표면을 덮고 있지 않지만, 본 실시예에서는, 폴리이미드 피막을 스핀 코팅법에 의해 형성했기 때문에, 갭 유지재(220)의 측면이나 표면을 상기 폴리이미드 피막이 약간 덮고 있는 경우도 있으나, 갭 유지재(220)의 높이는 수 ㎛인 것에 대하여, 폴리이미드 피막의 두께는 수 십 내지 수 백 nm로 매우 얇기 때문에, 또한 측면과 같은 직립된 부분에서는 완전한 막을 이루고 있지 않은 경우도 있으므로, 도 20(E)에서는, 기판(201)의 수평면에 형성된 배향막(230)만을 나타냈다.

본 실시예에서는, 배향막(110, 230)에는 폴리이미드를 사용했으나, 아크릴, 폴리아미드, 폴리이미드아미드 등의 수지를 사용할 수도 있다. 또한, 배향막에 열 경화 수지를 사용할 수도 있다.

그 다음, TFT 기판(100)의 배향막(110)의 표면과 대향 기판(200)의 배향막(230)의 표면 모두를 털 길이 2∼3 mm의 버프 직물(레이온, 나일론 등의 섬유)에 의해 일정 방향으로 문지르는 러빙 처리를 행하였다. 또한, TFT 기판(100)과 대향 기판(200)의 러빙 방향은 서로 직교하도록 행하고, TN 모드형의 배향 처리를 행하였다.

TFT 기판(100)을 러빙 처리할 때는, 이온 블로우(blow) 장치나 가습 장치를 사용하여 정전기 방지 처리를 행하여, TFT 기판(100)상에 형성된 TFT의 정전기 파괴를 방지하였다.

한편, 대향 기판(200)을 러빙 처리할 때는, 갭 유지재(220)를 파괴하지 않도록 버프(buff) 직물의 종류, 식모(植毛) 밀도, 또는 로울러의 회전수 등의 러빙 조건을 설정하였다.

그 다음, 대향 기판(200)의 주변부에 액정 주입구(206)를 남기고, 자외선 경화형 수지로 이루어진 밀봉제(205)를 도포하였다(도 21(B) 참조). 그리고, TFT 기판(100)과 대향 기판(200)을 대향시키고, 화소 영역(102)의 셀 갭이 갭 유지재(220)의 높이로 되도록 프레스하고, 이 상태에서 밀봉제(205)를 경화시켰다. 또한, 밀봉제는 TFT 기판(100)에 도포할 수도 있다.

그 다음, 표시 매체로서의 액정재료(300)를 액정 주입구로부터 주입하여, TFT 기판(100)과 대향 기판(200) 사이에 액정(300)이 끼워진 상태로 된다. 액정재료 주입구(206)에 봉지재를 도포하고, 자외선을 조사함으로써 봉지재를 경화시켜, 액정(300)을 셀 내에 완전히 봉지하였다. 이상의 공정을 거쳐 도 18에 나타낸 구성을 얻는다.

본 실시예에서는, 갭 유지재의 형상을 원 기둥 형상으로 했으나, 갭 유지재의 형상은 타원형, 유선형, 또는 삼각형, 사각형 등의 다각형으로 할 수도 있고, TFT 기판(제1 기판)과 대향 기판(제2 기판) 사이의 갭을 제어할 수 있는 형상이라면 어떤 것이라도 허용된다.

본 실시예에서는, 화소 전극을 금속 재료로 형성하고, 반사형 액정표시장치 로 했으나, TN 모드형의 배향 처리를 행하기 때문에, 투과형 액정표시장치로 할 수도 있다. 이 경우, 화소 전극을 ITO 또는 SnO₂ 등의 투명 도전막으로 형성할 수 있다. 또한, 본 실시예에서는 TN 모드형으로 했으나, 다른 모드형으로 할 수도 있으며, 모드에 맞추어 러빙 처리를 행하면 좋다.

실시예 10에서는 플레이너형 TFT를 예로 들어 설명했으나, 본 발명은 당연히 TFT의 구조에는 아무런 영향을 받지 않는다. 따라서, 화소 영역 및 구동회로 영역의 개개의 TFT를 역스태거형 TFT 또는 다중 게이트형 TFT로 할 수도 있다. 또한, 대향 전극을 TFT 기판에 형성되는 IPS형 액정 패널에도 응용할 수 있다.

본 실시예에서는, 갭 유지재를 감광성 수지 재료로 형성했기 때문에, 그의 높이를 임의로 설정하는 것이 가능하고, 예를 들어, 2 ㎛ 이하로 하는 것도 가능하기 때문에, 액정표시장치의 셀 갭을 2 ㎛ 이하로 할 수도 있다. 따라서, 본 실시예의 갭 유지재는 강유전성 액정표시장치의 액정 패널 또는 투사형 액정표시장치의 액정 패널에 적합하다.

또한, 본 실시예에서는, 대향 기판(200)에 갭 유지재를 고정시켰기 때문에, 종래의 스페이서와 같이 액정의 유입에 의해 응집되는 일이 없으므로, 스페이서의 응집에 의한 점 결함을 없앨 수 있다.

[실시예 11]

실시예 10에서는, TFT 기판(100)과 대향 기판(200) 모두에 러빙 처리를 실행하였으나, 본 실시예에서는, TFT 기판(100)의 배향막(110)에만 러빙 처리를 행한 다. 러빙 처리 이외의 제작공정은 실시예 10과 동일하다.

러빙 공정에서 사용되는 버프 직물은 정전기나 먼지의 발생원이기 때문에, 러빙 처리는 액정표시장치의 제조 수율을 크게 좌우한다. 본 실시예에서는, 가능한 한 러빙 처리를 적게 하기 위해, TFT 기판(100)에만 러빙 처리를 행한다.

대향 기판(200)에는, 갭 유지재(220)의 높이가 수 ㎛ 정도이고, 배향막(230)의 두께가 수 십 내지 수 백 nm 정도이고, 갭 유지재(220)가 액정 측으로 돌출하여 형성되어 있기 때문에, 버프 직물에 의해 갭 유지재(220)가 손상되거나 박리될 우려가 있다. 따라서, 갭 유지재(220)의 높이가 불균일하여, 셀 갭을 기판 전체 또는 기판마다에서 균일하게 유지하는 것이 곤란해진다. 또한, 갭 유지재(220)의 손상 빛 박리가 새로운 먼지 발생원으로 된다.

또한, 갭 유지재(220)가 액정 측으로 돌출하여 있음으로써, 배향막(230)에 충분한 홈을 형성하는 것이 곤란하고, 액정을 배향시키지 못할 우려가 생긴다. 액정을 배향시킬 수 없다고 표시하는 것이 불가능하기 때문에, 액정을 배향시키는 것은 제조 수율을 향상시키는데 중요한 요소이다.

이러한 문제점을 회피하기 위해, 본 실시예에서는, TFT 기판(100)의 배향막(110)에만 러빙 처리를 행하도록 한다.

본 실시예에서도, 실시예 10과 마찬가지로, 배향막(110, 230)을 수직배향성을 가지는 폴리이미드막으로 형성한다. 그리고, TFT 기판(100)의 배향막(110)의 표면을 털 길이 2∼3 mm의 버프 직물(레이온, 나일론 등의 섬유)에 의해 소정 방향으로 문지르는 러빙 처리를 행한다. 이 경우, TFT 기판(100)의 제조 수율을 저하 시키지 않도록 하기 위해, TFT 기판(100)의 러빙 처리에서는 정전기 방지 대책을 행하는 것이 중요한다.

[실시예 12]

실시예 11에서는, TFT 기판(100)에만 러빙 처리를 실행하였으나, 본 실시예에서는, 대향 기판(200)의 배향막(230)에만 러빙 처리를 행한다. 러빙 처리 이외의 제작공정은 실시예 10과 동일하다(도 18 참조).

러빙 공정에서 사용되는 버프 직물은 정전기나 먼지의 발생원으로 되어 있고, 러빙 처리는 액정표시장치의 제조 수율을 좌우한다. 따라서, 가능한 한 러빙 처리를 적게 하기 위해, 본 실시예에서는, 대향 기판(200)에만 러빙 처리를 행한다.

러빙 공정에서 사용되는 버프 작물은 정전기나 먼지의 발생원이 되는 것이고, 이들은 모두 TFT 기판(100)에 형성되는 TFT를 파괴하는 원인이 되는 것이다. 그리고, TFT 기판(100)은 대향 기판(200)에 비하여 많은 공정이 필요하다. TFT 기판(100)의 불량은 액정표시장치의 제조 비용을 증가시킨다. 그래서, 본 실시예에서는, TFT 기판(100)에 러빙 처리를 행하지 않도록 함으로써, TFT 기판(100)의 제조 수율을 향상시키는 것을 목적으로 한다.

본 실시예에서도, 실시예 10과 마찬가지로, 배향막(110, 230)을 수직배향성을 가지는 폴리이미드막으로 형성한다. 그리고, 대향 기판(200)의 배향막(230)의 표면을 털 길이 2∼3 mm의 버프 직물(레이온, 나일론 등의 섬유)에 의해 일정 방향으로 문지르는 러빙 처리를 행한다. 이때, 대향 기판(200)에 형성된 갭 유지재 (220)를 손상 또는 박리시키지 않도록 러빙 조건을 설정하였다.

실시예 11 및 12에서는, 러빙 처리를 한쪽 기판에 실행하는 것에 대해서 설명했으나, 각각 다른 효과를 나타내는 실시예이고, 러빙 처리를 행하는 기판의 선택은 제조 비용 및 제조 수율 등을 고려하여 실시자가 적절히 선택할 수 있다.

또한, 실시예 11 및 12와 같이, 한쪽 배향막을 러빙 처리하는 경우에는, 액정의 구동 모드는 한정되게 되나, 복굴절(ECB) 모드가 사용될 수 있다는 것이 확인되어 있다.

한편, 실시예 10과 같이 양쪽 배향막에 러빙 처리를 행하는 경우는, 실시예 11 및 12보다 러빙 처리가 1회 더 많지만, 액정의 구동 모드가 한정되지 않으며, 액정을 확실하게 배향시킬 수 있는 효과를 나타낸다. 또한, 본 발명을 고분자 분산형 액정표시장치에 사용한 경우에는, 배향막의 러빙 공정은 필요하지 않다.

[실시예 13]

본 실시예에서는, 갭 유지재의 배치의 변형례를 나타내고, 그 밖의 내용은 실시예 10과 동일하다. 본 실시예의 대향 기판의 상면도를 도 22에 나타낸다. 또한, 도 22에서, 도 21과 동일한 부호는 동일한 부재를 나타낸다.

도 21에 나타낸 바와 같이, 실시예 10에서는 갭 유지재(220)를 대향 기판(200) 전체에 랜덤하게 배치했으나, 본 실시예에서는, 도 22에 나타낸 바와 같이 갭 유지재(700)를 매트릭스 형태로 규칙적으로 배치하였다. 갭 유지재(700)의 형상은 실시예 10과 동일하게 하고, 직경이 2.0 ㎛, 높이가 3.2 ㎛인 원 기둥형으로 하였다. 또한, 갭 유지재(700)는 실시예 10과 마찬가지로 50개/mm²의 밀도로 형성하였다.

본 실시예의 갭 유지재(700)도, 실시예 10의 갭 유지재(220)와 동일한 효과를 얻을 수 있다.

[실시예 14]

본 실시예에서는, 갭 유지재의 배치의 다른 변형례를 나타내고, 그 밖의 내용은 실시예 10과 동일하다. 본 실시예의 대향 기판의 상면도를 도 23에 나타낸다. 또한, 도 23에서, 도 21과 동일한 부호는 동일한 부재를 나타낸다.

도 21에 나타낸 바와 같이, 실시예 10에서는 갭 유지재(220)를 대향 기판(200) 전체에 랜덤하게 배치했으나, 본 실시예에서는, 도 23에 나타낸 바와 같이 갭 유지재(710)를 구동회로 대향 영역(203, 204)에 형성하지 않도록 하고, 화소 대향 영역(202) 내에 랜덤하게 설치하였다. 갭 유지재(710)의 형상은 실시예 10과 동일하게 하고, 직경이 2.0 ㎛, 높이가 3.2 ㎛인 원 기둥형으로 하였다. 또한, 갭 유지재(710)는 60개/mm²의 밀도로 형성하였다.

구동회로 영역(103, 104)의 TFT의 집적도는 화소 영역(102)의 TFT의 집적도보다 크기 때문에, 스페이서에 의한 응력에 의해 파괴되기 쉽다. 그래서, 본 실시예에서는, 구동회로 대향 영역(203, 204)에 형성하지 않도록 함으로써, 기판을 접합했을 때, 갭 유지재(710)가 TFT 기판(100)에 형성된 구동회로에 응력을 주지 않기 때문에, 구동회로의 제조 수율을 향상시킬 수 있다.

또한, 도 23에서는, 갭 유지재(710)는 화소 대향 영역(202)의 외측으로 돌출되어 있으나, 본 실시예에서는 갭 유지재(710)에 의해 화소 영역에서 셀 갭을 유지할 수 있으며, 갭 유지재(710)가 구동회로 대향 영역(203, 204)에 형성되어 있지 않을 수 있다.

실시예 10 및 13에서는, 화소 대향 영역(202)에 갭 유지재(220)를 형성하고 있으나, 갭 유지재(220)의 주위는 디스클리네이션이 발생하기 쉽다. 그래서, 화소 대향 영역(202)에 갭 유지재(220)를 형성하는 경우에는, 표시 불량을 방지하기 위해, 갭 유지재(220)를 블랙 매트릭스 또는 TFT 기판(100)의 버스 라인 등의 표시에 기여하지 않는 개소에 중첩되도록 설치하는 것이 좋다.

[실시예 15]

본 실시예에서는, 갭 유지재의 배치의 또 다른 변형례를 나타내고, 그 밖의 내용은 실시예 10과 동일하다. 본 실시예의 대향 기판의 상면도를 도 24에 나타낸다. 또한, 도 24에서, 도 21과 동일한 부호는 동일한 부재를 나타낸다.

실시예 14에서는, 갭 유지재를 구동회로 대향 영역(203, 204)에 형성하지 않도록 했으나, 본 실시예에서는 갭 유지재를 구동회로 대향 영역(203, 204)과 화소 대향 영역(202) 모두에 형성하지 않도록 한 것이다.

TFT 기판(100)의 화소 영역(102)과 구동회로 영역(103, 104)에는 고저차가 있고, 일반적으로 화소 영역(102)쪽이 더 높게 된다. 그러나, 실시예 10의 갭 유지재(220)는, 기판(201)으로부터 갭 유지재(220)의 상부까지의 높이가 대향 기판(200) 전체에서 균일하도록 했기 때문에, 화소 영역(102)과 구동회로 영역(103, 104)의 고저차가 크게 되면, 이 고저차를 보상하는 것이 곤란해져서, 기판을 접합했을 때, 셀 갭의 불균일이 생길 우려가 있다.

또한, 실시예 10 및 13에서는, 대향 기판(200) 전체에 갭 유지재(220, 700)를 형성했기 때문에, 이 갭 유지재에 의해 화소 영역(102) 또는 구동회로 영역(103, 104)에 배치된 TFT에 손상을 줄 우려가 있다.

본 실시예는 상기 문제점을 해소하고, 셀 갭의 불균일을 없애며, TFT 기판에 형성되는 TFT에 손상을 주지 않는 갭 유지재 배치방법에 관한 것이다.

본 실시예의 대향 기판의 정면도를 도 24에 나타낸다. 또한, 대향 기판(200)의 제작방법은 실시예 10과 동일하다.

본 실시예에서는, 도 24(A)에 나타낸 바와 같이, 원 기둥 형상의 갭 유지재(720)를 화소 대향 영역(202)을 둘러싸도록 배치하였다. 갭 유지재(720)의 크기는 직경이 10 ㎛, 높이가 3.2 ㎛인 원 기둥 형상으로 하였다. 또한, 갭 유지재(720)의 위치는 기판을 접합한 상태에서 TFT 기판(100)의 화소 영역(102)의 단부로부터 70 ㎛ 떨어져 있도록 형성하고, 갭 유지재(720)의 간격은 30 ㎛로 하였다. 그리고, 액정 주입구(206) 부근의 갭 유지재(720)의 밀도는 다른 부분보다 작게 하여, 액정이 유동하기 쉽게 한다.

화소 대향 영역(202)과 구동회로 대향 영역(203, 204)의 간격은 수 백 ㎛ 정도이고, 갭 유지재(720)의 직경에 비하여 충분히 크기 때문에, 갭 유지재(720)의 위치에 대한 제조 마진은 ±10 ㎛ 정도로 크게 된다. 한편, 갭 유지재(720)의 높이 정밀도는 셀 갭을 결정하는데 중요하고, 본 실시예에서는 ±0.1 ㎛ 정도로 하였 다.

또한, 도 24(A)에서는, 화소 대향 영역(202)의 주위에만 갭 유지재(720)를 형성했으나, 도 24(B)에 나타낸 바와 같이, 구동회로 대향 영역(203, 204)의 주위에도 갭 유지재(720)와 동일하게 갭 유지재(721, 722)를 형성할 수도 있다.

본 실시예에서는, 갭 유지재(720)는 기판을 접합했을 때 화소 영역(102) 및 구동회로 영역(103, 104)에 중첩되지 않는 장소에 형성하였다. 따라서, 셀 갭은 갭 유지재(720, 721, 722)의 높이만으로 결정할 수 있기 때문에, 화소 영역(120) 및 구동회로 영역(103, 104)의 높이에 차이가 생겨도, 그 셀 갭을 기판 전체 또는 다른 기판 끼리에서도 균일하게 할 수 있다.

또한, 갭 유지재(720)에 의해, TFT 기판(100)에 형성된 화소 TFT 또는 구동회로 TFT를 누르는 일이 없기 때문에, 제조 수율을 향상시킬 수 있다.

본 실시예에서는, 갭 유지재를 화소 대향 영역(202) 및 구동회로 대향 영역(203, 204)의 주위에 형성했으나, 갭 유지재의 위치는 도 24에 한정되는 것이 아니고, 셀 갭을 유지할 수 있으며, 화소 대향 영역(202) 및 구동회로 대향 영역(203, 204) 이외의 위치에 임의로 설정할 수 있다.

[실시예 16]

본 실시예는 실시예 15의 변형례를 나타내는 것으로, 도 25(A)는 대향 기판의 정면도이고, 도 25(B)는 대향 기판의 일부의 확대 사시도이다. 대향 기판의 제작방법은 실시예 10과 동일하고, 도 25에서 도 21과 동일한 부호는 동일한 부재를 나타낸다.

본 실시예에서는, 갭 유지재(730)를 기판(201)에 대하여 대략 직립인 벽 형상으로 형성하였다. 갭 유지재(730)는 화소 대향 영역(202)을 둘러싸도록 형성하며, 액정 주입구(206)에 연결된다. 갭 유지재(730)는 폭을 20 ㎛로 하고, 높이를 3.2 ㎛로 하고, 화소 대향 영역(202)의 단부로부터 50 ㎛의 간격을 두었다.

본 실시예에서는, 갭 유지재(730)는 기판을 접합했을 때 화소 영역(102) 및 구동회로 영역(103, 104)에 중첩되지 않는 장소에 형성하였다. 따라서, 셀 갭은 갭 유지재(730)의 높이만으로 결정할 수 있기 때문에, 화소 영역(120) 및 구동회로 영역(103, 104)의 높이에 차이가 생겨도, 그 셀 갭을 기판 전체 또는 다른 기판 끼리에서도 균일하게 할 수 있다.

또한, 갭 유지재(730)에 의해 TFT 기판(100)에 형성된 화소 TFT를 누르는 일이 없기 때문에, 제조 수율을 향상시킬 수 있다.

또한, 도 26에 나타낸 바와 같이, 본 실시예의 갭 유지재(730)는 화소 영역에 액정을 봉지할 수 있는 구조인 것을 특징으로 한다. 갭 유지재(730)에 의해, 액정은 화소 영역(102)에만 주입되고, 구동회로 영역(103, 104)에는 액정(300)이 주입되지 않기 때문에, 구동회로의 부하 용량을 작게 할 수 있고, 크로스토크의 발생을 억제할 수 있다.

또한, 도 25(A)에서는, 화소 대향 영역(202)의 주위에만 갭 유지재(730)를 형성했으나, 도 26에 나타낸 바와 같이, 구동회로 대향 영역(203, 204)의 주위에도 갭 유지재(730)와 동일한 벽 형상의 갭 유지재(731, 732)를 각각 형성할 수도 있다.

또한, 본 실시예에서는, 갭 유지재(730)에 의해 화소 영역에 액정을 봉지할 수 있는 구조로 하는 것이 좋고, 다른 갭 유지재(731, 732)의 형상은 벽 형상에 한정되는 것이 아니고, 원 기둥 형상, 타원 기둥 형상, 사각형 기둥 형상, 다각 기둥 형상으로 할 수도 있다. 그리고, 형성되는 위치는 구동회로 대향 영역(203, 204)의 주위에 한정되는 것은 아니고, 셀 갭을 유지할 수 있으며, 화소 대향 영역(202) 및 구동회로 대향 영역(203, 204) 이외의 위치에 임의로 설정할 수 있다.

[실시예 17]

본 실시예는 실시예 16의 변형례를 나타내는 것으로, 갭 유지재에 의해, 액정은 화소 영역에 주입되지만, 구동회로 영역(103, 104)에는 액정이 주입되지 않는 것을 특징으로 한다. 도 27에 본 실시예의 대향 기판의 상면도를 나타낸다. 도 27에서, 도 21과 동일한 부호는 동일한 부재를 나타내며, TFT 기판의 제작공정은 실시예 10과 동일하다.

도 27에 나타낸 바와 같이, 본 실시예에서는, 구동회로 대향 영역(203, 204)을 벽 형상의 갭 유지재(741)로 둘러싸고, 기판을 접합한 상태에서 구동회로 영역(103, 104)에 액정(300)이 침입하지 않도록 하였다.

본 실시예에서는, 갭 유지재(741)를 기판(201)에 대하여 대략 직립인 벽 형상으로 형성하였다. 그의 폭은 20 ㎛로 하고, 그의 높이를 3.2 ㎛로 하고, 구동회로 대향 영역(203, 204)의 단부로부터 50 ㎛의 간격을 두었다.

한편, 화소 대향 영역(202)의 주위에 사각형 기둥 형상의 갭 유지재(740)를 화소 대향 영역(202)을 둘러싸도록 배치하고, 액정이 화소 영역에 유입하도록 하였 다. 갭 유지재(740)의 크기는 긴 변이 30 ㎛, 짧은 변이 15 ㎛, 높이가 3.2 ㎛인 사각형 기둥으로 하였다. 또한, 갭 유지재(740)의 위치는 화소 대향 영역(202)의 단부로부터 70 ㎛ 떨어져 있도록 형성하고, 갭 유지재(740)의 간격은 30 ㎛로 하였다. 그리고, 액정 주입구(206) 부근의 갭 유지재(740)의 밀도는 다른 부분보다 작게 하여, 액정을 주입하기 쉽게 하였다.

또한, 실시예 10 내지 17에서는, 표시 매체로서 액정재료를 사용하는 경우에 대하여 설명했으나, 본 발명은, 액정재료와 고분자의 혼합 층, 이른바 고분자 분산형 액정표시장치에도 적용될 수 있다.

[실시예 18]

본 실시예에서는, 본 발명을 STN 반사형 액정 패널에 응용한 예를 나타낸다. 도 28은 본 실시예의 액정 패널의 개략 사시도이다. 도 28에 나타낸 바와 같이, 유리 기판(1000)에는, 스트라이프 형상의 반사 전극(1110), 배향막(1120), 기판(1000) 전체에 균등하게 분포하여 셀 갭을 유지하기 위한 갭 유지재(1300)가 설치되어 있다. 다른쪽 유리 기판(1200)에는, 투명 전극(1210) 및 배향막(1220)이 설치되어 있다. 유리 기판(1000, 1200)은 배향막(1120, 1220)을 내측으로 하여 서로 대향되고, 유리 기판(1000, 1200)의 간격은 갭 유지재(1300)에 의해 확보되며, 이들 기판 사이의 간격에 STN 액정(도시되지 않음)이 봉지되어 있다.

이하, 도 29 내지 도 31을 이용하여 본 실시예의 반사형 액정 패널의 제작방법을 설명한다. 먼저, 유리 기판(1000)상에, 반사 전극(1110)을 구성하는 금속막을 형성한다. 본 실시예에서는, 알루미늄막을 400 nm의 막 두께로 스퍼터링법에 의해 성막하고, 패터닝하여 스트라이프 형상의 반사 전극(1110)을 형성한다. 반사 전극(1110)은 지면(紙面)에 수직인 방향으로 연장하는 구조로 되어 있다.(도 29(A))

그 다음, 갭 유지재(1130)를 구성하는 절연 재료로 이루어진 피막(910)을 형성한다. 본 실시예에서는, 스핀 코팅법에 의해 감광성 폴리이미드막(910)을 3.5 ㎛의 두께로 형성하고, 상온에서 30분간 방치(레벨링)하여, 감광성 폴리이미드막(910)의 막 두께를 유리 기판(1000) 전면(全面)에 걸쳐 균일하게 되도록 한다. 그리고, 상면에 감광성 폴리이미드막(910)이 형성된 유리 기판(1000)을 120℃에서 3분간 프리베이크한다.(도 29(B))

그 다음, 감광성 폴리이미드막(910)의 상면을 화학적 기계적 연마(CMP) 처리에 의해 평탄화한다. 본 실시예에서는, CMP의 슬러리에 실리카(SiO₂) 미분(微粉)을 산성 용액 속에 분산시킨 콜로이드 상태의 것을 사용한다. CMP 처리 조건으로는, 기판을 50 rpm으로, 연마포를 50 rpm으로 회전시키고, 연마 시간은 3분간으로 한다. 이 CMP 처리 공정에 의해, 감광성 폴리이미드막(910)의 상층을 1 ㎛ 연마하고, 연마된 감광성 폴리이미드막(920)의 막 두께가 반사 전극(1110)의 표면으로부터 2.6 ㎛로 되도록 하였다.

또한, 본 실시예에서는, CMP 처리 시의 슬러리에는 실리카 미분을 산성 용액 속에 분산시킨 것을 사용했으나, 산화알루미늄(Al₂O₃) 또는 산화세륨(CeO₂) 등을 산성 용액 속에 분산시킨 것을 사용할 수도 있다. CMP 처리를 행하는 재료에 따라 슬러리를 변화시키는 것이 바람직하다. 또한, CMP 처리를 행하는 재료 또는 연마량에 따라, 최적의 기판 회전수, 연마포 회전수 및 시간을 결정할 수 있다.

CMP 처리된 감광성 폴리이미드막(920)의 막 두께에 따라 셀 갭(기판 간격)이 결정된다. 따라서, CMP 처리 전의 감광성 폴리이미드막(910)의 막 두께는 셀 갭의 크기 및 CMP 처리의 연마량을 고려하여 적절히 설정하는 것이 좋다.

또한, 기판마다 CMP 처리 전의 감광성 폴리이미드막(910)의 막 두께가 불균일하여도, CMP 처리의 연마량을 조절함으로써, 기판마다의 감광성 폴리이미드막(920)의 막 두께를 균등하게 할 수 있다.

그 다음, CMP 처리된 감광성 폴리이미드막(920)을 패터닝하기 위해, 도 29(D)에 나타낸 바와 같이, 감광성 폴리이미드막(920)을 포토마스크(930)로 덮는다. 도 29(D)에서는 포토마스크(930)가 분단되어 있는 것처럼 나타냈으나, 실제로는 일체적인 것이고, 정원(正圓) 형상의 개구부가 다수 형성된 구성을 가진다.

도 29(D)에 나타낸 상태에서 자외선을 조사한다. 그 후, 현상 처리를 행하고, 280℃에서 1시간 포스트베이크를 행한다. 이렇게 하여, 도 29(E)에 나타낸 바와 같이, 감광성 폴리이미드막(920)의 자외선이 조사된 부분이 잔존하고, 원 기둥 형상의 갭 유지재(1300)가 형성된다.

그 다음, 배향막(1120)을 형성한다. 배향막 재료로는 폴리이미드계 수직배향막을 사용한다. 이 폴리이미드계 수직배향막을 스핀 코팅법, 플렉소 인쇄법, 스크린 인쇄법에 의해 기판(1000)상에 형성한다. 본 실시예에서는, 갭 유지재(1300)에 물리적인 충격을 작게 하기 위해, 스핀 코팅법에 의해 배향막(1120)을 형성하였 다. 그 후, 180℃의 열풍을 보냄으로써 가열(베이크)하여, 폴리이미드를 경화시킨다. 경화 후의 배향막(1120)의 막 두께는 100 nm이 되도록 하였다.(도 29(F))

도 32는 도 29(F)의 상태를 나타내는 기판(1000)의 상면도이다. 본 실시예에서는, 갭 유지재(1300)의 형상은 저면(底面)의 직경이 3 ㎛인 정원 기둥 형상으로 한다. 또한, 그 높이는 배향막(1120)의 표면으로부터 약 2.5 ㎛로 한다. 그리고, 갭 유지재(1300)는 규칙적으로 배치하고, 그의 배치 밀도는 50개/mm²로 한다. 갭 유지재(1300)의 배치 밀도는, 예를 들어, 종래의 스페이서의 분산 밀도와 동일한 정도인 40∼160개/mm² 정도로 할 수 있고, 갭 유지재(1300)의 강도에 맞추어 설정하는 것이 좋다.

또한, 본 실시예에서는, 모든 갭 유지재(1300)를 반사 전극(1110) 상에서, 유리 기판(1000, 1200)을 대향시킨 상태에서 갭 유지재(1300)의 상면(1300a)이 투명 전극(1210)과 대향하는 위치에 형성한다.

유리 기판(1000, 1200)의 표면(액정재료와 접하는 면)은 스트라이프 형상의 전극(1110, 1210) 등의 다층 구조에 의해 주기적으로 요철이 생긴다. 유리 기판(1000, 1200)을 대향시키면, 이 요철 때문에 셀 갭이 주기적으로 변화한다. 그래서, 본 실시예에서는, 이 셀 갭의 주기적 변화에 대응하여, 상기한 바와 같이, 모든 갭 유지재(1300)의 높이를 셀 갭이 대략 동일해지는 위치에 설치하는 동시에, 갭 유지재(1300)의 높이를 모두 CMP 처리에 의해 대략 동일하게 함으로써, 셀 갭을 기판 전체에서 균일하게 유지하도록 하였다.

도 29(F)에서는, 배향막(1120)에 의해, 갭 유지재(1300)의 측면 또는 상면(1300a)이 덮여 있지 않도록 나타냈다. 이것은, 본 실시예에서는 감광성 폴리이미드막(910)이 스핀 코팅법에 의해 형성되어 있으며, 감광성 폴리이미드막(910)의 막 두께가 수 십 내지 수 백 nm인 것에 대하여, 갭 유지재(1300)의 높이가 수 ㎛이므로, 도시한 바와 같이 직립된 갭 유지재(1300)의 측면 또는 상면(1300a)에서는, 배향막(1120)이 완전한 막을 이루고 있지 않은 경우도 있기 때문이다. 그래서, 도 29(F)에서는 유리 기판(1000)의 수평면에 형성되고, 완전히 막을 이루고 있는 배향막(1120)만을 나타냈다.

다음, 도 30을 이용하여 유리 기판(1200)에 대한 처리를 설명한다. 유리 기판(1200)상에 컬러 필터(1230)를 형성하고, 이어서 컬러 필터(1230)상에 아크릴 수지, 에폭시 수지로 이루어진 보호막(1240)을 형성한다. 본 실시예에서는, 보호막(1240)을 두께 1 ㎛의 아크릴 수지로 형성한다(도 30(A)). 또한, 도 28에서는 컬러 필터(1230) 및 보호막(1240)은 생략되어 있다.

그 다음, ITO(인듐 주석 산화물) 또는 SnO₂(산화 주석) 등의 투명 도전막으로 이루어진 투명 전극(1210)을 형성한다. 본 실시예에서는, 스퍼터링법에 의해 ITO막을 성막하고 패터닝하여, 스트라이프 형상의 투명 전극(1210)을 형성하였다. 그리고, 배향막(1120)과 동일한 공정에 의해, 폴리이미드계 수직배향막으로 이루어진 배향막(1220)을 형성한다.(도 30(B))

그 다음, 배향막(1120, 1220) 각각에 러빙 처리를 행한다. 본 실시예에서 는, 털 길이 2∼3 mm의 버프 직물(레이온, 나일론 등의 섬유)을 감은 로울러로 배향막(1120, 1220)을 문지른다. 러빙 방향은 유리 기판(1000, 1200)들 중 하나의 대각선 방향으로 하며, 유리 기판(1000, 1200)을 대향시킨 상태에서 배향막(1120, 1220)의 러빙 방향이 직교하도록 한다.

유리 기판(1000)에서는, 갭 유지재(1300)가 배향막(1120)보다도 돌출하여 있기 때문에, 갭 유지재(1300)가 손상되거나 박리될 우려가 있으나, 버프 직물의 종류 또는 식모(植毛) 밀도, 로울러의 회전수, 러빙 횟수 등의 조건을 맞춤으로써, 이러한 문제를 회피할 수 있다.

그 다음, 유리 기판(1000, 1200)들 중 한쪽 기판에, 그 기판들을 접합하기 위한 밀봉제를 도포한다. 본 실시예에서는, 유리 기판(1200)측의 가장자리부에 자외선 경화형 수지로 이루어진 밀봉제를 액정 주입구를 남기고 도포하였다. 그리고, 유리 기판(1000, 1200)을 대향시켜, 셀 갭이 갭 유지재(1300)의 높이로 되도록 프레스하고, 이 상태에서 자외선을 조사하여, 밀봉제(205)를 경화시킨다.

그 다음, 액정(400)을 액정 주입구로부터 주입한다. 그 후, 액정 주입구에 봉지재를 도포하고, 자외선을 조사함으로써 봉지재를 경화시켜, 액정을 셀 내에 완전히 봉지한다. 그리고, 유리 기판(200)의 배면(背面)에 위상차(位相差) 판(1510), 편광자(1520), 전방 산란판(1530)을 각각 설치하였다. 이상의 공정을 거쳐, 도 31에 나타낸 풀(full) 컬러 STN 액정 패널이 완성되었다.

도 31은 액정 패널의 단면도이고, 도 31에서, 스트라이프 형상의 반사 전극(1110)은 지면(紙面)에 수평인 방향으로 연장하고, 스트라이프 형상의 투명 전극 (1210)은 지면에 수직인 방향으로 연장하여 있다.

본 실시예에서, 갭 유지재(1300)를 유리 기판(1000)측에 설치한 것은 유리 기판(1200)측에는 컬러 필터(1230)를 설치했기 때문이다. 갭 유지재(1300)는 화학적 기계적 연마 처리가 실행되어 있다. 이 연마 처리는 물리적인 힘을 가하기 때문에, 불량 발생율을 가능한 한 작게 하기 위해, 본 실시예에서는 컬러 필터(1230)가 설치되어 있지 않은 유리 기판(1000)측에 갭 유지재(1300)를 설치하였다.

또한, 본 실시예에서는 풀 컬러 패널의 예를 나타냈으나, 흑백(黑白) 표시용 패널 또는 3판식 투사용 패널 등에는 컬러 필터(1230)가 불필요하기 때문에, 이 경우는 양쪽 유리 기판(1000, 1200)에 갭 유지재(1300)를 설치할 수도 있다. 즉, 제작공정에서 불량 발생율이 적어지도록, 갭 유지재(1300)를 설치할 기판을 선택하는 것이 좋다.

또한, 본 실시예에서는 반사형 액정 패널의 예를 나타냈으나, 투과형 패널에도 본 실시예의 갭 유지재(1300)를 채용할 수 있다.

또한, 본 실시예에서는, 갭 유지재(1300)를 규칙적으로 배치했으나, 예를 들어, 도 33에 나타낸 바와 같이 랜덤하게 배치할 수도 있다. 이 경우에도, 갭 유지재(1300)의 위치는 포토마스크(930)에 의해 결정되기 때문에, 종래의 스페이서와 같이 1개소에 응집하는 일이 없다.

본 실시예에서는, 갭 유지재(1300)의 저면을 정원(正圓)으로 했으나, 갭 유지재(1300)의 저면은 타원형, 유선형, 또는 삼각형, 사각형 등의 다각형으로 할 수도 있고, 셀 갭을 제어할 수 있는 형상이며, 강도가 얻어지는 것이라면 어떠한 형 상을 가지는 것이라도 허용된다. 또한, 본 실시예에서는, 갭 유지재(1300)는 모두 동일한 형상으로 했으나, 다수 종의 형상을 가진 갭 유지재(1300)를 동일 기판 상에 형성할 수도 있다. 본 실시예에서는, 포토마스크(930)에 의해 갭 유지재(1300)의 저면 형상을 결정하고 있기 때문에, 갭 유지재(1300)의 저면 형상을 변화시키는 것을 용이하고 고정밀하게 행할 수 있다.

또한, 본 실시예에서는, 다수의 갭 유지재(1300)의 배치 밀도를 균일하게 형성했으나, 예를 들어, 강도를 크게 하는 등의 목적으로, 특정 영역의 갭 유지재의 배치 밀도를 높게 할 수도 있다. 본 실시예에서는, 포토마스크(930)에 의해, 그 배치 밀도를 결정하고 있기 때문에, 갭 유지재(1300)의 배치 밀도를 변화시키는 것을 용이하고 고정밀하게 행할 수 있다.

[실시예 19]

실시예 18에서는 STN 액정 패널의 예를 나타냈으나, 본 발명을 강유전성 액정을 사용한 액정 패널에 응용하는 것도 가능하다. 본 실시예에서는, 도 28 내지 도 32에 나타낸 반사형 패널에서, 갭 유지재(1300)를, 반사 전극(1110)으로부터의 높이 1.5 ㎛, 직경 2 ㎛인 정원 형상의 저면을 가지는 원 기둥 형상으로 형성한다. 갭 유지재(1300)의 제작방법, 형성위치, 배치밀도는 실시예 18과 동일하게 한다.

갭 유지재(1300)에 의해 셀 갭의 크기를 임의로 결정할 수 있으며, 그의 형성 위치도 제어할 수 있다. 또한, 다른쪽 기판 면에 대향하는 면이 평탄화되어 있다. 따라서, 갭 유지재(1300)에 의해, 강유전성 액정의 나선 피치보다도 작은 셀 갭을 기판 전체에서 고정밀하고 균일하게 유지할 수 있다.

강유전성 액정은 크로스토크가 없고 시야각이 크고 STN 액정보다도 3자릿수 이상 빠른 고속 스위칭 특성 등의 특성을 가지며, 단순 매트릭스 구동방식에서도 고정밀화 및 대화면화를 실현할 수 있다. 따라서, 본 실시예의 갭 유지재(1300)를 사용함으로써, 적은 비용으로 고정밀 대화면의 강유전성 액정 패널을 제공하는 것이 가능해진다.

또한, 강유전성 액정 대신에 반강유전성 액정을 사용할 수 있다. 반강유전성 액정을 사용한 경우도, 셀 갭은 액정의 나선 구조가 소멸하도록 2 ㎛ 이하로 할 필요가 있으나, 본 실시예의 셀 갭 유지재(1300)를 사용함으로써, 셀 갭을 1.5 ㎛ 이하로 할 수 있다.

본 발명에 의하면, 셀 두께 분포가 없는 균일한 셀 두께를 가지는 반도체 표시장치가 얻어진다. 또한, 본 발명에 의하면, 입자형 스페이서를 산포(散布)하지 않고 셀 갭을 확보할 수 있기 때문에, 기판의 접합 시에 구동회로 TFT에 불필요한 힘이 가해지는 것을 방지할 수 있어, 제품의 제조 수율이 향상된다.

본 발명에 의하면, 갭 유지재의 상면을 평탄화하고, 평탄화에 화학적 기계적 연마를 사용함으로써 셀 갭의 정밀도가 높아진다. 따라서, 셀 두께 분포가 없는 균일한 셀 두께를 가지는 전기광학장치가 얻어진다. 또한, 본 발명에 의하면, 입자형 스페이서를 산포하지 않고 셀 갭을 확보할 수 있기 때문에, 기판을 접합할 때, TFT에 불필요한 힘이 가해지는 것을 방지할 수 있어, 제품의 제조 수율이 향상된다.

또한, 본 발명에서는, 갭 유지재를 대향 기판에 설치했기 때문에, 갭 유지재의 형성 공정에 의해 생기는 영향(에천트에 의한 영향, 기계적인 충격 등)을 제1 기판에 형성된 소자에 주지 않고 해결되기 때문에, 제조 수율을 향상시킬 수 있다.

또한, 갭 유지재를 대향 기판에 설치함으로써, TFT 등의 스위칭 소자가 설치된 TFT 기판에 설치하는 것보다 갭 유지재에 사용할 수 있는 재료의 선택이 용이해진다. 또한, 갭 유지재의 제작에 필요한 에천트 등의 재료 또는 수단의 선택폭도 넓다.

Claims (27)

1. 삭제
2. 제1 기판 위에 스위칭 소자를 형성하는 공정;

   상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

   제2 기판에 인접하여 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

   상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

   패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

   상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 수직 배향막을 형성하는 공정; 및

   상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

   상기 갭 유지재는 상기 블랙 매트릭스가 형성된 영역에 위치하고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

   상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
3. 삭제
4. 삭제
5. 제1 기판 위에 스위칭 소자를 형성하는 공정;

   상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

   제2 기판 위에 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

   상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

   패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

   상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 배향막을 형성하는 공정; 및

   상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

   상기 갭 유지재는 상기 블랙 매트릭스가 형성된 영역에 위치하고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

   상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
6. 삭제
7. 삭제
8. 제1 기판 위에 스위칭 소자를 형성하는 공정;

   상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

   제2 기판 위에 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

   상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

   패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

   상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 수직 배향막을 형성하는 공정; 및

   상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

   상기 갭 유지재는 상기 블랙 매트릭스와 겹치도록 배치되고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

   상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
9. 삭제
10. 삭제
11. 제1 기판 위에 스위칭 소자를 형성하는 공정;

    상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

    제2 기판 위에 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

    상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

    패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

    상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 수직 배향막을 형성하는 공정; 및

    상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

    상기 수직 배향막이 상기 갭 유지재의 적어도 상면과 측면을 덮고, 상기 갭 유지재는 상기 블랙 매트릭스가 형성된 영역에 위치하고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

    상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
12. 삭제
13. 삭제
14. 제1 기판 위에 스위칭 소자를 형성하는 공정;

    상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

    제2 기판 위에 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

    상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

    패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

    상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 배향막을 형성하는 공정; 및

    상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

    상기 배향막이 상기 갭 유지재의 적어도 상면과 측면을 덮고, 상기 갭 유지재는 상기 블랙 매트릭스가 형성된 영역에 위치하고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

    상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
15. 삭제
16. 삭제
17. 제1 기판 위에 스위칭 소자를 형성하는 공정;

    상기 스위칭 소자에 전기적으로 접속된 화소 전극을 형성하는 공정;

    제2 기판 위에 컬러 필터 및 블랙 매트릭스를 형성하는 공정;

    상기 컬러 필터 및 블랙 매트릭스 위에 제2 전극을 형성하는 공정;

    패터닝에 의해 상기 제2 전극 위에 갭 유지재를 형성하는 공정;

    상기 갭 유지재를 형성한 후에 상기 제2 기판 위에 수직 배향막을 형성하는 공정; 및

    상기 갭 유지재를 사이에 두고 상기 제1 기판에 대향하도록 상기 제2 기판을 배치하는 공정을 포함하고;

    상기 수직 배향막이 상기 갭 유지재의 적어도 상면과 측면을 덮고, 상기 갭 유지재는 상기 블랙 매트릭스와 겹치도록 배치되고, 상기 제2 기판 쪽의 하면과 상기 제1 기판 쪽의 상면을 가지고 있고, 상기 상면이 상기 하면보다 작은 면적을 가지며,

    상기 갭 유지재가 단일 층으로 형성되어 있고, 상기 상면과 상기 하면 사이에 연속적인 테이퍼 형상의 측면을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
18. 삭제
19. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 스위칭 소자가 역스태거형 박막트랜지스터를 포함하는 것을 특징으로 하는 액정표시장치 제작방법.
20. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 자외선 경화성 수지로 이루어진 것을 특징으로 하는 액정표시장치 제작방법.
21. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 광 경화성 폴리이미드로 이루어진 것을 특징으로 하는 액정표시장치 제작방법.
22. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 열 경화성 수지로 이루어진 것을 특징으로 하는 액정표시장치 제작방법.
23. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 유선형 형상을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
24. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 타원 형상을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
25. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 다각형 형상을 가지는 것을 특징으로 하는 액정표시장치 제작방법.
26. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재의 높이가 2.0∼5.0 μm인 것을 특징으로 하는 액정표시장치 제작방법.
27. 제 2 항, 제 5 항, 제 8 항, 제 11 항, 제14 항, 제 17 항 중 어느 한 항에 있어서, 상기 갭 유지재가 40∼160개/mm²의 밀도로 형성되는 것을 특징으로 하는 액정표시장치 제작방법.

Images