KR100685895B1 - 반도체 소자의 제조장치 및 제조방법 - Google Patents

반도체 소자의 제조장치 및 제조방법 Download PDF

Info

Publication number
KR100685895B1
KR100685895B1 KR1020050055588A KR20050055588A KR100685895B1 KR 100685895 B1 KR100685895 B1 KR 100685895B1 KR 1020050055588 A KR1020050055588 A KR 1020050055588A KR 20050055588 A KR20050055588 A KR 20050055588A KR 100685895 B1 KR100685895 B1 KR 100685895B1
Authority
KR
South Korea
Prior art keywords
wafer
fine pattern
dose
semiconductor device
critical dimension
Prior art date
Application number
KR1020050055588A
Other languages
English (en)
Other versions
KR20060136074A (ko
KR20070000104A (ko
Inventor
문준
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050055588A priority Critical patent/KR100685895B1/ko
Publication of KR20060136074A publication Critical patent/KR20060136074A/ko
Publication of KR20070000104A publication Critical patent/KR20070000104A/ko
Application granted granted Critical
Publication of KR100685895B1 publication Critical patent/KR100685895B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055—Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558—Dose control, i.e. achievement of a desired dose
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Abstract

본 발명은 PID(Proportional-Integral-Derivative) 제어를 이용하여 임계치수(Critical Dimension)를 항상 안정적으로 제어할 수 있도록 한 반도체 소자의 제조장치 및 제조방법에 관한 것이다.
본 발명에 따른 반도체 소자의 제조장치는 포토레지스트가 형성된 웨이퍼에 일정한 도스의 빛을 조사하여 상기 웨이퍼 상에 미세패턴을 노광하는 노광장치와, 상기 노광된 웨이퍼 상의 미세패턴을 현상하는 현상장치와, 상기 웨이퍼 상에 현상된 미세패턴의 임계치수를 측정하여 오차 데이터를 검출하는 측정부와, 상기 측정부로부터의 오차 데이터를 비례-적분-미분 제어동작을 수행하여 보정 데이터를 생성하여 상기 노광장치의 도스량을 제어하는 제어기를 구비한다.
이러한 구성에 의하여 본 발명은 PID 제어를 통해 임계치수를 제어하여 임계치수의 스펙 아웃(Spec Out)으로 인한 리워크를 감소시킴으로써 임계치수를 안정적으로 관리하여 반도체 소자의 수율을 향상시킬 수 있으며, 제조 원가의 절감 및 OTD(On Time Delivery)율을 향상시킬 수 있다.
CD, 노광장치, 미세패턴, PID, 스캐너, 스테퍼

Description

반도체 소자의 제조장치 및 제조방법{Apparatus and Method for Fabrication Semiconductor Device}
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조장치를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
100 : 노광장치 110 : 현상장치
130 : CD 측정부 140 : PID 제어기
본 발명은 반도체 소자의 제조장치에 관한 것으로, 특히 PID(Proportional-Integral-Derivative) 제어를 이용하여 임계치수(Critical Dimension)를 항상 안정적으로 제어할 수 있도록 한 반도체 소자의 제조장치 및 제조방법에 관한 것이다.
초대규모 집적과 관련하여 고밀도 및 고성능을 위해서 현재 마이크론 이하의 형상, 증가된 트랜지스터 및 회로 속도, 그리고 향상된 신뢰도가 요구된다. 이러한 요구는 높은 정확도 및 균일성을 갖는 장치 형상의 형성을 필요로 하며, 이것은 반도체 웨이퍼를 형성하는 동안에도 장치에 대해 빈번히 그리고 상세하게 검사를 하는 것을 포함하여, 주의깊게 프로세스를 모니터링하는 것이 필요하다.
주의깊게 검사하는데 필요한 하나의 중요한 프로세스는 포토리쏘그래피(photolithography)로, 회로 패턴들을 반도체 웨이퍼들로 변환하는데 마스크들이 필요하다. 통상적으로, 이러한 일련의 마스크들은 미리 정해진 순서에 따라 배열된다. 각각의 포토리쏘그래피 마스크는 웨이퍼 상으로 집적되는 회로 소자들에 해당하는 기하학적인 패턴들의 복잡한 세트를 포함한다. 일련의 마스크들 내에서의 각각의 마스크는 그에 해당하는 패턴을, 실리콘 웨이퍼 위에 형성된 폴리 실리콘 또는 금속 레이어와 같은 레이어 상에 미리 코팅된 감광성 레이어(예를 들어, 포토레지스트 레이어) 위로 전사(transfer)하는 데 사용된다. 종래에 마스크 패턴의 포토레지스트 위로의 전사는, 마스크를 통해 빛 또는 다른 방사원을 직접 비추어 포토레지스트를 노광하는 스캐너 또는 스테퍼와 같은 노광 장치에 의해 수행된다. 그 후, 포토레지스트는 현상되어 포토레지스트 마스크를 형성하며, 밑에 깔린 폴리실리콘 또는 금속 레이어는 선로들 또는 게이트들과 같은 형상들을 형성하기 위해 선택적으로 에칭된다.
마스크의 제작은 프로세싱 및 설계 제한들에 의해 설정된 소정의 설계 원칙의 세트에 따라 진행된다. 이러한 설계 원칙들은 장치들과 상호연결 선로들 및 선로 자신들의 폭 사이의 공간적인 공차를 정의하여, 장치들 또는 선로들이 바람직하지 않은 방식으로 서로 겹치거나 상호작용하지 않도록 한다. 설계 원칙의 제한은, 장치의 제작에 있어 허용되는 선로의 최소 폭 또는 두 선로들 간의 최소 공간으로 정의되는 임계 치수(CD : Critical Dimension)로 불린다.
설계 치수들로부터 형상들의 CD 및 프로파일의 오차는 완성된 반도체 장치의 동작에 불리하게 영향을 끼친다. 더 나아가, 형상들의 CD 및 프로파일의 측정은 스테퍼 포커스의 흐려짐 또는 과다 노광에 기인한 포토레지스트의 손실과 같은 프로세싱 문제점들을 나타낼 수도 있다.
그러므로, CD 및 프로파일 값들, 그리고 설계 치수들로부터의 형상 CD의 변화는 포토레지스트 및 에칭 프로세스들의 정확도 및 안정도에 대한 중요한 지시자들이며, 이러한 변화를 줄이기 위한 'CD 제어'는 반도체 프로세싱에 있어서 중요한 일부분이다. CD 제어는 필수적으로 포토리쏘그래피 및 에칭 프로세스들 둘 모두를 모니터링하고 조정하는 것을 포함한다.
한편, 종래의 CD 제어는 포토레지스트의 종류 및 두께, 그리고 CD 데이터를 근거로 하여 엔지니스의 계산에 의해 상황마다 다른 결과를 도출하였다. 이러한, 계산법은 기본적으로 스캐너 또는 스테퍼의 도스(Dose)량과 CD가 항상 비례 관계를 가진다는 가정에 의해 계산된다. 그리고, 일단 CD가 스펙(Spec)을 벗어난 경우에 계산된 값으로 CD 제어를 위한 리워크(Rework)을 하여야 한다. 이때, 종래의 CD 제어는 스캐너 및 스테퍼의 도스량 조절은 스펙을 벗어난 경우의 데이터를 근거로 스캐너 및 스테퍼의 도스량을 조절하기 때문에 리워크가 불가피하게 된다.
이에 따라, 종래의 CD 제어는 리워크에 의한 딜레이(Delay)로 인한 OTD(On Time Delivery), 제조 원가의 추가 부담 등의 문제를 야기한다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, PID(Proportional-Integral-Derivative) 제어를 이용하여 임계치 수(Critical Dimension)를 항상 안정적으로 제어할 수 있도록 한 반도체 소자의 제조장치 및 제조방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 포토레지스트가 형성된 웨이퍼에 일정한 도스의 빛을 조사하여 상기 웨이퍼 상에 미세패턴을 노광하는 노광장치와, 상기 노광된 웨이퍼 상의 미세패턴을 현상하는 현상장치와, 상기 웨이퍼 상에 현상된 미세패턴의 임계치수를 측정하여 오차 데이터를 검출하는 측정부와, 상기 측정부로부터의 오차 데이터를 비례-적분-미분 제어동작을 수행하여 보정 데이터를 생성하여 상기 노광장치의 도스량을 제어하는 제어기를 구비한다.
상기 노광장치는 스캐너 및 스테퍼를 이용하여 상기 웨이퍼 상에 일정한 도스의 빛을 조사하는 것을 특징으로 한다.
상기 제어기는 상기 보정 데이터에 따라 상기 스캐너 및 스테퍼에 의한 상기 도스량을 조절하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 제조방법은 포토레지스트가 형성된 웨이퍼에 일정한 도스의 빛을 조사하여 상기 웨이퍼 상에 미세패턴을 노광하는 단계와, 상기 노광된 웨이퍼 상의 미세패턴을 현상하는 단계와, 상기 웨이퍼 상에 현상된 미세패턴의 임계치수를 측정하여 오차 데이터를 검출하는 단계와, 상기 오차 데이터를 비례-적분-미분 제어동작을 수행하여 보정 데이터를 생성하여 상기 도스량을 제어하는 단계를 포함하는 것을 특징으로 한다.
상기 웨이퍼 상에 미세패턴을 노광하는 단계는 스캐너 및 스테퍼를 이용하여 상기 웨이퍼 상에 일정한 도스의 빛을 조사하는 것을 특징으로 한다.
상기 도스량을 제어하는 단계는 상기 보정 데이터에 따라 상기 스캐너 및 스테퍼에 의한 상기 도스량을 조절하는 것을 특징으로 한다.
이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 제조장치를 나타내는 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 제조장치는 포토레지스트가 형성된 웨이퍼에 일정한 도스(Dose)의 빛을 조사하여 웨이퍼 상에 미세패턴을 노광하는 노광장치(100)와, 노광장치(100)에 의해 노광된 웨이퍼 상의 미세패턴을 현상하는 현상장치(110)와, 현상장치(110)에 의해 웨이퍼 상에 현상된 미세패턴의 임계치수(Critical Dimension)를 측정하여 오차 데이터(De)를 검출하는 CD 측정부(130)와, CD 측정부(130)로부터의 오차 데이터(De)를 비례-적분-미분 제어동작을 수행하여 보정 데이터(Dr)를 생성하여 노광장치(100)의 도스량을 제어하는 PID 제어기(Proportional-Integral-Derivative Controller)(140)를 구비한다.
노광장치(100)는 도시하지 않은 마스크를 통해 일정한 도스량의 빛을 웨이퍼 상에 형성된 포토레지스트에 직접 조사하여 노광하는 스캐너 및 스테퍼 등을 포함하여 웨이퍼 상에 형성된 포토레지스트에 미세패턴을 형성한다. 이때, 노광장치(100)는 스캐너 및 스테퍼의 제어에 의해 포토레지스트에 조사되는 도스량은 mJ/㎠ 인 단위 면적당 방사 에너지로 정의된다.
CD 측정부(130)는 노광장치(100)에 의해 웨이퍼 상에 형성된 미세패턴의 임계치수를 측정하고, 기준값과의 오차를 산출하여 오차 데이터(De)를 검출하여 PID 제어기(140)에 공급한다. 여기서, 상기 오차 데이터(De)는 웨이퍼 상에 형성된 포토레지스트의 종류 및 두께를 이용하여 측정하거나, 스코프(scope), 셈(SEM) 장비 또는 레이저를 이용하여 측정할 수 있다.
PID 제어기(140)는 CD 측정부(130)로부터 공급되는 오차 데이터(De)를 아래의 수학식 1과 같이 비례제어, 적분제어 및 비분제어 동작을 수행함으로써 보정 데이터(Dr)를 생성한다. 즉, PID 제어기(140)는 오차 데이터(De)를 누적하고, 누적된 오차 데이터(De)를 적분하여 트렌드(Trend)를 파악하고, 미분하여 트렌드를 예측한다.
Figure 112005034149987-pat00001
그리고, PID 제어기(140)는 보정 데이터(Dr)에 따라 예상되는 오차값을 미리 파악하여 노광장치(100)의 스캐너 및 스테퍼에 의한 도스량을 조절하게 된다.
본 발명의 실시 예에 따른 반도체 소자의 제조장치와 이를 이용한 제조방법은 CD 측정부(130)를 이용하여 웨이퍼에 형성되는 미세패턴의 임계치수를 측정하여 오차 데이터(De)를 검출하고, PID 제어기(140)를 이용한 PID 제어를 통해 오차 데이터(De)를 적분 및 미분하여 오차값에 대응되는 보정 데이터(Dr)를 생성하여 노광 장치(100)의 스캐너 및 스테퍼에 의한 도스량을 조절하게 된다.
따라서, 본 발명의 실시 예에 따른 반도체 소자의 제조장치 및 제조방법은 PID 제어를 통해 임계치수를 제어함으로써 임계치수의 스펙 아웃(Spec Out)으로 인한 리워크(Rework)를 줄일 수 있을 뿐만 아니라 안정적으로 임계치수를 관리할 수 있다. 결과적으로, 본 발명의 실시 예에 따른 반도체 소자의 제조장치 및 제조방법은 리워크를 감소로 인하여 제조 원가의 절감 및 OTD(On Time Delivery)율을 향상시킬 수 있으며, 안정적인 임계치수의 관리를 통한 반도체 소자의 수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.
이상의 설명에서와 같이 본 발명의 실시 예에 따른 반도체 소자의 제조장치 및 제조방법은 PID 제어를 통해 임계치수를 제어하여 임계치수의 스펙 아웃(Spec Out)으로 인한 리워크를 감소시킴으로써 임계치수를 안정적으로 관리하여 반도체 소자의 수율을 향상시킬 수 있으며, 제조 원가의 절감 및 OTD(On Time Delivery)율을 향상시킬 수 있다.

Claims (6)

  1. 포토레지스트가 형성된 웨이퍼에 일정한 도스의 빛을 조사하여 상기 웨이퍼 상에 미세패턴을 노광하는 노광장치와,
    상기 노광된 웨이퍼 상의 미세패턴을 현상하는 현상장치와,
    상기 웨이퍼 상에 현상된 미세패턴의 임계치수를 측정하여 오차 데이터를 검출하는 측정부와,
    상기 측정부로부터의 오차 데이터를 비례-적분-미분 제어동작을 수행하여 보정 데이터를 생성하여 상기 노광장치의 도스량을 제어하는 제어기를 구비하는 것을 특징으로 하는 반도체 소자의 제조장치.
  2. 제 1 항에 있어서,
    상기 노광장치는 스캐너 및 스테퍼를 이용하여 상기 웨이퍼 상에 일정한 도스의 빛을 조사하는 것을 특징으로 하는 반도체 소자의 제조장치.
  3. 제 2 항에 있어서,
    상기 제어기는 상기 보정 데이터에 따라 상기 스캐너 및 스테퍼에 의한 상기 도스량을 조절하는 것을 특징으로 하는 반도체 소자의 제조장치.
  4. 포토레지스트가 형성된 웨이퍼에 일정한 도스의 빛을 조사하여 상기 웨이퍼 상에 미세패턴을 노광하는 단계와,
    상기 노광된 웨이퍼 상의 미세패턴을 현상하는 단계와,
    상기 웨이퍼 상에 현상된 미세패턴의 임계치수를 측정하여 오차 데이터를 검출하는 단계와,
    상기 오차 데이터를 비례-적분-미분 제어동작을 수행하여 보정 데이터를 생성하여 상기 도스량을 제어하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 4 항에 있어서,
    상기 웨이퍼 상에 미세패턴을 노광하는 단계는 스캐너 및 스테퍼를 이용하여 상기 웨이퍼 상에 일정한 도스의 빛을 조사하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 도스량을 제어하는 단계는 상기 보정 데이터에 따라 상기 스캐너 및 스테퍼에 의한 상기 도스량을 조절하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020050055588A 2005-06-27 2005-06-27 반도체 소자의 제조장치 및 제조방법 KR100685895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055588A KR100685895B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조장치 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055588A KR100685895B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조장치 및 제조방법

Publications (3)

Publication Number Publication Date
KR20060136074A KR20060136074A (ko) 2007-01-02
KR20070000104A KR20070000104A (ko) 2007-01-02
KR100685895B1 true KR100685895B1 (ko) 2007-02-26

Family

ID=37868106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055588A KR100685895B1 (ko) 2005-06-27 2005-06-27 반도체 소자의 제조장치 및 제조방법

Country Status (1)

Country Link
KR (1) KR100685895B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010628A (ko) * 1996-07-16 1998-04-30 김광호 포토리소그래피 공정의 노광방법
KR19990023999A (ko) * 1997-08-28 1999-03-25 포만 제프리 엘 리소그래픽 프로세스에서의 파라미터 제어 프로세스
JP2002110540A (ja) * 2000-09-01 2002-04-12 Asm Lithography Bv リソグラフィ装置を操作する方法、リソグラフィ装置、デバイス製造方法、およびそれによって製造されるデバイス
KR20030082784A (ko) * 2002-04-18 2003-10-23 아남반도체 주식회사 스텝퍼의 도스 캘리브레이션 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980010628A (ko) * 1996-07-16 1998-04-30 김광호 포토리소그래피 공정의 노광방법
KR19990023999A (ko) * 1997-08-28 1999-03-25 포만 제프리 엘 리소그래픽 프로세스에서의 파라미터 제어 프로세스
JP2002110540A (ja) * 2000-09-01 2002-04-12 Asm Lithography Bv リソグラフィ装置を操作する方法、リソグラフィ装置、デバイス製造方法、およびそれによって製造されるデバイス
KR20030082784A (ko) * 2002-04-18 2003-10-23 아남반도체 주식회사 스텝퍼의 도스 캘리브레이션 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
1019980010628
1019990023999
1020030082784
14110540

Also Published As

Publication number Publication date
KR20070000104A (ko) 2007-01-02

Similar Documents

Publication Publication Date Title
JP3459742B2 (ja) 露光装置及びそれを用いたデバイスの製造方法
KR100197191B1 (ko) 레지스트 패턴 형성방법
JP4127664B2 (ja) 現像処理装置の調整方法
US20060206851A1 (en) Determning lithographic parameters to optimise a process window
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
US6516528B1 (en) System and method to determine line edge roughness and/or linewidth
KR100589553B1 (ko) 레티클 측정치를 이용한 포토리소그래피 임계 치수 제어
KR102183619B1 (ko) 모니터링 방법 및 디바이스의 제조 방법
JP2002203768A (ja) 露光方法、露光システム及び記録媒体
KR100685895B1 (ko) 반도체 소자의 제조장치 및 제조방법
TWI657486B (zh) 器件製造方法
JP2008112889A (ja) フォーカス測定方法、半導体装置の製造方法、および露光システム
KR20060136074A (ko) 반도체 소자의 제조장치 및 제조방법
TWI752647B (zh) 用於推斷例如聚焦之處理參數之方法與相關聯之設備及製造方法
US6744492B2 (en) Exposure apparatus
KR20220034902A (ko) 리소그래피 장치 제어 방법
CN111480119A (zh) 用于控制制造设备的方法以及相关联的设备
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
JP2001244182A (ja) 露光熱による投影光学系の結像特性変動の測定方法及び露光装置
TWI820885B (zh) 包含處理器可讀指令之電腦程式
US9811002B2 (en) Determination and application of non-monotonic dose sensitivity
TWI811952B (zh) 度量衡方法及設備
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JP3235472B2 (ja) 投影露光装置及びそれを用いたデバイスの製造方法
JP2009071193A (ja) 露光装置及びデバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee