KR100685169B1 - Flexible printed circuit used in flip chip bonding - Google Patents
Flexible printed circuit used in flip chip bonding Download PDFInfo
- Publication number
- KR100685169B1 KR100685169B1 KR1020050085833A KR20050085833A KR100685169B1 KR 100685169 B1 KR100685169 B1 KR 100685169B1 KR 1020050085833 A KR1020050085833 A KR 1020050085833A KR 20050085833 A KR20050085833 A KR 20050085833A KR 100685169 B1 KR100685169 B1 KR 100685169B1
- Authority
- KR
- South Korea
- Prior art keywords
- flip chip
- solder resist
- circuit board
- flexible circuit
- chip bonding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
Description
도 1은 종래의 플립칩 온(on) FPC(연성회로기판) 본딩 상태를 보여주는 단면도이다.1 is a cross-sectional view illustrating a conventional flip chip on FPC (Flexible Circuit Board) bonding state.
도 2는 본 발명의 실시예에 따른 플립칩 온(on) FPC(연성회로기판) 본딩 상태를 보여주는 단면도이다.2 is a cross-sectional view illustrating a flip chip on FPC (Flexible Circuit Board) bonding state according to an exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 연성회로기판 11 : 절연재10: flexible circuit board 11: insulating material
12: 소정 패턴의 패드 13 : 솔더레지스트12: pad of a predetermined pattern 13: solder resist
20: 플립칩 21 : 전극20: flip chip 21: electrode
23 : 에지부23: edge portion
본 발명은 플립칩 본딩용 연성회로기판에 관한 것으로, 특히 연성회로기판 상에 본딩되는 플립칩의 에지부가 연성회로기판 상의 패드부에 접촉되지 않고 솔더레지스트(solder resist)에 접촉되게 함으로써, 플립칩의 에지부와 연성회로기판 상의 패드간의 불필요한 쇼트를 방지할 수 있는 플립칩 본딩용 연성회로기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit board for flip chip bonding. In particular, a flip chip is provided by allowing an edge portion of a flip chip bonded on a flexible circuit board to be in contact with a solder resist without contacting a pad portion on the flexible circuit board. The present invention relates to a flexible printed circuit board for flip chip bonding, which can prevent unnecessary shorting between an edge portion of an edge portion and a pad on the flexible printed circuit board.
반도체 칩을 제조하는 과정에서 웨이퍼 단위의 식각, 증착같은 공정을 마치면 테스트를 거치고 최종적으로 패키징을 하게 된다. 패키징은 아우터리드가 형성된 기판에 칩이 실장하고 플라스틱 몰딩을 하는 것을 말한다. 아우터리드(외부단자)는 기판과 칩을 전기적으로 연결하는 단자를 말하며, 이 아우터리드와 칩의 연결 형태에 따라 와이어 본딩, 플립칩 본딩이라는 말을 쓴다.In the process of manufacturing semiconductor chips, processes such as wafer etching and deposition are tested and finally packaged. Packaging refers to chip mounting and plastic molding on an outer substrate. The outer terminal refers to a terminal that electrically connects the substrate and the chip, and uses wire bonding and flip chip bonding according to the connection form of the outer and chip.
와이어 본딩은 리드가 형성된 기판 칩을 올려두고 미세 와이어를 이용해 아우터리드와 전기적으로 연결된 이너리드에 반도체 칩의 전극패턴을 연결하는 방식이다.Wire bonding is a method of connecting the electrode pattern of a semiconductor chip to an inner lead electrically connected to an outer lead using a fine wire by placing a substrate chip on which a lead is formed.
반대로 플립칩 본딩은 칩의 전극패턴 혹은 이너리드에 솔더볼 등의 돌출부를 만들어주고 기판에 칩을 올릴때 전기적으로 연결되도록 만든것이다. 그래서 플립칩 본딩을 이용하면 와이어 본딩만큼의 공간을 절약할수 있어 작은 패키지의 제조가 가능하다.Flip chip bonding, on the other hand, creates protrusions such as solder balls on the electrode pattern or inner lead of the chip and is electrically connected when the chip is placed on the board. Thus, the use of flip chip bonding saves space as much as wire bonding, allowing the manufacture of small packages.
도 1에서는 종래의 일반적인 연성회로기판(FPC : Flexible Printed Circuit) 상에 플립칩을 본딩한 상태의 단면도를 보여준다.1 is a cross-sectional view of a state in which a flip chip is bonded on a conventional flexible printed circuit (FPC).
도 1에 도시된 바와 같이, 연성회로기판(10)은 절연재(11) 상에 소정 패턴의 패드(12)가 형성되고, 상기 절연재(11)와 상기 소정 패턴의 패드(12) 일부 상에 솔 더레지스트(solder resist)(13)가 형성되어 있다.As shown in FIG. 1, the flexible printed
상기와 같은 구조로 이루어진 연성회로기판(10) 상에 플립칩(20)이 본딩된다. 즉, 연성회로기판(10) 상의 패드(12)와 상기 플립칩(20)의 일면에 형성된 전극(21)이 플립칩 본딩 방식에 의하여 전기적으로 연결된다.The
그런데, 상기와 같은 구조를 가지는 연성회로기판(10) 상에 상기 플립칩(20)을 플립칩 본딩하면, 상기 플립칩(20)의 에지부(23)가 상기 연성회로기판(10)의 패드(12)에 접촉된다. However, when the
이와 같이 상기 플립칩(20)의 에지부(23)가 상기 연성회로기판(10)의 패드(12)에 직접 접촉되어 압력이 가해지면, 상기 연성회로기판(10)의 패드(12)와 상기 플립칩(20)의 에지부(23)에 형성된 보호막이 벗겨지게 되고, 결과적으로 상기 플립칩(20)의 에지부(23)와 상기 연성회로기판(10)의 패드(12)사이에는 불필요한 쇼트가 발생하는 문제점이 발생할 수 있다.As such, when the
상기와 같은 불필요한 쇼트 발생에 의하여, 상기 플립칩 본딩에 의한 칩을 채용한 카메라 모듈을 테스트할 시 그레이(gray) 불량, 디스플레이 불량, 소비전류 이상 등의 치명적인 불량이 다수 발생하게 된다.Due to the unnecessary short generation as described above, when testing the camera module employing the chip by the flip chip bonding, a number of fatal defects such as gray defects, display defects, power consumption abnormalities, etc. are generated.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 연성회로기판 상의 플립칩 본딩 영역을 조절함으로써, 즉 솔더레지스트(solder resist)가 적층되지 않는 개방 영역의 크기를 상기 플립칩의 크기보다 더 작게함으 로써, 상기 플립칩의 에지부가 상기 솔더레지스트 상에 접촉되게 하여 상기 플립칩 에지부와 상기 연성회로기판 상의 패드간의 불필요한 쇼트를 방지할 수 있는 플립칩 본딩용 연성회로기판을 제공하는 것을 그 목적으로 한다.The present invention was devised to solve the above problems of the prior art, and by adjusting the flip chip bonding area on the flexible circuit board, that is, the size of the open area where the solder resist is not laminated is determined. By providing a smaller than the size, it provides a flexible printed circuit board for flip chip bonding that the edge portion of the flip chip contacts the solder resist to prevent unnecessary short between the flip chip edge portion and the pad on the flexible printed circuit board. It is for that purpose.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 플립칩 본딩용 연성회로기판을 이루는 구성수단은 플립칩 본딩용 연성회로기판에 있어서, 상기 플립칩 단자와 전기적으로 연결되는 패드가 소정 패턴으로 적층되어 있는 절연재와, 상기 소정 패턴의 패드 일부와 절연재 상에 적층되되, 상기 플립칩이 본딩되는 영역을 개방한 상태로 적층되는 솔더레지스트(solder resist)를 포함하여 이루어지되, 상기 플립칩 에지부가 상기 솔더레지스트(solder resist) 상에 접촉될 수 있도록 상기 솔더레지스트가 적층되지 않는 개방영역의 크기는 상기 플립칩 크기보다 더 작은 것을 특징으로 한다.In order to solve the above technical problem, the constituent means of the flexible circuit board for flip chip bonding according to the present invention is a flip chip bonding flexible circuit board, wherein the pads electrically connected to the flip chip terminals are stacked in a predetermined pattern. And a solder resist stacked on a portion of the pad and the insulating material, the solder resist being stacked in an open state in which the flip chip is bonded, wherein the flip chip edge portion is formed. The size of the open area where the solder resist is not laminated so as to be contacted on a solder resist is smaller than the flip chip size.
또한, 상기 절연재는 폴리이미드 필름인 것이 바람직하고, 상기 솔더레지스트는 잉크 타입의 PSR(Photo solder resist) 또는 필름 타입의 솔더레지스트인 것을 특징으로 한다.In addition, the insulating material is preferably a polyimide film, the solder resist is characterized in that the ink type PSR (Photo solder resist) or film type solder resist.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 플립칩 본딩용 연성회로기판에 관한 작용 및 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation and preferred embodiment of the flexible circuit board for flip chip bonding of the present invention made of the above configuration means.
도 2에서는 본 발명의 실시예에 따른 연성회로기판 상에 플립칩을 본딩한 상태의 단면도를 보여준다.2 illustrates a cross-sectional view of a flip chip bonded to a flexible circuit board according to an exemplary embodiment of the present invention.
도 2에 도시된 바와 같이, 상기 연성회로기판(10)은 플립칩(20)의 단자(21)와 전기적으로 연결되는 패드(12)가 소정 패턴으로 상부에 적층되어 있는 절연재(11)와, 상기 소정 패턴의 패드(12)의 일부와 상기 절연재(11) 상에 적층되는 솔더레지스트(solder resist)(13)를 포함하여 이루어진다.As shown in FIG. 2, the
상기 연성회로기판(10)을 구성하는 절연재(11)는 폴리이미드 필름인 것이 바람직하고, 그 상부에는 동박층으로서 소정 패턴의 패드(12)들이 형성되어 있다.The
상기 솔더레지스트(13)는 배선패턴을 덮어 부품 및 플립칩 등의 실장시에 이루어지는 솔더링에 의해 원하지 않은 접속이 일어나지 않도록 하는 피막을 말한다. 솔더레지스트(13)는 연성회로기판(10)의 회로를 보호하는 보호재로서의 역할도 담당하며 일반적으로 도료 형태로 되어 있다.The
상기 솔더레지스트(13)는 연성회로기판(10) 상에 부품 및 플립칩이 실장된 후에도 제거되지 않고 그대로 남겨두어 절연 및 보호 작용 등을 수행하는 점이 일반적인 레지스트와 다르다. The solder resist 13 differs from the general resist in that the
상기와 같은 역할을 수행하는 상기 솔더레지스트(13)는 상기 소정 패턴의 패드(12) 상부 전면에 형성된 후, 식각 또는 레이져 가공에 의하여 플립칩 본딩을 위해 소정 영역이 개방된다.The solder resist 13 having the above role is formed on the entire upper surface of the
이와 같이, 플립칩 본딩 영역을 위해 상기 솔더레지스트(13)가 제거되어 상기 소정 패턴의 패드(12) 상에 적층되지 않는 개방영역의 크기는 적절하게 조절될 수 있지만, 본 발명에서는 상기 솔더레지스트(13)가 적층되지 않는 개방영역의 크기(도 2에서 "a"로 표기됨)를 상기 플립칩(20)의 크기(도 2에서 "b"로 표기됨)보다 더 작게 형성한다.As such, although the size of the open area in which the solder resist 13 is removed and not stacked on the
이와 같이, 상기 솔더레지스트(13)가 적층되지 않는 개방영역의 크기(도 2에서 "a"로 표기됨)를 상기 플립칩(20)의 크기(도 2에서 "b"로 표기됨)보다 더 작게 형성함으로써, 상기 플립칩(20)의 에지부(23)는 상기 연성회로기판(10)의 패드(12)에 직접 접촉되지 않고 상기 솔더레지스트(13) 상에 접촉될 수 있다.As such, the size of the open area (indicated by "a" in FIG. 2), in which the solder resist 13 is not laminated, is larger than the size of the flip chip 20 (indicated by "b" in FIG. 2). By forming small, the
상기와 같은 솔더레지스트(13)는 잉크 타입의 포토솔더레지스트(PSR : Photo Solder Resist) 또는 필름 타입의 솔더레지스트에 의하여 형성될 수 있다. 이와 같은 솔더레지스트(13)는 상기 소정 패턴의 패드(12) 상에 적층된 후, 상기 플립칩(20)의 에지부(23)가 상기 솔더레지스트(13) 상에 접촉될 수 있는 범위 내에서 개방된다.The
상기와 같은 구성 및 작용 그리고 바람직한 실시예를 가지는 본 발명인 플립칩 본딩용 연성회로기판에 의하면, 연성회로기판 상에 본딩되는 플립칩의 에지부가 상기 연성회로기판 상의 패드에 직접 접촉되지 않고 솔더레지스트(solder resist) 상에 접촉됨으로써, 상기 플립칩의 에지부와 상기 연성회로기판 상의 패드의 보호막 개방으로 인한 쇼트 발생을 미연에 방지할 수 있는 장점이 있다.According to the flexible circuit board for flip chip bonding according to the present invention having the above-described configuration, operation and preferred embodiment, the edge portion of the flip chip bonded on the flexible circuit board is not directly contacted with the pad on the flexible circuit board, but the solder resist ( By contact on the solder resist, there is an advantage that the short generation due to the opening of the protective film of the edge portion of the flip chip and the pad on the flexible circuit board can be prevented in advance.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085833A KR100685169B1 (en) | 2005-09-14 | 2005-09-14 | Flexible printed circuit used in flip chip bonding |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050085833A KR100685169B1 (en) | 2005-09-14 | 2005-09-14 | Flexible printed circuit used in flip chip bonding |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100685169B1 true KR100685169B1 (en) | 2007-02-22 |
Family
ID=38104219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050085833A KR100685169B1 (en) | 2005-09-14 | 2005-09-14 | Flexible printed circuit used in flip chip bonding |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100685169B1 (en) |
-
2005
- 2005-09-14 KR KR1020050085833A patent/KR100685169B1/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100546374B1 (en) | Multi chip package having center pads and method for manufacturing the same | |
| US9768124B2 (en) | Semiconductor package in package | |
| KR100237328B1 (en) | Structure of semiconductor package and manufacturing method | |
| US10043726B2 (en) | Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity | |
| KR101944795B1 (en) | tape film package and manufacturing method of the same | |
| JP2006060128A (en) | Semiconductor device | |
| JP2005079581A (en) | Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package | |
| US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
| KR100685169B1 (en) | Flexible printed circuit used in flip chip bonding | |
| JP2001177005A (en) | Semiconductor device and manufacturing method thereof | |
| KR100199286B1 (en) | Chip-scale package having pcb formed with recess | |
| KR101113847B1 (en) | Wire bonder for preventing electrical over-stress damage | |
| KR20100042219A (en) | Manufacturing method of circuit module | |
| TWI659511B (en) | Substrate for package and manufacturing method thereof and package | |
| KR100533761B1 (en) | semi-conduSSor package | |
| JP2002280408A (en) | Semiconductor device | |
| JP2822990B2 (en) | CSP type semiconductor device | |
| KR100362502B1 (en) | Singulation method of ball grid array semiconductor package which is manufactured by flexible circuit board strip and apparatus thereof | |
| JP2006294825A (en) | Semiconductor integrated circuit device | |
| KR19990065599A (en) | Semiconductor package, manufacturing method thereof and lamination method | |
| JP2001223325A (en) | Semiconductor device | |
| JP2006310821A (en) | Semiconductor module and manufacturing method thereof | |
| JP2813587B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20010019260A (en) | PCB having dam for protecting adhesive overflow and fine pitch ball grid array(FBGA) package using the same | |
| JP3563846B2 (en) | Method of manufacturing lead frame member for BGA type resin-sealed semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130214 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140214 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150813 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |