KR100682977B1 - Ｙｉｇ 발진기 구동 장치 - Google Patents

Ｙｉｇ 발진기 구동 장치 Download PDF

Info

Publication number
KR100682977B1
KR100682977B1 KR1020050042704A KR20050042704A KR100682977B1 KR 100682977 B1 KR100682977 B1 KR 100682977B1 KR 1020050042704 A KR1020050042704 A KR 1020050042704A KR 20050042704 A KR20050042704 A KR 20050042704A KR 100682977 B1 KR100682977 B1 KR 100682977B1
Authority
KR
South Korea
Prior art keywords
voltage
yig oscillator
frequency
output
output voltage
Prior art date
Application number
KR1020050042704A
Other languages
English (en)
Other versions
KR20060063581A (ko
Inventor
김혁제
강상기
홍헌진
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060063581A publication Critical patent/KR20060063581A/ko
Application granted granted Critical
Publication of KR100682977B1 publication Critical patent/KR100682977B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은, YIG(Yttrium-Iron-Garnet) 발진기 구동 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 위상잠금루프(PLL)의 출력 전압을 YIG 발진기의 메인 코일 및 FM(Frequency Modulation) 코일에 입력시킴으로써 메인 코일에 입력되는 잡음 전류의 양을 줄여 YIG 발진기의 출력 주파수의 위상 잡음 특성을 향상시키고, 메인 코일에 병렬로 연결시키는 커패시터를 제거함으로써 주파수 셋팅 속도를 증가시키기 위한 YIG 발진기 구동 장치를 제공하는데 그 목적이 있음.
3. 발명의 해결방법의 요지
본 발명은, YIG 발진기 구동 장치에 있어서, 출력 주파수에 해당하는 디지털정보를 생성하여 디지털/아날로그 변환수단(DAC)으로 전달하고, 위상잠금수단을 제어하기 위한 제어수단; 상기 제어수단으로부터 전달받은 디지털정보를 아날로그 신호로 변환하기 위한 상기 디지털/아날로그 변환수단; 상기 디지털/아날로그 변환수단의 출력 전압과 YIG 발진기의 출력 전압을 더하기 위한 제 1 전압 덧셈수단; 상기 YIG 발진기의 출력 주파수를 미세 조정하기 위한 상기 위상잠금수단(PLL); 상기 제 1 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압을 더하기 위한 제 2 전압 덧셈수단; 상기 제 2 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압에 의해 생성된 자기장을 이용하여 출력 주파수를 발생시키기 위한 상기 YIG 발진기; 및 상기 YIG 발진기의 출력 전압을 상기 제 1 전압 덧셈수단으로 전달하기 위한 전달수단을 포함함.
4. 발명의 중요한 용도
본 발명은 YIG 발진기 구동 등에 이용됨.
YIG 발진기, 전압원, 구동(driving) 회로, 메인 코일(main coil), FM 코일(FM coil), 주파수 합성기

Description

ＹＩＧ 발진기 구동 장치{YIG driving circuit}
도 1 은 종래의 YIG 발진기 구동 장치의 일실시예 구성도,
도 2 는 종래의 YIG 발진기 구동 장치의 다른 실시예 구성도,
도 3 은 본 발명에 따른 YIG 발진기 구동 장치의 일실시예 구성도이다.
* 도면의 주요 부분에 대한 부호의 설명
31 : 프로세서 32 : 디지털/아날로그 변환기
33 : 제 1 전압 덧셈기 34 : 위상잠금부(PLL)
35 : 제 2 전압 덧셈기 36 : YIG 발진기
37 : 저항 38 : 전압 리미터
39 : 연결라인 361 : 메인 코일
362 : FM 코일 363 : 주파수 발생기
본 발명은 YIG 발진기 구동 장치에 관한 것으로, 더욱 상세하게는 위상잠금루프(PLL)의 출력 전압을 YIG 발진기의 메인 코일 및 FM(Frequency Modulation) 코일에 입력시킴으로써 메인 코일에 입력되는 잡음 전류의 양을 줄여 YIG 발진기의 출력 주파수의 위상 잡음 특성을 향상시키고, 메인 코일에 병렬로 연결시키는 커패시터를 제거함으로써 주파수 셋팅 속도를 증가시키기 위한, YIG 발진기 구동 장치에 관한 것이다.
일반적으로, YIG(Yttrium-Iron-Garnet) 발진기를 이용한 주파수 합성기의 발진 주파수 변경은 YIG에 가하는 자기장을 변화시킴으로써 이루어진다. 이때, YIG 발진기내의 자기장은 메인 코일 및 FM 코일에 의해 발생된다. 즉, 철심에 감긴 메인 코일에 의해 대부분의 자기장이 발생되며, 자기장을 정밀하게 변화시키기 위해 FM 코일(air-cored 코일)이 이용된다.
도 1 은 종래의 YIG 발진기 구동 장치의 일실시예 구성도이다.
도 1에 도시된 바와 같이, 종래의 YIG 발진기 구동 장치는, 출력 주파수에 해당하는 디지털정보를 생성하여 디지털/아날로그 변환기(DAC: Digital to Analog Converter)(12)로 전달하고, 주파수 분배기(14) 및 기준 주파수 발생기(Reference Oscillator)(15)를 제어하기 위한 프로세서(11), 상기 프로세서(11)로부터 전달받은 디지털정보를 아날로그 신호로 변환하기 위한 디지털/아날로그 변환기(12), 상기 디지털/아날로그 변환기(13)로부터의 출력 전압을 전류로 변환하기 위한 전압/전류 변환기(13), PLL(Phase Lock Loop)를 통해 입력받은 출력 주파수를 소정의 주파수로 다운시키기 위한 주파수 분배기(1/N)(14), 상기 프로세서(11)의 제어에 따 라 일정 주파수(Reference Frequenct)를 발생시키기 위한 기준 주파수 발생기(15), 상기 주파수 분배기(14)에서 다운된 출력 주파수와 상기 기준 주파수 발생기(15)에서 발생시킨 일정 주파수의 차이를 검출하기 위한 위상 검출기(16), 상기 위상 검출기(16)에서 검출한 주파수 차이에 해당하는 DC(Direct Current)전압을 저역 통과시키기 위한 루프필터(로우패스 필터)(17), 상기 루프필터(17)의 출력 전압을 일정하게 유지시키기 위한 저항(18), 상기 전압/전류 변환기(13)로부터의 전류에 의해 생성된 메인 자기장과 상기 저항(18)을 통해 필터루프(17)로부터 입력된 전압에 의해 생성된 미세 자기장을 이용하여 미세 조정된 출력 주파수를 생성하기 위한 YIG 발진기(19)를 포함한다.
여기서, 상기 상기 주파수 분배기(14)는 믹서(frequency mixer)로 대체될 수도 있다.
또한, 상기 전압/전류 변환기(13)는 YIG 발진기(19)내의 메인 코일(191)의 임피던스 특성에 관계없이 일정한 전류를 상기 메인 코일(191)로 인가한다.
또한, 상기 YIG 발진기(19)는 상기 전압/전류 변환기(13)로부터의 전류를 이용하여 메인 자기장을 생성하기 위한 메인 코일(191), 상기 저항(18)을 통해 필터루프(17)로부터 입력된 전압을 이용하여 미세 자기장을 생성하기 위한 FM(Frequency Modulation) 코일(192), 및 상기 메인 코일(191)에 의해 생성된 메인 자기장과 상기 FM 코일(192)에 의해 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키기 위한 주파수 발생기(193)를 포함한다.
또한, 상기 YIG 발진기(19)는 자기장의 변화에 따라 서로 다른 주파수를 발 생시키는 소자로서, 이미 널리 쓰이고 있는 소자이다.
이러한 종래의 YIG 발진기 구동 장치는 YIG 발진기의 출력 주파수를 안정적으로 생성할 수 있으나, 메인 코일의 전류원(current source)에 의해 메인 코일상에 잡음 전류를 발생시키고, 이 잡음 성분들에 의해 YIG 발진기가 변조되어 출력 주파수의 위상 잡음 특성을 저하시키는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 다른 종래의 YIG 발진기 구동 장치는, 도 2에 도시된 바와 같이 메인 코일과 병렬로 커패시터(21)를 연결시켜 메인 코일상의 잡음 성분을 제거하였다.
이러한 종래의 YIG 발진기 구동 장치는, 일반적으로 수백 미리패럿(mF)의 대용량을 가지는 커패시터(21)를 이용하여 잡음 성분들을 제거하기 때문에 반응속도(response time), 즉 주파수 셋팅 속도를 저하시키고, 상기 커패시터(21)의 충전과 방전 현상에 의해 YIG 발진기 출력 주파수를 정확히 출력할 수 없는 문제점이 있었다.
이를 해결하기 위한 또다른 종래의 YIG 발진기 구동 장치는, 커패시터 앞쪽에 스위치(switch)를 삽입하여 주파수 변경시 스위치를 오프(OFF)시키고, 주파수 유지시에는 스위치를 온(ON)시켜 메인 코일상의 잡음 성분을 제거하기 때문에, 스위치를 온(ON)시키기 전에 커패시터를 메인 코일상의 전압으로 미리 충전(charge)시키기 위한 회로 및 부가적인 제어 회로를 필요로 하여 구동 장치의 복잡도가 매우 높아지는 문제점이 있었다.
본 발명은 상기 문제점을 해결하기 위하여 제안된 것으로, 위상잠금루프(PLL)의 출력 전압을 YIG 발진기의 메인 코일 및 FM(Frequency Modulation) 코일에 입력시킴으로써 메인 코일에 입력되는 잡음 전류의 양을 줄여 YIG 발진기의 출력 주파수의 위상 잡음 특성을 향상시키고, 메인 코일에 병렬로 연결시키는 커패시터를 제거함으로써, 주파수 셋팅 속도를 증가시키기 위한 YIG 발진기 구동 장치를 제공하는데 그 목적이 있다.
본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있으며, 본 발명의 실시예에 의해 보다 분명하게 알게 될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 장치는, YIG 발진기 구동 장치에 있어서, 출력 주파수에 해당하는 디지털정보를 생성하여 디지털/아날로그 변환수단(DAC)으로 전달하고, 위상잠금수단을 제어하기 위한 제어수단; 상기 제어수단으로부터 전달받은 디지털정보를 아날로그 신호로 변환하기 위한 상기 디지털/아날로그 변환수단; 상기 디지털/아날로그 변환수단의 출력 전압과 YIG 발진기의 출력 전압을 더하기 위한 제 1 전압 덧셈수단; 상기 YIG 발진기의 출력 주파수를 미세 조정하기 위한 상기 위상잠금수단(PLL); 상기 제 1 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압을 더하기 위한 제 2 전압 덧셈수단; 상기 제 2 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압에 의해 생성된 자기장을 이용하여 출력 주파수를 발생시키기 위한 상기 YIG 발진기; 및 상기 YIG 발진기의 출력 전압을 상기 제 1 전압 덧셈수단으로 전달하기 위한 전달수단을 포함하는 것을 특징으로 한다.
또한, 본 발명은 위상잠금루프(PLL)의 출력 전압을 FM 코일뿐만 아니라 메인 코일에도 입력함으로써, 주파수가 증가하면서 메인 코일의 리액턴스 성분이 증가하고 이로 인해 저역통과 특성을 띠게 되는 성질을 이용하여 작은 잡음 전류만 통과시킨다. 따라서, 메인 코일에 병렬로 커패시터를 연결할 필요가 없으며 이로 인해 주파수 셋팅 속도를 향상시키는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명하기로 한다.
도 3 은 본 발명에 따른 YIG 발진기 구동 장치의 일실시예 구성도이다.
도 3에 도시된 바와 같이, 본 발명에 따른 YIG 발진기 구동 장치는, 출력 주파수에 해당하는 디지털정보를 생성하여 디지털/아날로그 변환기(DAC: Digital to Analog Converter)(32)로 전달하고, 위상잠금부(34)를 제어하기 위한 프로세서(31), 상기 프로세서(11)로부터 전달받은 디지털정보를 아날로그 신호로 변환하기 위한 디지털/아날로그 변환기(32), 상기 디지털/아날로그 변환기(32)의 출력 전압과 YIG 발진기(36)의 출력 전압을 더하기 위한 제 1 전압 덧셈기(33), YIG 발진기(36)의 출력 주파수를 미세 조정하기 위한 위상잠금부(PLL: Phase Lock Loop)(34), 상기 제 1 전압 덧셈기(33)의 출력 전압과 상기 위상잠금부(34)의 출력 전압을 더하기 위한 제 2 전압 덧셈기(35), 상기 제 2 전압 덧셈기(35)의 출력 전압과 상기 위상잠금부(34)의 출력 전압에 의해 생성된 자기장을 이용하여 출력 주파수를 발생시키기 위한 YIG 발진기(36), 상기 YIG 발진기(36)의 출력 전압을 제 1 전압 덧셈기(33)로 전달하기 위한 연결라인(39), YIG 발진기(36)내의 메인 코일(361)의 임피던스 변화에 따른 전압 변화를 보상(메인 코일의 전압을 일정하게 유지)하기 위한 제 1 저항(37), 및 상기 제 1 저항(37)에 걸리는 전압이 일정 범위를 벗어나지 않도록 제한하기 위한 전압 리미터(38)를 포함한다.
여기서, 상기 저항(37) 및 상기 전압 리미터(38)는 본 발명의 부가적인 요소이다.
또한, 상기 위상잠금부(34)는, PLL(Phase Lock Loop)를 통해 입력받은 출력 주파수를 소정의 주파수로 다운시키기 위한 주파수 분배기(1/N)(41), 상기 프로세서(31)의 제어에 따라 일정 주파수(Reference Frequenct)를 발생시키기 위한 기준 주파수 발생기(42), 상기 주파수 분배기(41)에서 다운된 출력 주파수와 상기 기준 주파수 발생기(42)에서 발생시킨 일정 주파수의 차이를 검출하기 위한 위상 검출기(43), 상기 위상 검출기(43)에서 검출한 주파수 차이에 해당하는 DC(Direct Current)전압을 저역 통과시키기 위한 루프필터(로우패스 필터)(44), 상기 루프필터(44)의 출력 전압을 일정하게 유지시키기 위한 제 2 저항(45)을 포함한다.
또한, 상기 YIG 발진기(36)는 상기 제 2 전압 덧셈기(35)로부터의 전압을 이용하여 메인 자기장을 생성하기 위한 메인 코일(361), 상기 저항(37)을 통해 필터루프(44)로부터 입력된 전압을 이용하여 미세 자기장을 생성하기 위한 FM(Frequency Modulation) 코일(362), 및 상기 메인 코일(361)에 의해 생성된 메인 자기장과 상기 FM 코일(362)에 의해 생성된 미세 자기장에 상응하는 출력 주파수를 발생시키기 위한 주파수 발생기(363)를 포함한다.
한편, 상기 메인 코일(361)의 특성에 대해 살펴보면, 전압원의 내부 저항이 매우 작기 때문에 전압원에 연결된 메인 코일(361)의 임피던스가 변함에 따라 흐르는 전류값이 변한다. 따라서, 주파수가 증가하면서 메인 코일(361)의 리액턴스(reactance) 성분이 증가하여 저역 통과 필터의 역할을 하게 되어 잡음 특성을 개선한다. 즉, 전류원에 연결된 메인 코일(361)에는 잡음 성분이 포함된 전류가 일정하게 흐르지만, 전압원에 연결된 메인 코일은 주파수에 따라 임피던스가 변하여 저역 통과 필터의 역할을 한다. 따라서, 잡음 성분을 제거할 수 있다.
또한, 상기 메인 코일(361)은 온도에 민감하게 반응하여 임피던스가 변하므로 전압원에 연결된 메인 코일(361)은 디지털/아날로그 변환기(32)의 같은 출력값에 대해서도 온도에 따라 서로 다른 자기장을 발생시킨다.
이를 보정하기 위하여 메인 코일(361)과 직렬로, 온도에 민감하지 않은 저항(37)을 연결하고, 상기 저항(37)을 통과한 전압을 제 1 전압 덧셈기(33)로 입력시 킨다. 이때, 전압 리미터(38)를 첨가하여 저항(37)에 걸리는 전압이 일정 범위를 벗어나지 않도록 한다.
그리고, 전압 리미터(voltage limiter)(38)의 최대, 최소 리미팅 전압의 차이를 위상잠금부(PLL)(34)에서 잠금(lock)할 수 있는 범위로 설정하면 메인 코일(361)상의 전압을 온도차이에 관계없이 일정한 범위내로 유지할 수 있다. 이렇게 함으로써, 주파수 발생기(363)에서 일정한 주파수를 발생시킬 수 있다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
상기와 같은 본 발명은, 위상잠금루프(PLL)의 출력 전압을 YIG 발진기의 메인 코일 및 FM(Frequency Modulation) 코일에 입력시킴으로써 메인 코일에 입력되는 잡음 전류의 양을 줄여 YIG 발진기의 출력 주파수의 위상 잡음 특성을 향상시키고, 메인 코일에 병렬로 연결시키는 커패시터를 제거함으로써 주파수 셋팅 속도를 증가시킬 수 있는 효과가 있다.

Claims (5)

  1. YIG 발진기 구동 장치에 있어서,
    출력 주파수에 해당하는 디지털정보를 생성하여 디지털/아날로그 변환수단(DAC)으로 전달하고, 위상잠금수단을 제어하기 위한 제어수단;
    상기 제어수단으로부터 전달받은 디지털정보를 아날로그 신호로 변환하기 위한 상기 디지털/아날로그 변환수단;
    상기 디지털/아날로그 변환수단의 출력 전압과 YIG 발진기의 출력 전압을 더하기 위한 제 1 전압 덧셈수단;
    상기 YIG 발진기의 출력 주파수를 미세 조정하기 위한 상기 위상잠금수단(PLL);
    상기 제 1 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압을 더하기 위한 제 2 전압 덧셈수단;
    상기 제 2 전압 덧셈수단의 출력 전압과 상기 위상잠금수단의 출력 전압에 의해 생성된 자기장을 이용하여 출력 주파수를 발생시키기 위한 상기 YIG 발진기; 및
    상기 YIG 발진기의 출력 전압을 상기 제 1 전압 덧셈수단으로 전달하기 위한 전달수단
    을 포함하는 YIG 발진기 구동 장치.
  2. 제 1 항에 있어서,
    상기 YIG 발진기내의 메인 코일의 임피던스 변화에 따른 전압 변화를 보상(상기 메인 코일의 전압을 일정하게 유지)하기 위한 저항소자; 및
    상기 저항소자에 걸리는 전압이 일정 범위를 벗어나지 않도록 제한하기 위한 전압 제한수단
    을 더 포함하는 YIG 발진기 구동 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 YIG 발진기는,
    상기 제 2 전압 덧셈수단으로부터의 전압을 이용하여 메인 자기장을 생성하기 위한 메인 자기장 발생수단;
    상기 위상잠금수단으로부터의 전압을 이용하여 미세 자기장을 생성하기 위한 미세 자기장 발생수단; 및
    상기 미세 자기장에 의해 미세 조절된 상기 메인 자기장에 상응하는 출력 주파수를 발생시키기 위한 주파수 발생수단
    을 포함하는 YIG 발진기 구동 장치.
  4. 제 3 항에 있어서,
    상기 메인 자기장 발생수단은,
    전압을 입력받음으로 인하여, 주파수에 따라 임피던스가 변하여 저역 통과 필터 기능을 수행하는 것을 특징으로 하는 YIG 발진기 구동 장치.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 전압 덧셈수단은,
    내부 임피던스가 매우 낮은 전압원(voltage source)으로 동작하는 것을 특징으로 하는 YIG 발진기 구동 장치.
KR1020050042704A 2004-12-07 2005-05-20 Ｙｉｇ 발진기 구동 장치 KR100682977B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040102550 2004-12-07
KR20040102550 2004-12-07

Publications (2)

Publication Number Publication Date
KR20060063581A KR20060063581A (ko) 2006-06-12
KR100682977B1 true KR100682977B1 (ko) 2007-02-15

Family

ID=37159555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042704A KR100682977B1 (ko) 2004-12-07 2005-05-20 Ｙｉｇ 발진기 구동 장치

Country Status (1)

Country Link
KR (1) KR100682977B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070021299A (ko) 2007-02-02 2007-02-22 김진중 능동 이그 발진기 구동 장치
KR100861966B1 (ko) * 2007-02-02 2008-10-07 엘아이지넥스원 주식회사 위상고정루프의 이트륨발진기 안정화장치
WO2008094019A1 (en) * 2007-02-02 2008-08-07 Jin-Joong Kim Active yig oscillator driving device and driving method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140803A (ja) * 1987-11-27 1989-06-02 Sony Corp 同調発振器
US6118345A (en) 1997-04-22 2000-09-12 Daimler-Benz Aerospace Ag Process and device for locking-in a YIG-tuned oscillator
US6396355B1 (en) 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
JP2004015745A (ja) * 2002-06-11 2004-01-15 Ando Electric Co Ltd Ｐｌｌ周波数引き込み回路及び周波数引込み方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140803A (ja) * 1987-11-27 1989-06-02 Sony Corp 同調発振器
US6118345A (en) 1997-04-22 2000-09-12 Daimler-Benz Aerospace Ag Process and device for locking-in a YIG-tuned oscillator
US6396355B1 (en) 2000-04-12 2002-05-28 Rockwell Collins, Inc. Signal generator having fine resolution and low phase noise
JP2004015745A (ja) * 2002-06-11 2004-01-15 Ando Electric Co Ltd Ｐｌｌ周波数引き込み回路及び周波数引込み方法

Also Published As

Publication number Publication date
KR20060063581A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
US6011440A (en) Amplifier having output range that exceeds supply voltage
US4980653A (en) Phase locked loop
US4970472A (en) Compensated phase locked loop circuit
US7154347B2 (en) Compensating method for a PLL circuit that functions according to the two-point principle, and PLL circuit provided with a compensating device
US6680654B2 (en) Phase locked loop with offset cancellation
US10171131B2 (en) Electronic tuning system
Staszewski et al. Just-in-time gain estimation of an RF digitally-controlled oscillator for digital direct frequency modulation
KR20120101536A (ko) 구성가능한 디지털-아날로그 위상 동기 루프
US6900675B2 (en) All digital PLL trimming circuit
CA2395891A1 (en) Injection locking using direct digital tuning
JPH04119705A (ja) 電圧制御発振器
US6914489B2 (en) Voltage-controlled oscillator presetting circuit
US4758801A (en) Dynamic control system with switchable filter-function groups
US5130670A (en) Phase-locking circuit for swept synthesized source preferably having stability enhancement circuit
KR100682977B1 (ko) Ｙｉｇ 발진기 구동 장치
WO2007061799A2 (en) Phase lock loop rf modulator system
US7940134B2 (en) Active YIG oscillator driving device and driving method thereof
KR100222673B1 (ko) 위상고정루프회로
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
SU944068A1 (ru) Генератор,управл емый напр жением
JPS6010459B2 (ja) Ｐｌｌ回路のロ−パスフイルタ
US20050266816A1 (en) PLL synthesizer
GB2290184A (en) Phase-locking circuit for swept synthesized source having stability enhancement circuit
Tietze et al. Signal Generators
KR880000364Y1 (ko) 바이어스 전류에 의한 위상 고정루우프 주파수 변조회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140123

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee