KR100680997B1 - Method of flip chip bonding and its application for optical module - Google Patents
Method of flip chip bonding and its application for optical module Download PDFInfo
- Publication number
- KR100680997B1 KR100680997B1 KR1020050117781A KR20050117781A KR100680997B1 KR 100680997 B1 KR100680997 B1 KR 100680997B1 KR 1020050117781 A KR1020050117781 A KR 1020050117781A KR 20050117781 A KR20050117781 A KR 20050117781A KR 100680997 B1 KR100680997 B1 KR 100680997B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- substrate
- stud bump
- flip chip
- solder layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
도 1a 내지 도 1e는 종래의 스터드범프를 이용한 플립칩 본딩 과정을 나타내는 도면.1A to 1E are diagrams illustrating a flip chip bonding process using a conventional stud bump.
도 2a 및 도 2b는 본 발명의 실시예에 따른 플립칩 본딩방법에 의해 제조된 광모듈을 나타내는 도면. 2A and 2B illustrate an optical module manufactured by a flip chip bonding method according to an exemplary embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 플립칩본딩 방법에 따라 반도체칩을 기판에 고정하여 광모듈을 제조하는 과정을 나타내는 도면.3A to 3E are views illustrating a process of manufacturing an optical module by fixing a semiconductor chip to a substrate according to a flip chip bonding method according to an embodiment of the present invention.
본 발명은 반도체 패키징 및 광모듈 패키징의 플립칩본딩 기술에 관한 것으로, 보다 상세하게는 반도체칩 및 기판에 솔더층을 형성시키고 그위에 스터드 범프(Stud Bump)를 형성하여 열압착방식으로 접합함으로써 큰 높이확보 및 높은 접합강도를 가질 수 있는 스터드범프를 이용한 플립칩 본딩방법 및 이 방법을 이용하여 제조되는 광모듈에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip bonding technique for semiconductor packaging and optical module packaging, and more particularly, by forming a solder layer on a semiconductor chip and a substrate, forming a stud bump thereon, and bonding the same by thermocompression bonding. The present invention relates to a flip chip bonding method using a stud bump that can secure a height and have a high bonding strength, and an optical module manufactured using the method.
일반적으로, 본딩(bonding)이란 반도체 칩을 기판에 접합하는 기술을 말하며, 이러한 본딩에는 다이본딩과 플립칩본딩이 있다. 여기서 플립칩 본딩은 칩의 접속 패드에 솔더, 범프(Bump)또는 스터드범프(Stud Bump)를 형성하여 칩의 동작부분을 밑으로(Face down)하여 기판에 접합하는 방법이다. 이러한 플립칩본딩 방법에는 솔더의 형상에 따라서 솔더층, 솔더범프, 솔더볼, 스터드범프 등을 이용하는 등 여러 가지 방법이 있으며, 특히 전기적인 연결(I/O) 수가 적을 경우 다른 방법에 비하여 스터드범프를 이용하는 것이 경제적으로 유리할 수 있다. 스터드범프는 재료에 따라서 금스터드범프, 은스터드범프, 알루미늄스터드범프, 구리스터드범프 등이 있을 수 있다.In general, bonding refers to a technique for bonding a semiconductor chip to a substrate, and such bonding includes die bonding and flip chip bonding. Here, flip chip bonding is a method of forming a solder, a bump, or a stud bump on a connection pad of a chip to face down the operation portion of the chip and joining the substrate. There are various methods of flip chip bonding, such as using solder layers, solder bumps, solder balls, stud bumps, etc., depending on the shape of the solder. In particular, when the number of electrical connections (I / O) is small, stud bumps are compared with other methods. It can be economically advantageous to use. Stud bumps may include gold stud bumps, silver stud bumps, aluminum stud bumps, copper stud bumps, and the like, depending on the material.
일반적인 금스터드 범프를 이용하는 플립칩 본딩방법은 금의 용융점이 높기 때문에 반도체칩과 기판의 접합강도를 얻기 위하여 초음파를 인가하면서 동시에 열과 압력을 가하여 접합을 한다. 따라서 초음파에 의한 반도체칩의 손상 및 고온고압에 따른 스터드 범프의 높이 감소가 크게 되어 원하는 본딩 높이를 얻기 위하여 범프의 크기를 크게 형성하거나 스터드범프를 기판과 반도체칩의 양쪽 모두 형성하여 접합하는 경우도 있다. 이러한 방법은 반도체칩이 작을 경우 또는 미세피치의 전극인 경우는 본딩 패드 사이의 거리가 짧아지고, 따라서 인접한 스터드범프 사이의 간격이 좁게되어 전기적인 연결(숏트)가 일어날 위험이 있다. 또한 칩이 접착되는 기판이 필름 등과 같이 약하거나 본딩 패드가 약한 경우 전기적인 접합성이 저하되는 문제가 있을 수 있다.In the flip chip bonding method using a conventional gold stud bump, since the melting point of gold is high, bonding is performed by applying heat and pressure while applying ultrasonic waves to obtain bonding strength between the semiconductor chip and the substrate. Therefore, the damage of the semiconductor chip due to the ultrasonic wave and the decrease of the height of the stud bump due to the high temperature and high pressure are large, and in order to obtain the desired bonding height, the bump size is large or the stud bump is formed by bonding both the substrate and the semiconductor chip. have. In such a method, when the semiconductor chip is small or in the case of an electrode having a fine pitch, the distance between the bonding pads is shortened, and thus the distance between adjacent stud bumps is narrowed, so that there is a risk of electrical connection (short). In addition, when the substrate to which the chip is bonded is weak, such as a film or the bonding pad may be a problem that the electrical adhesion is reduced.
특히 광통신부품에 사용되는 광소자는 크기가 매우 작아 스터드 범프의 수가 수개로 작을 뿐만 아니라 스터드범프 사이의 거리가 매우 좁고, 광섬유 위에 광소자를 본딩할 경우 광축을 정렬하기 위하여 적절한 높이를 확보할 것이 요구되는 경우가 있다. In particular, optical devices used in optical communication components are very small in size, and the number of stud bumps is small, and the distance between the stud bumps is very small. When bonding optical devices on optical fibers, it is required to secure an appropriate height to align the optical axes. There is a case.
도 1a 내지 도 1e는 종래의 스터드범프를 이용한 플립칩 본딩 과정을 나타내는 도면으로서, 이하에서는 도 1을 참조하여 큰 높이를 확보하기 위하여 실시하는 기존의 스터드범프를 이용한 플립칩본딩 방법을 설명한다. 1A to 1E are diagrams illustrating a flip chip bonding process using a stud bump according to the related art. Hereinafter, a flip chip bonding method using a stud bump according to the related art will be described with reference to FIG. 1.
도 1a는 기판(10) 및 반도체칩(10')에 본딩패드(11)로 사용하기 위하여 금속다층막을 형성시킨 것을 나타낸다. 예를 들어, 상기 본딩패드(11)를 형성하기 위하여 기판(10) 및 반도체칩(10') 각각의 상면에 니켈(Ni)층(11-1)과 금(Au)층(11-2)을 적층시킬 수 있다. FIG. 1A shows that a metal multilayer film is formed on a
도 1b는 기판(10) 및 반도체칩(10')의 본딩패드(11) 상면에 스터드범프(12)를 형성시킨 것을 나타낸다. 상기 스터드 범프(12)는 와이어본더를 사용하여 형성시킬 수 있다. FIG. 1B illustrates that the
도 1c는 기판(10) 또는 반도체칩(10')에 형성된 스터드범프(12)를 적당한 높이로 코인잉(Coining)한 후를 나타낸다. 상기 스터드범프 코인잉은 코인잉용 케필러리를 사용하여 와이어 본더에서 이루어질 수 있다. FIG. 1C illustrates after the
도 1d는 스터드범프(12)가 형성된 기판(10) 또는 반도체칩(10')을 플립칩본더를 사용하여 정렬한 것을 나타낸다. 이때 정렬 정밀도를 높이기 위하여 마커 (Marker)를 사용할 수 있다.FIG. 1D illustrates that the
도 1e는 광반도체 칩(10')과 기판(10)이 정렬된 상태에서 초음파를 발진시킴과 동시에 고온고압을 인가하여 상기 광반도체 칩(10')과 기판(10)을 접착시킨다. 이와 같이 기존의 플립칩 본딩 방법에 의하여 접착된 기판(10)과 반도체칩(10') 사이의 거리에 따른 높이(70μm)는, 도 1d에 도시된 스터드범프(12,12')의 높이(150μm)보다 크게 낮아져 적절한 높이를 확보하는데 어려움이 있다. 또한 반도체칩(10')의 크기가 작은 경우 및 미세피치의 플립칩본딩인 경우에는 인접한 스터드범프(12,12-1) 사이가 좁아져 전기적인 접촉에 의하여 반도체칩(10')이 손상될 수 있는 문제가 있다. In FIG. 1E, the
상기와 같은 문제점을 해소하기 위한 본 발명의 목적은 스터드범프를 이용한 플립칩 본딩시 스터드범프의 높이 감소를 최소로 하여 작은 직경의 스터드범프로 원하는 높이를 확보하고, 스터드범프의 접합강도를 향상시키며, 접합시 초음파 발진이 필요 없도록 하여 반도체칩의 손상 방지뿐만 아니라 본딩 장비가격도 낮출 수 있는 플립칩 본딩 방법을 제공함에 있다. An object of the present invention for solving the above problems is to minimize the height reduction of the stud bump during flip chip bonding using the stud bump to secure the desired height of the stud bump of a small diameter, to improve the bonding strength of the stud bump In addition, the present invention provides a flip chip bonding method that can reduce the cost of bonding equipment as well as prevent damage to the semiconductor chip by eliminating the need for ultrasonic oscillation during bonding.
또한 본 발명의 다른 목적은 실리콘 기판 위의 광섬유와 광소자(LD칩, PD칩, mPD칩 등)의 광축 정렬시 절절한 높이 확보가 가능하고 본딩 강도를 향상시킬 수 있는 플립칩 본딩방법 및 이 방법을 이용하여 제조된 광모듈을 제공함에 있다.In addition, another object of the present invention is a flip chip bonding method which can secure an appropriate height when aligning an optical axis of an optical fiber and an optical device (LD chip, PD chip, mPD chip, etc.) on a silicon substrate and improve the bonding strength and this method It is to provide an optical module manufactured using.
상기 목적을 달성하기 위한 본 발명에 따라 스터드범프를 이용하여 반도체칩을 기판에 본딩하는 플립칩 본딩 방법은, 상기 기판 및 반도체칩 상에, 금속층을 형성하는 제1 단계; 상기 금속층 상면에 솔더층을 형성하는 제2 단계; 상기 기판 또는 상기 반도체칩 상에 형성된 솔더층의 상면에 스터드범프를 형성하는 제3 단계; 상기 기판 또는 반도체칩 상면에 형성된 스터드범프를 코인잉(coining)하는 제4 단계; 상기 코인잉된 스터드범프가 형성된 기판 또는 반도체칩의 스터드범프와, 스터드범프가 형성되지 않은 반도체칩 또는 기판의 솔더층이 접촉되도록 정밀 정렬하는 제5 단계; 및 상기 정밀 정렬된 상태에서 상기 솔더층이 용융될 수 있는 소정의 온도로 가열하면서 압력을 인가하여 상기 기판과 상기 반도체칩을 고정시키는 제6 단계;를 포함하는 것을 특징으로 한다. According to the present invention for achieving the above object, a flip chip bonding method of bonding a semiconductor chip to a substrate using a stud bump, the first step of forming a metal layer on the substrate and the semiconductor chip; Forming a solder layer on an upper surface of the metal layer; Forming a stud bump on an upper surface of a solder layer formed on the substrate or the semiconductor chip; A fourth step of coining the stud bumps formed on the upper surface of the substrate or the semiconductor chip; A fifth step of precisely aligning the stud bumps of the coined stud bump or the semiconductor chip with the solder layer of the semiconductor chip or substrate without the stud bump; And a sixth step of applying the pressure while heating to a predetermined temperature at which the solder layer can be melted in the precisely aligned state to fix the substrate and the semiconductor chip.
또한 상기 목적을 달성하기 위한 본 발명에 따른 광 모듈은, 상기 본 발명에 따른 플립칩 본딩방법을 이용하여 형성되는 것을 특징으로 한다. In addition, the optical module according to the present invention for achieving the above object is characterized in that formed using the flip chip bonding method according to the present invention.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.DETAILED DESCRIPTION A detailed description of preferred embodiments of the present invention will now be described with reference to the accompanying drawings. It should be noted that the same reference numerals and the same elements among the drawings are denoted by the same reference numerals and symbols as much as possible even though they are shown in different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
도 2는 본 발명의 실시예에 따른 플립칩 본딩방법에 의해 제조된 광모듈을 나타내는 도면이다. 도 2a는 상기 본 발명에 따른 플립칩 본딩 방법에 의해 제조된 광모듈의 사시도이고, 도 2b는 도 2a의 광모듈을 A-A선으로 절단하여 바라본 종단면도이다.2 is a view showing an optical module manufactured by a flip chip bonding method according to an embodiment of the present invention. FIG. 2A is a perspective view of an optical module manufactured by the flip chip bonding method according to the present invention, and FIG. 2B is a longitudinal cross-sectional view of the optical module of FIG. 2A taken along line A-A.
상기 도 2a 및 도 2b를 참조하면, 본 발명에 따른 광모듈은 실리콘(Si)으로 이루어진 기판(20) 상에 광섬유(24)가 배열되고, 상기 기판(20) 상에 반도체칩(20')이 플립칩 본딩됨으로써 형성된다. 상기 기판(20)에는 V 자 형으로 식각된 V홈(23)이 형성되고, 상기 V홈(23) 상에는 상기 반도체칩(20')과 광신호를 입출력하도록 광섬유(24)가 배열된다. 상기 도 2a에서는 상기 광섬유(24)로서 경사진(slanted) 단일모드 광섬유(Single Mode Fiber: SMF)를 사용한 경우를 도시하고 있으나, 이에 한정되지는 않는다. 그리고 상기 반도체칩(20')은, 예를 들어, LD칩, PD칩, mPD칩 등 다양한 형태의 광소자를 사용할 수 있다. 상기 도 2a에는 상기 반도체칩(20')으로서, 예시적으로, 플립칩 본딩용 포토 다이오드(PD) 칩 및 빅셀(Vertical Cavity Surface Emitting Laser: VCSEL) 칩이 이용된 경우를 도시하고 있다. 이 경우 상기 광섬유(24) 내에 형성된 브라그 격자(25)에 의하여 산란되는 빛이 상기 포토 다이오드(PD)로 제공될 수 있다. 참조번호 27은 상기 포토 다이오드(PD) 상에서 상기 광섬유(24)로부터 광신호가 입력되는 위치를 나타낸다. 또한 상기 빅셀(VSCEL) 칩을 전기신호를 광신호로 바꾸기 위한 광원으로 활용할 수 있다. 2A and 2B, in the optical module according to the present invention, an
도 3a 내지 도 3e는 본 발명의 실시예에 따른 플립칩본딩 방법에 따라 반도체칩을 기판에 고정하여 광모듈을 제조하는 과정을 설명하기 위한 공정도이다. 3A to 3E are process diagrams illustrating a process of manufacturing an optical module by fixing a semiconductor chip to a substrate according to a flip chip bonding method according to an embodiment of the present invention.
먼저, 도 3a는 기판(20) 및 반도체칩(20')에 금속층(21-1) 및 솔더층(21-2,21-3)을 형성시키는 공정도이다. 상기 도 3a를 참조하면, 본 발명은 기판(20) 또는 반도체칩(20')에 플립칩 본딩을 하는 경우 반도체칩(20')을 보호하고 솔더와의 접착성을 높일 수 있도록 티타늄(Ti), 니켈(Ni), 백금(Pt), 텅스텐(W) 등의 금속 중 적어도 하나의 금속을 이용하여 단일층, 또는 상기 단일층을 조합하여 이루어지는 복수층의 금속층(21-1)을 형성한다. 상기 금속층(21-1)은 솔더와 기판(20) 또는 반도체칩(20')의 화학적 반응을 억제하는 하지범프금속층(UBM)의 역할을 한다. First, FIG. 3A illustrates a process of forming the metal layers 21-1 and the solder layers 21-2 and 21-3 on the
상기 금속층(21-1)을 형성한 후에는, 상기 금속층(21-1) 위에 솔더층(21-2,21-3)을 만들기 위하여 먼저 주석(Sn), 인듐(In), 게르마늄(Ge), 실리콘(Si) 등을 이용하여 하부 솔더층을(21-2) 먼저 형성한 후, 표면산화방지 및 솔더층의 기능을 하도록 만들기 위하여 금(Au)을 이용하여 상부 솔더층(21-3)을 형성시킨다. 예를 들어, 상기 Sn층(21-2)의 두께는 1.5μm 그리고 Au층(21-3)의 두께를 3μm로 할 수 있다. 또한 상기 하부 솔더층(21-2)은 Ge, In, 또는 Si 등의 원소로 구성될 수 있다. 따라서 상기 솔더층(21-2,21-3)은 Sn-Au, Ge-Au, In-Au, Si-Au 등의 원소로 구성되는 합금솔더가 될 수 있다.After forming the metal layer 21-1, tin (Sn), indium (In), and germanium (Ge) are first formed to form the solder layers 21-2 and 21-3 on the metal layer 21-1. , The lower solder layer 21-2 is first formed using silicon (Si), and then the upper solder layer 21-3 is formed using gold (Au) to prevent surface oxidation and to function as a solder layer. To form. For example, the thickness of the Sn layer 21-2 may be 1.5 μm and the thickness of the Au layer 21-3 may be 3 μm. In addition, the lower solder layer 21-2 may be formed of an element such as Ge, In, or Si. Accordingly, the solder layers 21-2 and 21-3 may be alloy solders composed of elements such as Sn-Au, Ge-Au, In-Au, and Si-Au.
상기 금속층(21-1) 및 솔더층(21-2,21-3)의 형성방법은 스퍼터링법, 증착법, 전착법, 도금법, 스텐실프린트 방법 중 어느 하나의 방법을 이용하여 형성할 수 있다. 특히 상기 금속층(21-1)은 전자선(e-beam) 또는 스퍼터(sputter)를 이용하여 형성하는 것이 바람직하다. The metal layer 21-1 and the solder layers 21-2 and 21-3 may be formed using any one of a sputtering method, a deposition method, an electrodeposition method, a plating method, and a stencil print method. In particular, the metal layer 21-1 is preferably formed using an electron beam (e-beam) or a sputter.
도 3b는 금속층 및 솔더층이 형성된 기판(20) 또는 반도체칩(20') 상면에 스터드범프(22)를 형성한 것을 나타낸다. 상기 스터드범프(22)의 재질은 금, 알루미늄, 구리, 은 등을 이용할 수 있으며 와이어 본더를 사용하여 형성할 수 있다. 그리고 상기 스터드범프(22)의 크기는 초음파의 파워, 인가 시간, 하중 등을 조절하여 변화시킬 수 있다.3B illustrates that the stud bumps 22 are formed on the upper surface of the
도 3c는 형성된 스터드범프(22)를 와이어 본더에서 코인잉 케필러리를 사용하여 적당한 높이로 코인잉(coining)하는 공정을 나타낸다. 상기 코인잉 공정에 의하여 스터드범프(22)의 높이 및 솔더와의 접합면적을 조절할 수 있다. FIG. 3C illustrates a process of coining the formed stud bumps 22 to a suitable height using a coining capillary in a wire bonder. By the coining process it is possible to adjust the height of the
도 3d는 코인잉이 완료된 스터드범프(22)가 형성된 기판(20) 또는 반도체칩(20')을 플립칩본더를 사용하여 정밀정렬 및 플립칩본딩된 상태를 나타낸다. FIG. 3D illustrates a state in which the
본 발명에서는 상기 기판(20) 또는 반도체칩(20') 중 어느 하나에만 스터드범프(22)가 형성되고, 코인잉 공정이 이루어진다. 그리고 상기 코인잉된 스터드범프(22)가 형성된 기판(20) 또는 반도체칩(20')의 스터드범프(22)와, 스터드범프(22)가 형성되지 않은 반도체칩(20') 또는 기판(20)의 솔더층(21-2,21-3)이 서로 접촉되도록 정밀하게 정렬한다. 이때 정밀정렬을 위하여 마커(Marker)를 사용할 수 있다. In the present invention, the
이어서 상기 정밀정렬이 완료된 기판(20)과 반도체칩(20')을 솔더층(21-2,21-3)이 용융되어 솔더의 역할을 할 수 있는 적당한 온도, 일예로 Sn-Au인 경우 Au80-Sn20 솔더의 용융점인 280℃이상의 온도(280~350℃)로 가열한 후, 적당한 압력, 일예로 0.5~2N을 가함으로써 플립칩본딩을 한다. 상기 가열온도는 솔더의 종류 및 작업조건에 따라서 달라질 수 있다. 또한 상기 가해지는 압력도 반도체칩(20')의 크기, 혹은 스터드범프(22)의 개수, 크기 및 재질에 따라서 달라질 수 있다.Subsequently, the
이와 같이 본 발명을 이용하면, 상기 플립칩본딩에 사용되는 플립칩본더는 종래 기술과는 달리 초음파 발진 장치가 필요없으므로 장비가격이 저렴할 수 있고, 또한 플립칩본딩 작업시 초음파를 사용하지 않게 되므로 반도체칩(20') 및 기판(20)에 손상을 줄 위험이 적어진다. As described above, the flip chip bonder used in the flip chip bonding, unlike the prior art, does not require an ultrasonic wave oscillator, so the equipment price can be low, and also the ultrasonic wave is not used during the flip chip bonding operation. The risk of damaging the chip 20 'and the
본 발명에서는 상기 기판(20) 상에 광섬유(24)가 정렬될 수 있도록 'V'자 형태의 V홈(23)이 형성된다. 상기 V홈(23)은 상기 금속층(21-1) 및 솔더층(21-2,21-3)으로 이루어진 본딩패드(21)를 형성하기 전에 미리 제조되거나, 상기 본딩패드(21)를 형성한 이후에 제조될 수도 있다. 또한 상기 광섬유(24)는 상기 V홈(23)에 안치되며, 상기 반도체칩(27)과 광신호를 입출력할 수 있도록 정밀하게 정렬된다. 상기 광섬유(24)는 상기 기판(20)과 반도체칩(20')이 플립칩본딩되기 전 또는 후에 상기 V홈(23)에 정렬될 수 있다.In the present invention, the 'V' shaped V-
도 3e는 기판(20)과 반도체칩(20')의 솔더가 용융되어 접착된 후 스터드범프(22)의 온도를 상온까지 낮추어 플립칩본딩이 완료된 후의 상태를 나타낸다. 도 3e 에서 알 수 있는 바와 같이 한개의 스터드범프(22)만으로 큰 높이(예를 들어, 70μm) 확보가 가능하고, 스터드범프(22)와 솔더에 의한 스터드범프(22) 결합으로 높은 접합강도를 얻을 수 있다.3E shows the state after the flip chip bonding is completed by lowering the temperature of the
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the claims below, but also by those equivalent to the claims.
상술한 바와 같은 본 발명에 따르면, 기판 및 반도체칩에 솔더층을 형성한 후 그 상면에 스터드범프를 형성하기 때문에 플립칩본딩 시 적당한 온도로 가열하여 솔더층을 용해시켜 솔더와 스터드범프가 강한 결합을 할 수 있게 된다. 또한 초음파를 사용하지 않고 플립칩본딩을 할 수 있기 때문에 장비의 가격이 저렴하고, 본딩 압력을 크게 낮출 수 있기 때문에 본딩실시 후 일반적인 스터드범프를 이용한 플립칩본딩에서 얻어지는 스터드범프의 높이보다 큰 높이의 스터드범프 높이를 확보할 수 있는 이점이 있다. According to the present invention as described above, since the solder layer is formed on the substrate and the semiconductor chip and then the stud bumps are formed on the upper surface thereof, when the flip chip bonding is heated to a suitable temperature to dissolve the solder layer to bond the solder and stud bumps strong Will be able to. In addition, since the chip can be flipped without using ultrasonic waves, the equipment is inexpensive and the bonding pressure can be significantly lowered. Therefore, after the bonding process, the stud bump obtained by flip chip bonding using the normal stud bump has a height higher than that of the stud bump. There is an advantage to secure the stud bump height.
또한 본 발명에 따르면, 상기와 같은 플립칩본딩 방법을 적용하여 실리콘 기판의 V-홈내에 고착된 광파이버위에 LD칩, PD칩, mPD칩 등의 반도체칩을 본딩함으로써 고집적의 광모듈을 제작할 수 있다.In addition, according to the present invention, by applying the flip chip bonding method as described above, by bonding a semiconductor chip such as LD chip, PD chip, mPD chip on the optical fiber fixed in the V-groove of the silicon substrate, a highly integrated optical module can be manufactured. .
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050117781A KR100680997B1 (en) | 2005-12-05 | 2005-12-05 | Method of flip chip bonding and its application for optical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050117781A KR100680997B1 (en) | 2005-12-05 | 2005-12-05 | Method of flip chip bonding and its application for optical module |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100680997B1 true KR100680997B1 (en) | 2007-02-09 |
Family
ID=38106005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050117781A KR100680997B1 (en) | 2005-12-05 | 2005-12-05 | Method of flip chip bonding and its application for optical module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100680997B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240093025A (en) | 2022-12-15 | 2024-06-24 | 주식회사 엘비루셈 | Method for Arranging Chip Bonding Position, and Chip and Substrate used for the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101242A (en) * | 1989-05-16 | 1991-04-26 | Plessey Overseas Plc | Flip chip solder bonding structure |
JPH0627333A (en) * | 1992-07-07 | 1994-02-04 | Furukawa Electric Co Ltd:The | Method for packaging optical fiber onto substrate |
JP2000028864A (en) | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | Method for packaging optical semiconductor element and optical semiconductor device |
US6646355B2 (en) | 1997-07-10 | 2003-11-11 | International Business Machines Corporation | Structure comprising beam leads bonded with electrically conductive adhesive |
-
2005
- 2005-12-05 KR KR1020050117781A patent/KR100680997B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03101242A (en) * | 1989-05-16 | 1991-04-26 | Plessey Overseas Plc | Flip chip solder bonding structure |
JPH0627333A (en) * | 1992-07-07 | 1994-02-04 | Furukawa Electric Co Ltd:The | Method for packaging optical fiber onto substrate |
US6646355B2 (en) | 1997-07-10 | 2003-11-11 | International Business Machines Corporation | Structure comprising beam leads bonded with electrically conductive adhesive |
JP2000028864A (en) | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | Method for packaging optical semiconductor element and optical semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20240093025A (en) | 2022-12-15 | 2024-06-24 | 주식회사 엘비루셈 | Method for Arranging Chip Bonding Position, and Chip and Substrate used for the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9507107B2 (en) | Arrangement of a substrate with at least one optical waveguide and with an optical coupling location and of an optoelectronic component, and method for manufacturing such an arrangement | |
KR101025844B1 (en) | SnAgAu solder bump, method of manufacturing the same and method of bonding light emitting device using method of manufacturing solder bump | |
CN101295692B (en) | Semiconductor device | |
WO2006095805A1 (en) | Electronic circuit and method for manufacturing same | |
JP2014143305A (en) | Semiconductor device mounting structure and semiconductor device manufacturing method | |
US6762119B2 (en) | Method of preventing solder wetting in an optical device using diffusion of Cr | |
WO2004062842A1 (en) | Ultrasonic bonding of electrical devices | |
US20220317391A1 (en) | Bonded structure and method for manufacturing a bonded structure | |
KR100680997B1 (en) | Method of flip chip bonding and its application for optical module | |
JPH02112250A (en) | Method of coupling semiconductor chip with substrate | |
JP2888385B2 (en) | Flip-chip connection structure of light receiving / emitting element array | |
JPH11204884A (en) | Solder forming method | |
JP2002111113A (en) | Optical module | |
KR20030088249A (en) | Method of Fabricating Package of semiconductor laser devices | |
US6991151B2 (en) | Method of fabricating an electronic module comprising an active component on a base | |
JP2001284696A (en) | Optically mounting board and optical module | |
JP5534155B2 (en) | Device and device manufacturing method | |
JPH06283536A (en) | Solder bump packaging substrate | |
JP5013681B2 (en) | Semiconductor packaging body, semiconductor packaging body semi-finished product, and manufacturing method thereof | |
JPH0758149A (en) | Method for mounting chip part | |
JP7531666B2 (en) | Optical module and manufacturing method thereof | |
JP2002043677A (en) | Optical device mounting structure and method therefor | |
JP2005311109A (en) | Packaging method of optical device and optical module | |
JP3793648B2 (en) | Multi-chip module manufacturing method | |
JP2011151322A (en) | Flip-chip mounting structure and flip-chip mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110131 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20111208 Year of fee payment: 20 |