KR100676529B1 - Display device and control method thereof - Google Patents

Display device and control method thereof Download PDF

Info

Publication number
KR100676529B1
KR100676529B1 KR1020050049045A KR20050049045A KR100676529B1 KR 100676529 B1 KR100676529 B1 KR 100676529B1 KR 1020050049045 A KR1020050049045 A KR 1020050049045A KR 20050049045 A KR20050049045 A KR 20050049045A KR 100676529 B1 KR100676529 B1 KR 100676529B1
Authority
KR
South Korea
Prior art keywords
horizontal
clock
horizontal clock
resolution
display device
Prior art date
Application number
KR1020050049045A
Other languages
Korean (ko)
Other versions
KR20060127704A (en
Inventor
박기병
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050049045A priority Critical patent/KR100676529B1/en
Publication of KR20060127704A publication Critical patent/KR20060127704A/en
Application granted granted Critical
Publication of KR100676529B1 publication Critical patent/KR100676529B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems

Abstract

본 발명은 영상표시기기 및 그 제어방법에 관한 것으로서, 특히 영상표시기기의 자동화면 조정시 정확한 수평 클럭을 설정할 수 있는 영상표시기기 및 그 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device and a control method thereof, and more particularly, to an image display device and a control method thereof capable of setting an accurate horizontal clock when adjusting an automatic surface of an image display device.

본 발명에 따른 영상표시기기는 아날로그 영상신호가 입력되어 증폭되는 프리 앰프부와, 입력된 동기신호에 따라 수평 클럭을 발생하는 클럭 발생부와, 상기 클럭 발생부에서 입력된 수평 클럭에 따라 상기 프리 앰프부에서 입력된 아날로그 영상신호를 디지털 신호로 변환하고 디지털 영상신호의 해상도를 변화시키는 스케일러와, 상기 클럭 발생부에서 출력되는 수평 클럭 및 수평 클럭의 위상을 변화시켜 얻어지는 수평 해상도(H-active)에 따라 상기 클럭 발생부의 수평 클럭을 설정하는 마이크로 콘트롤러가 포함되어 구성되는 것을 특징으로 한다.According to an embodiment of the present invention, an image display device includes a preamplifier configured to input and amplify an analog video signal, a clock generator for generating a horizontal clock according to an input synchronization signal, and the preclock according to a horizontal clock input from the clock generator. A scaler for converting an analog image signal input from the amplifier into a digital signal and changing the resolution of the digital image signal, and a horizontal resolution obtained by changing the phase of the horizontal clock and the horizontal clock output from the clock generator. The microcontroller is configured to set a horizontal clock of the clock generator.

해상도, 스케일러 Resolution, scaler

Description

영상표시기기 및 그 제어방법{DISPLAY DEVICE AND CONTROL METHOD THEREOF}Image display device and its control method {DISPLAY DEVICE AND CONTROL METHOD THEREOF}

도 1은 종래의 LCD 패널을 이용한 영상표시기기를 설명하는 도면.1 is a view for explaining an image display device using a conventional LCD panel.

도 2는 수평 클럭을 인가하여 H-active 신호를 읽는 것을 설명하는 도면.2 is a diagram illustrating reading an H-active signal by applying a horizontal clock.

도 3은 본 발명에 따른 영상표시기기를 설명하는 도면.3 is a view for explaining an image display device according to the present invention;

도 4는 수평 클럭의 위상 및 신호의 크기에 따라 H-active의 값이 변화되는 것을 설명하는 도면.4 is a view for explaining that the value of the H-active changes according to the phase of the horizontal clock and the magnitude of the signal.

도 5는 본 발명에 따른 영상표시기기의 제어방법을 설명하는 흐름도.5 is a flowchart illustrating a control method of an image display device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 ; 프리 앰프부 20 ; 스케일러 10; Preamplifier section 20; Scaler

30 ; 멀티플렉서 40 ; 인터페이스부 30; Multiplexer 40; Interface part

50 ; LCD 패널 60 ; 클럭 발생부 50; LCD panel 60; Clock generator

70 ; 마이크로 콘트롤러 110 ; 프리 앰프부 70; Microcontroller 110; Preamp section

120 ; 스케일러 130 ; 멀티플렉서 120; Scaler 130; Multiplexer

140 ; 인터페이스부 150 ; LCD 패널 140; An interface unit 150; LCD panel

160 ; 클럭 발생부 170 ; 마이크로 콘트롤러160; A clock generator 170; Microcontroller

본 발명은 영상표시기기 및 그 제어방법에 관한 것으로서, 특히 영상표시기기의 자동화면 조정시 정확한 수평 클럭을 설정할 수 있는 영상표시기기 및 그 제어방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device and a control method thereof, and more particularly, to an image display device and a control method thereof capable of setting an accurate horizontal clock when adjusting an automatic surface of an image display device.

도 1은 종래의 LCD 패널을 이용한 영상표시기기를 설명하는 도면이다.1 is a view for explaining a video display device using a conventional LCD panel.

PC로부터 아날로그 형태의 R,G,B 영상신호가 프리 앰프부(10)로 입력되어 소정의 레벨로 증폭된 후 스케일러(20)로 출력된다. 상기 스케일러(20)는 디지털 비디오 프로세서(Digital Video Processor)로서 상기 프리 앰프부(10)로부터 입력되는 아날로그 형태의 영상신호를 디지털 신호로 변환시키고 디지털 형태의 R,G,B 신호가 갖는 해상도를 LCD 패널(50)의 해상도에 맞게 변환시킨다. 예를 들어, LCD 패널(50)의 해상도가 1024*768이며, 스케일러(20)로 입력되는 신호가 800*600의 해상도를 갖는 경우, 상기 스케일러(20)는 입력 신호를 1024*768의 LCD 패널(50)의 해상도에 맞게 스케일을 증가시키게 된다.The R, G, and B video signals in analog form are input from the PC to the preamplifier 10, amplified to a predetermined level, and then output to the scaler 20. The scaler 20 is a digital video processor that converts an analog video signal input from the preamplifier 10 into a digital signal and displays the resolution of the digital R, G and B signals. Convert to match the resolution of the panel 50. For example, when the resolution of the LCD panel 50 is 1024 * 768, and the signal input to the scaler 20 has the resolution of 800 * 600, the scaler 20 transmits the input signal to the LCD panel of 1024 * 768. The scale is increased to fit the resolution of 50.

멀티플렉서(30)는 상기 마이크로 콘트롤러(70)의 제어에 따라 상기 스케일러(20)로부터 영상신호를 입력받아 영상을 출력한다.The multiplexer 30 receives an image signal from the scaler 20 and outputs an image under the control of the microcontroller 70.

다음, 인터페이스부(40)는 상기 스케일러(20)로부터 출력되는 신호를 LCD 패널(50)에서 채용하고 있는 인터페이스 방식에 맞는 신호 형태로 변화시킨다.Next, the interface unit 40 changes the signal output from the scaler 20 into a signal form suitable for the interface method employed by the LCD panel 50.

일반적으로 LCD 패널(50)은 TTL, LVDS,TMDS 인터페이스 방식이 있으며, 인터페이스부(40)는 LCD 패널(50)이 채용하고 있는 인터페이스 방식에 맞게 신호 처리하여 출력한다. In general, the LCD panel 50 has a TTL, LVDS, TMDS interface method, and the interface unit 40 processes and outputs the signal according to the interface method employed by the LCD panel 50.

상기 마이크로 콘트롤러(70)는 시스템 콘트롤러 또는 마이콤으로 불리우며, 주변의 회로나 IC들을 제어한다.The microcontroller 70 is called a system controller or a microcomputer and controls peripheral circuits or ICs.

클럭 발생부(60)는 수평 동기 신호를 입력받고, 이에 따라 수평 클럭을 발생한 후 스케일러(20)로 공급한다.The clock generator 60 receives the horizontal synchronizing signal, and accordingly generates a horizontal clock and supplies the horizontal clock signal to the scaler 20.

상기 PC로부터 입력되는 영상신호는 0~0.7V 사이의 값을 갖는 아날로그 신호로서, 상기 스케일러(20)를 통해 0x00~0xFF 사이의 해당하는 디지털 값으로 변환된다.The video signal input from the PC is an analog signal having a value between 0 and 0.7 V, and is converted into a corresponding digital value between 0x00 and 0xFF through the scaler 20.

한편, 입력된 아날로그 신호를 샘플링하여 디지털 값으로 변환하는데 있어서 수평 클럭을 정확하게 설정할 필요가 있다.On the other hand, in order to sample the input analog signal and convert it to a digital value, it is necessary to accurately set the horizontal clock.

특히, 영상표시기기의 자동화면 조정시 수평 클럭(H-total)을 설정하게 되는데, 수평 클럭이 정확하게 설정되지 않으면 아날로그 디지털 변환이 정확하게 이루어지지 않아 화면의 크기나 위치, 색상, 샤프니스 등 여러가지 화질 특성이 악화된다.In particular, when adjusting the automation surface of the video display device, the horizontal clock (H-total) is set. If the horizontal clock is not set correctly, analog-to-digital conversion is not performed accurately, and various image quality characteristics such as screen size, position, color, and sharpness This gets worse.

예를 들어, 도 2에 도시된 바와 같이, 1688의 수평 클럭을 인가하여 1280의 H-active 신호를 읽을 수 있으며, 1689의 수평 클럭을 인가하여 1280의 H-active 신호를 읽을 수 있다.For example, as shown in FIG. 2, an H-active signal of 1280 may be read by applying a horizontal clock of 1688 and an H-active signal of 1280 may be read by applying a horizontal clock of 1689.

이것은 아날로그 신호를 읽는 과정에서 클럭의 위치에 따라 디지털 값이 변화되기 때문이다.This is because the digital value changes depending on the position of the clock while reading analog signals.

따라서, 이 경우에 1280의 H-active 신호를 얻기 위해 수평 클럭을 어떻게 설정하는 것이 문제된다.Thus, in this case, how to set the horizontal clock to obtain an H-active signal of 1280 is a problem.

본 발명은 최적의 수평 클럭을 설정할 수 있는 영상표시기기 및 그 제어방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide an image display device and a control method thereof capable of setting an optimal horizontal clock.

본 발명에 따른 영상표시기기는 아날로그 영상신호가 입력되어 증폭되는 프리 앰프부와, 입력된 동기신호에 따라 수평 클럭을 발생하는 클럭 발생부와, 상기 클럭 발생부에서 입력된 수평 클럭에 따라 상기 프리 앰프부에서 입력된 아날로그 영상신호를 디지털 신호로 변환하고 디지털 영상신호의 해상도를 변화시키는 스케일러와, 상기 클럭 발생부에서 출력되는 수평 클럭 및 수평 클럭의 위상을 변화시켜 얻어지는 수평 해상도(H-active)에 따라 상기 클럭 발생부의 수평 클럭을 설정하는 마이크로 콘트롤러가 포함되어 구성되는 것을 특징으로 한다.According to an embodiment of the present invention, an image display device includes a preamplifier configured to input and amplify an analog video signal, a clock generator for generating a horizontal clock according to an input synchronization signal, and the preclock according to a horizontal clock input from the clock generator. A scaler for converting an analog image signal input from the amplifier into a digital signal and changing the resolution of the digital image signal, and a horizontal resolution obtained by changing the phase of the horizontal clock and the horizontal clock output from the clock generator. The microcontroller is configured to set a horizontal clock of the clock generator.

보다 바람직하게, 상기 마이크로 콘트롤러는 임의의 수평 클럭이 인가되도록 하고 상기 수평 클럭의 위상이 최소값에서 최대값까지 변화되도록 하여 얻어지는 수평 해상도가 원하는 수평 해상도 또는 수평해상도-1인 경우에 상기 수평 클럭이 출력되도록 상기 클럭 발생부를 제어하는 것을 특징으로 한다.More preferably, the microcontroller outputs the horizontal clock when the horizontal resolution obtained by applying an arbitrary horizontal clock and changing the phase of the horizontal clock from the minimum value to the maximum value is the desired horizontal resolution or horizontal resolution-1. The clock generator is controlled to be controlled.

본 발명에 따른 영상표시기기의 제어방법은 임의의 수평 클럭을 인가하는 단계와, 수평 해상도가 설정된 범위에 포함된 값인지 여부를 판단하는 단계와, 수평 클럭의 위상을 변화시켜 상기 수평 해상도가 설정된 범위에서 벗어난 경우 수평 클럭을 변화시키고, 설정된 범위에 포함된 경우 상기 수평 클럭을 설정하는 단계가 포함되어 구성되는 것을 특징으로 한다.The control method of an image display device according to the present invention includes the steps of applying an arbitrary horizontal clock, determining whether the horizontal resolution is a value included in the set range, and changing the phase of the horizontal clock to set the horizontal resolution. Changing the horizontal clock when out of range, and setting the horizontal clock when included in the set range.

보다 바람직하게, 상기 설정된 범위는 원하는 수평 해상도의 값 또는 원하는 수평 해상도의 값보다 1 작은 값인 것을 특징으로 한다.More preferably, the set range is a value smaller than the value of the desired horizontal resolution or the value of the desired horizontal resolution.

이하, 첨부된 도면을 참조하여 본 발명에 따른 영상표시기기 및 그 제어방법에 대해 상세히 설명하도록 한다.Hereinafter, an image display device and a control method thereof according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 따른 영상표시기기를 설명하는 도면이다.3 is a diagram illustrating an image display device according to the present invention.

본 발명에 따른 영상표시기기는 아날로그 형태의 R,G,B 영상신호가 입력되어 소정의 레벨로 증폭되는 프리 앰프부(110)와, 입력된 동기신호에 따라 수평 클럭을 발생시키는 클럭 발생부(160)와, 상기 클럭 발생부(160)에서 입력된 수평 클럭에 따라 상기 프리 앰프부(110)에서 입력된 아날로그 영상신호를 디지털 신호로 변환하고 디지털 영상신호의 해상도를 변화시키는 스케일러(120)와, 상기 스케일러(120)에서 출력된 영상신호를 입력받아 영상을 출력하는 멀티플렉서(130)와, 상기 멀티플렉서(130)에서 출력된 영상신호를 인터페이스 방식에 맞는 영상신호로 출력하는 인터페이스부(140)와, 상기 인터페이스부(140)와 연결되어 영상을 출력하는 LCD 패널(150)과, 상기 수평 클럭 및 수평 클럭의 위상을 변화시켜 출력되는 수평 해상도에 따라 상기 클럭 발생부(160)를 제어하는 마이크로 콘트롤러(170)가 포함된다.According to an exemplary embodiment of the present invention, an image display device includes a preamplifier 110 in which analog R, G, and B video signals are input and amplified to a predetermined level, and a clock generator for generating a horizontal clock according to the input synchronization signal. 160 and a scaler 120 for converting an analog video signal input from the preamplifier 110 into a digital signal and changing the resolution of the digital video signal according to the horizontal clock input from the clock generator 160. A multiplexer 130 for receiving an image signal output from the scaler 120 and outputting an image, and an interface unit 140 for outputting the image signal output from the multiplexer 130 as an image signal suitable for an interface method; And the LCD panel 150 connected to the interface unit 140 to output an image, and the clock generator 160 according to a horizontal resolution outputted by changing a phase of the horizontal clock and the horizontal clock. A microcontroller 170 for controlling is included.

보다 상세히 설명하면, 상기 스케일러(120)는 디지털 비디오 프로세서(Digital Video Processor)로서, 디지털 형태의 R,G,B 신호가 갖는 해상도를 LCD 패널(150)의 해상도에 맞게 변환시킨다. 예를 들어, LCD 패널(150)의 해상도가 1024*1280이며, 스케일러(120)로 입력되는 신호가 800*600의 해상도를 갖는 경우, 상기 스케일러(120)는 입력 신호를 1024*1280의 LCD 패널(150)의 해상도에 맞게 스케일을 증가시키게 된다.In more detail, the scaler 120 is a digital video processor and converts the resolution of the digital R, G, and B signals according to the resolution of the LCD panel 150. For example, when the resolution of the LCD panel 150 is 1024 * 1280 and the signal input to the scaler 120 has the resolution of 800 * 600, the scaler 120 outputs the input signal to the LCD panel of 1024 * 1280. The scale is increased to fit the resolution of 150.

상기 LCD 패널(150)의 해상도가 1024*1280인 경우 H-active의 값이 1280이 되는데, 상기 클럭 발생부(160)에서 수평 클럭을 1680으로 출력하거나 1679로 출력하는 경우에 1280의 H-active 값을 얻을 수 있는 경우가 있다.When the resolution of the LCD panel 150 is 1024 * 1280, the H-active value is 1280. When the clock generator 160 outputs the horizontal clock as 1680 or 1679, the H-active value of 1280 is 1280. Sometimes you can get the value.

이때. 수평 클럭(H-total)이 정확하게 설정되지 않으면 아날로그 디지털 변환이 정확하게 이루어지지 않아 화면의 크기나 위치, 색상, 샤프니스 등 여러가지 화질 특성이 악화된다.At this time. If the horizontal clock (H-total) is not set correctly, analog-to-digital conversion is not performed correctly, and various image quality characteristics such as screen size, position, color, and sharpness deteriorate.

이것은 도 4에 도시된 바와 같이, 수평 클럭의 위상 및 신호의 크기에 따라 H-active의 값이 변화되기 때문이다.This is because, as shown in Fig. 4, the value of the H-active changes according to the phase of the horizontal clock and the magnitude of the signal.

예를 들면, H-active 영역의 경계부분에서 수평 클럭A는 픽셀의 데이터값을 못읽으나 수평 클럭B는 픽셀의 데이터값을 읽을 수 있는 경우가 발생된다.For example, the horizontal clock A cannot read the data value of the pixel at the boundary of the H-active region, but the horizontal clock B can read the data value of the pixel.

따라서, 1280의 H-active값을 얻은 경우에도 수평 클럭을 제대로 설정했다고 볼 수는 없다.Therefore, even when the H-active value of 1280 is obtained, it is not considered that the horizontal clock is set correctly.

한편, 본 발명에서는 수평 클럭 및 수평 클럭의 위상을 변화시킴으로 최적의 수평 클럭을 설정한다.Meanwhile, in the present invention, the optimum horizontal clock is set by changing the phase of the horizontal clock and the horizontal clock.

즉, 임의의 수평 클럭에 대해 위상을 변화시켰을때 원하는 H-active값이 H-active의 최대값이 되는 경우 수평 클럭이 제대로 설정되어 있다는 것을 의미한다.That is, if the desired H-active value becomes the maximum value of the H-active when the phase is changed for any horizontal clock, it means that the horizontal clock is set correctly.

예를 들어, 1280의 H-active값을 얻고자 하는 경우, 1680의 수평 클럭을 인가하고 수평 클럭의 위상을 최소에서 최대값까지 변화시켰을 때, H-active값이 1280 또는 1279가 얻어져야 정확한 수평 클럭이 인가되었다고 할 수 있다.For example, if you want to get an H-active value of 1280, when you apply a horizontal clock of 1680 and change the phase of the horizontal clock from minimum to maximum, the H-active value must be 1280 or 1279. It can be said that the clock is applied.

만약, 1680의 수평 클럭을 인가하고 수평 클럭의 위상을 변화시킴에 따라 H-active값이 1281이 얻어지면 정확한 수평 클럭이 인가되었다고 볼 수 없다.If the H-active value 1281 is obtained by applying the horizontal clock of 1680 and changing the phase of the horizontal clock, the correct horizontal clock may not be applied.

따라서, 본 발명에서는 최적의 수평 클럭을 설정하기 위하여 수평 클럭 및 수평 클럭의 위상을 변화시키고 원하는 H-active값을 출력되는지 여부를 판단한다.Accordingly, in the present invention, in order to set an optimal horizontal clock, the horizontal clock and the phase of the horizontal clock are changed, and it is determined whether a desired H-active value is output.

도 5는 본 발명에 따른 영상표시기기의 제어방법을 설명하는 흐름도이다.5 is a flowchart illustrating a control method of an image display device according to the present invention.

먼저, 해상도에 따라 원하는 H-active값을 얻기 위해 수평 클럭을 인가한다. 예를 들어, 1280의 H-active값을 얻고자 하는 경우 1680의 수평 클럭을 인가한다(S100).First, a horizontal clock is applied to obtain a desired H-active value according to the resolution. For example, in order to obtain an H-active value of 1280, a horizontal clock of 1680 is applied (S100).

그리고, 수평 클럭의 위상을 0으로 설정한 후 H-active값을 읽는다(S110)(S120).After setting the phase of the horizontal clock to 0, the H-active value is read (S110) (S120).

H-active값이 1280보다 큰 경우 수평 클럭을 변화시킨다. 예를 들어, H-active값이 1281인 경우 수평 클럭을 1679 또는 1681로 변화시킨다(S130)(S100).If the H-active value is greater than 1280, change the horizontal clock. For example, when the H-active value is 1281, the horizontal clock is changed to 1679 or 1681 (S130) (S100).

또한, H-active값이 1289보다 작은 경우 수평 클럭을 변화시킨다. 예를 들어, H-active값이 1278인 경우 수평 클럭을 1679 또는 1681로 변화시킨다(S140)(S100).Also, if the H-active value is less than 1289, the horizontal clock is changed. For example, when the H-active value is 1278, the horizontal clock is changed to 1679 or 1681 (S140) (S100).

한편, H-active값이 1279 또는 1280인 경우 수평 클럭의 위상을 0에서 최대값까지 변화시키고, 그 과정에서 H-active값이 1279 또는 1280인 경우에는 수평 클럭이 정확하게 설정되었다고 판단한다(S150)(S160).Meanwhile, when the H-active value is 1279 or 1280, the phase of the horizontal clock is changed from 0 to the maximum value. In the process, when the H-active value is 1279 or 1280, it is determined that the horizontal clock is set correctly (S150). (S160).

이와 같이, 본 발명은 자동 화면조정, 해상도 변경과 같이 수평 클럭을 재설 정하는 경우 수평 클럭 및 수평 클럭의 위상을 변화시켜 원하는 H-active값을 얻을 수 있는 최적의 수평 클럭을 설정할 수 있다.As described above, when the horizontal clock is reset, such as automatic screen adjustment and resolution change, the present invention can set an optimal horizontal clock to obtain a desired H-active value by changing the phase of the horizontal clock and the horizontal clock.

본 발명에 따른 영상표시기기 및 그 제어방법은 영상표시기기의 해상도 변경, 자동 화면조정 시 최적의 수평 클럭을 설정할 수 있는 장점이 있다.The image display device and its control method according to the present invention have an advantage of setting an optimal horizontal clock when changing the resolution of the image display device and automatically adjusting the screen.

Claims (4)

아날로그 영상신호가 입력되어 증폭되는 프리 앰프부와,A preamplifier unit for inputting and amplifying analog video signals; 입력된 동기신호에 따라 수평 클럭을 발생하는 클럭 발생부와,A clock generator for generating a horizontal clock according to the input synchronization signal; 상기 클럭 발생부에서 입력된 수평 클럭에 따라 상기 프리 앰프부에서 입력된 아날로그 영상신호를 디지털 신호로 변환하고 디지털 영상신호의 해상도를 변화시키는 스케일러와,A scaler for converting an analog video signal input from the preamplifier into a digital signal and changing the resolution of the digital video signal according to a horizontal clock input from the clock generator; 상기 클럭 발생부에서 출력되는 수평 클럭 및 수평 클럭의 위상을 변화시켜 얻어지는 수평 해상도(H-active)에 따라 상기 클럭 발생부의 수평 클럭을 설정하는 마이크로 콘트롤러가 포함되어 구성되는 것을 특징으로 하는 영상표시기기.And a microcontroller configured to set the horizontal clock output from the clock generator and the horizontal clock of the clock generator according to a horizontal resolution (H-active) obtained by changing a phase of the horizontal clock. . 제 1항에 있어서,The method of claim 1, 상기 마이크로 콘트롤러는 임의의 수평 클럭이 인가되도록 하고 상기 수평 클럭의 위상이 최소값에서 최대값까지 변화되도록 하여 얻어지는 수평 해상도가 원하는 수평 해상도 또는 수평해상도-1인 경우에 상기 수평 클럭이 출력되도록 상기 클럭 발생부를 제어하는 것을 특징으로 하는 영상표시기기.The microcontroller generates the clock so that the horizontal clock is output when the horizontal resolution obtained by allowing an arbitrary horizontal clock to be applied and the phase of the horizontal clock is changed from a minimum value to a maximum value is a desired horizontal resolution or horizontal resolution-1. An image display device, characterized in that for controlling the wealth. 임의의 수평 클럭을 인가하는 단계와,Applying an arbitrary horizontal clock, 수평 해상도가 설정된 범위에 포함된 값인지 여부를 판단하는 단계와,Determining whether the horizontal resolution is a value included in a set range; 수평 클럭의 위상을 변화시켜 상기 수평 해상도가 설정된 범위에서 벗어난 경우 수평 클럭을 변화시키고, 설정된 범위에 포함된 경우 상기 수평 클럭을 설정하는 단계가 포함되어 구성되는 것을 특징으로 하는 영상표시기기의 제어방법.Changing the phase of the horizontal clock when the horizontal resolution is out of the set range, and changing the horizontal clock, and setting the horizontal clock when included in the set range. . 제 3항에 있어서,The method of claim 3, 상기 설정된 범위는 원하는 수평 해상도의 값 또는 원하는 수평 해상도의 값보다 1 작은 값인 것을 특징으로 하는 영상표시기기의 제어방법.And the set range is a value smaller than a value of a desired horizontal resolution or a value of a desired horizontal resolution.
KR1020050049045A 2005-06-08 2005-06-08 Display device and control method thereof KR100676529B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050049045A KR100676529B1 (en) 2005-06-08 2005-06-08 Display device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049045A KR100676529B1 (en) 2005-06-08 2005-06-08 Display device and control method thereof

Publications (2)

Publication Number Publication Date
KR20060127704A KR20060127704A (en) 2006-12-13
KR100676529B1 true KR100676529B1 (en) 2007-01-30

Family

ID=37730721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049045A KR100676529B1 (en) 2005-06-08 2005-06-08 Display device and control method thereof

Country Status (1)

Country Link
KR (1) KR100676529B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114406A (en) 1997-06-13 1999-01-06 Canon Inc Image-processing unit, read method for image memory and recording medium readable by computer
KR20000007611A (en) * 1998-07-04 2000-02-07 구자홍 Device and method for adjusting frequency and location of sampling
KR20010060463A (en) * 1999-12-27 2001-07-07 구자홍 Method and apparatus controlling screen of LCD Monitor
JP2001215937A (en) 2000-02-02 2001-08-10 Denso Corp Video signal processor
KR20040024768A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for restoring a horizontal active signal and synchronizing signal

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH114406A (en) 1997-06-13 1999-01-06 Canon Inc Image-processing unit, read method for image memory and recording medium readable by computer
KR20000007611A (en) * 1998-07-04 2000-02-07 구자홍 Device and method for adjusting frequency and location of sampling
KR20010060463A (en) * 1999-12-27 2001-07-07 구자홍 Method and apparatus controlling screen of LCD Monitor
JP2001215937A (en) 2000-02-02 2001-08-10 Denso Corp Video signal processor
KR20040024768A (en) * 2002-09-16 2004-03-22 엘지전자 주식회사 Apparatus for restoring a horizontal active signal and synchronizing signal

Also Published As

Publication number Publication date
KR20060127704A (en) 2006-12-13

Similar Documents

Publication Publication Date Title
US7030796B2 (en) Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same
US20070176871A1 (en) Measurement device for measuring gray-to-gray response time
US8896705B2 (en) Measuring device and associated method for measuring response speed of display panel
KR100251151B1 (en) Non-linear quality revision apparatus and the revision method for display device
KR100676529B1 (en) Display device and control method thereof
KR100598123B1 (en) Setting method for gain and offset value in Liquid Crystal Display
US20070040846A1 (en) Method and apparatus of correcting color coordinate and display device including apparatus of correcting color coordinate
CN111326095B (en) White balance adjusting system and method thereof
KR100487309B1 (en) Apparatus and for Adjusting Gamma and White Balance of LCD Projection TV and Method of The Same
JP4744212B2 (en) Image display device control method and image display device
JP2006325014A (en) Television receiver and white balance adjustment method
JP2001051652A (en) Projection type video display device
KR100821750B1 (en) Apparatus and Method for controlling brightness in display device
JP2000181407A (en) Liquid crystal display device
KR100515978B1 (en) Automatic white balance apparatus and method thereof
KR20030006540A (en) Apparatus for controlling phase of sampling clock in the LCD system and method thereof
KR100869009B1 (en) Monitor for confirming calibration of an offset and a gain
KR100802542B1 (en) Display setup device for lcd display
KR100265705B1 (en) Flat panel display apparatus with auto adjusting image and control method of the same
JP2002041010A (en) Display controlling method, display device and its method, and information processing system
KR100664030B1 (en) Video adjustment apparatus for display unit
KR20060091339A (en) Method for detecting test signal
KR20040041190A (en) Image display apparatus and the method for controlling image signal thereof
JP2008076991A (en) Image display device
KR20020091300A (en) Method for embodiment color temperature of LCD monitor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee