KR100675323B1 - Method of Driving Plasma Display Panel - Google Patents

Method of Driving Plasma Display Panel Download PDF

Info

Publication number
KR100675323B1
KR100675323B1 KR1020040110880A KR20040110880A KR100675323B1 KR 100675323 B1 KR100675323 B1 KR 100675323B1 KR 1020040110880 A KR1020040110880 A KR 1020040110880A KR 20040110880 A KR20040110880 A KR 20040110880A KR 100675323 B1 KR100675323 B1 KR 100675323B1
Authority
KR
South Korea
Prior art keywords
waveform
ramp
discharge
voltage
auxiliary
Prior art date
Application number
KR1020040110880A
Other languages
Korean (ko)
Other versions
KR20060072313A (en
Inventor
김민수
조기덕
김원재
심경렬
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040110880A priority Critical patent/KR100675323B1/en
Publication of KR20060072313A publication Critical patent/KR20060072313A/en
Application granted granted Critical
Publication of KR100675323B1 publication Critical patent/KR100675323B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0228Increasing the driving margin in plasma displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0238Improving the black level
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0242Compensation of deficiencies in the appearance of colours

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 리셋기간동안 발생하는 광량을 줄여서 명암비를 개선할 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.The present invention relates to a method of driving a plasma display panel which can improve contrast ratio by reducing the amount of light generated during a reset period.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 리셋기간 동안 어드레스전극에 정극성의 보조파형를 인가하는 단계와, 스캔전극에 점진적으로 전압값이 상승하는 상승램프파형을 인가하고, 상기 상승램프파형에 이어서 상기 상승램프펄스의 최고전압치에서 점진적으로 전압값이 내려가는 하강램프파형를 인가하는 단계와, 서스테인전극에 정극성의 펄스를 인가하는 단계를 포함한다.According to an exemplary embodiment of the present invention, a method of driving a plasma display panel includes applying a positive auxiliary waveform to an address electrode during a reset period, and applying a rising ramp waveform at which a voltage value gradually increases to a scan electrode, followed by the rising ramp waveform. And applying a falling ramp waveform in which the voltage value gradually decreases from the highest voltage value of the rising ramp pulse, and applying a positive pulse to the sustain electrode.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel} Driving Method of Plasma Display Panel {Method of Driving Plasma Display Panel}             

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 플라즈마 디스플레이 패널의 한 프레임을 나타내는 도면이다. 2 is a diagram illustrating one frame of the plasma display panel.

도 3은 서브필드 기간동안 전극들에 공급되는 구동파형을 나타내는 도면이다. 3 is a diagram illustrating a driving waveform supplied to electrodes during a subfield period.

도 4는 어드레스 방전이 발생된 방전셀에서 벽전압의 위치를 나타내는 도면이다. 4 is a diagram showing the position of the wall voltage in the discharge cell in which the address discharge is generated.

도 5는 도 4에 도시된 값에 해당하는 벽전압 상태에서 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면이다. 5 is a diagram illustrating a process in which a sustain discharge is generated when a sustain pulse is supplied in a wall voltage state corresponding to the value shown in FIG. 4.

도 6은 도 5의 서스테인 방전에 의하여 형성된 벽전압의 위치를 나타내는 도면이다. FIG. 6 is a diagram illustrating a position of a wall voltage formed by the sustain discharge of FIG. 5.

도 7은 도 6에 해당하는 벽전압 상태에서 소거펄스가 공급되었을 때 벽전압의 변화를 나타내는 도면이다.FIG. 7 is a diagram illustrating a change in wall voltage when an erase pulse is supplied in the wall voltage state of FIG. 6.

도 8은 상승램프파형이 인가되었을 경우 셀전압 및 벽전압의 변화를 나타내 는 도면이다.8 is a diagram showing the change of the cell voltage and the wall voltage when the rising ramp waveform is applied.

도 9는 본 발명의 제 1 실시 예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 도면이다.9 is a diagram illustrating a method of driving a plasma display panel according to a first embodiment of the present invention.

도 10은 본 발명의 제 1 실시 예에 의한 구동방법에서 셋업기간동안 셀전압 및 벽전압의 변화를 나타내는 도면이다.FIG. 10 is a diagram illustrating a change in cell voltage and wall voltage during a setup period in the driving method according to the first embodiment of the present invention.

도 11은 리셋기간동안 발생한 광량을 측정한 광파형도이다.11 is an optical waveform diagram measuring the amount of light generated during the reset period.

도 12는 본 발명의 제 1 실시 예에 의한 구동방법에서 셋다운기간동안 셀전압 및 벽전압의 변화를 나타내는 도면이다.FIG. 12 is a diagram illustrating a change in cell voltage and wall voltage during a setdown period in the driving method according to the first embodiment of the present invention.

도 13은 본 발명의 제 2 실시 예에 의한 구동방법을 나타내는 도면이다.13 is a view showing a driving method according to a second embodiment of the present invention.

도 14는 제 2 실시 예에 의한 구동방법에서 셋업기간동안 셀전압 및 벽전압의 변화를 나타내는 도면이다.FIG. 14 is a diagram illustrating a change in cell voltage and wall voltage during a setup period in the driving method according to the second embodiment.

도 15는 제 2 실시 예에 의한 구동방법에서 보조파형를 인가하는 타이밍을 설명하기 위한 도면이다.FIG. 15 is a diagram for describing timing of applying an auxiliary waveform in the driving method according to the second embodiment.

도 16은 제 2 실시 예에 의한 구동방법에서 보조파형를 제거하는 타이밍을 설명하기 위한 도면이다.FIG. 16 is a diagram for describing timing of removing an auxiliary waveform in the driving method according to the second embodiment.

도 17은 본 발명의 제 3 실시 예에 의한 구동방법을 나타내는 도면이다.17 is a view showing a driving method according to a third embodiment of the present invention.

도 18은 본 발명의 제 4 실시 예에 의한 구동방법을 나타내는 도면이다.18 is a view showing a driving method according to a fourth embodiment of the present invention.

도 19는 제 4 실시 예에 의한 구동방법에서 셋업기간동안 셀전압의 변화를 나타내는 도면이다.FIG. 19 is a view illustrating a change in cell voltage during a setup period in the driving method according to the fourth embodiment.

도 20은 제 3 및 제 4 실시 예에 의한 구동방법에서 셋다운기간동안 셀전압 의 변화를 나타내는 도면이다.FIG. 20 is a diagram illustrating a change in cell voltage during a set down period in the driving methods according to the third and fourth embodiments.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode

13Y,13Z : 버스전극 14,22 : 유전체층13Y, 13Z: bus electrode 14, 22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

24 : 격벽 26 : 형광체층24: partition 26: phosphor layer

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 리셋 기간동안 발생하는 광량을 줄여서 명암비를 개선할 수 있는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a plasma display panel, and more particularly, to a method of driving a plasma display panel which can improve contrast ratio by reducing the amount of light generated during a reset period.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때 문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panel (hereinafter referred to as "PDP") displays characters or graphics by emitting phosphors by 147 nm ultraviolet rays generated during discharge of He + Xe, Ne + Xe or He + Xe + Ne inert gas mixtures. The included image is displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode. 13Z).

투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in parallel with the address electrode X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into a reset period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray scale according to the number of discharges.

여기서, 리셋기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the reset period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. Each of the eight subfields SF1 to SF8 is divided into a reset period, an address period and a sustain period as described above. The reset period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.Referring to FIG. 3, the PDP is divided into a reset period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

리셋기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 상승램프파형(Ramp-up)이 동시에 인가된다. 이 상승램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승램프파형(Ramp-up)이 공급된 후, 상승램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the reset period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a weak discharge in the cells of the full screen to generate wall charges in the cells. During the set-down period, after the ramp ramp is supplied, the ramp ramp down from the positive voltage lower than the peak voltage of the ramp ramp is applied to the scan electrodes (Y). It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, the negative scan pulse scan is sequentially applied to the scan electrodes Y, and the positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the reset period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.Meanwhile, the positive polarity DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 서스테인전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode (Y) and the sustain electrode (Z) whenever the sustain pulse (sus) is applied while the wall voltage and the sustain pulse (sus) in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode (Z) to erase wall charges in the cell.

서스테인기간의 벽전하 및 방전 발생원리를 도 4와 같은 육각형 형태의 전압 곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선(Vt close curve)은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.The principle of generation of wall charges and discharges during the sustain period will be described in detail using a hexagonal voltage curve as shown in FIG. 4. Here, the Vt close curve is used as a method for measuring the discharge generation principle and the voltage margin of the PDP.

도 4에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 벽전하들이 분포되는 지역으로 이 지역내에서는 방전이 발생되지 않는다. 그리고, Y(-)는 스캔전극(Y)에 부극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 스캔전극(Y) 또는 서스테인전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 벽전압이 움직이는 방향을 나타낸다. In FIG. 4, the hexagonal area inside the voltage curve is an area where wall charges inside the discharge cell are distributed, and no discharge is generated in this area. In addition, Y (−) represents a direction in which the wall voltage moves when a negative voltage is applied to the scan electrode Y. Similarly, Y (+), X (+), X (-), Z (+), and Z (-) each have a negative or positive voltage applied to the scan electrode Y or the sustain electrode Z. Indicates the direction in which the wall voltage moves.

그리고, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 다시 말하여,전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 주사전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다.The Vtxy displayed in the first quadrant opposite discharge region of the voltage curve graph represents the voltage at which discharge is started between the address electrode X and the scan electrode Y. FIG. In other words, the straight line representing the first quadrant opposite discharge region of the voltage curve graph is set to a length equal to the voltage at which the discharge between the address electrode X and the scan electrode Y is started. The Vtzy displayed in the quadrant surface discharge region of the voltage curve graph represents the voltage at which discharge starts between the sustain electrode Z and the scan electrode Y. FIG. Similarly, Vtxz, Vtzx, Vtyz, and Vtyx each represent a discharge start voltage between the electrodes.

서스테인 기간의 동작과정을 설명하면, 어드레스 방전이 발생된 방전셀들에서 벽전하들은 도 4와 같이 그래프의 3사분면에 위치된다. 이후, 도 3과 같이 스캔전극(Y)에 정극성의 서스테인 펄스가 인가되면 3사분면에 위치된 벽전하들의 전압과 정극성의 서스테인 펄스의 전압이 합쳐져 그 전압값은 도 5와 같이 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 스캔전극(Y)과 서스테인전극(Z)간의 서스테인 방전이 발생된다. Referring to the operation of the sustain period, the wall charges in the discharge cells in which the address discharge is generated are located in the third quadrant of the graph as shown in FIG. Subsequently, when the positive sustain pulse is applied to the scan electrode Y as shown in FIG. 3, the voltages of the wall charges positioned in the third quadrant and the voltage of the positive sustain pulse are added to the third quadrant of the graph as shown in FIG. 5. It is moved via the located surface discharge area (that is, moved to the Y (+) side). At this time, in the discharge cells, sustain discharge is generated between the scan electrode (Y) and the sustain electrode (Z).

서스테인 방전이 발생된 후 벽전하들은 도 6과 같이 그래프의 1사분면에 위치된다. 그리고, 서스테인전극(Z)에 인가되는 정극성의 서스테인 펄스에 의하여 1사분면에 위치된 벽전하들의 전압과 정극성의 서스테인 펄스의 전압이 합쳐져 그 전압값은 도 6과 같이 1사분면에 위치된 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 서스테인전극(Y)과 스캔전극(Y)간의 서스테인 방전이 발생된다. 실제, PDP는 서스테인 기간동안 이와 같은 과정을 반복하면서 소정횟수의 서스테인 방전을 일으킨다.After the sustain discharge is generated, the wall charges are located in the first quadrant of the graph as shown in FIG. Then, the voltage of the wall charges positioned in the first quadrant and the voltage of the positive sustain pulse are added together by the positive sustain pulse applied to the sustain electrode Z. The voltage value is the surface discharge region located in the first quadrant as shown in FIG. Is moved via (i.e., moved to the Z (+) side). At this time, sustain discharge is generated between the sustain electrode Y and the scan electrode Y in the discharge cells. In practice, the PDP generates a predetermined number of sustain discharges by repeating this process during the sustain period.

서스테인방전이 완료된 후에 벽전압은 도 7과 같이 그래프의 1사분면인 A0 지점에 위치된다.(즉, 스캔전극(Y)에 마지막 서스테인 펄스가 인가되었다) 이후, 서스테인전극(Z)에는 소거 램프파형(erase)이 공급된다. 서스테인전극(Z)에 Vc의 크기를 갖는 소거 램프파형(erase)이 공급되면 셀전압은 도 7과 같이 그래프의 1사분면의 면방전 영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 1사분면 면방전영역을 경유하게 되면 벽전압은 1/2의 기울기로 움직인다. 즉, A1 지점으로 이동된다.After the sustain discharge is completed, the wall voltage is located at the point A0 of the first quadrant of the graph as shown in FIG. 7 (that is, the last sustain pulse is applied to the scan electrode Y), and then the erase ramp waveform is applied to the sustain electrode Z. (erase) is supplied. When the erase ramp waveform (erase) having the magnitude of Vc is supplied to the sustain electrode Z, the cell voltage is moved via the surface discharge region of the first quadrant of the graph (that is, moved to the Z (+) side) as shown in FIG. . Here, when the cell voltage passes through the quadrant surface discharge area of the graph, the wall voltage moves at a slope of 1/2. That is, it is moved to the A1 point.

즉, 소거방전이 완료된 후에 벽전하들은 도 7과 같이 A1의 위치로 이동된다. 그리고, 서스테인 기간에 서스테인 방전이 발생되지 않은 셀들(즉, 이전 서브필드에서 어드레스 방전이 발생되지 않은 셀들)의 벽전하들은 A1 위치를 유지한다.(즉, 어드레스 방전이 발생되지 않은 셀들의 벽전하들은 이전 서브필들의 리셋기간으로 부터 다음 서브필드의 리셋기간까지 A1의 위치를 유지한다). 다시 말하면, 서스테인 방전이후에 소거 램프파형(erase)를 인가하는 것은 리셋 기간에 앞서 방전셀의 균일도를 높이기 위한 것이다.That is, after the erase discharge is completed, the wall charges are moved to the position of A1 as shown in FIG. 7. The wall charges of the cells in which the sustain discharge has not been generated (that is, the cells in which the address discharge has not occurred in the previous subfield) maintain the A1 position in the sustain period (that is, the wall charges of the cells in which the address discharge has not occurred). They maintain the position of A1 from the reset period of the previous subfill to the reset period of the next subfield). In other words, applying the erase ramp waveform after the sustain discharge is to increase the uniformity of the discharge cells before the reset period.

서스테인 기간이후에 이어지는 다음 서브필드의 리셋 기간은 셋업 기간과 셋다운 기간으로 나뉘어진다.The reset period of the next subfield following the sustain period is divided into a setup period and a setdown period.

도 8을 참조하면, 셋업 기간에는 스캔전극들(Y)에 상승램프파형(Ramp-up)이 공급된다. 스캔전극들(Y)에 상승램프파형(Ramp-up)이 공급되면 셀전압은 A1으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역의 경계치에 도달하게 되면 스캔전극(Y)과 서스테인전극(Z)사이에서는 면방전이 발생한다. 상승램프파형(Ramp-up)은 Vy2 의 전압까지 계속해서 인가되지만 면방전이 발생한 이후에는 벽전압의 영향으로 셀 내의 전압의 절대치는 Vy2의 전압크기만큼 변화하지 않고 방전개시전압(Vf)인 면방전영역의 경계를 따라서 Vy2' 의 크기만큼 하강하게 된다. 이는 면방전이 발생하고 있는 스캔전극(Y)과 서스테인전극(Z)간에는 전압 차이의 변화가 없지만, 스캔전극(Y)에 쌓이는 부극성(-)의 전하로 인하여 어드레스전극(X)과의 전위차가 더해지는 것을 의미한다. Referring to FIG. 8, a ramp lamp waveform Ramp-up is supplied to the scan electrodes Y during the setup period. When the rising ramp waveform Ramp-up is supplied to the scan electrodes Y, the cell voltage is moved from A1 through the surface discharge region of the three quadrants (ie, moved to the Y (+) side). Here, when the cell voltage reaches the boundary value of the surface discharge region in the three quadrants of the graph, surface discharge occurs between the scan electrode Y and the sustain electrode Z. Ramp-up is continuously applied up to the voltage of Vy2, but after the surface discharge occurs, the absolute value of the voltage in the cell does not change as much as the voltage size of Vy2 after the surface discharge occurs. It descends by the size of Vy2 'along the boundary of the discharge area. This is because there is no change in voltage between the scan electrode Y and the sustain electrode Z where surface discharge is occurring, but the potential difference with the address electrode X due to the negative charge (-) accumulated in the scan electrode Y. Means to be added.

이렇게 셀전압이 면방전영역의 경계치를 따라 이동하는 것은 방전이 일어나는 것을 의미하므로 벽전하의 생성으로 인하여 벽전압은 기울기 1/2의 크기로 A1의 위치에서 C1의 위치로 변화한다. The movement of the cell voltage along the boundary of the surface discharge region means that the discharge occurs, and therefore, the wall voltage changes from the position of A1 to the position of C1 due to the generation of wall charge.

한편, 3 사분면의 면방전영역의 경계치를 따라 변화하는 셀전압이 스캔전극 (Y)과 서스테인전극(Z)간에 방전개시전압인 F지점까지 오게 되면, 스캔전극(Y)과 어드레스전극(X) 사이에서 대향방전이 일어난다. On the other hand, when the cell voltage which changes along the boundary value of the surface discharge area of the three quadrants reaches the point F of discharge discharge voltage between the scan electrode Y and the sustain electrode Z, the scan electrode Y and the address electrode X are An opposite discharge occurs between them.

대향방전이 일어나는 시점부터는 방전공간에서 면방전과 대향방전이 동시에 일어나는 것으로 어드레스전극(X)에도 벽전하가 형성되므로 벽전압은 기울기 1의 크기로 C1에서C2의 위치로 변화한다.From the time when the opposite discharge occurs, the surface discharge and the opposite discharge occur simultaneously in the discharge space. Since the wall charge is also formed in the address electrode X, the wall voltage changes from the position of C1 to C2 with the magnitude of the slope 1.

이처럼 종래의 PDP의 구동방법에 의하면 셋업기간에 상승램프파형(Ramp-up)을 인가하는 과정에서 일정시간 이후에는 스캔전극(Y)과 서스테인전극(Z)간에 발생하는 면방전이외에도 스캔전극(Y)과 어드레스전극(X)간에 대향방전이 발생하게 된다. As described above, according to the conventional driving method of the PDP, in addition to the surface discharge generated between the scan electrode (Y) and the sustain electrode (Z) after a predetermined time in the process of applying the rising ramp waveform (Ramp-up) during the setup period, the scan electrode (Y) ) And an opposite discharge occur between the address electrode (X).

리셋기간의 목적은 계조를 표현하는 것이 아니라 방전셀을 초기화하고 스캔전극(Y)에 적절한 양의 벽전하를 생성하기 위한 것이다. 따라서 계조를 표현하기 위한 방전이 아니므로 방전에 의한 빛의 유출은 불필요한 것이다. 리셋기간에 방출하는 빛의 휘도가 낮을수록 계조를 표현하기 위한 방전이 일어났을 때 저계조와 고계조를 표현하는 데에 있어서 명암차가 커지게 되므로 콘트라스트가 좋아지게 된다. The purpose of the reset period is not to represent the gradation but to initialize the discharge cells and to generate an appropriate amount of wall charge on the scan electrode (Y). Therefore, since it is not a discharge for expressing gradation, outflow of light by the discharge is unnecessary. The lower the luminance of light emitted in the reset period, the greater the contrast difference in expressing the low and high grays when the discharge for expressing the grays occurs, so the contrast becomes better.

그런데 이처럼 리셋기간에 스캔전극(Y)과 서스테인전극(Z)간의 면방전 이외에도 스캔전극(Y)과 어드레스전극(X)간에 대향방전이 발생하는 리셋기간에 방출되는 빛의 양도 그만큼 커지게 되므로 콘트라스트가 저하된다. However, in addition to the surface discharge between the scan electrode (Y) and the sustain electrode (Z) during the reset period, the amount of light emitted during the reset period during which the counter discharge occurs between the scan electrode (Y) and the address electrode (X) is increased accordingly. Is lowered.

따라서, 본 발명의 목적은 콘트라스트를 향상시킬 수 있도록 한 PDP의 구동방법을 제공하는 것이다.
Accordingly, it is an object of the present invention to provide a driving method of a PDP capable of improving contrast.

상기 목적을 달성하기 위하여 본 발명에 따른 PDP의 구동방법은 리셋 기간동안 스캔전극에 점진적으로 전압값이 상승하는 상승램프파형을 인가하고, 상기 상승램프파형에 이어서 점진적으로 전압값이 내려가는 하강램프파형를 인가하는 단계와, 어드레스전극에 정극성인 보조파형를 인가하는 단계를 포함한다.In order to achieve the above object, the driving method of the PDP according to the present invention applies a rising ramp waveform in which a voltage value gradually increases to a scan electrode during a reset period, and applies a falling ramp waveform in which the voltage value gradually decreases following the rising ramp waveform. And applying an auxiliary waveform having a positive polarity to the address electrode.

상기 보조파형은 상기 하강램프파형의 하한치의 절대값보다 같거나 작은 전압값을 가지는 것을 특징으로 한다.The auxiliary waveform is characterized by having a voltage value equal to or less than the absolute value of the lower limit of the falling ramp waveform.

상기 보조파형은 상기 상승램프파형이 인가되기 전에 인가되거나 또는 상기 상승램프파형과 동시에 인가되거나 상기 상승램프파형이 인가되는 중에 인가된다.The auxiliary waveform is applied before the rising ramp waveform is applied or simultaneously with the rising ramp waveform or while the rising ramp waveform is being applied.

상기 보조파형은 상기 하강램프파형과 동시에 제거되거나 상기 하강램프파형이 인가되는 중에 제거된다.The auxiliary waveform is removed simultaneously with the falling ramp waveform or while the falling ramp waveform is applied.

상기 보조파형을 인가하는 시점은 상기 상승램프파형에 의해 변화된 셀전압값에 상기 보조파형을 인가할 경우 방전개시전압을 초과하는 시점 이전에 인가한다.The timing of applying the auxiliary waveform is applied before the timing of exceeding the discharge start voltage when the auxiliary waveform is applied to the cell voltage value changed by the rising ramp waveform.

상기 보조파형을 제거하는 시점은 상기 하강램프파형에 의한 전압과 상기 보조파형에 의한 전압의 합이 방전개시전압을 초과하는 시점 이전에 제거된다.The time for removing the auxiliary waveform is removed before the time when the sum of the voltage due to the falling ramp waveform and the voltage due to the auxiliary waveform exceeds the discharge start voltage.

상기 하강램프파형이 인가되는 동안 서스테인전극에 정극성의 펄스를 인가하 는 단계를 더 포함한다.And applying a positive pulse to the sustain electrode while the falling ramp waveform is applied.

본 발명의 다른 실시 예에 의한 PDP의 구동방법은 리셋기간동안 스캔전극에 점진적으로 전압값이 상승하는 상승램프파형을 인가하고, 상기 상승램프파형에 이어서 점진적으로 전압값이 내려가는 하강램프파형를 인가하는 단계와, 어드레스전극에 보조상승램프파형을 인가하는 단계를 포함한다.The driving method of the PDP according to another embodiment of the present invention applies a rising ramp waveform in which the voltage value gradually increases to the scan electrode during the reset period, and applies a falling ramp waveform in which the voltage value gradually decreases after the rising ramp waveform. And applying an auxiliary rising ramp waveform to the address electrode.

상기 보조상승램프파형의 최고 상한값은 상기 하강램프파형의 하한값의 절대값보다 같거나 작은 전압값을 가진다.The highest upper limit of the auxiliary ramp ramp waveform has a voltage value equal to or less than the absolute value of the lower limit of the ramp ramp waveform.

상기 상승램프파형이 인가되기 전에 인가되거나 또는 상기 상승램프파형과 동시에 인가되거나, 상기 상승램프파형이 인가되는 중에 인가된다.The rising ramp waveform is applied before the rising ramp waveform is applied or simultaneously with the rising ramp waveform, or while the rising ramp waveform is applied.

상기 보조파형은 상기 하강램프파형과 동시에 제거되거나 상기 하강램프파형이 인가되는 중에 제거된다.The auxiliary waveform is removed simultaneously with the falling ramp waveform or while the falling ramp waveform is applied.

상기 보조상승램프파형을 인가하는 시점은 상기 상승램프파형에 의해 변화된 셀전압값에 상기 보조파형을 인가할 경우 방전개시전압을 초과하는 시점 이전에 인가된다.The timing of applying the auxiliary rising ramp waveform is applied before the timing of exceeding the discharge start voltage when the auxiliary waveform is applied to the cell voltage value changed by the rising ramp waveform.

상기 보조파형을 제거하는 시점은 상기 하강램프파형에 의한 전압과 상기 보조파형에 의한 전압의 합이 방전개시전압을 초과하는 시점 이전에 제거된다.The time for removing the auxiliary waveform is removed before the time when the sum of the voltage due to the falling ramp waveform and the voltage due to the auxiliary waveform exceeds the discharge start voltage.

상기 하강램프파형이 인가되는 동안 서스테인전극에 정극성의 펄스를 더 인가한다.While the falling ramp waveform is applied, a positive pulse is further applied to the sustain electrode.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 9 내지 도 20를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 9 to 20.

도 9는 본 발명의 제 1실시 예에 의한 PDP의 구동방법을 나타내는 구동파형이다.9 is a driving waveform showing the driving method of the PDP according to the first embodiment of the present invention.

도 9를 참조하면, 본 발명의 제 1실시 예에 의한 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. Referring to FIG. 9, the driving method of the PDP according to the first embodiment of the present invention is divided into a reset period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell. do.

리셋기간은 셋업기간과 셋다운 기간으로 나뉘어진다. The reset period is divided into a setup period and a setdown period.

셋업기간에 있어서, T0 시점에는 어드레스전극(X)들에 정극성의 보조파형(Va)이 인가된다. In the setup period, the positive auxiliary waveform Va is applied to the address electrodes X at the time T0.

이어서, T1 시점에는 스캔전극(Y)들에 상승램프파형(Ramp-up)이 동시에 인가된다. 이 상승램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. Vy2의 전압까지 상승하는 상승램프파형(Ramp-up)이 인가되어도 어드레스전극(X)들에 인가된 정극성의 보조파형(Va)으로 인하여 스캔전극(Y)과 어드레스전극(X)간에는 방전이 발생하지 않는다.Subsequently, a ramp up waveform Ramp-up is simultaneously applied to the scan electrodes Y at the time T1. This rising ramp waveform (Ramp-up) causes a weak discharge in the cells of the full screen to generate wall charges in the cells. Even when the rising ramp waveform Ramp-up rising to the voltage Vy2 is applied, discharge occurs between the scan electrode Y and the address electrode X due to the positive auxiliary waveform Va applied to the address electrodes X. I never do that.

셋다운기간에는 상승램프파형(Ramp-up)이 공급된 후, 상승램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. During the set-down period, after the ramp ramp is supplied, the ramp ramp down from the positive voltage lower than the peak voltage of the ramp ramp is applied to the scan electrodes (Y). It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

이와 같은 리셋기간동안의 방전이 발생되는 과정을 방전셀의 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. The process of generating the discharge during the reset period will be described in detail using the voltage curve Vt close curve of the discharge cell.

도 10을 참조하면, 서스테인 방전이 완료된 후에 온셀들의 벽전하는 Vxy축상인 A1의 지점에 위치한다.Referring to FIG. 10, after the sustain discharge is completed, the wall charges of the on cells are located at the point A1 on the Vxy axis.

이후, 리셋기간의 T0 시점에서는 어드레스전극(X)들에는 정극성의 보조파형(Va)를 인가된다. 어드레스전극(X)들에 인가되는 보조파형(Va)에 의해 셀전압은 Vxy축을 따라 X(+)방향으로 변화한다. 보조파형(Va)의 크기는 셋다운 기간에 스캔전극(Y)들에 인가되는 하강램프파형(Ramp-down)의 하한값의 절대값 즉┃-Vy┃보다 같거나 작게 설정된다. 보조파형(Va)의 크기가 -Vy의 크기보다 크게 되면, 방전셀의 초기조건에 따라 오방전이 발생할 수 있기 때문이다.Subsequently, at the time T0 of the reset period, the positive auxiliary waveform Va is applied to the address electrodes X. The cell voltage changes in the X (+) direction along the Vxy axis due to the auxiliary waveform Va applied to the address electrodes X. The magnitude of the auxiliary waveform Va is set equal to or smaller than the absolute value of the lower limit value of the ramp ramp down applied to the scan electrodes Y during the set down period, that is,? -Vy ?. This is because when the magnitude of the auxiliary waveform Va is greater than the magnitude of -Vy, erroneous discharge may occur depending on the initial condition of the discharge cell.

T1 시점에서는 스캔전극(Y)들에 정극성의 전압에서 점진적으로 전압값이 상승하는 상승램프파형(Ramp-up)이 인가된다. 상승램프파형(Ramp-up)은 Vy2의 전압값까지 상승한다. 스캔전극(Y)들에 상승램프파형(Ramp-up)이 인가되면 방전셀의 셀전압은 V(+)방향으로 변화한다. 이처럼 변화하는 셀전압은 전압곡선의 제 3 사분면에 위치한 스캔전극(Y)과 서스테인전극(Z)간의 면방전개시전압인 Vtyz의 경계선에 도달하면 약방전을 일으키면서 면방전영역의 경계면을 따라서 하강한다. 상승램프파형(Ramp-up)은 셀전압이 A1 지점이 아닌 A2 지점에서 인가되므로 Vy2 까지 상승하는 상승램프파형(Ramp-up)을 인가하여도 셀전압은 F지점까지 도달하지 않게 된다. 즉, 상승램프파형(Ramp-up)을 인가함에 따라 스캔전극(Y)과 서스테인전극 (Z)간의 면방전이 일어날 뿐이고, 스캔전극(Y)과 서스테인전극(Z)간에 대향방전은 발생하지 않게 된다. 따라서, 리셋기간에 리셋방전에 의해 발생하는 광량을 줄일 수 있다. At the time point T1, a ramp-up ramp ramp-up is applied to the scan electrodes Y in which the voltage value gradually increases at the positive voltage. Ramp-up ramp up to the voltage value of Vy2. When the rising ramp waveform Ramp-up is applied to the scan electrodes Y, the cell voltage of the discharge cell changes in the V (+) direction. The changing cell voltage falls along the boundary surface of the surface discharge region while generating a weak discharge when the boundary line of Vtyz, which is the surface discharge start voltage between the scan electrode Y and the sustain electrode Z, is located in the third quadrant of the voltage curve. do. The rising ramp waveform Ramp-up is applied at the point A2 instead of the point A1, so that the cell voltage does not reach the point F even when the rising ramp waveform Ramp-up is applied up to Vy2. That is, when the rising ramp waveform Ramp-up is applied, only the surface discharge between the scan electrode Y and the sustain electrode Z occurs, and the opposite discharge does not occur between the scan electrode Y and the sustain electrode Z. do. Therefore, the amount of light generated by the reset discharge in the reset period can be reduced.

이것은 벽전압의 변화를 살펴보아도 알 수 있다. 셋다운 기간의 벽전압의 변화를 살펴보면, 상승램프파형(Ramp-up)이 인가되는 과정에서 제 3 사분면의 면방전경계에서 방전이 발생하면 벽전하의 생성으로 벽전압은 변화한다. 면방전이 발생하면 벽전압은 A1 지점에서 1/2의 기울기로 Vw1 지점으로 이동한다. 기존의 벽전압의 변화는 A1 지점에서 1/2의 기울기로 Vw2 지점으로 변화한 후, 셀전압이 F 지점에 도달하면 대향방전이 발생하게 되고, 그 이후 상승램프파형(Ramp-up)이 공급되는 기간동안은 1의 기울기로 Vw3 지점으로 변화한다. 즉, 벽전압의 변화량도 줄어든 것을 알 수 있다. 벽전압은 방전이 발생할 경우 생성되는 벽전하에 의해 생기는 전위차로서 벽전압의 변화량이 적다는 것은 벽전하의 변화량이 적다는 것을 의미한다. 따라서, 벽전하를 생성하는 방전이 적게 발생하였다는 것으로 방전에 의한 광량도 적게 발생하는 것을 알 수 있다. This can be seen by looking at the change of wall voltage. Looking at the change in the wall voltage during the set-down period, if discharge occurs in the surface discharge boundary of the third quadrant during the ramp-up, the wall voltage changes due to the generation of wall charges. When the surface discharge occurs, the wall voltage moves from the A1 point to the Vw1 point with a half slope. The change of the existing wall voltage is changed from the point A1 to the point Vw2 with the slope of 1/2, and when the cell voltage reaches the point F, opposite discharge occurs, and then the ramp ramp is supplied. During this period, the slope of 1 changes to the point Vw3. That is, it can be seen that the amount of change in wall voltage is also reduced. The wall voltage is a potential difference generated by the wall charge generated when the discharge occurs, and the small amount of change in the wall voltage means that the small amount of change in the wall charge is small. Therefore, it can be seen that the less amount of light generated by the discharge is generated by the less discharge that generates the wall charge.

또한, 실제 리셋기간 동안에 발생한 광량을 측정한 실험 데이터인 도 11을 참조하면, 리셋기간 동안 발생되는 광량은 본 발명에 따른 구동방식에 의한 실험치(b)가 종래의 구동방식에 의한 실험치(a)보다 현격히 줄어든 것을 알 수 있다.In addition, referring to FIG. 11, which is experimental data measuring the amount of light generated during an actual reset period, the amount of light generated during the reset period is the experimental value (b) according to the driving method according to the present invention. You can see that it is much smaller.

셋업 기간에 이어지는 셋다운 기간에 있어서, T2 시점에서는 스캔전극(Y)에 하강램프파형(Ramp-down)이 인가된다. 이와 동시에 서스테인전극(Z)에는 정극성의 전압이 인가된다. 스캔전극(Y)에 하강램프파형(Ramp-down)이 인가되는 과정에서 스캔전극(Y)과 서스테인전극(Z)간에 면방전이 발생되는 시점인 A5까지의 셀전압의 변화를 살펴보면 다음과 같다. In the set-down period following the setup period, a ramp down ramp waveform (Ramp-down) is applied to the scan electrode (Y) at the time T2. At the same time, a positive voltage is applied to the sustain electrode Z. In the process of applying the ramp ramp down to the scan electrode (Y), the change in the cell voltage from the scan electrode (Y) to the sustain electrode (Z) until the surface discharge occurs is A5. .

도 12를 참조하면, 스캔전극(Y)에 하강램프파형(Ramp-down)이 인가되면 셀전압은 A3 지점에서 A4 지점으로 이동한다. 이와 동시에 서스테인전극(Z)에는 정극성의 전압이 인가되어 셀전압은 Vzy축 방향으로 즉, Z(+)방향으로 이동하여 A5 지점으로 변화한다. 스캔전극(Y)에 하강램프파형(Ramp-down)과 서스테인전극(Z)에 상승램프파형은 동시에 인가되므로 결과적으로 셋다운기간에서 면방전이 발생되는 시점까지 셀전압은 A3에서 A5 지점까지 변화한다. 하강램프파형(Ramp-down)이 계속해서 인가되는 동안 스캔전극(Y)과 서스테인전극(Z)간에는 약방전이 발생하므로 전위차가 더 이상 발생하지 않고 스캔전극(Y)에 형성되는 벽전하로 인하여 스캔전극(Y)과 어드레스전극(X)간의 전위차가 더 커지기 때문에 셀전압은 1사분면의 면방전전압 경계를 따라서 A6 지점으로 상승한다. Referring to FIG. 12, when the ramp ramp down is applied to the scan electrode Y, the cell voltage moves from the A3 point to the A4 point. At the same time, a positive voltage is applied to the sustain electrode Z so that the cell voltage is shifted in the Vzy axis direction, that is, in the Z (+) direction, to change to the A5 point. Since the ramp ramp down and the ramp ramp are applied simultaneously to the scan electrode Y, the cell voltage changes from A3 to A5 until the surface discharge occurs in the setdown period. . Since a weak discharge occurs between the scan electrode (Y) and the sustain electrode (Z) while the ramp ramp is continuously applied, the potential difference no longer occurs, and due to the wall charges formed on the scan electrode (Y). Since the potential difference between the scan electrode Y and the address electrode X becomes larger, the cell voltage rises to the point A6 along the surface discharge voltage boundary of the first quadrant.

셀 전압이 A5 지점에서 A6 지점까지 변화하는 동안 스캔전극(Y)과 서스테인전극(Z)간에 약방전이 발생하고 있는 구간으로, 방전에 따른 벽전하의 생성으로 벽전압은 변화한다. 즉, 셋업기간의 종료시에 Vw1의 지점에 해당하는 벽전압은 1/2의 기울기로 변화하면서 A1 지점으로 되돌아온다. While the cell voltage is changed from the A5 to the A6 point, weak discharge is generated between the scan electrode Y and the sustain electrode Z. The wall voltage changes due to the generation of wall charges due to the discharge. That is, at the end of the setup period, the wall voltage corresponding to the point of Vw1 returns to the point A1 while changing with a slope of 1/2.

리셋기간 이후 어드레스기간에는 부극성 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발 생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period after the reset period, the negative scan pulse scan is sequentially applied to the scan electrodes Y and the positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated during the reset period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 어드레스기간 동안에 서스테인전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive pole DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the address period.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode (Y) and the sustain electrode (Z) whenever the sustain pulse (sus) is applied while the wall voltage and the sustain pulse (sus) in the cell are added. Discharge occurs.

도 13은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다.13 is a diagram illustrating a method of driving a PDP according to a second embodiment of the present invention.

도 13을 참조하면, 본 발명의 제 2 실시 예에 의한 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. Referring to FIG. 13, the driving method of the PDP according to the second embodiment of the present invention is divided into a reset period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell. do.

이 실시 예에 있어서, 전술한 실시 예와 실질적으로 동일한 어드레스 기간 및 서스테인 기간에 대한 설명은 생략하기로 한다. In this embodiment, description of the address period and the sustain period which are substantially the same as the above-described embodiment will be omitted.

리셋기간은 셋업기간과 셋다운 기간으로 나뉘어진다. The reset period is divided into a setup period and a setdown period.

본 발명의 제 2 실시 예에 의한 PDP의 구동방법을 전압곡선상의 전압값의 변화를 나타내는 도 14를 참조하여 설명하면 다음과 같다.The driving method of the PDP according to the second embodiment of the present invention will be described with reference to FIG. 14 showing a change in the voltage value on the voltage curve.

셋업기간에 있어서, T0 시점에는 스캔전극(Y)들에 상승램프파형(Ramp-up)이 동시에 인가된다. 스캔전극(Y)에 인가되는 상승램프파형(Ramp-up)에 의해 방전셀 의 셀전압은 Y(+) 방향으로 변화하기 시작한다.In the setup period, the rising ramp waveform Ramp-up is simultaneously applied to the scan electrodes Y at the time point T0. The cell voltage of the discharge cell starts to change in the Y (+) direction by the rising ramp waveform Ramp-up applied to the scan electrode Y.

T1 시점에는 어드레스전극(X)들에 상승램프파형(Ramp-up)의 보조파형(Va)이 인가된다. 어드레스전극(X)들에 상승램프파형(Ramp-up)의 보조파형(Va)가 인가되면 Y(+)방향으로 변화하던 셀전압은 A2 지점에서 A3지점으로 즉, X(+)방향으로 변화한다. At the time T1, the auxiliary waveform Va of the rising ramp waveform Ramp-up is applied to the address electrodes X. When the auxiliary waveform Va of the rising ramp waveform Ramp-up is applied to the address electrodes X, the cell voltage that changes in the Y (+) direction changes from the A2 point to the A3 point, that is, in the X (+) direction. do.

스캔전극(Y)에 인가되는 Vy2의 전압까지 상승하는 상승램프파형(Ramp-up)에 의해 A3지점에서 Y(+)방향으로 계속해서 셀전압이 변화하다가 3 사분면의 스캔전극(Y)과 서스테인전극의 면방전영역의 경계치에 도달하면 약방전이 발생한다. 상승램프파형(Ramp-up)에 의한 약방전이 발생하므로 스캔전극(Y)과 서스테인전극(Z)간에 전압차는 변화가 없는 상태에서 방전이 계속되므로, 셀전압은 면방전전압의 경계를 따라서 하강한다. 상승램프파형(Ramp-up)이 인가되는 중에 T1의 시점에서 어드레스전극(X)에 보조파형(Va)를 인가함으로써 셀전압을 Vxy 방향으로 즉, X(+)방향으로 상승시킴으로 인해 스캔전극(Y)에 Vy2까지 상승하는 램프파형을 인가하여도 셀전압은 스캔전극(Y)과 어드레스전극(X)간에 대향방전을 일으키는 F지점까지 변화하지 않는다. 따라서, 셋업기간동안에 면방전만이 발생하고 대향방전이 일어나는 것을 방지하여 셋업기간동안 발생하는 광량을 줄일 수 있다.The cell voltage continuously changes in the Y (+) direction at the A3 point due to the ramp ramp up to the voltage of Vy2 applied to the scan electrode Y, and then the scan electrode Y and the sustain in three quadrants When the boundary value of the surface discharge area of the electrode reaches, weak discharge occurs. Since the weak discharge is caused by the rising ramp waveform (Ramp-up), the discharge continues without a change in the voltage difference between the scan electrode (Y) and the sustain electrode (Z), so that the cell voltage falls along the boundary of the surface discharge voltage. do. By applying the auxiliary waveform Va to the address electrode X at the time T1 while the ramp ramp is applied, the cell voltage is increased in the Vxy direction, that is, in the X (+) direction. Even when a ramp waveform rising to Vy2 is applied to Y), the cell voltage does not change to the point F which causes opposite discharge between the scan electrode Y and the address electrode X. FIG. Therefore, only the surface discharge occurs during the setup period and the opposite discharge can be prevented from occurring so that the amount of light generated during the setup period can be reduced.

이것은 전술한 실시 예에서와 마찬가지로 도 10에 나타난 벽전압의 변화를 살펴보아도 알 수 있다. 즉, 종래의 구동방법에 의한 것과 비교하여 벽전압의 변화량이 줄어든 것을 알 수 있다. 벽전압은 방전이 발생할 경우 생성되는 벽전하에 의해 생기는 전위차로서 벽전압의 변화량이 적다는 것은 벽전하의 변화량이 적다는 것을 의미한다. 따라서, 벽전하를 생성하는 방전이 적게 발생하였다는 것으로 방전에 의한 광량도 적게 발생하는 것을 알 수 있다. This can be seen by examining the change in the wall voltage shown in FIG. 10 as in the above-described embodiment. In other words, it can be seen that the amount of change in the wall voltage is reduced as compared with the conventional driving method. The wall voltage is a potential difference generated by the wall charge generated when the discharge occurs, and the small amount of change in the wall voltage means that the small amount of change in the wall charge is small. Therefore, it can be seen that the less amount of light generated by the discharge is generated by the less discharge that generates the wall charge.

리셋방전시에 발생하는 광량은 계조표현을 위한 것이 아니므로, 이 때 발생하는 광량을 최소화하여 명암의 비를 확대할 수 있다. 즉, 명암비를 개선하여 콘트라스트를 향상시킬 수 있다.Since the amount of light generated during the reset discharge is not for gray scale expression, the amount of light generated at this time can be minimized to increase the contrast ratio. That is, the contrast can be improved by improving the contrast ratio.

제 2 실시 예에서와 같이, 셋업기간에 상승램프파형이 인가하는 도중에 어드레스전극(X)에 정극성의 보조파형(Va)를 인가하는 시점은 보조파형(Va)의 인가로 인해서 방전셀이 강방전이 발생하지 않는 시점으로 설정한다. 이것을 자세히, 살펴보면 다음과 같다. As in the second embodiment, the discharge cell is strongly discharged due to the application of the auxiliary waveform Va when the positive auxiliary waveform Va is applied to the address electrode X while the rising ramp waveform is applied during the setup period. Set to the point in time when this does not occur. If you look at this in detail,

도 15를 참조하면, 방전개시전압을 경계치로 하는 전압곡선은 전술한 실시 예에서와 같이 제 1 및 제 3사분면에서 면방전영역과 대향방전영역이 교차하는 지점이 정확히 직각을 이루지 않는 것이 일반적이다. 이는 방전특성과 관련있는 여러가지 패널 요소에 따라 방전개시전압이 변화하기 때문에 그에 따라 전압곡선의 모양도 변하기 때문이다. 이처럼 전압곡선이 왜곡되는 이유는 스캔전극과 서스테인전극간에 발생하는 면방전에서도 어드레스 전극에 인가되는 전압에 따라서 서스테인전극쌍간의 전기장이 왜곡되기 때문이다. 따라서 어드레스전극에 인가되는 전압이 정극성의 전압으로 높을수록 면방전 개시 전압은 낮아기게 되고, 어드레스전극에 인가되는 전압이 부극성의 전압으로 낮을수록 면방전 개시 전압은 높아지게 된다. 이러한 형상으로 인해 전압곡선의 좌우면이 휘어지는 형태로 나타나게 된다.Referring to FIG. 15, it is common that the voltage curve having the discharge start voltage as a boundary value does not form a right angle at the intersection of the surface discharge area and the opposite discharge area in the first and third quadrants as in the above-described embodiment. . This is because the discharge start voltage changes according to various panel elements related to the discharge characteristics, so the shape of the voltage curve also changes accordingly. The reason why the voltage curve is distorted is that the electric field between the pair of sustain electrodes is distorted according to the voltage applied to the address electrode even in the surface discharge generated between the scan electrode and the sustain electrode. Therefore, the higher the voltage applied to the address electrode to the positive voltage, the lower the surface discharge start voltage, and the lower the voltage applied to the address electrode to the negative voltage, the higher the surface discharge start voltage. Due to this shape, the left and right sides of the voltage curve appear to be bent.

이러한 전압곡선을 가지는 방전셀의 조건에 스캔전극(Y)에 상승램프파형(Ramp-up)이 인가되면 셀전압은 Y(+)방향으로 변화한다. 상승램프파형(Ramp-up)이 인가된 후 T1' 의 시점에서 어드레스전극(X)에 보조파형(Va)를 인가하면 셀전압은 X(+)방향으로 이동한다. 이 때, 상승램프파형(Ramp-up)이 면방전경계에 있거나 면방전경계와 밀접히 있을 경우에 어드레스전극(X)에 정극성의 보조파형(Va)를 인가하면, 셀전압은 순간적으로 방전개시전압값을 벗어나게 되어 강방전이 발생한다. 리셋 기간이 이러한 강방전이 발생하면 서스테인기간에 오방전이 발생하기 때문에 이러한 강방전을 방지하기 위해서, 어드레스전극에 인가되는 보조파형(Va)은 T1 시점 이전에 인가한다. 즉, 보조파형(Va)를 인가하였을 때에 보조파형(Va)에 의한 셀전압이 전압곡선의 경계면을 벗어나지 않는 시점에서 인가한다. When the rising ramp waveform Ramp-up is applied to the scan electrode Y under the condition of the discharge cell having such a voltage curve, the cell voltage changes in the Y (+) direction. When the auxiliary waveform Va is applied to the address electrode X at the time T1 'after the rising ramp waveform Ramp-up is applied, the cell voltage moves in the X (+) direction. At this time, when the rising ramp waveform (Ramp-up) is in the surface discharge boundary or closely to the surface discharge boundary, when the positive auxiliary waveform Va is applied to the address electrode X, the cell voltage is instantaneously discharged. It is out of the value and strong discharge occurs. When such strong discharge occurs in the reset period, erroneous discharge occurs in the sustain period, and therefore, in order to prevent such strong discharge, the auxiliary waveform Va applied to the address electrode is applied before the time point T1. That is, when the auxiliary waveform Va is applied, the cell voltage caused by the auxiliary waveform Va is applied at a time point that does not deviate from the boundary of the voltage curve.

또한, 하강램프파형(Ramp-down)이 인가되는 과정에서 보조파형(Va)를 제거할 경우에는 보조파형(Va)에 의해서 방전셀이 강방전이 발생하는 시점 이전에 제거한다. 이것을 자세히 살펴보면 다음과 같다.In addition, when the auxiliary waveform Va is removed in the process of applying the ramp ramp down, the auxiliary cell Va is removed before the point where the strong discharge occurs. Looking at this in detail:

도 16을 참조하면, 셋다운기간에는 스캔전극(Y)에 인가되는 하강램프파형에 의해 셀전압은 A4 지점까지 변화한다. 또한, 서스테인전극(Z)에 인가되는 정극성이 전압에 의해 셀전압은 A4에서 A5 지점까지 변화한다. A5 지점은 방전개시전압으로 이 지점에서는 면방전이 발생하고, 하강램프파형이 인가되는 동안 셀전압은 제 1사분면의 면방전영역을 따라 X(+) 방향으로 상승한다. 또한, 어드레스전극(X)에 인가되는 정극성의 보조파형(Va)에 의해 셀전압은 Va만큼 더 상승한다. 이 과정에서 보조파형(Va)를 T4' 시점까지 인가한다면(T4 시점이후의 임의의 시점)까지 인가하면, 셀전압은 스캔전극(Y)과 서스테인전극(Z)간의 방전개시전압인 대향방전영역에 까지 도달하게 된다. 이 경우 역시, 스캔전극(Y)과 어드레스전극(X)간에 강방전이 발생하는 것으로 오방전의 원인이 된다. 따라서, 어드레스전극(X)에 인가하는 보조파형(Va)은 셋다운기간에 셀전압이 전압곡선을 벗어나지 않는 시점(T4)에서 제거되어야 한다. Referring to FIG. 16, in the set down period, the cell voltage changes to the point A4 due to the falling ramp waveform applied to the scan electrode Y. FIG. In addition, the cell voltage varies from A4 to A5 due to the positive polarity applied to the sustain electrode Z. Point A5 is the discharge start voltage, and surface discharge occurs at this point, and the cell voltage rises in the X (+) direction along the surface discharge region of the first quadrant while the falling lamp waveform is applied. In addition, the cell voltage further increases by Va due to the positive auxiliary waveform Va applied to the address electrode X. FIG. In this process, if the auxiliary waveform Va is applied up to the time point T4 '(any time after the time point T4), the cell voltage is the opposite discharge area which is the discharge start voltage between the scan electrode Y and the sustain electrode Z. To reach. In this case, too, strong discharge occurs between the scan electrode (Y) and the address electrode (X), which causes a false discharge. Therefore, the auxiliary waveform Va applied to the address electrode X should be removed at a time point T4 when the cell voltage does not deviate from the voltage curve in the setdown period.

도 17은 본 발명의 제 3 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다. 17 is a diagram illustrating a method of driving a PDP according to a third embodiment of the present invention.

도 17을 참조하면, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. Referring to FIG. 17, a driving method of a PDP according to a third embodiment of the present invention is divided into a reset period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell. do.

리셋기간은 셋업기간과 셋다운 기간으로 나뉘어진다. The reset period is divided into a setup period and a setdown period.

셋업기간에 있어서, T0 시점에는 어드레스전극(X)들에 상승램프파형의 보조파형(Va)가 인가된다. In the setup period, the rising ramp waveform auxiliary waveform Va is applied to the address electrodes X at the time T0.

이어서, T1 시점에는 스캔전극(Y)들에 상승램프파형(Ramp-up)이 동시에 인가된다. 이 상승램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. Vy2의 전압까지 상승하는 상승램프파형(Ramp-up)이 인가되어도 어드레스전극(X)들에 인가되는 상승램프파형의 보조파형(Va)으로 인하여 스캔전극(Y)과 어드레스전극(X)간에는 방전이 발생하지 않는다.Subsequently, a ramp up waveform Ramp-up is simultaneously applied to the scan electrodes Y at the time T1. This rising ramp waveform (Ramp-up) causes a weak discharge in the cells of the full screen to generate wall charges in the cells. Discharge is generated between the scan electrode Y and the address electrode X due to the auxiliary waveform Va of the rising ramp waveform applied to the address electrodes X even when the rising ramp waveform Ramp-up rising to the voltage of Vy2 is applied. This does not happen.

셋다운기간에는 상승램프파형(Ramp-up)이 공급된 후, 상승램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔 전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. During the set-down period, after the ramp ramp is supplied, the ramp ramp down from the positive voltage lower than the peak voltage of the ramp ramp is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

이 실시 예에 따른 PDP의 구동방법은 어드레스전극(X)에 인가하는 보조파형(Va)를 강방전이 발생하지 않은 램프파형을 사용함으로써 오방전의 발생을 방지할 수 있고, 구동타이밍의 마진을 확보할 수 있다. 이러한 장점을, 어드레스전극(X)에 인가하는 보조파형(Va)를 상승램프파형(Ramp-up)이 인가된 후에 소정 기간의 시간 간격을 두고 인가할 경우의 실시 예를 나타내는 도면인 도 18과, 도 18에 나타난 구동파형에 따른 셀전압의 변화를 나타내는 도면인 도 19를 참조하여 설명하면 다음과 같다.According to the driving method of the PDP according to the present embodiment, by using the auxiliary waveform Va applied to the address electrode X, a ramp waveform in which strong discharge does not occur, it is possible to prevent the occurrence of false discharge and to secure driving timing margin. can do. FIG. 18 is a view showing an embodiment in which the auxiliary waveform Va applied to the address electrode X is applied at a time interval of a predetermined period after the rising ramp waveform Ramp-up is applied. Referring to FIG. 19, which is a diagram illustrating a change in cell voltage according to the driving waveform shown in FIG. 18, it is as follows.

도 18은 본 발명의 제 4 실시 예에 따른 PDP의 구동방법을 나타내는 도면이다. 18 is a diagram illustrating a method of driving a PDP according to a fourth embodiment of the present invention.

도 18 및 도 19를 참조하면, 본 발명의 제 2 실시 예에 의한 PDP의 구동방법은 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다. 18 and 19, the driving method of the PDP according to the second embodiment of the present invention is a reset period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining the discharge of the selected cell. Driven by dividing into.

이 실시 예에 있어서, 전술한 실시 예와 실질적으로 동일한 어드레스 기간 및 서스테인 기간에 대한 설명은 생략하기로 한다. In this embodiment, description of the address period and the sustain period which are substantially the same as the above-described embodiment will be omitted.

리셋기간은 셋업기간과 셋다운 기간으로 나뉘어진다. The reset period is divided into a setup period and a setdown period.

셋업기간에 있어서, T0 시점에는 스캔전극(Y)들에 상승램프파형(Ramp-up)이 동시에 인가된다. 스캔전극(Y)에 인가되는 상승램프파형(Ramp-up)에 의해 방전셀의 셀전압은 A1 지점에 위치한 전압에서 A2 지점으로 변화한다. 즉, Y(+) 방향으로 변화한다. In the setup period, the rising ramp waveform Ramp-up is simultaneously applied to the scan electrodes Y at the time point T0. Due to the ramp ramp up applied to the scan electrode Y, the cell voltage of the discharge cell changes from the voltage located at the A1 point to the A2 point. That is, it changes in the Y (+) direction.

T1 시점에는 어드레스전극(X)들에 상승램프파형(Ramp-up)의 보조파형(Va)가 인가된다. 어드레스전극(X)에 인가되는 보조파형(Va)에 의해 셀전압은 A2 지점에서 A3지점으로 즉, X(+)방향으로 변화한다. 제 3 사분면의 면방전경계부근에서는 보조파형로 정극성의 구형펄스를 인가할 경우 도 15와 같이 강방전이 발생하였다. 하지만 보조파형(Va)를 램프파형으로 인가할 경우 셀전압은 점진적으로 전압이 상승하다가 면방전의 경계면인 A3지점에 도달하면 약방전을 일으킨다. 약방전에 의해 발생되는 벽전하에 의해 셀전압은 방전개시전압 미만으로 떨어지고 상승하는 램프파형에 의해 다시 방전개시전압이 되었을 때 방전을 일으킨다. 이러한 과정을 반복하면서 강방전이 발생하지 않고 약방전이 일어나면서 셀전압은 A4'방향으로 변화한다. 그러나, 어드레스전극(X)에 인가되는 보조파형(Va)보다 더 큰 전압값의 상승램프파형(Ramp-up)이 스캔전극(Y)에 인가되기 때문에 셀전압은 실제적으로 A4 지점으로 변화한다.At the time T1, the auxiliary waveform Va of the rising ramp waveform Ramp-up is applied to the address electrodes X. By the auxiliary waveform Va applied to the address electrode X, the cell voltage changes from the A2 point to the A3 point, that is, in the X (+) direction. In the vicinity of the surface discharge boundary of the third quadrant, when the positive spherical pulse was applied as the auxiliary waveform, strong discharge occurred as shown in FIG. 15. However, when the auxiliary waveform Va is applied as a ramp waveform, the cell voltage gradually rises and reaches a point A3, which is the boundary of surface discharge, and causes a weak discharge. Due to the wall charge generated by the weak discharge, the cell voltage falls below the discharge start voltage and is discharged when the discharge start voltage is again caused by the rising ramp waveform. As this process is repeated, strong discharge does not occur and weak discharge occurs, and the cell voltage changes in the A4 'direction. However, since the ramp ramp up of a voltage value larger than the auxiliary waveform Va applied to the address electrode X is applied to the scan electrode Y, the cell voltage actually changes to the point A4.

이처럼 보조파형(Va)를 램프파형으로 사용할 경우에는 스캔전극(Y)에 먼저 인가되는 상승램프파형(Ramp-up)에 의해 셀전압이 스캔전극(Y)과 서스테인전극(Z)의 면방전경계치에 가까이 있어도, 보조파형(Va)를 인가하여도 강방전이 발생하지 않기 때문에 구동의 신뢰성과 구동마진을 확보할 수 있다. 하지만, 더욱 높은 구동의 신뢰성을 위해서는 램프파형의 보조파형(Va)를 인가하는 시점은 보조파형(Va) 를 인가하는 시점에서 면방전이 발생하는 시점보다 이전에 인가하도록 설정한다.In this case, when the auxiliary waveform Va is used as the ramp waveform, the cell voltage is caused by the rising ramp waveform Ramp-up applied to the scan electrode Y, and the surface discharge boundary between the scan electrode Y and the sustain electrode Z is applied. Even when close to the teeth, strong discharge does not occur even when the auxiliary waveform Va is applied, thereby ensuring driving reliability and driving margin. However, in order to achieve higher driving reliability, the time of applying the auxiliary waveform Va of the ramp waveform is set to be applied before the time of surface discharge occurs at the time of applying the auxiliary waveform Va.

한편, 이러한 구동마진은 보조파형(Va)를 제거하는 시점에서도 효율성이 있다.On the other hand, such a driving margin is efficient even when the auxiliary waveform Va is removed.

도 20을 참조하면, 셋다운기간에는 스캔전극(Y)에 인가되는 하강램프파형에 의해 셀전압은 A5 지점까지 변화한다. 또한, 서스테인전극(Z)에 인가되는 정극성 전압에 의해 셀전압은 A5에서 A6 지점까지 변화한다. A6 지점은 방전개시전압으로 이 지점에서는 면방전이 발생하고, 하강램프파형이 인가되는 동안 셀전압은 제 1사분면의 면방전영역을 따라 X(+) 방향으로 상승한다. 또한, 어드레스전극(X)에 인가되는 램프파형의 보조파형(Va)에 의해 셀전압은 Va만큼 더 상승한다. 보조파형(Va)를 T4 시점까지 인가할 경우 Va만큼 상승하는 셀전압에 의해 스캔전극(Y)과 서스테인전극(Z)간 방전개시전압에 도달한다고 하면, 구형파를 사용할 경우에는 순간적으로 방전개시전압을 넘기 때문에 강방전이 발생한다. 하지만, 보조파형(Va)로서 램프파형을 사용하면 T4 시점 이상으로 보조파형(Va)를 인가할 경우에는 셀전압이 면방전경계에 도달할 시점에서 약방전이 일어나고, 이에 따라 벽전하가 생성되면서 셀전압이 낮아진다. 또한, 보조파형(Va)가 램프파형이므로 다시 셀전압은 방전개시전압이상이 되어 방전을 개시하게 되고, 이러한 과정이 반복된다. 이처럼 보조파형(Va)를 램프파형으로 인가할 경우에는 보조파형(Va)를 제거하는 시점이 늦는다고 하여도 강방전이 발생하지 않기 때문에 구동타이밍의 마진이 높아진다. 하지만, 구동마진과 구동의 신뢰성을 높이기 위해서는 제 2 실시 예에서와 같이, 램프파형의 보조파형(Va)를 제거하는 타이밍을 보조파형(Va)에 의해 셀전압이 스캔전극(Y)과 어드레스전극(X)간에 대향방전이 발생하지 않는 시점 이전에 할 수 있다.Referring to FIG. 20, in the set down period, the cell voltage changes to the point A5 due to the falling ramp waveform applied to the scan electrode Y. FIG. In addition, the cell voltage varies from A5 to A6 due to the positive voltage applied to the sustain electrode Z. FIG. The point A6 is the discharge start voltage, and surface discharge occurs at this point. The cell voltage rises in the X (+) direction along the surface discharge region of the first quadrant while the falling lamp waveform is applied. In addition, the cell voltage further increases by Va due to the auxiliary waveform Va of the ramp waveform applied to the address electrode X. FIG. When the auxiliary waveform Va is applied to the time point T4, when the discharge start voltage between the scan electrode Y and the sustain electrode Z is reached by the cell voltage rising by Va, the discharge start voltage is instantaneously when the square wave is used. Because of this, strong discharge occurs. However, when the ramp waveform is used as the auxiliary waveform Va, when the auxiliary waveform Va is applied above the time point T4, weak discharge occurs when the cell voltage reaches the surface discharge boundary, and thus wall charge is generated. The cell voltage is lowered. In addition, since the auxiliary waveform Va is a ramp waveform, the cell voltage again becomes equal to or higher than the discharge start voltage to start discharging, and this process is repeated. As described above, when the auxiliary waveform Va is applied as a ramp waveform, even when the timing of removing the auxiliary waveform Va is late, strong discharge does not occur, thereby increasing the driving timing margin. However, in order to increase the driving margin and the reliability of the driving, as in the second embodiment, the timing of removing the auxiliary waveform Va of the ramp waveform is determined by the auxiliary waveform Va, so that the cell voltage is reduced by the scan electrode Y and the address electrode. This can be done before the point where no opposite discharge occurs between (X).

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 리셋기간에 스캔전극과 어드레스전극간에 발생하는 대향방전을 방지하여 광량을 줄임으로 인해 명암비를 개선할 수 있다.As described above, according to the driving method of the plasma display panel according to the present invention, the contrast ratio can be improved by reducing the amount of light by preventing the opposite discharge occurring between the scan electrode and the address electrode during the reset period.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (14)

한 프레임은 다수의 서브필드로 나뉘어지고, 상기 서브필드 중 적어도 하나 이상의 서브필드는 셀을 초기화하기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 유지방전을 일으키기 위한 서스테인기간으로 시분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,One frame is divided into a plurality of subfields, and at least one of the subfields is time-divisionally driven with a reset period for initializing a cell, an address period for selecting a discharge cell, and a sustain period for generating sustain discharge. In the driving method of the display panel, 상기 리셋기간은 The reset period is 정극성에서 점진적으로 전압값이 상승하는 상승램프파형을 스캔전극에 인가하고, 상기 상승램프파형에 이어서 점진적으로 전압값이 내려가는 하강램프파형를 인가하는 단계와;Applying a ramp ramp waveform whose voltage value gradually rises in the positive polarity to the scan electrode, and applying a ramp ramp waveform whose voltage value gradually decreases following the ramp ramp waveform; 어드레스전극에 정극성의 보조파형를 인가하되, 상기 보조파형의 일부를 상기 스캔전극에 상승램프파형이 인가되는 동안 공급하고 상기 보조파형의 다른 일부를 서스테인전극에 정극성의 펄스가 인가되는 동안 공급하는 단계를 포함하며,Applying a positive auxiliary waveform to an address electrode, supplying a part of the auxiliary waveform while a rising ramp waveform is applied to the scan electrode and supplying another part of the auxiliary waveform while a positive pulse is applied to the sustain electrode; Include, 상기 보조파형은 상기 하강램프파형의 하한치의 절대값보다 같거나 작은 전압값을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the auxiliary waveform has a voltage value equal to or less than an absolute value of a lower limit of the falling ramp waveform. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 보조파형은 상기 상승램프파형이 인가되기 전에 인가되거나 또는 상기 상승램프파형과 동시에 인가되거나 상기 상승램프파형이 인가되는 중에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And wherein the auxiliary waveform is applied before the rising ramp waveform is applied or simultaneously with the rising ramp waveform or while the rising ramp waveform is being applied. 제 3 항에 있어서, The method of claim 3, wherein 상기 보조파형은 상기 하강램프파형과 동시에 제거되거나 상기 하강램프파형이 인가되는 중에 제거되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the auxiliary waveform is removed at the same time as the falling ramp waveform or removed while the falling ramp waveform is applied. 제 3 항에 있어서,The method of claim 3, wherein 상기 보조파형을 인가하는 시점은 상기 상승램프파형에 의해 변화된 셀전압값에 상기 보조파형을 인가할 경우 방전개시전압을 초과하는 시점 이전에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And when the auxiliary waveform is applied to the cell voltage value changed by the rising ramp waveform, before the time when the auxiliary waveform is exceeded when the discharge start voltage is exceeded. 제 4 항에 있어서,The method of claim 4, wherein 상기 보조파형을 제거하는 시점은 상기 하강램프파형에 의한 전압과 상기 보조파형에 의한 전압의 합이 방전개시전압을 초과하는 시점 이전에 제거되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the time for removing the auxiliary waveform is removed before the time when the sum of the voltage due to the falling ramp waveform and the voltage due to the auxiliary waveform exceeds the discharge start voltage. 제 1 항에 있어서,The method of claim 1, 상기 하강램프파형이 인가되는 동안 서스테인전극에 정극성의 펄스를 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And applying a positive pulse to a sustain electrode while the falling ramp waveform is applied. 한 프레임은 다수의 서브필드로 나뉘어지고, 상기 서브필드 중 적어도 하나 이상의 서브필드는 셀을 초기화하기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 유지방전을 일으키기 위한 서스테인기간으로 시분할 구동하는 플라즈마 디스플레이 패널의 구동방법에 있어서,One frame is divided into a plurality of subfields, and at least one of the subfields is time-divisionally driven with a reset period for initializing a cell, an address period for selecting a discharge cell, and a sustain period for generating sustain discharge. In the driving method of the display panel, 상기 리셋기간은 The reset period is 정극성에서 점진적으로 전압값이 상승하는 상승램프파형을 스캔전극에 인가하고, 상기 상승램프파형에 이어서 점진적으로 전압값이 내려가는 하강램프파형를 인가하는 단계와;Applying a ramp ramp waveform whose voltage value gradually rises in the positive polarity to the scan electrode, and applying a ramp ramp waveform whose voltage value gradually decreases following the ramp ramp waveform; 상기 하강램프파형이 인가되는 동안 서스테인전극에 정극성의 펄스를 인가하는 단계와;Applying a positive pulse to a sustain electrode while the falling ramp waveform is applied; 어드레스전극에 보조상승램프파형을 인가하되, 상기 보조상승파형의 일부를 상기 스캔전극에 상승램프파형이 인가되는 동안 공급하고 상기 보조상승파형의 다른 일부를 상기 서스테인전극에 정극성의 펄스가 인가되는 동안 공급하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The auxiliary rising ramp waveform is applied to the address electrode, while a part of the auxiliary rising waveform is supplied while the rising ramp waveform is applied to the scan electrode, and another part of the auxiliary rising waveform is applied while the positive pulse is applied to the sustain electrode. And driving the plasma display panel. 제 8 항에 있어서,The method of claim 8, 상기 보조상승램프파형의 최고 상한값은 상기 하강램프파형의 하한값의 절대값보다 같거나 작은 전압값을 가지는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And a maximum upper limit of the auxiliary rising ramp waveform has a voltage value that is equal to or smaller than an absolute value of the lower limit of the falling ramp waveform. 제 8 항에 있어서,The method of claim 8, 상기 상승램프파형이 인가되기 전에 인가되거나 또는 상기 상승램프파형과 동시에 인가되거나, 상기 상승램프파형이 인가되는 중에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.Wherein the rising ramp waveform is applied before the rising ramp waveform is applied or simultaneously with the rising ramp waveform, or is applied while the rising ramp waveform is being applied. 제 8 항에 있어서, The method of claim 8, 상기 보조파형은 상기 하강램프파형과 동시에 제거되거나 상기 하강램프파형이 인가되는 중에 제거되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the auxiliary waveform is removed at the same time as the falling ramp waveform or removed while the falling ramp waveform is applied. 제 10 항에 있어서,The method of claim 10, 상기 보조상승램프파형을 인가하는 시점은 상기 상승램프파형에 의해 변화된 셀전압값에 상기 보조파형을 인가할 경우 방전개시전압을 초과하는 시점 이전에 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And when the auxiliary waveform is applied to the cell voltage value changed by the rising ramp waveform, before the discharge start voltage is exceeded. 제 11 항에 있어서,The method of claim 11, 상기 보조파형을 제거하는 시점은 상기 하강램프파형에 의한 전압과 상기 보조파형에 의한 전압의 합이 방전개시전압을 초과하는 시점 이전에 제거되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.And the time for removing the auxiliary waveform is removed before the time when the sum of the voltage due to the falling ramp waveform and the voltage due to the auxiliary waveform exceeds the discharge start voltage. 삭제delete
KR1020040110880A 2004-12-23 2004-12-23 Method of Driving Plasma Display Panel KR100675323B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040110880A KR100675323B1 (en) 2004-12-23 2004-12-23 Method of Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040110880A KR100675323B1 (en) 2004-12-23 2004-12-23 Method of Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20060072313A KR20060072313A (en) 2006-06-28
KR100675323B1 true KR100675323B1 (en) 2007-01-26

Family

ID=37165517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040110880A KR100675323B1 (en) 2004-12-23 2004-12-23 Method of Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100675323B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118149A1 (en) 2001-02-27 2002-08-29 Nec Corporation Method of driving plasma display panel
KR20030026146A (en) * 2001-09-25 2003-03-31 삼성에스디아이 주식회사 Driving method for plasma display panel using variable address voltage
KR20030035666A (en) * 2001-11-02 2003-05-09 이석현 Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
KR20040043152A (en) * 2004-05-06 2004-05-22 엘지전자 주식회사 Driving method of plasma display panel
KR20040074482A (en) * 2003-02-19 2004-08-25 엘지전자 주식회사 Method for driving plasma display panel
KR20050111122A (en) * 2004-05-21 2005-11-24 삼성에스디아이 주식회사 Drving method of plasma display panel and plasma display device
KR20050112867A (en) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 Plasma display device and driving method of plasma display panel
KR20060016220A (en) * 2004-08-17 2006-02-22 삼성에스디아이 주식회사 Driving method of plasma display panel

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118149A1 (en) 2001-02-27 2002-08-29 Nec Corporation Method of driving plasma display panel
KR20030026146A (en) * 2001-09-25 2003-03-31 삼성에스디아이 주식회사 Driving method for plasma display panel using variable address voltage
KR20030035666A (en) * 2001-11-02 2003-05-09 이석현 Method and apparatus for improving contrast ratio using address electrode in ac plasma display panel
KR20040074482A (en) * 2003-02-19 2004-08-25 엘지전자 주식회사 Method for driving plasma display panel
KR20040043152A (en) * 2004-05-06 2004-05-22 엘지전자 주식회사 Driving method of plasma display panel
KR20050111122A (en) * 2004-05-21 2005-11-24 삼성에스디아이 주식회사 Drving method of plasma display panel and plasma display device
KR20050112867A (en) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 Plasma display device and driving method of plasma display panel
KR20060016220A (en) * 2004-08-17 2006-02-22 삼성에스디아이 주식회사 Driving method of plasma display panel

Also Published As

Publication number Publication date
KR20060072313A (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR100604275B1 (en) Method of driving plasma display panel
KR100524310B1 (en) Method of Driving Plasma Display Panel
KR100508250B1 (en) Driving method of plasma display panel
KR100524309B1 (en) Driving method of plasma display panel
KR100489276B1 (en) Driving method of plasma display panel
KR100551124B1 (en) Driving method of plasma display panel
KR100517472B1 (en) Method of Driving Plasma Display Panel
KR20050034767A (en) Method of driving plasma display panel
EP1672610A1 (en) Plasma display apparatus and driving method thereof
KR100647776B1 (en) Driving method of plasma display panel
KR100675323B1 (en) Method of Driving Plasma Display Panel
KR100493614B1 (en) Driving method of plasma display panel
KR100640053B1 (en) Method of driving plasma display panel
KR100482344B1 (en) Method for driving plasma display panel
KR100488457B1 (en) Method for Driving Plasma Display Panel
KR100475158B1 (en) Driving method of plasma display panel
KR100533729B1 (en) Method of Driving Plasma Display Panel
KR100508237B1 (en) Method for driving plasma display panel
KR100480158B1 (en) Driving method of plasma display panel
KR100612505B1 (en) Method of Driving Plasma Display Panel
KR100482349B1 (en) Method And Apparatus Of Driving Plasma Display Panel
KR100480169B1 (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR100801476B1 (en) Driving method for plasma display panel and plasma display panel of using this method
KR100553931B1 (en) Method for Driving Plasma Display panel
KR20060093991A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee