KR100674709B1 - Nitride semiconductor device - Google Patents

Nitride semiconductor device Download PDF

Info

Publication number
KR100674709B1
KR100674709B1 KR1020060002961A KR20060002961A KR100674709B1 KR 100674709 B1 KR100674709 B1 KR 100674709B1 KR 1020060002961 A KR1020060002961 A KR 1020060002961A KR 20060002961 A KR20060002961 A KR 20060002961A KR 100674709 B1 KR100674709 B1 KR 100674709B1
Authority
KR
South Korea
Prior art keywords
layer
type cladding
cladding layer
nitride semiconductor
semiconductor device
Prior art date
Application number
KR1020060002961A
Other languages
Korean (ko)
Inventor
송근만
김제원
강상원
심현욱
김선운
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060002961A priority Critical patent/KR100674709B1/en
Application granted granted Critical
Publication of KR100674709B1 publication Critical patent/KR100674709B1/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

A nitride semiconductor device is provided to improve a cladding effect of an N type clad layer structure and to enhance a current spread effect by using an additional N type clad layer with a delta doping layer between an N type clad layer and an active layer. A first N type clad layer(120) is formed on a substrate(100). A second N type clad layer(200) with a predetermined delta doping layer is formed on the first N type clad layer. An active layer(130) is formed on the second N type clad layer. A first P type clad layer(140) is formed on the active layer. A P type electrode(160) is formed on the first P type clad layer. An N type electrode(170) is formed on the first N type clad layer.

Description

질화물 반도체 소자{NITRIDE SEMICONDUCTOR DEVICE}Nitride Semiconductor Devices {NITRIDE SEMICONDUCTOR DEVICE}

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.1 is a cross-sectional view showing the structure of a nitride semiconductor device (LED) according to the prior art.

도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.2 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to a first embodiment of the present invention.

도 3은 도 2에 도시한 질화물 반도체 소자의 제2 n형 클래드층을 나타낸 부분 단면도.3 is a partial cross-sectional view showing a second n-type cladding layer of the nitride semiconductor element shown in FIG.

도 4는 도 3에 도시한 제2 n형 클래드층의 제조 방법을 설명하기 위해 나타낸 원료가스 공정도.FIG. 4 is a flow diagram of source gas shown to explain a method of manufacturing the second n-type clad layer shown in FIG. 3. FIG.

도 5는 본 발명의 제2 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도.5 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to a second embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 110 : 버퍼층100 substrate 110 buffer layer

120 : 제1 n형 클래드층 130 : 활성층120: first n-type cladding layer 130: active layer

140 : 제1 p형 클래드층 150 : 투명 도전체층140: first p-type cladding layer 150: transparent conductor layer

160 : p형 전극 170 : n형 전극160: p-type electrode 170: n-type electrode

200 : 제2 n형 클래드층 300 : 제2 p형 클래드층 200: second n-type cladding layer 300: second p-type cladding layer

210 : 델타 도핑층210: delta doped layer

본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자디바이스에 사용되는 질화물 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device such as a light emitting diode (LED), a laser diode (LD), a light emitting device such as a solar cell, an optical sensor, or a nitride semiconductor device used for electronic devices such as transistors and power devices.

최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.Recently, III-V nitride semiconductors such as GaN have been spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their excellent physical and chemical properties. LEDs or LDs using III-V nitride semiconductor materials are widely used in light emitting devices for obtaining light in the blue or green wavelength band, and these light emitting devices are applied to light sources of various products such as electronic displays and lighting devices. The III-V nitride semiconductor is generally made of a GaN-based material having a composition formula of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1).

그러면, 이하 도 1을 참조하여 상기와 같이 Ⅲ-Ⅴ 질화물 반도체를 사용한 종래의 질화물 반도체 소자(LED)를 상세하게 설명한다.Next, a conventional nitride semiconductor device (LED) using a III-V nitride semiconductor as described above will be described in detail with reference to FIG. 1.

도 1은 종래 기술에 따른 질화물 반도체 소자(LED)의 구조를 개략적으로 나 타낸 단면도이다.1 is a cross-sectional view schematically showing the structure of a nitride semiconductor device (LED) according to the prior art.

도 1에 도시된 바와 같이, 종래 기술에 따라 질화물 반도체를 사용한 LED 소자는, 광투과성 기판인 사파이어 기판(100) 상에 GaN으로 된 버퍼층(110), n형 클래드층(120), 단일 양자 우물(SQW) 구조의 InGaN 또는 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130), p형 클래드층(140)이 순차 적층된 기본 구조를 가진다.As shown in FIG. 1, an LED device using a nitride semiconductor according to the related art includes a buffer layer 110 made of GaN, an n-type cladding layer 120, and a single quantum well on a sapphire substrate 100 that is a light transmissive substrate. An active layer 130 and a p-type cladding layer 140 of a multi-quantum well (MQW) structure containing InGaN or InGaN having an (SQW) structure are sequentially stacked.

그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 클래드층(120)의 일부 상면이 노출되어 있다. 또한, 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, p형 클래드층(160) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.In addition, since some regions of the p-type cladding layer 140 and the active layer 130 are removed by some mesa etching process, some top surfaces of the n-type cladding layer 120 are exposed. In addition, an n-type electrode 170 is formed on the exposed n-type cladding layer 120, and on the p-type cladding layer 160, the transparent conductor layer 150 and the p-type electrode 160 made of ITO or the like. It is formed in this stacked structure.

상술한 바와 같이, 상기 질화물 반도체 소자(LED)는 InGaN으로 이루어진 우물층(well layer)을 갖는 단일 양자 우물 또는 다중 양자 우물 구조의 활성층(130)을 갖는 이중 헤테로 구조를 채용할 수 있다.As described above, the nitride semiconductor device (LED) may adopt a double heterostructure having an active layer 130 having a single quantum well structure or a multi quantum well structure having a well layer made of InGaN.

특히, 상기 질화물 반도체 소자(LED)에 있어서, 다중 양자 우물 구조는 다수개의 미니 밴드를 갖고 효율이 좋으며, 작은 전류에서도 발광이 가능하므로, 단일 양자 우물 구조보다 발광 출력이 높게 되는 등의 소자특성의 향상이 기대되고 있다. 이는 일본 특허공개공보 평10-135514호에서 발광 효율 및 발광 광도를 향상시키기 위해, 언도프(undoped) GaN의 장벽층과 언도프 InGaN의 우물층으로 이루어진 다중 양자 우물 구조를 갖는 활성층을 개시하고 있으며, 이와 더불어 상기 활성층 의 장벽층보다도 큰 밴드갭을 갖는 클래드층을 포함하는 질화물 반도체 소자를 개시하고 있다.In particular, in the nitride semiconductor device (LED), the multi-quantum well structure has a large number of mini bands, has high efficiency, and can emit light even at a small current, so that the light emission output is higher than that of the single quantum well structure. Improvement is expected. This discloses an active layer having a multi-quantum well structure consisting of a barrier layer of undoped GaN and a well layer of undoped InGaN in order to improve luminous efficiency and luminous intensity in Japanese Patent Laid-Open No. 10-135514. In addition, a nitride semiconductor device including a cladding layer having a band gap larger than that of the barrier layer of the active layer is disclosed.

그런데, 상기 활성층을 다중 양자 우물 구조로하면, 높은 발광 효율 및 발광 광도는 얻을 수 있었으나, 질화물 반도체 소자를 조명용 광원이나 옥외 디스플레이의 광원으로 사용하기에는 발광 효율 및 발광 광도 즉, 광 출력에 있어서 한계가 있다. 또한, 상기 활성층을 다중 양자 우물 구조로하면, 단일 양자 우물 구조일때와 비교하여 활성층 전체의 두께가 두껍기 때문에, 종방향의 직렬저항이 높게 되고, 특히, LED 소자의 경우에는 동작전압(Vf)이 높아지는 문제가 있다.However, when the active layer has a multi-quantum well structure, high luminous efficiency and luminous intensity can be obtained, but there is a limit in luminous efficiency and luminous intensity, i.e., light output, for using a nitride semiconductor element as a light source for illumination or an outdoor display. have. In addition, when the active layer has a multi-quantum well structure, the thickness of the entire active layer is higher than that of the single quantum well structure, so that the series resistance in the longitudinal direction is high, and in particular, the operating voltage (V f ) in the case of an LED element. There is a problem of getting higher.

또한, 상기 질화물 반도체를 사용하는 발광 소자는 통상 정전기 방전(ESD)에 대한 내성이 약하기 때문에, 정전기 방전 특성을 개선시킬 필요가 있다. 특히, 질화물 반도체 LED 소자 또는 LD 소자는 이를 취급하거나 사용하는 과정에서, 사람이나 사물에서 쉽게 발생되는 정전기에 의해 파손될 수 있는 문제가 있다. In addition, since the light emitting device using the nitride semiconductor is generally poor in resistance to electrostatic discharge (ESD), it is necessary to improve the electrostatic discharge characteristics. In particular, the nitride semiconductor LED device or LD device has a problem that can be damaged by the static electricity easily generated in people or things in the process of handling or using the same.

이에 따라, ESD로 인한 질화물 반도체 소자의 손상을 억제하기 위해, 최근 다양한 연구들이 진행되고 있다. 예를 들어, 미국특허 제6,593,597호는, 동일 기판에 LED 소자와 쇼트키 다이오드를 집적하여 LED 소자와 쇼트키 다이오드를 병렬로 연결시켜 ESD로부터 LED 소자를 보호하는 기술을 개시하고 있다. 그 외에도, ESD 내성을 개선시키기 위해, LED 소자를 제너 다이오드(zenor diode)와 병렬 연결시키는 방법이 제시된 바 있다.Accordingly, in order to suppress damage of the nitride semiconductor device due to ESD, various studies have recently been conducted. For example, US Pat. No. 6,593,597 discloses a technique for protecting an LED device from ESD by integrating the LED device and the Schottky diode on the same substrate and connecting the LED device and the Schottky diode in parallel. In addition, in order to improve ESD resistance, a method of connecting an LED device in parallel with a Zener diode has been proposed.

그러나, 이와 같은 방안들은 별도의 제너 다이오드를 구입하여 조립하거나 쇼트키 접합을 형성시켜야 하는 번거로움을 초래하고, 그에 따라 소자의 전반적인 제조 비용을 증가시키는 문제가 있다.However, these methods have the problem of purchasing and assembling a separate zener diode or forming a Schottky junction, thereby increasing the overall manufacturing cost of the device.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 동작 전압(Vf)을 낮추고 전자억류 효과 및 전류분산 효과를 향상시켜 고출력 특성을 확보하는 질화물 반도체 소자를 제공하는 데에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a nitride semiconductor device that ensures high output characteristics by lowering the operating voltage (V f ) and improving the electron retention effect and the current dispersion effect.

또한, 본 발명의 목적은, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 높은 ESD 내성을 구현할 수 있는 질화물 반도체 소자를 제공하는 데에 있다.In addition, an object of the present invention is to provide a nitride semiconductor device that can implement a high ESD resistance without having to provide a separate device for improving the ESD resistance.

상기한 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 형성된 제1 n형 클래드층과, 상기 제1 n형 클래드층 상의 일부에, 3족 또는 5족 원소로 이루어진 델타 도핑층이 한층 이상 삽입된 구조로 형성된 제2 n형 클래드층과, 상기 제2 n형 클래드층 상에 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 제1 p형 클래드층과, 상기 제1 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 제2 n형 클래드층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 질화물 반도체 소자를 제공한다.In order to achieve the above object, the present invention provides a substrate, a first n-type cladding layer formed on the substrate, and a portion of the first n-type cladding layer, the delta doping layer consisting of Group 3 or Group 5 elements A second n-type cladding layer having a structure inserted into at least one layer, an active layer formed on the second n-type cladding layer, a first p-type cladding layer formed on the active layer, and the first p-type Provided is a nitride semiconductor device including a p-type electrode formed on a clad layer and an n-type electrode formed on an n-type clad layer in which the second n-type clad layer is not formed.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제2 n형 클래드층은, InXAlYGa1-X-YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있는 것이 바람직하다.In the nitride semiconductor device of the present invention, the second n-type cladding layer is preferably made of an In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1) composition. Do.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 활성층과 제1 p형 클래드층 사이에 3족 또는 5족 원소로 이루어진 델타 도핑층이 한층 이상 삽입된 구조로 형성된 제2 p형 클래드층을 더 포함하는 것이 바람직하다.In addition, the nitride semiconductor device of the present invention further includes a second p-type cladding layer formed of a structure in which at least one delta doping layer made of Group 3 or Group 5 elements is inserted between the active layer and the first p-type cladding layer. It is desirable to.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제2 p형 클래드층은, InXAlYGa1-X-YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있는 것이 바람직하다.In the nitride semiconductor device of the present invention, the second p-type cladding layer is preferably composed of an In X Al Y Ga 1-XY N (0≤X, 0≤Y, X + Y≤1) composition. Do.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 제1 p형 클래드층과 상기 p형 전극 사이에 형성된 투명 도전체층을 더 포함하는 것이 바람직하다. 상기 투명 도전체층은 상기 p형 전극을 통해 주입되는 전류의 주입 면적을 증가시켜 전류확산 효과를 더욱 향상시킬 수 있다.Further, in the nitride semiconductor device of the present invention, it is preferable to further include a transparent conductor layer formed between the first p-type cladding layer and the p-type electrode. The transparent conductor layer may further increase the current diffusion effect by increasing the injection area of the current injected through the p-type electrode.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like reference numerals designate like parts throughout the specification.

이제 본 발명의 실시예에 따른 질화물 반도체 소자에 대하여 도면을 참고로 하여 상세하게 설명한다.A nitride semiconductor device according to an embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

실시예Example 1 One

우선, 도 2 내지 도 3을 참조하여 본 발명의 제1 실시예에 따른 질화물 반도체 소자에 대하여 상세히 설명한다.First, the nitride semiconductor device according to the first embodiment of the present invention will be described in detail with reference to FIGS. 2 to 3.

도 2는 본 발명의 제1 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도이고, 도 3은 도 2에 도시한 질화물 반도체 소자의 제2 n형 클래드층을 나타낸 부분 단면도이다.2 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to a first embodiment of the present invention, and FIG. 3 is a partial cross-sectional view illustrating a second n-type clad layer of the nitride semiconductor device shown in FIG. 2.

도 2에 도시한 바와 같이, 광투과성인 기판(100)과, 상기 기판(100) 상에 버퍼층(110), 제1 n형 클래드층(120), 제2 n형 클래드층(200), 활성층(130) 및 제1 p형 클래드층(140)이 순차 적층되어 이루어진 발광 구조물을 포함한다.As shown in FIG. 2, the light transmissive substrate 100, the buffer layer 110, the first n-type cladding layer 120, the second n-type cladding layer 200, and the active layer on the substrate 100 are provided. The light emitting structure 130 and the first p-type cladding layer 140 are sequentially stacked.

상기 기판(100)은, 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 사파이어 기판 및 실리콘카바네이트(SiC) 기판과 같은 이종 기판 또는 질화물 기판과 같은 동종 기판일 수 있다.The substrate 100 is a substrate suitable for growing a nitride semiconductor single crystal, and may be a heterogeneous substrate such as a sapphire substrate and a silicon carbonate (SiC) substrate or a homogeneous substrate such as a nitride substrate.

상기 버퍼층(110)은, 상기 n형 클래드층(120)을 성장하기 전에 상기 사파이어 기판(110)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN으로 형성되어 있다.The buffer layer 110 is a layer for improving lattice matching with the sapphire substrate 110 before the n-type cladding layer 120 is grown, and is generally formed of AlN / GaN.

상기 제1 및 제2 n형 클래드층(120, 200)과 활성층(130)과 제1 p형 클래드층( 140)은, InXAlYGa1 -X- YN 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다.The first and second n-type cladding layers 120 and 200, the active layer 130, and the first p-type cladding layer 140 may have an In X Al Y Ga 1 -X - Y N composition formula (where 0 ≦ X , 0 ≦ Y, X + Y ≦ 1).

보다 구체적으로, 상기 제1 및 제2 n형 클래드층(120, 200)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 제1 p형 클래드층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 그리고, 상기 활성층(130)은 다중 양자우물(Multi-Quantum Well) 구조의 InGaN/GaN층으로 이루어질 수 있다.More specifically, the first and second n-type cladding layers 120 and 200 may be formed of a GaN layer or a GaN / AlGaN layer doped with n-type conductive impurities. , Si, Ge, Sn, etc. are used, Preferably Si is mainly used. In addition, the first p-type cladding layer 140 may be formed of a GaN layer or a GaN / AlGaN layer doped with a p-type conductive impurity. For example, Mg, Zn, Be, etc. Is used, and preferably Mg is mainly used. The active layer 130 may be formed of an InGaN / GaN layer having a multi-quantum well structure.

특히, 본 발명에 따른 제2 n형 클래드층(200)은, 도 3에 도시한 바와 같이, 상기 제1 n형 클래드층(120)과 상기 활성층(130) 사이 계면에 3족 또는 5족 원소로 이루어진 델타 도핑층(210)이 한층 이상 삽입된 구조로 형성되어 있다. 이는 상기 n형 클래드층(120)의 클래딩(cladding) 효과와 전류확산 효과를 높이고, 정전기 방전(ESD) 특성의 내성을 강화시키기 위한 것이다.In particular, as shown in FIG. 3, the second n-type cladding layer 200 according to the present invention has a group 3 or 5 element at an interface between the first n-type cladding layer 120 and the active layer 130. The delta doped layer 210 is formed of a structure in which one or more layers are inserted. This is to enhance the cladding effect and the current diffusion effect of the n-type cladding layer 120 and to enhance the resistance of the electrostatic discharge (ESD) characteristics.

또한, 본 발명에 따른 질화물 반도체 소자는, 상기 제1 p형 클래드층(140)과 활성층(130)을 에칭하여 상기 제1 n형 클래드층(120)의 일부 상면을 노출시킴으로써 형성된 복수의 메사와, 상기 복수의 메사 상의 상기 노출된 제1 n형 클래드층(120) 상에 형성된 n형 전극(170)과, 전류를 확산시키기 위해 상기 제1 p형 클래드층(140) 상에 형성된 투명 도전체층(150) 및 상기 투명 도전체층(150) 상에서 반사 메탈 역할 및 본딩 메탈 역할을 하는 p형 전극(160)이 포함되어 있다. In addition, the nitride semiconductor device according to the present invention may include a plurality of mesas formed by etching the first p-type cladding layer 140 and the active layer 130 to expose a portion of the upper surface of the first n-type cladding layer 120. And an n-type electrode 170 formed on the exposed first n-type cladding layer 120 on the plurality of mesas, and a transparent conductor layer formed on the first p-type cladding layer 140 to diffuse current. P-type electrode 160, which serves as a reflective metal and a bonding metal, is formed on the 150 and the transparent conductor layer 150.

이러한 본 실시예의 발광 구조물 구성에서, 상기 투명 도전체층(150)은, 전 류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.In the light emitting structure of the present embodiment, the transparent conductor layer 150 is an indium tin oxide (ITO), tin oxide (TO), indium tin oxide (IZO), and IZO (Indium tin oxide) as a layer for improving the current diffusion effect by increasing the current injection area. It is preferably made of any one film selected from the group consisting of Zinc Oxide), ITZO (Indium Tin Zinc Oxide) and TCO (Transparent Conductive Oxide).

그러면, 이하 도 4 및 앞서 설명한 도 3을 참조하여 본 실시예에 따른 제2 n형 클래드층 제조 방법에 대하여 상세히 설명한다.Next, a method of manufacturing the second n-type cladding layer according to the present embodiment will be described in detail with reference to FIG. 4 and FIG. 3 described above.

이며, 도 4는 도 3에 도시한 제2 n형 클래드층(200)의 제조 방법을 설명하기 위해 나타낸 원료가스 공정도이다.FIG. 4 is a flow diagram of source gas shown to explain a method of manufacturing the second n-type cladding layer 200 shown in FIG. 3.

먼저, Si와 Ga 원료가스(또는 암모니아 원료가스를 포함)를 반응로 내부로 공급하여 제2 클래드층(200)의 일부를 형성한다.First, part of the second clad layer 200 is formed by supplying Si and Ga source gas (or ammonia source gas) into the reactor.

그런 다음, 제2 클래드층(200)을 성장시키기 위한 Si와 Ga 원료가스(또는 암모니아 원료가스를 포함)의 공급을 수초 동안 중단한 다음, 반응로 내부의 반응원료가스를 반응로 외부로 배출한 후, 3족 또는 5족 원소, 본 실시예에서는 Al 원료가스를 1nmol 내지 100nmol 정도 반응로 내부로 수초 간 공급시켜 델타 도핑층(210)을 형성한다. 이때, 상기 델타 도핑층(210)은, 성장 중이던 제2 클래드층(200) 상에 2차원의 한정된 표면에 Al이 원자단위 두께의 면과 선 및 점의 형태로 형성된다.Then, the supply of Si and Ga source gas (or ammonia source gas) for growing the second clad layer 200 is stopped for several seconds, and then the reaction source gas inside the reactor is discharged to the outside of the reactor. Afterwards, a group 3 or 5 element, in this embodiment, is supplied with Al source gas for about several seconds into the reactor about 1nmol to about 100nmol to form a delta doped layer 210. At this time, the delta doped layer 210 is formed on the second cladding layer 200 which is growing in a two-dimensional limited surface in the form of surfaces, lines, and dots of atomic unit thickness.

그 다음, 델타 도핑층(210)을 형성하기 위한 Al 원료 가스의 공급을 중단한 다음, 반응로 내부의 반응원료가스를 반응로 외부로 배출한 후, 다시 제2 클래드층 (200)을 성장시키기 위한 Si와 Ga 원료가스(또는 암모니아 원료가스를 포함)를 반응로 내부로 공급하여 제2 클래드층(200)을 형성한다.Then, the supply of Al source gas for forming the delta doping layer 210 is stopped, and then the reaction raw material gas in the reactor is discharged to the outside of the reactor, and then the second clad layer 200 is grown again. Si and Ga source gas (or ammonia source gas) are supplied into the reactor to form the second clad layer 200.

그러면, 상기 Al로 이루어진 델타 도핑층(210)은 제2 클래드층(200) 내부에 삽입되어 있는 형태(도 3 참조)로 형성된다.Then, the delta doped layer 210 made of Al is formed to be inserted into the second clad layer 200 (see FIG. 3).

한편, 본 실시예에서는 상기 델타 도핑층(210)을 3족 또는 5족 원소를 원자단위의 두께를 가지는 2차원적인 면의 형태로 도시하였으나, 이는 제2 n형 클래드층(200)의 결정성과 표면의 거칠기를 저하시키지 않는 범위에서, 제2 n형 클래드층(200) 내부에 3족 또는 5족 원소를 원자단위의 두께를 가지는 선 또는 점의 형태로 형성할 수 있다. Meanwhile, in the present exemplary embodiment, the delta doped layer 210 is illustrated in the form of a two-dimensional surface having a group III or group 5 element having a thickness of an atomic unit, which is the crystallinity of the second n-type cladding layer 200. Within the range of not lowering the surface roughness, the Group 3 or Group 5 element may be formed in the form of a line or a dot having an atomic thickness in the second n-type cladding layer 200.

또한, 상기 Al로 이루어진 델타 도핑층(210)의 원자단위의 두께 또는 2차원적으로 표면을 덮는 정도는 델타 도핑 시간 또는 Al 원료가스 양의 조절을 통해 소자 특성에 맞게 제어 가능하다. In addition, the thickness of the atomic unit of the delta doped layer 210 made of Al or the degree of covering the surface in two dimensions can be controlled according to the device characteristics by adjusting the delta doping time or the amount of Al source gas.

또한, 본 발명의 실시예에 따른 제2 n형 클래드층(200)은, 상기 제2 클래드층(200)을 구성하는 질화물 반도체층과, 델타 도핑층(210)의 서로 다른 에너지 밴드를 가지기 때문에 상기 질화물 반도체층과 델타 도핑층의 계면에서 에너지 밴드가 급격히 변화하는 에너지 밴드의 불연속성에 의해 그 계면에 이차원 전자가스층(도시하지 않음)을 형성하게 된다. In addition, since the second n-type cladding layer 200 according to the embodiment of the present invention has different energy bands of the nitride semiconductor layer constituting the second cladding layer 200 and the delta doping layer 210, The discontinuity of the energy band in which the energy band changes rapidly at the interface between the nitride semiconductor layer and the delta doped layer forms a two-dimensional electron gas layer (not shown) at the interface.

이에 따라서, 본 발명은 전압인가시에 상기 제2 클래드층(200)을 통해 n+-p+접합으로 터널링 현상이 발생되어 n형 클래드층의 클래딩(cladding) 효과를 향상시 키고, 높은 캐리어 이동도를 확보하여 전류확산 효과를 향상시킬 수 있다. 이와 같이, 제2 n형 클래드층(200)을 통해 전류확산 효과가 향상되면, 동작 전압(Vf)가 낮아지게 되고, 발광 영역의 증가로 인해 발광 효율 또한 향상되므로, 광 출력을 확보하는 질화물 반도체 소자를 구현할 수 있다.Accordingly, in the present invention, when the voltage is applied, a tunneling phenomenon occurs through the second cladding layer 200 through the n + -p + junction, thereby improving the cladding effect of the n-type cladding layer and high carrier movement. It is possible to improve the current diffusion effect by securing the degree. As such, when the current diffusion effect is improved through the second n-type cladding layer 200, the operating voltage V f is lowered, and the luminous efficiency is also improved due to the increase in the emission area, thereby ensuring the light output. A semiconductor device can be implemented.

또한, 상기 델타 도핑층(210)은 제2 n형 클래드층(200) 내부에 개재되어 상대적으로 높은 유전율을 갖게 되므로, 일종의 커패시터로서의 역할을 수행할 수 있게 된다. 따라서, 상기 제2 n형 클래드층(200)은 급격한 서지(surge) 전압 또는 정전기 현상으로부터 질화물 반도체 소자를 보호할 수 있게 되고, 그로 인해 소자의 ESD 내성을 개선하는 것이 가능하다.In addition, the delta doped layer 210 is interposed in the second n-type cladding layer 200 to have a relatively high dielectric constant, and thus may serve as a kind of capacitor. Accordingly, the second n-type cladding layer 200 may protect the nitride semiconductor device from sudden surge voltage or electrostatic phenomenon, thereby improving the ESD resistance of the device.

실시예Example 2 2

그러면, 이하 도 5를 참고로, 본 발명의 제2 실시예에 따른 질화물 반도체 소자에 대해 설명하기로 한다. 다만, 제2 실시예의 구성 중 제1 실시예와 동일한 부분에 대한 설명은 생략하고, 제2 실시예에서 달라지는 구성에 대해서만 상술하기로 한다.Next, the nitride semiconductor device according to the second embodiment of the present invention will be described with reference to FIG. 5. However, the description of the same parts as those of the first embodiment of the configuration of the second embodiment will be omitted, and only the configuration that is different from the second embodiment will be described in detail.

도 5는 본 발명의 제2 실시예에 따른 질화물 반도체 소자(LED)의 구조를 나타낸 단면도이다.5 is a cross-sectional view illustrating a structure of a nitride semiconductor device (LED) according to a second embodiment of the present invention.

도 5에 도시한 바와 같이, 제2 실시예에 따른 질화물 반도체 소자는 제1 실시예에 따른 질화물 반도체 소자와 대부분의 구성이 동일하고, 다만, 상기 활성층 (130)과 제1 p형 클래드층(140) 사이 계면에 3족 또는 5족 원소로 이루어진 델타 도핑층을 포함하는 제2 p형 클래드층(300)을 더 포함하고 있다는 점에서만 제1 실시예와 다르다.As shown in FIG. 5, the nitride semiconductor device according to the second embodiment has the same structure as that of the nitride semiconductor device according to the first embodiment, except that the active layer 130 and the first p-type cladding layer ( The second embodiment differs from the first embodiment only in that it further includes a second p-type cladding layer 300 including a delta doping layer composed of Group 3 or Group 5 elements at the interface between them.

즉, 제1 실시예는 상기 제1 클래드층과 활성층 사이에 델타 도핑층이 삽입된 제2 n형 클래드층이 형성되어 있는 것을 예시한 것이며, 제2 실시예는 상기 활성층과 제1 p형 클래드층 사이에 형성된 제2 p형 클래드층을 더 포함하고 있는 것을 예시한 것이다.That is, the first embodiment illustrates that a second n-type cladding layer in which a delta doping layer is inserted is formed between the first cladding layer and the active layer, and the second embodiment shows the active layer and the first p-type cladding. The example further includes a second p-type cladding layer formed between the layers.

따라서, 이러한 제2 실시예는 제1 실시예에서와 동일한 작용 및 효과를 얻을 수 있을 뿐만 아니라, 상기 활성층과 제1 p형 클래드층 사이에 위치하는 제2 p형 클래드층 통해, p형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과 또한 향상시킬 수 있다.Therefore, this second embodiment can not only obtain the same functions and effects as in the first embodiment, but also, through the second p-type cladding layer located between the active layer and the first p-type cladding layer, the p-type cladding layer. The cladding effect and the current diffusion effect of can also be improved.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

상기한 바와 같이, 본 발명은 n형 클래드층과 활성층 사이에 델타 도핑층이 삽입된 또 다른 n형 클래드층을 구비하여 n형 클래드층의 클래딩(cladding) 효과 및 전류확산 효과를 향상시킬 수 있다. As described above, the present invention includes another n-type cladding layer in which a delta doping layer is inserted between the n-type cladding layer and the active layer, thereby improving the cladding effect and the current diffusion effect of the n-type cladding layer. .

이와 같이, 본 발명은 전류확산 효과의 향상으로 인하여 동작 전압(Vf)을 낮추어 발광 효율 또한 향상시켜, 높은 광 출력을 얻을 수 있는 질화물 반도체 소자를 구현하게 된다.As described above, the present invention reduces the operating voltage (V f ) due to the improvement of the current diffusion effect to improve the luminous efficiency, thereby realizing a nitride semiconductor device that can obtain a high light output.

또한, 본 발명은 상기 클래드층 사이에 삽입된 델타 도핑층은 일종의 커패시터 역할을 수행함으로써, ESD 내성 향상을 위한 별도의 다른 소자를 구비할 필요없이 ESD 내성을 개선시켜 고신뢰성의 질화물 반도체 소자를 구현하게 된다.In addition, the present invention provides a highly reliable nitride semiconductor device by improving the ESD resistance without having to provide a separate capacitor for improving the ESD resistance by the delta doped layer inserted between the cladding layer serves as a kind of capacitor Done.

Claims (5)

기판;Board; 상기 기판 상에 형성된 제1 n형 클래드층;A first n-type clad layer formed on the substrate; 상기 제1 n형 클래드층 상의 일부에, 3족 또는 5족 원소로 이루어진 델타 도핑층이 한층 이상 삽입된 구조로 형성된 제2 n형 클래드층;A second n-type cladding layer formed on a portion of the first n-type cladding layer in a structure in which one or more delta doping layers made of group 3 or 5 elements are inserted; 상기 제2 n형 클래드층 상에 형성되어 있는 활성층;An active layer formed on the second n-type cladding layer; 상기 활성층 상에 형성되어 있는 제1 p형 클래드층;A first p-type cladding layer formed on the active layer; 상기 제1 p형 클래드층 상에 형성되어 있는 p형 전극; 및A p-type electrode formed on the first p-type cladding layer; And 상기 제2 n형 클래드층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 질화물 반도체 소자.A nitride semiconductor device comprising an n-type electrode formed on the n-type cladding layer in which the second n-type cladding layer is not formed. 제1항에 있어서,The method of claim 1, 상기 제2 n형 클래드층은, InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있는 것을 특징으로 하는 질화물 반도체 소자.The second n-type cladding layer is a nitride semiconductor device, characterized in that composed of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1) composition. 제1항에 있어서,The method of claim 1, 상기 활성층과 제1 p형 클래드층 사이에 3족 또는 5족 원소로 이루어진 델타 도핑층이 한층 이상 삽입된 구조로 형성된 제2 p형 클래드층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.And a second p-type cladding layer formed of a structure in which at least one delta doping layer made of a group 3 or group 5 element is inserted between the active layer and the first p-type cladding layer. 제3항에 있어서,The method of claim 3, 상기 제2 p형 클래드층은, InXAlYGa1 -X- YN (0≤X, 0≤Y, X+Y≤1) 조성물로 이루어져 있는 것을 특징으로 하는 질화물 반도체 소자.The second p-type cladding layer is a nitride semiconductor device, characterized in that composed of In X Al Y Ga 1 -X- Y N (0≤X, 0≤Y, X + Y≤1) composition. 제1항에 있어서,The method of claim 1, 상기 제1 p형 클래드층과 상기 p형 전극 사이에 형성되어 있는 투명 도전체층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.The nitride semiconductor device further comprises a transparent conductor layer formed between the first p-type cladding layer and the p-type electrode.
KR1020060002961A 2006-01-11 2006-01-11 Nitride semiconductor device KR100674709B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060002961A KR100674709B1 (en) 2006-01-11 2006-01-11 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060002961A KR100674709B1 (en) 2006-01-11 2006-01-11 Nitride semiconductor device

Publications (1)

Publication Number Publication Date
KR100674709B1 true KR100674709B1 (en) 2007-01-25

Family

ID=38014953

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002961A KR100674709B1 (en) 2006-01-11 2006-01-11 Nitride semiconductor device

Country Status (1)

Country Link
KR (1) KR100674709B1 (en)

Similar Documents

Publication Publication Date Title
KR100631971B1 (en) Nitride semiconductor light emitting device
KR100661614B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US8314414B2 (en) Light emitting device and light emitting device package for improving a light emission efficency
KR20070111091A (en) Nitride semiconductor light emitting diode
CN102169935A (en) Light emitting diode
US9431575B2 (en) Light-emitting device
KR100604423B1 (en) Nitride semiconductor device
KR101734558B1 (en) Light emitting device
US8937320B2 (en) Light emitting device and lighting apparatus having crystal control layer
KR102019858B1 (en) Light emitting device and lighting system
US7301173B2 (en) Group III-nitride light emitting device
KR20100049451A (en) Nitride semiconductor device
KR20090104454A (en) Nitride Light Emitting Device
KR101138947B1 (en) Light emitting device having zenor diode therein and method of fabricating the same
KR100850778B1 (en) Nitride semiconductor device
KR100803246B1 (en) Nitride semiconductor device
KR100661606B1 (en) Nitride semiconductor device
KR100853851B1 (en) Nitride semiconductor light emitting device
KR20100027407A (en) Nitride semiconductor light emitting device
KR100716792B1 (en) Nitride semiconductor device
KR100674709B1 (en) Nitride semiconductor device
KR100721160B1 (en) Nitride semiconductor device
KR102212781B1 (en) Light emitting device and lighting system
KR20120063953A (en) Light emitting device and light emitting device package having the same
KR101361029B1 (en) Nitride semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11