KR100673953B1 - Lead frame - Google Patents
Lead frame Download PDFInfo
- Publication number
- KR100673953B1 KR100673953B1 KR1020050101488A KR20050101488A KR100673953B1 KR 100673953 B1 KR100673953 B1 KR 100673953B1 KR 1020050101488 A KR1020050101488 A KR 1020050101488A KR 20050101488 A KR20050101488 A KR 20050101488A KR 100673953 B1 KR100673953 B1 KR 100673953B1
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- lead
- semiconductor chip
- dam bar
- row
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 29
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 238000004806 packaging method and process Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000000452 restraining effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 25
- 238000005530 etching Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 3
- 238000003754 machining Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 230000013011 mating Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
도 1은 종래의 다열 리드형 리드 프레임을 도시한 평면도이다.1 is a plan view illustrating a conventional multi-row lead type lead frame.
도 2는 도 1의 Ⅱ-Ⅱ선을 따라 취한 단면도이다. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.
도 3은 또 다른 종래의 다열 리드형 리드 프레임을 도시한 평면도이다.3 is a plan view illustrating another conventional multi-row lead type lead frame.
도 4는 도 3의 Ⅳ-Ⅳ선을 따라 취한 단면도이다.4 is a cross-sectional view taken along line IV-IV of FIG. 3.
도 5는 본 발명의 바람직한 제1실시예에 따른 리드 프레임을 도시한 평면도이다.5 is a plan view showing a lead frame according to a first embodiment of the present invention.
도 6은 도 5의 A부를 확대 도시한 평면도이다.6 is an enlarged plan view of a portion A of FIG. 5.
도 7은 도 6의 Ⅶ-Ⅶ선을 따라 취한 단면도이다. FIG. 7 is a cross-sectional view taken along the line VII-VII of FIG. 6.
도 8은 도 6의 변형 예로서, 본 발명의 제2실시예에 따른 리드 프레임을 도시한 평면도이다. 8 is a plan view illustrating a lead frame according to a second embodiment of the present invention as a modification of FIG. 6.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
200, 300: 리드 프레임 210: 칩 패드200, 300: lead frame 210: chip pad
220, 320: 리드 221, 321: 제1열 리드220, 320:
222, 322: 리드 본체 223, 323:커넥션 바222, 322:
231, 331: 제2열 리드 240, 340: 댐바231, 331:
242, 342: 댐바 일측면 243, 343: 리드 결합면242, 342: Dam bar one
244, 344: 연결면 244_a: 인입 연결면244, 344: connection surface 244_a: incoming connection surface
250; 패드 지지부 260, 360: 개구부250;
B: 베벨 PL: 패키지 라인B: Bevel PL: Package Line
DL: 댐바 라인DL: Dambar Line
본 발명은 리드 프레임에 관한 것으로서, 보다 상세하게는 반도체 칩을 실장하고, 이 반도체 침을 외부기판과 전기적으로 연결하도록 형성된 리드 프레임에 관한 것이다. The present invention relates to a lead frame, and more particularly, to a lead frame formed by mounting a semiconductor chip and electrically connecting the semiconductor needle to an external substrate.
통상 반도체 칩 자체만으로는 외부로부터 전기를 공급 받아 전기 신호를 전달해 줄 수 없다. 따라서 반도체 패키지는, 반도체 칩의 각종 전기적인 신호를 외부로 용이하게 전달시키도록 패키징하는 것으로서, 최근에는 칩의 크기 축소, 열방출 능력 및 전기적 수행능력 향상, 신뢰성 향상, 제조비용 등을 고려하면서 다양한 구조로 제조되고 있다.In general, the semiconductor chip itself cannot receive electric power from the outside to transmit an electric signal. Therefore, the semiconductor package is packaged to easily transmit various electrical signals of the semiconductor chip to the outside. In recent years, the semiconductor package is various in consideration of chip size reduction, heat dissipation ability and electrical performance, reliability, manufacturing cost, and the like. It is manufactured in a structure.
최근에는 반도체 칩의 고집적화 추세에 따라서 반도체 칩과 외부기판 사이의 전기적인 입, 출력 단자인 리드 수를 증가시킬 필요가 있다. 따라서 각각 별도로 칩과 외부기판을 연결하는 2열 이상의 배열을 가지는 리드들을 구비한 다열(多列) 리드 프레임이 각광 받고 있다. Recently, in accordance with the trend of higher integration of semiconductor chips, it is necessary to increase the number of leads, which are electrical input and output terminals, between the semiconductor chip and the external substrate. Accordingly, a multi-row lead frame having leads having two or more rows of arrays connecting the chip and the external substrate to each other has been in the spotlight.
도 1에는 통상의 2열 리드 프레임(10)이 도시 되어 있다. 상기 리드 프레임 은 반도체 칩이 접착되는 칩 패드(20) 및 복수열의 리드(30)들을 구비한다. 1 shows a conventional two-
칩 패드(20)는 패드 지지부(50)에 의해 댐바(40)에 연결되고 반도체 칩을 지지하는 기능을 가진다. The
리드(30)들은, 예를 들어 도 1에서 칩 패드(20)에서 가까운 순서대로 제1열의 리드(31) 및 제2열 리드(32)로 배치된 것과 같이 복수의 열로 배치되는데, 각각의 리드는 입, 출력 단자로서 반도체 칩과 외부기판을 전기적으로 연결하는 기능을 한다. 이 경우, 상기 제1열 리드(31) 및 제2열 리드(32)는 연결부(35)에 의하여 연결되어 나란히 형성되어 있다. 댐바(40)와 직접적으로 연결된 상기 제2열 리드(32)들은, 리드열 개별 공정 시에 댐바(40)와 함께 제거되는 비기능부(32b)와, 상기 리드열 개별 공정 후에도 제거되지 않고 실질적인 리드 기능을 하는 기능부(32a)로 나눌 수 있다. 이 경우, 상기 기능부(32a)와 비기능부(32b)는 가상의 패키지 라인(PL)을 기준으로 나누어진다.The
댐바(40)는 리드(30)들 및 칩 패드(20)를 지지하는 기능을 한다. 이 경우, 댐바(24)는 반도체 패키지의 조립이 완료되면 리드 개별화 공정을 통하여 제거된다. 이러한 리드 개별화 공정은 소잉(sawing)이거나 트리밍(trimming) 등의 공정을 통하여 댐버에 의하여 서로 연결된 이웃하는 리드들 사이를 분리시키는 공정을 말한다. The
이러한 다열 리드형 리드 프레임을 구비한 반도체 패키지를 제조하기 위해서는, 먼저 에칭(etching) 공정에 의하여 복수열의 리드(30)들이 상기 댐바(40)에 지지되는 상태로, 동일한 열의 리드들 사이에 개구부(60)를 형성하는 형상 가공 단계 를 먼저 거친다. 이 때 도 2에 도시된 바와 같이, 개구부(60)는, 상기 리드(30) 양면에 포토 레지시트(3)를 도포한 후 양측에서 에칭액을 분사하고, 이로 인하여 리드(30) 사이 개구부(60) 위치의 상하에서 동시에 식각 됨으로써 이루어진다. In order to manufacture a semiconductor package having such a multi-row lead type lead frame, first, a plurality of rows of
그런데, 이 상하 양쪽에서의 식각 방식에 의하면, 리드 상하면에서부터 식각이 시작하여 그 중앙부로 진행하는데, 리드(30) 측면 중 가운데 부분에서 식각이 덜 이루어져서 불룩하게 돌출되는 베벨(bebel)(B)이 형성된다. 이러한 베벨(B)은 에칭 용액이 원활하게 닿을 수 없는 댐바(40)와 리드(30)가 만나는 부분에서 시작하여 성장하게 된다.However, according to the etching method on both the upper and lower sides, etching starts from the upper and lower sides of the lid and proceeds to the center portion. The bevel B which protrudes bulging because the etching is made less at the center of the side of the
상기 형상 가공 후에 반도체 칩을 칩 패드(20)에 접착시키는 다이 어태치 공정과, 반도체 칩의 단자부와 복수열의 리드(30) 사이를 와이어 접합하는 와이어 본딩 공정과, 열경화성 수지 등의 절연체로 칩과 와이어 및 내부 리드 부분을 밀봉시키는 몰딩 공정을 거침으로써, 반도체 칩과 리드 프레임을 반도체 패키징하고, 그 후에 성형 완료된 리드 프레임의 댐바를 제거하는 리드 개별화 단계를 거치게 된다.A die attach step of adhering the semiconductor chip to the
상기 리드 개별화 단계에서는, 상기 제1열 리드(31)와 제2열 리드(32)를 연결하는 연결부(35)를 소잉(sawing) 또는 트리밍(trimming) 등의 방법으로 절단 제거하는 단계를 더 거친다. 이런 리드 개별화 단계를 거쳐서 상기 제1열 리드(31) 및 제2열 리드(32)가 각각 독립된 입출력 단자를 가지게 된다. 즉, 반도체 패키지를 제조하기 위해서, 리드 개별화 단계에서 댐바(40) 제거 공정과 함께 소잉 또는 트리밍 공정 등의 개별화 단계를 거쳐야 하며, 이로 인하여 반도체 패키지의 제조 원가가 증가하게 된다는 문제점이 있다. 또한, 소잉 절단에 따라서 공정상 리드 프레임의 품질 문제를 야기할 수 있고, 이로 인하여 반도체 패키지의 신뢰성 문제를 발생시킬 수 있다.In the lead individualization step, the connecting
도 3은 다른 종래의 리드 프레임을 나타낸 도면이다. 도 3을 참조하면, 다른 종래의 리드 프레임(100)은, 리드 개별화 공정에서 이웃하는 별도 열의 리드(130) 간을 분리하는 소잉 절단 공정을 생략하기 위하여, 복수 열의 리드(130)들을 하나의 댐바(140)에 연결 지지되도록 한다. 이 경우 상기 제1열의 리드(131)들과 제2열의 리드(132)들이 교대로 위치하고, 제2열의 리드(132)들보다 상기 댐바(140)로부터 상대적으로 멀리 이격된 제1열의 리드(131)들은 입출력 단자인 리드 본체(131a)와, 상기 리드 본체와 댐바(140) 간을 연결하는 커넥션 바(131b)를 구비한다. 이와 달리 상대적으로 상기 댐바(140)와 가까이 위치한 제2열의 리드(132)들은 바로 댐바와 연결 지지된다. 이 경우 커넥팅 바(132b)는 통상 패키지 후에 외부로 노출되지 않게 하프 에칭(half etching)된다. 한편 미설명된 참조번호 (120)은 칩 패드를 나타낸다.3 is a view showing another conventional lead frame. Referring to FIG. 3, another
이러한 구조의 리드 프레임(100)은, 리드 개별화 공정에서 패키지 라인(PL)을 절단함으로써 제1열의 리드(131)들과 제2열의 리드(132)들이 개별화되어서 별도의 소잉 단계가 불필요하다. 따라서, 도 1의 구조에 비하여 제조 비용이 감소하고 반도체 패키지 품질이 향상된다는 장점이 있다. In the
그런데, 제1열의 리드 본체(131a)를 지지하는 커넥션 바(131b)는 최소한의 넓이가 확보되어야 하고, 이와 더불어 제1, 2리드(131, 132)는 와이어 본딩 및 외 부 노출 영역으로서 그 넓이가 규격화 되어 있음으로써, 그 커넥션 바(131b) 및 제2열의 리드(132)들 사이의 개구부(60)가 좁게 된다. 이로 인하여 에칭 가공을 위한 스페이스가 부족하게 되어 결과적으로 형상 가공 단계에서 리드 쇼트 또는 미성형의 문제가 발생한다.However, the
즉, 도 4에 도시된 바와 같이, 에칭 공정에서 발생하는 베벨(B)은 리드(130)와 연결되는 댐바 라인(DL)에서 시작하여 패키지 라인(PL)까지 영향을 미치게 되어서, 상기 패키지 라인(PL) 내에서 이웃하는 제2리드(132) 및 커넥션 바(131b)가 접촉하거나 미성형되는 현상이 발생하게 되고, 이는 후에 상기 댐바(140)를 제거하는 리드 개별화 공정 후에 잔존하며 서로 인접하는 리드 간이 접촉되어서 리드 쇼트가 발생한다는 문제점이 있다.That is, as shown in FIG. 4, the bevel B generated in the etching process starts from the dam bar line DL connected to the
한편, 상기 문제점은 리드(130) 간에만 발생하는 것은 아니고, 리드(130)와 이와 인접하는 패드 지지부(150) 간에서도 발생할 수도 있다. 또한, 상기 리드(130)나 패드 지지부(150)가 아니라도 상기 댐바에서 연장된 것으로 그 사이의 간격이 좁은 경우에 상기 문제점이 또한 발생하게 된다. Meanwhile, the problem may not only occur between the
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 인접하는 리드들 사이 또는 리드와 특별 기능부 사이가 패키지 라인 이내에서 일정 이상의 갭을 가지는 구조를 가진 리드 프레임을 제공하는 것을 목적으로 한다.The present invention is to solve the various problems, including the above problems, to provide a lead frame having a structure having a predetermined gap or more in the package line between adjacent leads or between the lead and the special functional unit. The purpose.
본 발명의 다른 목적은, 다열 리드 프레임으로서, 패키지 라인 내에서 상기 별도 열의 리드 사이에서 쇼트가 발생하는 것을 방지하는 리드 프레임을 제공하는 것이다.It is another object of the present invention to provide a lead frame that prevents a short from occurring between leads of the separate rows in a package line as a multi-row lead frame.
본 발명은: 반도체 칩이 실장 되는 칩 패드와; 상기 반도체 칩과 외부기판 사이를 연결하는 적어도 1열 이상의 리드들과; 상기 리드들과 접촉 연결된 일측면을 구비하여, 상기 리드들을 임시적으로 상호 연결하고 지지하는 댐바를 구비하고, 상기 일측면은, 상기 리드들과 직접 접촉되는 리드 결합면들 및 상기 이웃하는 리드 결합면들 사이를 연결하는 연결면들을 구비하며, 상기 연결면들 중 적어도 하나는 다른 연결면보다 상기 댐바 내부로 인입된 리드 프레임을 제공한다.The present invention provides a chip pad on which a semiconductor chip is mounted; At least one row of leads connecting the semiconductor chip and an external substrate; And a dam bar for temporarily interconnecting and supporting the leads, the side having one side in contact with the leads, the one side including lead coupling surfaces in direct contact with the leads and the neighboring lead coupling surface. Connecting surfaces connecting the two surfaces, and at least one of the connecting surfaces provides a lead frame drawn into the dam bar rather than another connecting surface.
이 경우 상기 리드들 각각은, 가상의 패키지 라인을 기준으로 상기 반도체 칩과 패키징 후 스크랩되어 제거되는 비기능부와, 상기 패키징 후 잔존하는 기능부로 구별되고, 상기 인입된 연결면은 상기 패키지 라인보다 상기 리드의 소재 두께에 대비하여 적어도 10%의 이격된 것이 바람직하다.In this case, each of the leads is divided into a non-functional part that is scraped and removed after packaging with the semiconductor chip based on a virtual package line, and a remaining functional part after the packaging, and the drawn connection surface is larger than the package line. Preferably at least 10% spaced apart relative to the material thickness of the lead.
상기 리드들은, 상기 반도체 칩과 외부기판 사이를 연결하도록 2열 이상 배치되고, 상기 인입된 연결면은, 서로 다른 열의 리드와 접촉된 리드 결합면들 사이에 형성된 것이 바람직하다.The leads may be arranged in two or more rows to connect the semiconductor chip and the external substrate, and the drawn connection surface may be formed between lead coupling surfaces in contact with leads of different rows.
한편 본 발명의 다른 측면은: 반도체 칩이 실장되는 칩 패드와; 상기 반도체 칩과 외부기판 사이를 연결하는 것으로, 각각 가상의 패키지 라인을 기준으로 패키징 후 제거되는 비기능부와, 상기 패키징 후 잔존하는 기능부로 구별되며, 적어도 2열로 배치된 리드들과; 상기 리드들의 비기능부와 접촉 연결된 일측면을 구비하 고, 상기 인입면은 상기 패키지 라인보다 상기 리드의 소재 두께 대비하여 적어도 10% 이격된 것을 특징으로 하는 리드 프레임을 제공한다.On the other hand, another aspect of the invention: a chip pad on which the semiconductor chip is mounted; Leads connected between the semiconductor chip and the external substrate, each of which is divided into a non-functional part removed after packaging based on a virtual package line, and a remaining functional part after the packaging, and arranged in at least two rows; And one side surface in contact with the non-functional portion of the leads, wherein the lead surface is spaced apart from the package line by at least 10% relative to the material thickness of the lead.
이어서, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 5는 본 발명의 제1실시예에 따른 리드 프레임(200)을 도시한 평면도이고, 도 6은 도 5의 A부를 확대 도시한 평면도이다. 도 5 및 도 6을 참조하면, 본 발명의 제1실시예에 따른 리드프레임(200)은 칩 패드(210)와, 리드(220)들과, 댐바(240)를 구비한다. 5 is a plan view of the
칩 패드(210)는 패드 지지부(250)에 의해 댐바(240)에 연결되고 반도체 칩을 지지하는 기능을 가진다. The
리드(220)는 반도체 칩과 외부기판 사이를 연결한다. 즉, 리드(220)의 일측은 반도체 칩과 전기적으로 연결되고, 타측은 외부기판과 전기적으로 연결된다. 상기 리드(220)들은 나란히 형성된 하나의 열로 형성될 수 있고, 이와 달리 도 5에 도시된 바와 같이 복수의 열로 형성될 수도 있다. The
댐바(240)는 패드 지지부(250)와 결합되어서 칩 패드(210)을 지지하는 기능을 하는 것으로 반도체 패키지 된 이후에는 제외된다. 상기 댐바(240)는, 리드 프레임 최외곽을 둘러싸도록 배치될 수 있고 이 경우 댐바는 레일로 일컬어지기도 한다. 이 경우, 상기 댐바(240)에 지지되는 리드(220) 등 중 적어도 일부는, 외부기판 및 반도체 칩 사이를 연결하는 리드 본체(222)와, 상기 리드 본체와 댐바 사이를 연결하는 커넥션 바(223)를 구비할 수 있다.The
이 경우 특히 도 6에 도시된 바와 같이, 상기 댐바(240)는, 상기 리드(220) 들과 접촉 연결된 일측면(242)을 구비한다. 일측면(242)은 리드 결합면(243) 및 연결면(244)을 구비할 수 있다. 리드 결합면(243)은 상기 리드(220)들과 직접 접촉 결합하는 면을 의미하며, 연결면(244)은 상호 인접한 리드 결합면(243) 사이를 연결하는 면을 의미한다.In this case, in particular, as shown in FIG. 6, the
상기 연결면(244) 중 적어도 하나(244_a)는 다른 연결면보다 댐바(240) 중앙부 쪽으로 인입되도록 형성된다. 상기 인입 연결면(244_a)으로 인하여, 이웃하는 연결면(244) 사이를 연결하는 가상의 댐바 라인(DL)과 패키지 라인의 이격 거리(K)가 커지게 된다.At least one of the connection surfaces 244 is formed to be drawn toward the center of the
이로서 형상 가공 공정에서 베벨(B)이 댐바 라인(DL)으로부터 형성되어 성장하더라도 도 6 및 도 7에 도시된 바와 같이, 패키지 라인(PL)까지 도달하지 않게 되어서, 결과적으로 리드 개별화 공정 후에 리드(220)들 사이가 쇼트되거나 미성형으로 인한 불량이 발생하지 않는다. 이 경우 상기 인입된 연결면(244_a)은 리드들 사이의 개구부(260)가 다른 개구부보다 좁은 위치에 배치되는 것이 바람직하다.As a result, even when the bevel B is formed and grown from the dam bar line DL in the shape machining process, as shown in FIGS. 6 and 7, it does not reach the package line PL. There is no short circuit between the 220 or failure due to unmolding. In this case, it is preferable that the
다시 도 5 및 도 6으로 되돌아와서, 상기 리드(220)들 각각은 가상의 패키지 라인(PL)을 기준으로 비기능부(220b)와 기능부(220a)로 구분될 수 있다. 비기능부(220b)는 반도체 칩과 패키징 후 리드 개별화 공정 시에 스크랩(scrap)되어 제거되는 부분이고, 기능부(220a)는 리드 개별화 공정시에 스크랩되지 않고 잔존되는 부분이다. 5 and 6, each of the
이 경우, 상기 인입된 연결면(244_a)은 상기 패키지 라인(PL)과 적어도 0.02mm 이상의 간격(K)을 가지는 것이 바람직하다. 상기 인입된 연결면(244_a)과 상기 패키지 라인(PL)간의 간격(K)이 0.02mm 미만인 경우, 상기 인입된 연결면(244_a)에서 시작된 베벨(B)이 상기 패키지 라인 내의 기능부(220a)까지 성장하게 되어서 인접하는 리드(220)들 간에 미성형 또는 쇼트가 발생할 수 있기 때문이다. 이 경우, 상기 인입된 연결면(244_a)은 상기 패키지 라인(PL)과 0.03mm의 간격(K)을 가질 수 있다.In this case, the drawn connection surface 244_a preferably has a gap K with the package line PL of at least 0.02 mm or more. When the gap K between the drawn connection surface 244_a and the package line PL is less than 0.02 mm, the bevel B started at the drawn connection surface 244_a is the
이 경우, 상기 인입된 연결면(244_a)은 상기 패키지 라인(PL)과 적어도, 상기 리드 두께의 10% 이상 되는 거리로 이격되는 것이 보다 바람직한데, 이는 에칭시 베벨(B)의 형성되어서 성장되는 거리가 상기 리드 두께에 비례하기 때문이다. 따라서, 리드 두께가 0.25mm인 경우, 상기 인입된 연결면(244_a)은 상기 패키지 라인(PL)과 적어도 0.025mm 이격된 것이 바람직하다.In this case, the drawn connection surface 244_a is more preferably spaced apart from the package line PL by a distance of at least 10% of the lead thickness, which is formed by the formation of the bevel B during etching. This is because the distance is proportional to the lead thickness. Therefore, when the lead thickness is 0.25 mm, the drawn connection surface 244_a is preferably spaced at least 0.025 mm from the package line PL.
또한, 상기 인입된 연결면(244_a)은 상기 패키지 라인(PL)과 소정 거리로 이격이 되어야 하며, 전체 몰딩 이후에 소우잉으로 패키지를 개별화 시키는 본 실시예에서는 0.07mm 이하로 이격되는 것이 바람직하고, 이러한 이격거리를 초과하면 댐바(240)의 강도가 작아져서 리드를 지지하는 본 기능을 원활히 수행할 수 없는 가능성이 있기 때문이다. 물론 전체 몰딩 이후에 패키지를 개별화 시키는 방법이 펀칭 형태인 경우는 그 이격거리에 대한 대한이 덜 한정적이다.In addition, the drawn connection surface 244_a should be spaced apart from the package line PL by a predetermined distance, and in this embodiment of individualizing the package by sawing after the entire molding, it is preferable to be spaced apart by 0.07 mm or less. This is because if the separation distance is exceeded, the strength of the
한편, 리드 프레임은, 도시되지 않으나, 일측 단부가 댐바 일측면(242)에 결합된 특정 기능부를 구비할 수 있다. 이 특정 기능부는, 칩 패드(210)를 지지하는 패드 지지부(250)일 수도 있고, 이와 더 다른 기능을 하는 것일 수도 있는데, 인접하는 리드들과 일정 갭을 가지고 배치된다. 이 경우, 리드(220)들 사이보다, 리드 와 특정 기능부 사이가 더 좁게 되고, 따라서 인입 연결면(244_a)은 상기 특정 기능부와 접촉된 기능부 결합면 및 이와 인접한 리드 결합면 사이에 형성된 것이 바람직하다.On the other hand, the lead frame, although not shown, may be provided with a specific functional portion coupled to one end of the side of the
또한, 상기 리드 프레임(200)이, 이에 구비된 리드(220)들이 2열 이상 배치된 다열 리드형 리드 프레임이고, 상기 댐바(240)의 일측면에 결합된 수가 각 리드열마다 서로 다를 수 있다. 예를 들어 댐바(240)의 일측으로부터 먼 제1열 리드(221)들과, 댐바의 일측으로부터 가까운 제2열 리드(231)들을 구비할 수 있고, 이 경우 상기 제1열 리드(221)와 제2열 리드(231) 사이에 형성된 연결면(244)의 폭이, 인접하는 제1열 리드들 사이에 형성된 연결면보다 작다. 따라서 이 경우에는 상기 리드 결합면(243)으로부터 인입된 연결면(244_a)이 형성된 개구부(260)는 상기 제2열 리드(231)와 제1열 리드(221) 사이의 개구부이다.In addition, the
도 8은 도 6의 변형예로서, 본 발명의 제2실시예에 따른 리드 프레임(300)을 도시한 평면도이다. 본 발명의 제2실시예에 따른 리드 프레임(300)에 구비된 댐바(340)의 연결면(343) 전체는 패키지 라인(PL)과 0.2mm 이상의 간격(K)을 가지고 형성된다. 즉, 리드(320)는, 각각 가상의 패키지 라인(PL)을 기준으로 리드 개별화 공정시 제거되는 비기능부(320b)와, 상기 리드 개별화 공정시 잔존하는 기능부(320a)로 구별될 수 있고, 이 경우, 댐바(340)의 일측면(342)는 상기 리드들의 비기능부(320b)와 접촉 연결된 리드 결합면(343) 및 인접하는 리드 결합면(343) 사이를 연결하는 연결면(344)을 구비한다. 8 is a plan view illustrating a
이 경우 상기 결합면(343) 및 연결면(344)이 상기 패키지 라인(PL)과 적어도 0.02mm 이상 이격된다. 이로 인하여 설렁 베벨(B)이 연결면(344)으로부터 형성되어 성장한다 하더라도 패키지 라인(PL) 내 기능부(320a)까지는 형성되지 않게 된다. 이는 다시 말하여 패키지 라인 내의 기능부(320a) 사이의 개구부(360)의 폭이 적절하게 된다.In this case, the
이는 복수 열의 리드들이 하나의 댐바(340)의 일측면에 교대로 연결될 경우에 더욱 유용하다. 즉, 도 8을 예로 들면, 상기 제1열의 리드(321)들과 제2열의 리드(331)들이 교대로 위치하고, 제2열의 리드(331)들보다 상기 댐바(340)로부터 상대적으로 멀리 이격된 제1열의 리드(321)의 리드 본체(322)들은 커넥션 바(323)를 통하여 댐바(340)와 연결 지지되며, 상대적으로 상기 댐바(340)와 가까이 위치한 제2열의 리드(331)들은 바로 댐바(340)와 연결 지지될 수 있다. This is more useful when a plurality of rows of leads are alternately connected to one side of one
이 경우, 제1열의 리드의 리드 본체(322)를 지지하는 커넥션 바(323)는 최소한의 넓이가 확보되어야 하고, 이와 더불어 리드(320)는 와이어 본딩 및 외부 노출 영역으로서 그 넓이가 규격화 되어 있음으로써, 그 커넥션 바(323) 및 제2열의 리드(331)들 사이 간격이 좁게 되어 그 개구부(360)의 폭이 작게 된다. 따라서 연결면(344)이 패키지 라인(PL)과 일정 이상 거리(K)를 유지하여 이격 됨으로써, 상기 베벨(B)이 패키지 라인 외의 비기능부에서 성장을 멈추어서, 리드 개별화 공정 후 이웃하는 리드(320)들 사이에 쇼트가 발생하거나, 미성형되는 문제를 해결할 수 있다.In this case, the
이 경우, 상기 일측면(342)은 상기 패키지 라인과 적어도 0.02mm 이상의 간격(K)을 가지는 것이 바람직하고, 더욱 바람직하게는 상기 일측면(342)이 상기 패 키지 라인(PL)과 적어도, 상기 리드 두께의 10% 이상 되는 거리로 이격되는 것이 보다 바람직한데, 이에 대해서는 본 발명의 제1실시예의 리드 프레임에서 기재한 바 상세한 설명은 생략한다. In this case, it is preferable that the one
이상과 같은 구조를 가진 본 발명에 의하면, 에칭 공정에 의하여 리드 사이에 베벨이 발생하더라도 그 베벨이 패키지 라인까지 성장하지 못하게 된다. 이로 인하여 패키지 공정 및 리드 개별화 공정 후에 인접하는 리드 사이가 쇼트가 발생하거나, 미성형되는 것을 방지할 수 있다. According to the present invention having the above structure, even if bevel occurs between the leads by the etching process, the bevel does not grow to the package line. This can prevent shorting or unmolding between adjacent leads after the package process and the lead individualization process.
또한, 패키지 공정 후 리드 개별화 공정에서 댐바 제거 공정 외에 별도의 소잉 공정이 불필요하여서, 제조 공정이 간편하고, 제작 비용이 감소하며, 공정상 리드 프레임의 품질 문제를 야기하지 않아서, 결과적으로 반도체 패키지의 신뢰성이 향상된다.In addition, since a separate sawing process is unnecessary in the lead individualization process after the package process, a separate sawing process is unnecessary, thereby simplifying the manufacturing process, reducing the manufacturing cost, and not causing quality problems in the lead frame, resulting in reliability of the semiconductor package. This is improved.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and any person skilled in the art to which the present invention pertains may have various modifications and equivalent other embodiments. Will understand. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050101488A KR100673953B1 (en) | 2005-10-26 | 2005-10-26 | Lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050101488A KR100673953B1 (en) | 2005-10-26 | 2005-10-26 | Lead frame |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100673953B1 true KR100673953B1 (en) | 2007-01-24 |
Family
ID=38014770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050101488A KR100673953B1 (en) | 2005-10-26 | 2005-10-26 | Lead frame |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100673953B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101113518B1 (en) * | 2009-11-18 | 2012-02-29 | 삼성전기주식회사 | lead frame |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111489A (en) * | 1994-10-12 | 1996-04-30 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacture |
KR20010037246A (en) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | leadframe and semiconductor package using it |
-
2005
- 2005-10-26 KR KR1020050101488A patent/KR100673953B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08111489A (en) * | 1994-10-12 | 1996-04-30 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacture |
KR20010037246A (en) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | leadframe and semiconductor package using it |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101113518B1 (en) * | 2009-11-18 | 2012-02-29 | 삼성전기주식회사 | lead frame |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6611047B2 (en) | Semiconductor package with singulation crease | |
US6608366B1 (en) | Lead frame with plated end leads | |
KR100369393B1 (en) | Lead frame and semiconductor package using it and its manufacturing method | |
KR100809818B1 (en) | A method of manufacturing a semiconductor device | |
KR100927319B1 (en) | Stamped Leadframe and Manufacturing Method Thereof | |
JP2002076228A (en) | Resin-sealed semiconductor device | |
JP2001320007A (en) | Frame for resin sealed semiconductor device | |
US7777311B2 (en) | Circuit substrate, molding semiconductor device, tray and inspection socket | |
US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
KR20170085500A (en) | Qfn package with improved contact pins | |
KR20020066483A (en) | Semiconductor Package And Mounting Structure On Substrate Thereof And Stack Structure Thereof | |
KR20080076063A (en) | Lead frame for semiconductor package | |
KR101070890B1 (en) | Method for manufacturing the semiconductor package of multi-row lead type | |
JP5136458B2 (en) | Semiconductor package and manufacturing method thereof | |
KR100673953B1 (en) | Lead frame | |
JP5178648B2 (en) | Package manufacturing method and semiconductor device | |
JP2003068962A (en) | Frame and method for manufacturing semiconductor device | |
JP2005116687A (en) | Lead frame, semiconductor device and its manufacturing process | |
JP5467506B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
KR102586967B1 (en) | Lead frame including grooved lead | |
KR101333001B1 (en) | Lead frame and method for manufacturing semiconductor package using the same | |
KR101209472B1 (en) | Lead frame for fabricating semiconductor package and Method for fabricating semiconductor package using the same | |
KR20020093250A (en) | ELP type leadframe and ELP using the same | |
JP3766312B2 (en) | Semiconductor device and manufacturing method thereof | |
JPS62298146A (en) | Electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131231 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150105 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171221 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 14 |