KR100673876B1 - 반도체 구리 본드 패드표면 보호물 - Google Patents

반도체 구리 본드 패드표면 보호물 Download PDF

Info

Publication number
KR100673876B1
KR100673876B1 KR1020017004329A KR20017004329A KR100673876B1 KR 100673876 B1 KR100673876 B1 KR 100673876B1 KR 1020017004329 A KR1020017004329 A KR 1020017004329A KR 20017004329 A KR20017004329 A KR 20017004329A KR 100673876 B1 KR100673876 B1 KR 100673876B1
Authority
KR
South Korea
Prior art keywords
copper
metal
layer
electronic package
surface layer
Prior art date
Application number
KR1020017004329A
Other languages
English (en)
Other versions
KR20010089290A (ko
Inventor
니킬 머데시워
티모시 더블유. 엘리스
크리스챤 레올트
마크 에이. 에쉘만
Original Assignee
쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 filed Critical 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드
Publication of KR20010089290A publication Critical patent/KR20010089290A/ko
Application granted granted Critical
Publication of KR100673876B1 publication Critical patent/KR100673876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/011—Groups of the periodic table
    • H01L2924/01105—Rare earth metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 표면을 다른 금속 표면에 결합하는데 유해한 환경 오염물로부터 구리 회로의 비절연부의 표면을 보호하기 위한 방법에 관한 것으로, 상기 방법은 플럭싱없이 납땜하기에 적합하고 상기 표면들이 표면들 사이의 금속 대 금속 접촉부를 얻기 위해 결합될 때 충분히 부숴지기 쉬운 두께를 가지는 세라믹 물질의 층으로 표면을 코팅하는 단계를 특징으로 한다. 반도체 웨이퍼를 포함하는 코팅된 전자 패키지가 또한 개시되어 있다.

Description

반도체 구리 본드 패드표면 보호물{SEMICONDUCTOR COPPER BOND PAD SURFACE PROTECTION}
본 발명은 본딩 표면과 이에 본딩된 와이어들 사이에서의 금속 대 금속 접촉부를 얻기 위해 볼, 웨지(wedge) 또는 플립칩(flip chip) 본딩 동안 충분히 부숴지기 쉬운(frangible) 세라믹 코팅물로 반도체 구리 본드 패드면들을 보호하기 위한 방법에 관한 것이다. 이 방법은 소잉(sawing) 동안 경험되는 것 같은 물 및 수용액들에 대한 연장된 노출동안 구리 본드 패드들을 보호한다.
반도체 디바이스들 상에서의 구리 본드 패드의 사용은 산화되어 와이어 본딩 기계의 표준 방법으로 제거되지 않고 납땜형 상호결합시에 실예로, 플립 칩 본딩시에 플럭스의 사용을 필요로 하는 코팅물을 쉽게 형성하는, 구리 표면의 대기 오염물이 존재하지 않는다면, 알루미늄의 본드 패드에 대한 매력적인 대안이 될 것이다. 이런 문제점을 극복하기 위한 현재의 시도는 불가피하게 비싸고 복잡하며 본드 헤드 및 워크 홀더 이동을 제한하는 커버 가스(cover gas)의 사용, 또는 귀금속 또는 보다 값비싸고 본드 패드 계면에서 원치않는 금속간 화합물의 형성을 유도할 수 있는 불활성 금속으로 과도금(overplating)하는 것의 사용을 포함한다.
미국 특허 제5,771,157호는 본드가 형성된 이후에, 수지로 구리 패드에 대한 알루미늄 와이어의 웨지 본드(wedge bond)를 밀봉한다. 산화에 대한 보호가 웨지 본딩 이전에 구리 패드에 제공되지 않았다.
미국 특허 제5,785,236호는 알루미늄의 표면층으로 산화로부터 구리 본드 패드를 보호한다. 이것은 알루미늄 본드 패드를 구리 본드 패드로 교체함으로서 얻도록 한 장점들을 감소시킨다.
구리 본드 패드면들이 와이어 본딩 또는 플립 칩 납땜 이전에 산화로부터 보호될 수 있는 방법에 대한 필요성이 존재한다.
발명의 요약
이러한 필요성이 본 발명에 의해 충족된다. 세라믹 코팅물들은 본딩면과 이에 본딩된 와이어 사이의 금속 대 금속 접촉부를 얻기 위해, 그리고 플럭싱 없이 납땜하기에 적합한 표면을 얻기 위해 충분히 부숴지기 쉬운 구리 본드 패드들의 본딩면을 위해 개발됐다.
동일한 세라믹 코팅물들이 일반적으로 전자 패키지들의 구리표면을 보호하기 위해 사용될 수 있음이 발견됐다. 즉, 본 발명은 유기 기판 패키지, 금속 기판 패키지 세라믹 기판 패키지등의 구리표면의 보호를 위한 세라믹 코팅물을 제공한다.
본 발명의 일 양태에 따라, 그 표면을 다른 금속 표면에 결합하는데 유해한 환경 오염물로부터 구리회로의 비절연부의 표면을 보호하기 위한 방법을 제공하기 위한 것으로, 그 방법은 그 표면들이 그 표면들 사이의 금속 대 금속 접촉부를 얻기 위해 결합될 때 플럭싱 없이 납땜하기에 적합하고 충분히 부숴지기 쉬운 두께를 갖는 세라믹 물질의 층을 갖는 표면을 코팅하는 단계를 포함한다.
본 발명은 특히 구리 본드 패드들의 본딩 표면들을 보호하기에 적합하다. 그러므로, 본 발명의 바람직한 실시예에서, 구리회로의 비절연부는 구리 반도체 본드 패드의 본딩면이다.
그러므로, 본 발명은 본딩 또는 납땜시 제거될 수 있는 코팅 층을 구비한 비절연 구리 회로 표면을 갖는 전자 패키지를 제공하는 것이다. 그러므로, 본 발명의 다른 양태에 따라, 플럭싱 없이 납땜하기에 적합하고 상기한 경도를 갖는 층을 제공하는 두께를 갖는 세라믹 물질의 층으로 코팅된 적어도 하나의 비절연 구리 표면을 포함하는 전자 패키지가 제공된다. 바람직한 실시예에서, 전자 패키지는 비절연 구리 본드 패드들을 갖는 반도체이다.
본 발명의 이러한 양태는 구리와의 착물(complex)을 형성하는 희토 금속의 층으로 코팅된 구리 회로의 비절연부들을 갖는 전자 패키지들을 포함한다. 상기 층은 구리 착물의 형성 및 수소를 함유하는 감소환경에 노출시 플럭싱없이 납땜하기에 적합하고 상기 강성을 갖는 층을 제공하는 두께를 구비한 세라믹 하이드라이드 층을 형성한다.
본 발명의 이러한 양태는 그러므로 보호 세라믹 금속 하이드라이드 코팅물들을 갖는 구리 회로들의 비절연부를 갖는 전자 패키지를 또한 포함한다. 그러므로, 본 발명의 다른 양태에 따라, 구리-희토 금속 착물들의 금속 하이드라이드 및 금속 하이드라이드를 형성하는 구리-비혼화(copper-immiscible) 금속의 금속 하이드라이드들로부터 선택된 금속 하이드라이드 화합물의 표면층으로 코팅된 구리 회로의 비절연부를 함유하는 전자 패키지가 제공되는데, 그 표면층은 플럭싱 없이 납땜하기 에 적합하고 상기 경도를 상기 층에 제공하는 두께를 가진다. 다시 말해, 바람직한 전자 패키지는 적어도 하나의 구리 본드 패드를 갖는 반도체이다.
신규한 방법은 와이어 본더(bonder)의 변형없이, 추가적인 비용없이 그리고 커버 가스 기술 및 하드웨어의 제한없이, 존재하는 장비를 사용하여 구리회로들에 와이어들을 본딩하는 능력을 제공하는 것이다. 전술한 그리고 다른 본 발명의 목적, 특징, 및 장점이 첨부된 도면과 결합하여 취해지는 이하 인용되는 바람직한 실시예의 상세한 설명을 통해 보다 명백해 진다.
단독의 도면은 본 발명에 따른 한가지 방법의 개략적인 다이어그램이며, 하이드라이드-형성 물질 및 금속 하이드라이드로 코팅된 본딩면을 갖는 구리 본드 패드들을 구비한 본 발명에 따른 반도체 디바이스들이 또한 도시되어 있다.
본 발명은 플럭싱없이 납땜하기에 적당한 두께를 갖는, 전자 패키지의 구리 회로 본딩면상의 보호 세라믹 코팅 층들을 형성한다. 세라믹 층 두께는 각각의 본딩면과 이에 본딩된 와이어 사이에서 금속-대-금속 접촉부를 얻기 위해 층이 본딩동안 충분히 부숴질 필요가 있는 적어도 최소의 경도를 제공하도록 선택된다.
금속보다는 오히려 세라믹 코팅물들은 금속 층들이 연성이고 충격하에서 플라스틱같이 변형되기 때문에 채용된다. 세라믹 물질들은 플라스틱 영역에서 변형될 수 없기 때문에, 충격이 층을 부숴지게 하고 그것이 와이어 본딩동안 밀어제치도록 한다.
필수적으로 모두 공통적으로 사용된 세라믹 물질들은 본 발명에 사용하기에 적합한 경도를 가진다. 세라믹 경도의 한가지 측정치는 소미야(Somiya)의, Advanced Technical Ceramics(Prentice Hall, Englewood Cliffs, NJ 1996)에 정의되는 로크웰 표면 경도 스케일(45-N)이다. 본 발명에 사용하기에 적합한 세라믹 물질은 약 38 이상의 로크웰 경도(N-45)를 가진다.
본 발명의 목적을 위해, 용어 세라믹 물질의 의미는 칼리스터(Callister)의, Materials Science and Engineering, An Introduction(3rd Ed. John & Sons, New York 1994) 4페이지에 정의되는 것 같이 채택된다. 칼리스터는 가장 빈번하게 산화, 질화 및 탄화되는 금속과 비금속 요소들 사이의 화합물로서 세라믹 물질들을 정의한다. 이런 종류내의 세라믹 물질은 점토광물(clay mineral), 시멘트 및 유리로 이루어지는 물질들을 포함한다. 세라믹 물질들은 전기 및 열의 통로에 대해 절연적이고 금속 및 폴리머보다 높은 온도 및 험한 환경에 보다 견딘다. 기계적 작동에 있어서는, 세라믹 물질들은 견고하지만 매우 부서지기 쉽다.
본 발명의 한가지 방법 및 장치는 단독 도면에 도시되어 있는데, 반도체 디바이스(도시되지 않음)의 구리 본드 패드(10)의 본딩면(12)이 세정된다(단계I). 구리면이 깨끗하고 오염된 대기에 노출되지 않았다면, 단계I의 세정(cleaning)은 필요하지 않다. 도시된 실시예에서, 본딩면(12)은 하이드라이드-형성 구리-비혼화 금속 또는 구리-착화(copper-complexing) 희토 금속(rare earth metal)의 층(14)으로 코팅된다(단계II). 표면 층(14)의 적절한 코팅을 위해, 패드(10)의 표면(12)상에 형성하는 산화물, 수산화물 및 황화물을 감소시킬 필요가 있다. 이런 감소가 완료된 이후에만, 적절한 표면 코팅이 이행될 수 있다. 표면(12)은 수소를 함유하는 대 기 같은 감소 대기(a reducing atmosphere)에 노출시키므로써, 또는 플라즈마 세정같은 세정 기술을 포함하는 필수적으로 임의의 다른 통상적인 표면 감소 기술에 의해 감소될 수 있다.
구리에 완전히 비혼화되는 금속의 실시예들은 Ta, V 및 Nb를 포함하지만, 이들로 국한되지 않는다. 구리와 혼화되는 희토 금속의 실시예들은 La, Y 및 Ce를 포함하지만, 이들로 국한되지 않는다.
구리패드(10)의 표면(12)은 통상적인 증기 증착(vapor deposition) 또는 유사한 기술에 의해 금속 층(14)으로 코팅된다. 희토 금속은 구리 착물을 증착하여 형성한 이후에 가열 단계를 필요로 할 수 있다.
구리-비혼화 하이드라이드-형성 금속의 표면층은 변형적인 경로로 형성될 수 있다. 구리-비혼화 금속은 구리 본드 패드들이 웨이퍼 제조동안 형성됨에 따라 구리로 동시-증착될 수 있다. 제조 이후에, 웨이퍼를 가열함으로써, 동시 증착된 비혼화 금속은 구리본드 패드의 표면으로 이동하여 산화-보호층을 형성한다. 일렉트로리스(electroless) 또는 전착(electrodeposition) 기술이 또한 채용될 수 있다.
증착된 층(14)은 부숴지기 쉬운 하이드라이드 층을 형성할 수 있는 두께로 이루어져야 한다. 즉, 결과로 생성된 세라믹 층이 약 38이상의 로크웰 경도(N-45)를 층에 제공하기에 충분한 두께를 가져야 한다. 적절한 세라믹 층은 약10 내지 약 1,000옹스트롱 사이의 두께를 가지며, 바람직하게는 약25 내지 약 500옹스트롱 사이의 두께를 가진다.
희토 금속이 채용될 때, 그것은 필수적으로 순수한 구리 착물(complex)을 형 성하기에 충분히 얇은 층에 바람직하게 증착된다. 이것은 약10 내지 약 1,000옹스트롱 두께를 갖는 희토 금속층들을 사용하여 달성될 수 있다.
구리-비혼화 금속 층들은 바람직하게는 비용 경쟁되기에 충분히 얇고 제조가 용이하다. 이런 목적을 위해, 층(12)은 패드(10) 및 층(14)의 총 결합 두께의 1/10보다 두껍지 않아야 한다. 약 10 내지 약1,000옹스트롱의 두께가 바람직하다.
그래서, 층(14)은 수소를 포함하는 대기에서 본드 패드를 가열함으로써, 또는 수소-함유 플라즈마에 본드 패드를 노출하여, 실예로, 플라즈마-세정 작동에 의해, 수소의 감소로 인해 하이드라이드 층으로 전환된다(단계III). 일단 형성되면, 하이드라이드 층(16)은 실온에서 안정하다. 층(14)의 증착 또는 하이드라이드 전환이 웨이퍼의 제조시 동시에 이행될 필요는 없다. 두 처리 모두 나중에 이행될 수 있다. 상기된 바와 같이, 층(14)의 적절한 증착을 위해, 본드 패드(10)의 표면(12)이 증착 이전에 세정되어야 한다.
하이드라이드-형성 단계는, 감소 환경이 임의의 대기 오염물을 제거하기 위해 층(14)을 충분히 감소하기에 충분히 공격적인 동안은 와이어 본딩 또는 플립칩 본딩이전에 임의의 단계에서 일어날 수 있다. 적절한 감소 조건은 적절하지 않은 실험 없이 당업자들에 의해 명백히 결정될 것이다.
하이드라이드 층(16)은 산화 저항을 본드 패드(10)의 표면(12)에 제공한다. 그러나, 하이드라이드 층이 깨지기 때문에, 통상적인 볼 또는 웨지 와이어 본딩은 표면(12)과 이에 본딩된 와이어(도시되지 않음) 사이에서 금속-대-금속 접촉부를 얻기 위해 이행될 수 있는데, 그것은 또한 납땜 작동을 위해 준비된 표면을 제공한 다.
하이드라이드 화합물은 두 메카니즘에 의해 와이어 본딩 또는 납땜 동안 빠르게 붕괴된다. 하나의 메카니즘은 기계적이고, 하이드라이드 층의 깨짐력으로부터 유도된다. 하이드라이드는 본딩동안 또한 열적으로 디-하이드라이드되어, 산화를 또한 방지하는, 본드 패드 그 자체 상부의 수소 커버를 형성한다.
하이드라이드 처리가 웨이퍼 제조와 동시에 이행될 필요는 없다. 하이드라이드 처리는, 수소-함유 대기가 표면 층으로부터 임의의 오염물들을 감소시키기에 충분하여 연속적으로 표면층을 하이드라이드하기에 충분히 공격적인 동안, 와이어 본딩 또는 납땜 이전에 임의의 단계에서 이루어질 수 있다.
본 발명은 부숴지기 쉬운 세라믹 코팅물이 금속 하이드라이드가 아닌 단일 단계 처리를 또한 포함한다. 대신에, 깨끗한 구리 본드 패드가 플럭싱 없이 납땜하기에 적합하고 약 38 이상의 로크웰 경도(N-45)를 층에 제공하는 두께를 가진 세라믹 물질의 층으로 코팅되어, 상기 층이 각각의 본딩면과 이에 본딩된 와이어 사이에서 금속대 금속 접촉부를 얻기 위해 볼 또는 웨지 와이어 본딩동안 충분히 깨지도록 한다.
적절한 세라믹 물질들의 실시예들은 실리콘, 티타늄 및 탄탈륨의 니트라이드 및 카바이드; 알루미늄, 마그네슘 및 지르코늄의 옥사이드; 실리콘 및 티타늄 디옥사이드; 텅스텐 및 보론 카바이드; 및 큐빅 보론 니트라이드 및 다이아몬드를 포함한다.
이런 코팅 층들은 또한 통상적인 증기 증착 또는 유사한 기술을 통해 형성된 다.
본 발명은 또한 동일한 물질 및 방법 단계를 사용하여 반도체의 본드 패드 이외의 구리 회로의 비절연 표면을 코팅하기 위해 채용될 수 있다. 그러므로, 동일한 세라믹 코팅물들은 폴리머 볼 그리드 어레이(PBGA), 인헨스드(enhanced) 폴리머 볼 그리드 어레이(EPBGA), 테이프(Tape) 볼 그리드 어레이(TBGA) 등과 같은 유기 기판 패키지; 금속 쿼드 플랫 팩(MQFP;Metal Quad Flat Packs), 금속 리드 칩 캐리어(MLCC;Metal Leaded Chip Carriers), 박소 아웃라인 패키지(TSOP;Thin Small Outline Packages)등의 금속 기판 패키지; 및 세라믹 쿼드 플랫 팩(CQFP), 세라믹 듀얼 인라인 패키지(CDIP), 리더리스 세라믹 칩 캐리어(LCCC;Leaderless Ceramic Chip Carriers)등과 같은 세라믹 기판 패키지의 비절연 구리 회로 표면을 본딩하기 이전에 보호하기 위해 사용될 수 있다.
본 발명은 현재의 볼 및 웨지 와이어 본딩 또는 플립칩 본딩 처리 및 장비에 대해 변화 또는 추가 없이도 통상적인 기술을 사용하여 본딩된 볼 또는 웨지 와이어가 될 수 있는 내산화성(oxidation-resistant) 표면을 전자 패키지의 비절연 구리 회로부에 제공한다.
이하 인용되는 비제한적인 실시예는 본 발명의 특정 양태를 예시하지만 본 발명의 유효 범위를 제한하도록 의도되지 않는다. 모든 부분들 및 확율은 다른 방법으로 언급되지 않는 한 중량으로 되며, 모든 온도는 섭씨 온도이다.
적어도 2,000옹스트롱의 구리 두께를 갖는 구리 웨이퍼들은 증기 증착을 통 해 제조하였다. 10 내지 1,000옹스트롱 사이의 두께를 갖는 실리콘 니트라이드의 부숴지기 쉬운 세라믹 코팅물들은 스퍼터링 기술을 통해 형성하였다. 와이어 볼 본딩은 다양한 골드 와이어들 및 K&S 모델 8020 와이어 본더를 사용하여 이행했다. 이하 와이어 본드 처리 조건을 채용했다:
일정 속도=0.25-1.0 mil/sec.
초음파 레벨=35-250mAmp 또는 등가 전력 또는 전압 세팅
본드 타임=5-50msec.
본드력=10-40g
프리 에어 볼 직경=1.4-3.0 mil.
다양한 골드 와이어 형태들을 시도했고 모두 명백히 본딩가능한것을 인지했다: AFW-8, AFW-14, AFW-88, AFW-FP 및 AFW-FP2. 보다 강성 와이어, AFW-FP 및 AFW-FP2가 최적이었다.
다양한 본딩 도구들(캐필러리(capillaries))을 사용했고 모두 상기 캐필러리들이 설계됐던 본딩 볼 영역에서 본딩력을 야기시키는 것을 발견하였다. 가장 최적의 이행 캐필러리들은 파트 넘버 414FA-2146-335 및 484FD-2053-335였다.
구리 와이어를 세라믹-코팅된 본드 패드들에 본딩시켰다. 내부 커버 가스를 볼 형성을 위해 채용했다. 본드 파라미터들은 동일한 본딩 볼 크기에 대해 골드의 이것들에 대해 동일하지 않지만 본드 파라미터 범위는 구리 기판상에 본딩되는 골드 볼에 대한 범위에 대해 크게 다르지 않았다.
바람직한 실시예들의 전술한 설명들은 청구항에 의해 한정되는 본 발명을 제 한하기 보다는 오히려 예시하는 것으로 취해져야한다. 상기의 특징들의 다수의 변형 및 조합이 현재 청구된 발명으로부터 벗어나지 않고 사용될 수 있다. 그러한 변형들은 본 발명의 사상 및 범위에서 벗어난 것으로 간주되지 말아야 하며 이하 청구항의 범위내에 포함되도록 의도된다.

Claims (41)

  1. 구리 회로의 비절연부의 표면을 다른 금속 표면에 결합하는데 유해한 환경 오염물로부터 상기 구리회로의 비절연부 표면을 보호하기 위한 방법에 있어서,
    플럭싱 없이 납땜하기에 적합하고 상기 표면들 사이에 금속 대 금속 접촉을 얻기 위해 상기 표면들이 결합될 때 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가진 실리콘의 니트라이드, 옥사이드 또는 카바이드의 층으로 상기 표면을 코팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 표면은 구리 반도체 본드 패드의 본딩 표면이고, 상기 세라믹 물질은 본딩 표면과 이에 본딩된 와이어 사이에 금속 대 금속 접촉을 얻기 위한 볼 또는 웨지 와이어 본딩 동안 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 코팅층의 두께가 상기 층에 28 이상의 로크웰 경도(N-45)를 제공하는 것을 특징으로 하는 방법.
  4. 삭제
  5. 삭제
  6. 구리 회로의 비절연부의 표면을 다른 금속표면에 결합하는데 유해한 환경 오염물로부터 상기 구리회로의 비절연부 표면을 보호하기 위한 방법에 있어서,
    희토-구리 착물 및 금속 하이드라이드 화합물을 형성하는 구리-비혼화 금속으로 이루어진 그룹으로부터 선택된 물질의 층으로 상기 비절연 구리표면을 먼저 코팅하고, 그 다음에 상기 코팅된 표면을 수소-함유 환원환경에 노출시키는 것을 특징으로 하는 방법.
  7. 제6항에 있어서, 상기 코팅은 상기 표면을 상기 환원환경에 노출시키기 직전에 형성되는 것을 특징으로 하는 방법.
  8. 제6항에 있어서, 상기 코팅된 표면을 상기 환원환경에 노출시키는 단계는 수소를 포함하는 환원대기에서 상기 코팅된 표면을 가열하고 상기 코팅된 표면을 수소-함유 플라즈마에 접촉시키는 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제6항에 있어서, 상기 층은 증기증착(vapor deposition), 전착(electrodeposition) 또는 화학 증착(chemical deposition)에 의해 상기 표면상에 코팅되는 것을 특징으로 하는 방법.
  10. 제1항에 있어서, 상기 층은 증기증착에 의해 상기 표면상에 코팅되는 것을 특징으로 하는 방법.
  11. 제9항에 있어서, 상기 층은 구리 착물을 형성하는 희토 금속의 상기 표면상에 증기증착, 전착 또는 화학증착에 의해 형성된 구리 희토 금속을 포함하는 것을 특징으로 하는 방법.
  12. 제11항에 있어서, 상기 구리 착물을 형성하기 위해 상기 증착된 희토 금속 표면층을 가열하는 단계에 의해 더 특징되는 방법.
  13. 제11항에 있어서, 상기 표면층은 상기 구리-희토 금속 착물을 포함하는 것을 특징으로 하는 방법.
  14. 제6항에 있어서, 상기 표면 층은 구리-비혼화 금속을 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서, 상기 구리-비혼화 금속층은 상기 구리-비혼화 금속과 함께 구리를 동시 증착하고, 이후 상기 구리-비혼화 금속이 상기 층의 표면으로 이동하도록 가열하여 형성되는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 상기 층은 상기 비절연 구리 회로 및 상기 표면층의 결합된 총 두께의 20% 이하의 두께를 가지는 것을 특징으로 하는 방법.
  17. 구리 회로의 비절연부가 실리콘의 니트라이드, 옥사이드 또는 카바이드의 표면층으로 코팅되고, 상기 표면층은 플럭싱 없이 납땜하기에 적합하고 상기 표면들 사이에서 금속 대 금속 접촉을 얻기 위해 상기 표면들이 결합될 때 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 전자 패키지.
  18. 삭제
  19. 제17항에 있어서, 상기 세라믹 물질의 층의 두께가 상기 층에 38 이상의 로크웰 경도(N-45)값을 제공하는 것을 특징으로 하는 전자 패키지.
  20. 삭제
  21. 세라믹 물질의 표면층으로 코팅된 비절연 구리 본드 패드를 가진 하나 이상의 디바이스를 포함하는 반도체 웨이퍼로서, 상기 표면층은 플럭싱 없이 납땜하기에 적합하고 각각의 본딩 표면과 이에 본딩된 와이어 사이에 금속 대 금속 접촉을 얻기 위한 볼 또는 웨지 와이어 본딩 동안 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 반도체 웨이퍼.
  22. 제21항에 있어서, 상기 웨이퍼 장치의 상기 본드 패드에 본딩된 볼 또는 웨지인 하나 이상의 와이어에 의해 더 특징되는 반도체 웨이퍼.
  23. 제21항에 있어서, 상기 디바이스는 하나 이상의 와이어 리드가 상기 금속 하이드라이드-코팅된 본드 패드에 납땜되는 플립 칩인 것을 특징으로 하는 반도체 웨이퍼.
  24. 구리 회로의 비절연부가 구리-희토 금속 착물 및 금속 하이드라이드 화합물을 형성하는 구리-비혼화 금속으로 이루어진 그룹으로부터 선택된 물질의 표면층으로 코팅되고, 상기 표면층은, 수소를 함유하는 환원환경에 노출시, 플럭싱 없이 납땜하기에 적합한 두께를 가진 하이드라이드 층을 형성하고 상기 표면들 사이에서 금속 대 금속 접촉을 얻기 위해 상기 표면들이 결합될 때 충분히 부서지기 쉬운 경도를 층에 제공하는 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 전자 패키지.
  25. 제24항에 있어서, 상기 표면층은 구리-비혼화 금속을 포함하는 것을 특징으로 하는 전자 패키지.
  26. 제25항에 있어서, 상기 표면층은 웨이퍼 제조 동안 상기 본드 패드를 형성하기 위해 상기 구리-비혼화 금속 및 구리를 동시 증착하고, 이후 상기 구리-비혼화 금속이 상기 본드 패드 표면에 이동하여 상기 표면층을 형성하도록 상기 웨이퍼를 가열하여 형성되는 것을 특징으로 하는 전자 패키지.
  27. 제26항에 있어서, 상기 표면층은 상기 구리-비혼화 금속의 상기 본드 표면상으로 증기증착, 전착 또는 화학 증착에 의해 형성되는 것을 특징으로 하는 전자 패키지.
  28. 제24항에 있어서, 상기 표면층은 구리-희토 금속 착물을 포함하는 것을 특징으로 하는 전자 패키지.
  29. 제28항에 있어서, 상기 구리 착물은 층 내 상기 희토 금속의 상기 본드 패드 표면상으로 증기증착, 전착 또는 화학 증착에 의해 형성되는 것을 특징으로 하는 전자 패키지.
  30. 제29항에 있어서, 상기 구리 착물은 상기 증착된 희토 금속층을 가열하여 형성되는 것을 특징으로 하는 전자 패키지.
  31. 구리 회로의 비절연부가 구리 착물을 형성하는 희토금속의 표면층으로 코팅되고, 상기 표면층은, 상기 구리 착물의 형성시 및 수소를 포함하는 환원환경에 노출시, 플럭싱 없이 납땜하기에 적합하고 상기 표면들 사이에서 금속 대 금속 접촉을 얻기 위해 상기 표면들이 결합될 때 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 전자 패키지.
  32. 제31항에 있어서, 상기 표면층은 층 내 상기 희토 금속의 상기 본드 패드 표면상으로 증기증착, 전착 또는 화학 증착에 의해 형성되는 것을 특징으로 하는 전자 패키지.
  33. 구리 회로의 비절연부가 구리-희토 금속 착물의 금속 하이드라이드 및 금속 하이드라이드를 형성하는 구리-비혼화 금속의 금속 하이드라이드로 이루어진 그룹에서 선택된 금속 하이드라이드 화합물의 표면층으로 코팅되고, 상기 표면층은 플럭싱 없이 납땜하기에 적합하고 상기 표면들 사이에 금속 대 금속 접촉부를 얻기 위해 상기 표면들이 결합될 때 충분히 부서지기 쉬운 두께인 10∼1000Å 두께를 가지는 것을 특징으로 하는 전자 패키지.
  34. 제33항에 있어서, 상기 표면층은 구리-비혼화 금속의 하이드라이드를 포함하는 것을 특징으로 하는 전자 패키지.
  35. 제24항 또는 제36항에 있어서, 상기 구리-비혼화 금속은 Ta, V 및 Nb로 이루어진 그룹에서 선택되는 것을 특징으로 하는 전자 패키지.
  36. 제33항에 있어서, 상기 표면층은 구리-희토 금속 착물을 포함하는 것을 특징으로 하는 전자 패키지.
  37. 제28항, 제31항 또는 제33항 중 어느 한 항에 있어서, 상기 희토 금속은 La, Y 및 Ce로 이루어진 그룹에서 선택되는 것을 특징으로 하는 전자 패키지.
  38. 제17항, 제24항, 제31항 또는 33항 중 어느 한 항에 있어서, 상기 패키지는 유기 기판 패키지, 금속 기판 패키지, 또는 세라믹 기판 패키지를 포함하는 것을 특징으로 하는 전자 패키지.
  39. 제24항 또는 제31항에 있어서, 비절연 구리 본드 패드를 가진 하나 이상의 디바이스를 포함하는 반도체 웨이퍼로 특징되는 전자 패키지.
  40. 제33항에 있어서, 각각의 본딩 표면과 이에 본딩된 와이어 사이에 금속 대 금속 접촉을 얻기 위한 볼 또는 웨지 와이어 본딩 동안 충분히 부서지기 쉬운 표면층으로 코팅된 비절연 구리 본드 패드를 가진 하나 이상의 디바이스를 포함하는 반도체 웨이퍼로 특징되는 전자 패키지.
  41. 제21항에 있어서, 상기 세라믹 물질은 희토-구리 착물의 하이드라이드, 하이드라이드-형성 구리-비혼화 금속의 하이드라이드, 실리콘 니트라이드, 실리콘 카바이드, 티타늄 니트라이드, 탄탈륨 니트라이드, 알루미늄 옥사이드, 마그네슘 옥사이드, 실리콘 디옥사이드, 티타늄, 디옥사이드, 지르코늄 옥사이드, 탄탈륨 카바이드, 텅스텐 카바이드, 티타늄 카바이드, 보론 카바이드, 큐빅 보론 니트라이드 및 다이아몬드로 이루어진 그룹에서 선택되는 것을 특징으로 하는 반도체 웨이퍼.
KR1020017004329A 1998-10-05 1999-10-05 반도체 구리 본드 패드표면 보호물 KR100673876B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US10303298P 1998-10-05 1998-10-05
US12724999P 1999-03-31 1999-03-31
US33090699P 1999-06-11 1999-06-11
US14667499P 1999-08-02 1999-08-02
US60/146,674 1999-08-02
US60/103,032 1999-08-02
US60/330,906 1999-08-02
US60/127,249 1999-08-02

Publications (2)

Publication Number Publication Date
KR20010089290A KR20010089290A (ko) 2001-09-29
KR100673876B1 true KR100673876B1 (ko) 2007-01-25

Family

ID=69375155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004329A KR100673876B1 (ko) 1998-10-05 1999-10-05 반도체 구리 본드 패드표면 보호물

Country Status (1)

Country Link
KR (1) KR100673876B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8268675B2 (en) * 2011-02-11 2012-09-18 Nordson Corporation Passivation layer for semiconductor device packaging

Also Published As

Publication number Publication date
KR20010089290A (ko) 2001-09-29

Similar Documents

Publication Publication Date Title
US7199475B2 (en) Semiconductor copper bond pad surface protection
KR100762111B1 (ko) 반도체 장치
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
US4661375A (en) Method for increasing the height of solder bumps
US6329722B1 (en) Bonding pads for integrated circuits having copper interconnect metallization
US5436082A (en) Protective coating combination for lead frames
US20050074959A1 (en) Novel integration of wire bond pad with Ni/Au metallization
US5272376A (en) Electrode structure for a semiconductor device
Harman et al. Wire bonding to advanced copper, low-K integrated circuits, the metal/dielectric stacks, and materials considerations
EP0935286A4 (en) COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
KR940004788A (ko) 기밀 밀봉된 집적회로
US20080274294A1 (en) Copper-metallized integrated circuits having electroless thick copper bond pads
US6534877B2 (en) Semiconductor copper bond pad surface protection
Gross et al. Heavy copper wire-bonding on silicon chips with aluminum-passivated Cu bond-pads
US4767049A (en) Special surfaces for wire bonding
KR100710090B1 (ko) 반도체 장치용 알루미늄 리드 프레임과 제조 방법
KR100673876B1 (ko) 반도체 구리 본드 패드표면 보호물
KR100863388B1 (ko) 전자 소자 및 그 제조방법
EP0374475B1 (en) Soldering and bonding of semiconductor device contacts
JPS6126231A (ja) 金属‐セラミツク複合素子およびその製法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
CN100397602C (zh) 半导体铜键合焊点表面保护
Charles Advanced wire bonding technology: materials, methods, and testing
US20060038302A1 (en) Thermal fatigue resistant tin-lead-silver solder
JPH0794639A (ja) 半導体装置及び製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee