KR100673762B1 - Organic light emitting display and method for fabricating the same - Google Patents
Organic light emitting display and method for fabricating the same Download PDFInfo
- Publication number
- KR100673762B1 KR100673762B1 KR1020050127224A KR20050127224A KR100673762B1 KR 100673762 B1 KR100673762 B1 KR 100673762B1 KR 1020050127224 A KR1020050127224 A KR 1020050127224A KR 20050127224 A KR20050127224 A KR 20050127224A KR 100673762 B1 KR100673762 B1 KR 100673762B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- organic thin
- storage capacitor
- transistor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Abstract
Description
도 1은 일반적인 유기 발광 표시장치의 화소를 나타내는 레이아웃 도면이다.1 is a layout diagram illustrating pixels of a general organic light emitting display device.
도 2는 도 1에 도시된 A-A' 선에 따른 단면도이다.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
도 3은 본 발명의 실시예에 의한 유기 발광 표시장치를 나타내는 도면이다.3 is a diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
도 4는 도 3에 도시된 화소들의 일례를 나타내는 회로도이다.4 is a circuit diagram illustrating an example of the pixels illustrated in FIG. 3.
도 5는 도 4에 도시된 화소를 나타내는 레이아웃 도면이다.FIG. 5 is a layout diagram illustrating pixels of FIG. 4.
도 6은 도 5에 도시된 B-B' 선에 따른 단면도의 일례이다.FIG. 6 is an example of sectional drawing along the B-B 'line | wire shown in FIG.
도 7은 도 5에 도시된 B-B' 선에 따른 단면도의 다른 예이다.FIG. 7 is another example of a cross-sectional view taken along the line BB ′ shown in FIG. 5.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
300: 화소부 310: 화소300: pixel portion 310: pixel
320: 주사 구동부 330: 데이터 구동부320: scan driver 330: data driver
601, 701: 기판 610, 710: 데이터선601 and 701:
620, 720: 제1 트랜지스터 630, 730: 저장용 커패시터620 and 720:
640, 740: 제2 트랜지스터 650, 750: 제1 배선640 and 740:
본 발명은 유기 발광 표시장치 및 그 제조방법에 관한 것으로, 특히 화소 영역을 효율적으로 활용하여 저장용 커패시터의 용량을 증가시킬 수 있도록 한 유기 발광 표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE
최근, 음극선관과 비교하여 무게가 가볍고 부피가 작은 각종 평판 표시장치들이 개발되고 있으며 특히 발광효율, 휘도 및 시야각이 뛰어나고 응답속도가 빠른 발광 표시장치가 주목받고 있다.Recently, various flat panel display devices having a lighter weight and a smaller volume than the cathode ray tube have been developed. In particular, a light emitting display device having excellent luminous efficiency, brightness, viewing angle, and fast response speed has been attracting attention.
이러한 발광 표시장치로는 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용한 유기 발광 표시장치와 무기 발광 다이오드(Light Emitting Diode, LED)를 이용한 무기 발광 표시장치가 있다. 유기 발광 다이오드는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다. 무기 발광 다이오드는 유기 발광 다이오드와 달리 무기물인 발광층, 일례로 PN 접합된 반도체로 이루어진 발광층을 포함한다.Such light emitting displays include organic light emitting diodes using organic light emitting diodes (OLEDs) and inorganic light emitting diodes using inorganic light emitting diodes (LEDs). The organic light emitting diode includes an anode electrode, a cathode electrode, and an organic light emitting layer disposed between them and emitting light by a combination of electrons and holes. The inorganic light emitting diode, unlike the organic light emitting diode, includes an inorganic light emitting layer, for example, a light emitting layer made of a PN junction semiconductor.
도 1은 일반적인 유기 발광 표시장치의 화소를 나타내는 레이아웃 도면이다. 1 is a layout diagram illustrating pixels of a general organic light emitting display device.
도 1을 참조하면, 기판 상의 화소부에는 행 방향으로 주사선(S[n])이 배열되고, 열 방향으로 데이터선(D[m]) 및 제1 전원선(L1)이 배열된다. 그리고, 주사선 (S[n]), 데이터선(D[m]) 및 제1 전원선(L1)에 의해 구획된 영역에 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED)가 형성된다.Referring to FIG. 1, scan lines S [n] are arranged in a row direction in a pixel portion on a substrate, and data lines D [m] and a first power line L1 are arranged in a column direction. The first and second transistors M1 and M2 and the storage capacitor Cst are located in a region partitioned by the scan line S [n], the data line D [m], and the first power supply line L1. And an organic light emitting diode (OLED).
여기서, 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED)는 화소 영역 중 소정 부분에 독자적인 영역을 확보하고 있다. 즉, 화소 영역은 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED) 영역으로 구분되어 있으며, 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED) 영역은 각 소자들 간의 접속부를 제외하고는 서로 중첩되지 않는다.Here, the first and second transistors M1 and M2, the storage capacitor Cst, and the organic light emitting diode OLED have their own regions in a predetermined portion of the pixel region. That is, the pixel area is divided into first and second transistors M1 and M2, a storage capacitor Cst, and an organic light emitting diode OLED area, and the first and second transistors M1 and M2 are stored. The capacitor Cst and the organic light emitting diode (OLED) regions do not overlap each other except for connections between the respective elements.
화소들의 구성을 좀 더 상세히 설명하면, 제1 트랜지스터(M1)는 주사선(S[n]) 및 데이터선(D[m])에 인접한 화소 영역의 일측에 형성된다. 설명의 편의를 위하여, 이하에서는 트랜지스터들(M1, M2)이 피(P)-타입 트랜지스터인 경우를 가정하기로 한다. 이때, 제1 트랜지스터(M1)의 게이트 전극은 주사선(S[n])에 접속되고, 제1 전극은 데이터선(D[m])에 접속되도록 형성된다. 여기서, 제1 전극은 제2 전극과 다른 전극이다. 예를 들어, 제1 전극이 소스 전극이면 제2 전극은 드레인 전극이다.In more detail, the first transistor M1 is formed on one side of the pixel region adjacent to the scan line S [n] and the data line D [m]. For convenience of explanation, hereinafter, it will be assumed that the transistors M1 and M2 are P-type transistors. At this time, the gate electrode of the first transistor M1 is connected to the scan line S [n], and the first electrode is formed to be connected to the data line D [m]. Here, the first electrode is an electrode different from the second electrode. For example, if the first electrode is a source electrode, the second electrode is a drain electrode.
제2 트랜지스터(M2)는 제1 전원선(L1)과 인접한 화소 영역의 다른 측에 형성된다. 이때, 제2 트랜지스터(M2)의 제1 전극은 제1 전원선(L1)과 접속되도록 형성된다.The second transistor M2 is formed on the other side of the pixel region adjacent to the first power line L1. In this case, the first electrode of the second transistor M2 is formed to be connected to the first power line L1.
저장용 커패시터(Cst)의 제1 단자는 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 사이의 영역에 형성된다. 이때, 제1 단자의 일측은 제1 트랜지스터(M1)의 제2 전극과 일부 중첩되도록 형성되고, 중첩된 부분이 제1 트랜지스터(M1)의 제2 전극과 통전되도록 형성된다. 또한, 저장용 커패시터(Cst)의 제1 단자는 제2 트랜지스터(M2)의 게이트 전극과도 접속되도록 형성된다. 그리고, 저장용 커패시터(Cst)의 제2 단자는 제1 전원선(L1)과 접속되며, 자신의 제1 단자와 대향되도록 형성된다.The first terminal of the storage capacitor Cst is formed in a region between the first transistor M1 and the second transistor M2. In this case, one side of the first terminal is formed to partially overlap the second electrode of the first transistor M1, and the overlapped portion is formed to be energized with the second electrode of the first transistor M1. The first terminal of the storage capacitor Cst is also connected to the gate electrode of the second transistor M2. The second terminal of the storage capacitor Cst is connected to the first power supply line L1 and is formed to face the first terminal thereof.
유기 발광 다이오드(OLED)는 제1 및 제2 트랜지스터(M1, M2)와 저장용 커패시터(Cst)가 형성되지 않은 나머지 화소 영역에 형성된다. 이때, 유기 발광 다이오드(OLED)의 애노드 전극은 제2 트랜지스터(M2)의 제2 전극에 접속되도록 형성된다. 그리고, 유기 발광 다이오드(OLED)의 캐소드 전극(미도시)은 제2 전원(ELVSS)에 접속되도록 형성된다.The organic light emitting diode OLED is formed in the remaining pixel areas in which the first and second transistors M1 and M2 and the storage capacitor Cst are not formed. In this case, the anode of the organic light emitting diode OLED is formed to be connected to the second electrode of the second transistor M2. The cathode electrode of the organic light emitting diode OLED is formed to be connected to the second power source ELVSS.
전술한 화소에 있어서, 저장용 커패시터(Cst)는 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 사이의 영역에 형성된다. 일반적으로 저장용 커패시터(Cst)의 용량이 커야 화소가 안정적으로 동작할 수 있는데, 각 화소의 영역이 제한적이기 때문에 저장용 커패시터(Cst)의 용량을 늘리는 데에 공간적 제약이 발생했다. 또한, 제1 및 제2 트랜지스터(M1, M2)를 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)로 형성하는 경우, 무기 박막 트랜지스터에 비해 트랜지스터들이 차지하는 면적이 커서 저장용 커패시터(Cst)를 형성하기 위한 영역을 충분히 확보할 수 없었다.In the above-described pixel, the storage capacitor Cst is formed in a region between the first transistor M1 and the second transistor M2. In general, when the capacity of the storage capacitor (Cst) is large, the pixels can be operated stably. Since the area of each pixel is limited, there is a space constraint to increase the capacity of the storage capacitor (Cst). In addition, when the first and second transistors M1 and M2 are formed of organic thin film transistors (OTFTs), the transistors occupy a larger area than the inorganic thin film transistors to form a storage capacitor Cst. There was not enough room for that.
도 2는 도 1에 도시된 A-A' 선에 따른 단면도이다.FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1.
도 2를 참조하면, 기판(201) 상에 데이터선(D[m])(210), 제1 트랜지스터 (M1)(220), 저장용 커패시터(Cst)(230), 제2 트랜지스터(M2)(240) 및 제1 전원선(L1)이 형성된다. 여기서, 제1 트랜지스터(M1)(220)의 제2 전극(224)과 저장용 커패시터(Cst)(230)의 제1 단자(231)가 컨택홀을 통하여 접속되는 부분을 제외하고 각 소자들은 서로 중첩되지 않도록 형성된다.Referring to FIG. 2, a data line D [m] 210, a first transistor M1 220, a
이하에서는 데이터선(D[m])(210), 제1 트랜지스터(M1)(220), 저장용 커패시터(Cst)(230), 제2 트랜지스터(M2)(240) 및 제1 전원선(L1)(250)의 제조공정에 대해 상술하기로 한다.Hereinafter, the data line D [m] 210, the first transistor M1 and 220, the
우선, 기판(201) 상에 게이트 금속과 같은 제1 도전체를 증착한 후 패터닝한다. 패터닝된 제1 도전체 중 제1 트랜지스터(M1)(220) 영역에 형성된 제1 도전체는 제1 트랜지스터(M1)(220)의 게이트 전극(221)이 되고, 저장용 커패시터(Cst)(230) 영역에 형성된 제1 도전체는 저장용 커패시터(Cst)(230)의 제1 단자(231)가 된다. 그리고, 제2 트랜지스터(M2)(240) 영역에 형성된 제1 도전체는 제2 트랜지스터(M2)(240)의 게이트 전극(241)이 된다. First, a first conductor such as a gate metal is deposited on the
이후, 제1 트랜지스터(M1)(220)의 게이트 전극(221), 저장용 커패시터(Cst)(230)의 제1 단자(231) 및 제2 트랜지스터(M2)(240)의 게이트 전극(241) 상에 게이트 절연막(222)을 형성한다. 여기서, 제1 트랜지스터(M1)(220) 영역과 인접한 저장용 커패시터(Cst)(230)의 제1 단자(231) 상에 형성된 게이트 절연막(222)에는 컨택홀을 형성한다.Thereafter, the
이후, 제1 및 제2 트랜지스터(M1, M2)(220, 240)의 게이트 전극(221, 241) 상에 형성된 게이트 절연막(222)의 상부에 반도체 물질을 증착한 후 패터닝함으로 써 반도체층(223, 243)을 형성한다. Thereafter, the
이후, 게이트 절연막(222) 및 반도체층(223, 243) 상에 소스 및 드레인 금속과 같은 제2 도전체를 증착한 후 패터닝한다. 패터닝된 제2 도전체 중 데이터선(D[m])(210) 영역에 형성된 제2 도전체는 데이터선(D[m])(210)이 되고, 제1 트랜지스터(M1)(210) 영역에 형성된 제2 도전체는 제1 트랜지스터(M1)(210)의 제1 및 제2 전극(224)이 된다. 이때, 데이터선(D[m])(210)과 제1 트랜지스터(M1)(220)의 제1 전극(224)은 서로 접속되도록 형성되고, 제1 트랜지스터(M1)(220)의 제2 전극(224)은 컨택홀을 통하여 저장용 커패시터(Cst)(230)의 제1 단자(231)와 접속되도록 형성된다. 그리고, 저장용 커패시터(Cst)(230) 영역에 형성된 제2 도전체는 저장용 커패시터(Cst)(230)의 제2 단자(233)가 되고, 제2 트랜지스터(M2)(240) 영역에 형성된 제2 도전체는 제2 트랜지스터(M2)(240)의 제1 및 제2 전극(244)이 되며, 제1 전원선(L1)(250) 영역에 형성된 제2 도전체는 제1 전원선(L1)(250)이 된다. 여기서, 제2 트랜지스터(M2)(240)의 제1 전극(244)과 제1 전원선(L1)(250)은 서로 접속되도록 형성된다. Thereafter, a second conductor such as a source and a drain metal is deposited on the
전술한 화소에 있어서, 각각의 소자들은 컨택홀을 통한 접속부위를 제외하고는 서로 중첩되지 않도록 독립된 영역에 형성되었다. 이 경우, 각 소자들 사이의 독자적인 영역이 확보되지만 그만큼 화소 내에서 소자들이 차지하는 면적이 커지게 된다. 또한, 트랜지스터들(M1, M2)(220, 240)이 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)로 형성되는 경우 트랜지스터들(M1, M2)(220, 240)이 차지하는 면적이 커져 한정된 화소 영역을 효율적으로 활용할 수 없게 된다. 이 경 우, 화소의 개구율이 감소되거나 저장용 커패시터(Cst)(230)를 형성하기 위한 영역을 충분히 확보할 수 없게 된다. In the above-described pixel, each element is formed in an independent area so as not to overlap with each other except a connection portion through a contact hole. In this case, an independent area between each element is secured, but the area occupied by the elements in the pixel increases by that amount. Also, when the transistors M1 and
따라서, 본 발명의 목적은 화소 영역을 효율적으로 활용하여 저장용 커패시터의 용량을 증가시킬 수 있도록 한 유기 발광 표시장치 및 그 제조방법을 제공하는 것이다. Accordingly, an object of the present invention is to provide an organic light emitting display device and a method of manufacturing the same, which can increase the capacity of a storage capacitor by efficiently utilizing a pixel area.
상기 목적을 달성하기 위하여, 본 발명의 제1 측면은 복수의 주사선, 데이터선 및 전원선에 접속된 복수의 화소를 포함하는 화소부와, 상기 주사선에 주사신호를 인가하는 주사 구동부 및 상기 데이터선에 데이터 신호를 인가하는 데이터 구동부를 구비하며, 상기 화소들 각각은 적어도 하나의 유기 박막 트랜지스터와 저장용 커패시터를 구비하며, 상기 유기 박막 트랜지스터의 제1 전극 및 제2 전극 중 어느 한 전극과 상기 저장용 커패시터의 일 단자는 서로 절연되며 중첩되도록 형성된 유기 발광 표시장치를 제공한다.In order to achieve the above object, a first aspect of the present invention provides a pixel portion including a plurality of pixels connected to a plurality of scan lines, data lines, and power lines, a scan driver for applying scan signals to the scan lines, and the data lines. A data driver configured to apply a data signal to the pixel; each of the pixels includes at least one organic thin film transistor and a storage capacitor, and any one of the first electrode and the second electrode of the organic thin film transistor One terminal of the capacitor is insulated from each other and provided to overlap the organic light emitting display device.
바람직하게, 상기 화소들 각각은 제1 전원과 제2 전원 사이에 접속되는 유기 발광 다이오드와, 상기 주사선, 상기 데이터선 및 제1 노드에 접속된 제1 유기 박막 트랜지스터와, 상기 제1 노드와 상기 제2 전원 사이에 접속된 저장용 커패시터 및 상기 제1 노드, 상기 유기 발광 다이오드 및 상기 제2 전원 사이에 접속되는 제 2 유기 박막 트랜지스터를 포함한다. 상기 제2 유기 박막 트랜지스터의 제1 전극과 상기 저장용 커패시터의 제1 단자 일부가 중첩된다. 상기 제1 유기 박막 트랜지스터와 상기 제2 유기 박막 트랜지스터는 반도체층을 기준으로 게이트 전극의 위치가 서로 상이한 구조로 형성된다. 상기 유기 박막 트랜지스터는 펜타센으로 이루어진 반도체층을 포함하는 엔-타입 트랜지스터이다.Preferably, each of the pixels includes an organic light emitting diode connected between a first power supply and a second power supply, a first organic thin film transistor connected to the scan line, the data line, and a first node, the first node, and the A storage capacitor connected between a second power supply and a second organic thin film transistor connected between the first node, the organic light emitting diode, and the second power supply. A portion of the first terminal of the second organic thin film transistor and the first terminal of the storage capacitor overlap. The first organic thin film transistor and the second organic thin film transistor have a structure in which gate electrodes are different from each other with respect to a semiconductor layer. The organic thin film transistor is an N-type transistor including a semiconductor layer made of pentacene.
본 발명의 제2 측면은 기판 상의 화소 영역에 적어도 하나의 유기 박막 트랜지스터와 저장용 커패시터를 형성하는 단계를 포함하며, 상기 유기 박막 트랜지스터의 제1 전극 및 제2 전극 중 어느 한 전극과 상기 저장용 커패시터의 일 단자가 절연되며 서로 중첩되도록 형성하는 유기 발광 표시장치의 제조방법을 제공한다.A second aspect of the present invention includes forming at least one organic thin film transistor and a storage capacitor in a pixel region on a substrate, wherein any one of the first electrode and the second electrode of the organic thin film transistor and the storage capacitor are formed. A method of manufacturing an organic light emitting display device in which one terminal of a capacitor is insulated and overlaps each other is provided.
바람직하게, 상기 적어도 하나의 유기 박막 트랜지스터와 저장용 커패시터를 형성하는 단계는 상기 기판 상에 제1 도전체를 증착한 후 패터닝하여 상기 유기 박막 트랜지스터의 게이트 전극과 상기 저장용 커패시터의 제1 단자를 형성하는 단계와, 상기 유기 박막 트랜지스터의 게이트 전극과 상기 저장용 커패시터의 제1 단자 상에 절연막을 형성하는 단계와, 상기 유기 박막 트랜지스터의 게이트 전극 상부에 형성된 상기 절연막 상에 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 및 상기 절연막 상에 제2 도전체를 증착한 후 패터닝하여 상기 유기 박막 트랜지스터의 제1 및 제2 전극과 상기 저장용 커패시터의 제2 단자를 형성하는 단계를 포함한다. 상기 유기 박막 트랜지스터의 제1 전극의 적어도 일부가 상기 저장용 커패시터의 제1 단자의 적어도 일부와 절연되며 중첩되도록 형성한다. 상기 적어도 하나의 유기 박막 트랜지스터를 형성하는 단계는 상기 기판 상에 제1 유기 박막 트랜지 스터를 형성하는 단계 및 상기 기판 상에 제2 유기 박막 트랜지스터를 형성하는 단계를 포함하며, 상기 제1 유기 박막 트랜지스터와 상기 제2 유기 박막 트랜지스터는 반도체층을 기준으로 게이트 전극의 위치가 서로 상이하도록 형성한다. 상기 제1 유기 박막 트랜지스터를 형성하는 단계는 상기 기판 상에 제1 도전체를 증착한 후 패터닝하여 제1 및 제2 전극을 형성하는 단계와, 상기 제1 및 제2 전극 상에 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층 상에 절연막을 형성하는 단계 및 상기 절연막 상에 제2 도전체를 증착한 후 패터닝하여 게이트 전극을 형성하는 단계를 포함한다. 상기 제2 유기 박막 트랜지스터를 형성하는 단계는 상기 기판 상에 제1 도전체를 증착한 후 패터닝하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상에 절연막을 형성하는 단계와, 상기 절연막 상에 유기 반도체층을 형성하는 단계 및 상기 유기 반도체층 상에 제2 도전체를 증착한 후 패터닝하여 제1 및 제2 전극을 형성하는 단계를 포함한다. 상기 제2 유기 박막 트랜지스터의 제1 전극의 적어도 일부가 상기 저장용 커패시터의 제1 단자의 적어도 일부와 절연되며 중첩되도록 형성한다. The forming of the at least one organic thin film transistor and the storage capacitor may include depositing and patterning a first conductor on the substrate to form a gate electrode of the organic thin film transistor and a first terminal of the storage capacitor. Forming an insulating film on the gate electrode of the organic thin film transistor and the first terminal of the storage capacitor, and forming an organic semiconductor layer on the insulating film formed on the gate electrode of the organic thin film transistor. And depositing and patterning a second conductor on the organic semiconductor layer and the insulating layer to form first and second electrodes of the organic thin film transistor and second terminals of the storage capacitor. At least a portion of the first electrode of the organic thin film transistor is formed to be insulated from and overlap with at least a portion of the first terminal of the storage capacitor. Forming the at least one organic thin film transistor includes forming a first organic thin film transistor on the substrate and forming a second organic thin film transistor on the substrate, wherein the first organic thin film transistor is formed. The transistor and the second organic thin film transistor are formed so that the positions of the gate electrodes are different from each other with respect to the semiconductor layer. The forming of the first organic thin film transistor may include depositing and patterning a first conductor on the substrate to form first and second electrodes, and forming an organic semiconductor layer on the first and second electrodes. And forming an insulating film on the organic semiconductor layer, and depositing and patterning a second conductor on the insulating film to form a gate electrode. The forming of the second organic thin film transistor may include forming a gate electrode by depositing and patterning a first conductor on the substrate, forming an insulating film on the gate electrode, and forming an organic layer on the insulating film. Forming a semiconductor layer and depositing and patterning a second conductor on the organic semiconductor layer to form first and second electrodes. At least a portion of the first electrode of the second organic thin film transistor is formed to be insulated from and overlap with at least a portion of the first terminal of the storage capacitor.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예가 첨부된 도 3 내지 도 7을 참조하여 자세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to FIG. 3 to FIG. 7 with which preferred embodiments in which the present invention pertains can be easily implemented.
도 3은 본 발명의 실시예에 의한 유기 발광 표시장치를 나타내는 도면이다.3 is a diagram illustrating an organic light emitting display device according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 실시예에 의한 유기 발광 표시장치는 화소부(300), 주사 구동부(320) 및 데이터 구동부(330)를 구비한다. Referring to FIG. 3, the organic light emitting diode display according to the exemplary embodiment includes a
화소부(300)는 유기 발광 다이오드(OLED)(미도시)를 구비한 복수의 화소(310)로 이루어져 있으며, 각각의 화소들(310)은 주사선들(S[1] 내지 S[n]) 및 데이터선들(D[1] 내지 D[m])에 의하여 구획된 영역에 형성된다. 이와 같은 화소부(300)는 외부로부터 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받는다. 화소(310) 각각은 주사신호, 데이터신호, 제1 전원(ELVDD) 및 제2 전원(ELVSS)을 공급받아 영상을 표시한다. 여기서, 제1 및/또는 제2 전원선은 동일한 열 또는 행에 위치하는 화소(310)들에 접속되도록 라인 형태로 패터닝되어 화소들(310) 사이에 형성될 수도 있고, 화소부(300) 전체에 형성될 수도 있다.The
주사 구동부(320)는 주사신호를 생성한다. 주사 구동부(320)에서 생성된 주사신호는 주사선들(S[1] 내지 S[n])로 순차적으로 공급된다. The
데이터 구동부(330)는 데이터 신호를 생성한다. 데이터 구동부(330)에서 생성된 데이터 신호는 주사신호와 동기되도록 데이터선들(D[1] 내지 D[m])로 공급되어 각 화소(310)로 전달된다.The
도 4는 도 3에 도시된 화소들의 일례를 나타내는 회로도이다. 도 4에서 트랜지스터들은 유기 박막 트랜지스터(Organic Thin Film Transistor, OTFT)로 형성된다. 따라서, 도 4에는 트랜지스터들을 엔(N)-타입으로 도시하기로 한다.4 is a circuit diagram illustrating an example of the pixels illustrated in FIG. 3. In FIG. 4, the transistors are formed of an organic thin film transistor (OTFT). Therefore, in FIG. 4, transistors are illustrated as an N-type.
도 4를 참조하면, 도 3에 도시된 화소들(310)은 주사선(S[n]), 데이터선(D) 및 제1 배선(L1)에 접속된다. 여기서, 트랜지스터들(M1, M2)이 엔(N)-타입이므로 제1 배선(L1)은 제2 전원(ELVSS)을 공급받는 전원선이다. Referring to FIG. 4, the
이와 같은 각각의 화소(310)는 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED)를 구비한다. Each
제1 트랜지스터(M1)의 게이트 전극은 주사선(S[n])에 접속된다. 그리고, 제1 트랜지스터(M1)의 제1 전극은 데이터선(D)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 제1 전극과 제2 전극은 서로 다른 전극이다. 예를 들어, 제1 전극이 드레인 전극이면 제2 전극은 소스 전극이다. 이와 같은 제1 트랜지스터(M1)는 주사선(S[n])으로 주사신호(하이-레벨)가 공급될 때 턴-온되어 데이터선(D)으로 공급되는 데이터신호를 제1 노드(N1)로 공급한다. The gate electrode of the first transistor M1 is connected to the scan line S [n]. The first electrode of the first transistor M1 is connected to the data line D, and the second electrode is connected to the first node N1. Here, the first electrode and the second electrode are different electrodes. For example, if the first electrode is a drain electrode, the second electrode is a source electrode. The first transistor M1 is turned on when the scan signal (high-level) is supplied to the scan line S [n] to supply the data signal supplied to the data line D to the first node N1. Supply.
제2 트랜지스터(M2)의 게이트 전극은 제1 노드(N1)에 접속된다. 그리고, 제2 트랜지스터(M2)의 제1 전극은 유기 발광 다이오드(OLED)의 캐소드 전극에 접속되고, 제2 전극은 제1 배선(L1)에 접속된다. 이와 같은 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 제1 노드(N1)에 공급되는 전압)에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류를 제어한다. 여기서, 제1 및 제2 트랜지스터(M1, M2)는 펜타센(Pentacene)과 같은 유기 반도체 물질을 포함하는 유기 박막 트랜지스터로 형성된다.The gate electrode of the second transistor M2 is connected to the first node N1. The first electrode of the second transistor M2 is connected to the cathode of the organic light emitting diode OLED, and the second electrode is connected to the first wiring L1. The second transistor M2 is configured to pass through the organic light emitting diode OLED from the first power source ELVDD in response to a voltage supplied to its gate electrode (that is, a voltage supplied to the first node N1). The current flowing to the second power source ELVSS is controlled. Here, the first and second transistors M1 and M2 are formed of organic thin film transistors including an organic semiconductor material such as pentacene.
저장용 커패시터(Cst)의 제1 단자는 제1 노드(N1)에 접속되고, 제2 단자는 제1 배선(L1)에 접속된다. 이와 같은 저장용 커패시터(Cst)는 주사선(S[n])에 주사 신호가 공급될 때 제1 노드(N1)로 공급되는 데이터신호에 대응되는 전압을 저장하고, 저장된 전압을 한 프레임 동안 유지한다.The first terminal of the storage capacitor Cst is connected to the first node N1, and the second terminal is connected to the first wiring L1. The storage capacitor Cst stores a voltage corresponding to the data signal supplied to the first node N1 when the scan signal is supplied to the scan line S [n], and maintains the stored voltage for one frame. .
유기 발광 다이오드(OLED)의 애노드 전극은 제1 전원(ELVDD)에 접속되고, 캐소드 전극은 제2 트랜지스터(M2)의 제1 전극에 접속된다. 여기서, 유기 발광 다이오드(OLED)는 애노드 전극, 캐소드 전극 및 이들 사이에 위치하여 전자와 정공의 결합에 의하여 발광하는 유기 발광층을 포함한다. 이와 같은 유기 발광 다이오드(OLED)는 제2 트랜지스터(M2)에 의해 제어되는 전류에 대응하는 휘도로 발광한다.The anode electrode of the organic light emitting diode OLED is connected to the first power supply ELVDD, and the cathode electrode is connected to the first electrode of the second transistor M2. The organic light emitting diode OLED includes an anode electrode, a cathode electrode, and an organic light emitting layer which is disposed between the organic light emitting diodes and emits light by a combination of electrons and holes. The organic light emitting diode OLED emits light with luminance corresponding to the current controlled by the second transistor M2.
이와 같이 구성된 화소(310)의 동작과정을 상세히 설명하면, 먼저 주사선(S[n])에 주사신호가 공급되면 제1 트랜지스터(M1)가 턴-온된다. 제1 트랜지스터(M1)가 턴-온되면 데이터선(D)으로 공급되는 데이터신호가 제1 트랜지스터(M1)를 경유하여 제1 노드(N1)로 공급된다. 제1 노드(N1)에 데이터신호가 공급되면 저장용 커패시터(Cst)에는 데이터신호에 대응되는 전압이 충전된다. 그러면, 제2 트랜지스터(M2)는 자신의 게이트 전극에 공급되는 전압(즉, 데이터신호에 대응되는 전압)에 대응하여 제1 전원(ELVDD)으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류를 제어한다. 이에 따라, 유기 발광 다이오드(OLED)는 데이터신호에 대응되는 빛을 생성한다.The operation of the
도 5는 도 4에 도시된 화소를 나타내는 레이아웃 도면이다.FIG. 5 is a layout diagram illustrating pixels of FIG. 4.
도 5를 참조하면, 기판 상의 화소부(300)에는 행 방향으로 주사선(S[n])이 배열되고, 열 방향으로는 데이터선(D[m]) 및 제1 배선(L1)이 배열된다. 그리고, 주 사선(S[n]), 데이터선(D[m]) 및 제1 배선(L1)에 의해 구획된 영역에는 화소(310)가 형성된다. 이와 같은 화소(310)는 제1 및 제2 트랜지스터(M1, M2), 저장용 커패시터(Cst) 및 유기 발광 다이오드(OLED)를 포함한다.Referring to FIG. 5, the scanning line S [n] is arranged in the row direction in the
여기서, 저장용 커패시터(Cst)의 제1 단자와 제2 트랜지스터(M2)의 제1 전극은 C와 같이 서로 중첩되면서 절연되도록 형성된다. 이때, 중첩된 부분에는 추가적으로 커패시터가 형성되는데 이를 저장용 커패시터(Cst)로 활용할 수 있어 저장용 커패시터(Cst)의 전체 용량이 증가하게 된다.Here, the first terminal of the storage capacitor (Cst) and the first electrode of the second transistor (M2) is formed so as to overlap and insulate each other like C. In this case, an additional capacitor is formed at the overlapped portion, which can be used as a storage capacitor Cst, thereby increasing the total capacity of the storage capacitor Cst.
화소들의 구성을 좀 더 상세히 설명하면, 제1 트랜지스터(M1)는 주사선(S[n]) 및 데이터선(D[m])에 인접한 화소 영역의 일측에 형성된다. 이때, 제1 트랜지스터(M1)의 게이트 전극은 주사선(S[n])에 접속되고, 제1 전극은 데이터선(D[m])에 접속되도록 형성된다. In more detail, the first transistor M1 is formed on one side of the pixel region adjacent to the scan line S [n] and the data line D [m]. At this time, the gate electrode of the first transistor M1 is connected to the scan line S [n], and the first electrode is formed to be connected to the data line D [m].
제2 트랜지스터(M2)는 제1 배선(L1)과 인접한 화소(310) 영역의 다른 측에 형성된다. 이때, 제2 트랜지스터(M2)의 제2 전극은 제1 배선(L1)과 접속되도록 형성된다. 여기서, 제1 및 제2 트랜지스터(M1, M2)는 유기 반도체층을 포함하도록 형성된다.The second transistor M2 is formed on the other side of the region of the
저장용 커패시터(Cst)의 제1 단자는 제1 트랜지스터(M1)와 제2 트랜지스터(M2) 사이의 영역에 형성된다. 이때, 제1 단자의 일측은 제1 트랜지스터(M1)의 제2 전극과 일부 중첩되도록 형성되고, 중첩된 부분이 컨택홀을 통해 제1 트랜지스터(M1)의 제2 전극과 통전되도록 형성된다. 또한, 저장용 커패시터(Cst)의 제1 단자는 제2 트랜지스터(M2)의 게이트 전극과도 접속되도록 형성된다. 그리고, 저장용 커패시터(Cst)의 제2 단자는 제1 배선(L1)과 접속되며, 자신의 제1 단자와 대향되도록 형성된다.The first terminal of the storage capacitor Cst is formed in a region between the first transistor M1 and the second transistor M2. In this case, one side of the first terminal is formed to partially overlap the second electrode of the first transistor M1, and the overlapped portion is formed to be energized with the second electrode of the first transistor M1 through the contact hole. The first terminal of the storage capacitor Cst is also connected to the gate electrode of the second transistor M2. The second terminal of the storage capacitor Cst is connected to the first wiring L1 and formed to face the first terminal thereof.
유기 발광 다이오드(OLED)는 제1 및 제2 트랜지스터(M1, M2)와 저장용 커패시터(Cst)가 형성되지 않은 나머지 화소 영역에 형성된다. 이때, 유기 발광 다이오드(OLED)의 애노드 전극은 제1 전원(ELVDD)에 접속되고, 캐소드 전극은 제2 트랜지스터(M2)의 제1 전극에 접속되도록 형성된다.The organic light emitting diode OLED is formed in the remaining pixel areas in which the first and second transistors M1 and M2 and the storage capacitor Cst are not formed. In this case, the anode electrode of the organic light emitting diode OLED is connected to the first power supply ELVDD, and the cathode electrode is formed to be connected to the first electrode of the second transistor M2.
전술한 화소에 있어서, 저장용 커패시터(Cst)의 제1 단자와 제2 트랜지스터(M2)의 제1 전극이 서로 절연되어 중첩된 부분에 추가적인 커패시터가 형성됨으로써 저장용 커패시터(Cst)의 용량을 증가시킬 수 있다. 이때, 생성되는 커패시터는 추가적인 공간을 필요로 하지 않고 제한된 화소 영역 내에 형성된다. 따라서, 본 발명의 실시예에 의하면, 화소 영역을 효율적으로 활용하여 저장용 커패시터(Cst)의 용량을 증가시킴으로써 안정적으로 화소를 구동시킬 수 있다.In the above-described pixel, an additional capacitor is formed at a portion where the first terminal of the storage capacitor Cst and the first electrode of the second transistor M2 are insulated from each other, thereby increasing the capacity of the storage capacitor Cst. You can. In this case, the generated capacitor is formed in the limited pixel region without requiring additional space. Therefore, according to the exemplary embodiment of the present invention, the pixel can be stably driven by increasing the capacity of the storage capacitor Cst by efficiently utilizing the pixel area.
도 6은 도 5에 도시된 B-B' 선에 따른 단면도의 일례이다.FIG. 6 is an example of sectional drawing along the B-B 'line | wire shown in FIG.
도 6을 참조하면, 기판(601) 상에 데이터선(D[m])(610), 제1 트랜지스터(M1)(620), 저장용 커패시터(Cst)(630), 제2 트랜지스터(M2)(640) 및 제1 배선(L1)(650)이 형성된다. 여기서, 저장용 커패시터(Cst)(630)의 제1 단자(631) 일부와 제2 트랜지스터(M2)(640)의 제1 전극(644)은 C와 같이 게이트 절연막(622)을 사이에 두고 서로 절연되며 중첩되도록 형성된다.Referring to FIG. 6, a data line D [m] 610, a
이하에서는 데이터선(D[m])(610), 제1 트랜지스터(M1)(620), 저장용 커패시 터(Cst)(630), 제2 트랜지스터(M2)(640) 및 제1 배선(L1)(650)의 제조공정에 대해 상술하기로 한다.Hereinafter, the data lines D [m] 610, the first transistors M1 and 620, the
우선, 기판(601) 상에 게이트 금속과 같은 제1 도전체를 증착한 후 패터닝한다. 패터닝 된 제1 도전체 중 제1 트랜지스터(M1)(620) 영역에 형성된 제1 도전체는 제1 트랜지스터(M1)(620)의 게이트 전극(621)이 되고, 저장용 커패시터(Cst)(630) 영역에 형성된 제1 도전체는 저장용 커패시터(Cst)(630)의 제1 단자(631)가 된다. 그리고, 제2 트랜지스터(M2)(640) 영역에 형성된 제1 도전체는 제2 트랜지스터(M2)(640)의 게이트 전극(641)이 된다.First, a first conductor such as a gate metal is deposited on the
이후, 제1 트랜지스터(M1)(620)의 게이트 전극(621), 저장용 커패시터(Cst)(630)의 제1 단자(631) 및 제2 트랜지스터(M2)(640)의 게이트 전극(641) 상에 게이트 절연막(622)을 형성한다. 게이트 절연막(622)은 산화막 또는 질화막 등의 절연물질로 형성된다. 여기서, 제1 트랜지스터(M1)(620) 영역과 인접한 저장용 커패시터(Cst)(630)의 제1 단자(631) 상에 형성된 게이트 절연막(622)에는 컨택홀을 형성한다.Thereafter, the
이후, 제1 및 제2 트랜지스터(M1, M2)(620, 640)의 게이트 전극(621, 641) 상에 형성된 게이트 절연막(622)의 상부에 펜타센 등의 유기 반도체 물질을 증착한 후 패터닝함으로써 반도체층(623, 643)을 형성한다. 여기서, 반도체층(623, 643)을 유기 물질로 형성함으로써, 저온공정 및 저가격 양산화가 가능해지고 이에 의하여 플라스틱 등과 같이 열에 약한 기판 상에 트랜지스터를 형성하는 것이 가능해진다. 즉, 제1 및 제2 트랜지스터(M1, M2)(620, 640)를 유기 박막 트랜지스터로 형성함으 로써 플렉시블 디스플레이의 구현을 더 용이하게 할 수 있다. Thereafter, an organic semiconductor material such as pentacene is deposited on the
이후, 게이트 절연막(622) 및 반도체층(623, 643) 상에 소스 및 드레인 금속과 같은 제2 도전체를 증착한 후 패터닝한다. 패터닝 된 제2 도전체 중 데이터선(D[m])(610) 영역에 형성된 제2 도전체는 데이터선(D[m])(610)이 되고, 제1 트랜지스터(M1)(620) 영역에 형성된 제2 도전체는 제1 트랜지스터(M1)(620)의 제1 및 제2 전극(624)이 된다. 이때, 데이터선(D[m])(610)과 제1 트랜지스터(M1)(620)의 제1 전극(624)은 서로 접속되도록 형성되고, 제1 트랜지스터(M1)(620)의 제2 전극(624)은 컨택홀을 통하여 저장용 커패시터(Cst)(630)의 제1 단자(631)와 접속되도록 형성된다. 그리고, 저장용 커패시터(Cst)(630) 영역에 형성된 제2 도전체는 저장용 커패시터(Cst)(630)의 제2 단자(633)가 되고, 제2 트랜지스터(M2)(640) 영역에 형성된 제2 도전체는 제2 트랜지스터(M2)(640)의 제1 및 제2 전극(644)이 되며, 제1 배선(L1)(650) 영역에 형성된 제2 도전체는 제1 배선(L1)(650)이 된다. 여기서, 제2 트랜지스터(M2)(640)의 제1 전극(644)은 C와 같이 저장용 커패시터(Cst)의 제1 단자(631)와 일부 중첩되도록 형성된다. 그리고, 제2 트랜지스터(M2)(640)의 제2 전극(644)은 제1 배선(L1)(650)과 접속되도록 형성된다. Thereafter, a second conductor such as a source and a drain metal is deposited on the
전술한 도 6에서는 트랜지스터들(M1, M2)(620, 640)이 모두 바텀-게이트(Bottom-Gate) 구조로 형성되었지만 본 발명이 이에 한정되는 것은 아니며, 트랜지스터들(M1, M2)(620, 640)은 탑-게이트(Top-Gate) 구조로 형성될 수도 있다.In FIG. 6, the transistors M1 and
한편, 도 7에 도시된 바와 같이 제1 트랜지스터(M1)(720)와 제2 트랜지스터 (M2)(740)는 상이한 구조로 형성될 수도 있다.Meanwhile, as illustrated in FIG. 7, the
도 7을 참조하면, 데이터선(D[m])(710)과 접속되도록 형성되는 제1 트랜지스터(M1)(720)는 게이트 전극(725)이 반도체층(722)의 상부에 위치되는 탑-게이트 구조로 형성된다. 이와 같은 제1 트랜지스터(M1)(720)는 제1 및 제2 전극(721), 반도체층(722) 및 게이트 전극(725)을 포함한다. Referring to FIG. 7, the
제1 배선(L1)(750)과 접속되도록 형성되는 제2 트랜지스터(M2)(740)는 게이트 전극(741)이 반도체층(743)의 하부에 위치되는 바텀-게이트 구조로 형성된다. 이와 같은 제2 트랜지스터(M2)(740)도 게이트 전극(741), 반도체층(743), 및 제1 및 제2 전극(744)을 포함한다. 여기서, 제1 및 제2 트랜지스터(M1, M2)(720, 740)는 유기 반도체층(722, 743)을 포함하는 유기 박막 트랜지스터이다. The
저장용 커패시터(Cst)(730)의 제1 및 제2 단자(731, 733)는 제1 트랜지스터(M1)(720)와 제2 트랜지스터(M2)(740) 사이에 형성된다. 이와 같은 저장용 커패시터(Cst)(730)의 제1 단자(731)는 제1 트랜지스터(M1)(720)의 제2 전극(721)과 접속되도록 형성된다. First and
이때, C와 같이 저장용 커패시터(Cst)(730)의 제1 단자(731) 일부와 제2 트랜지스터(M2)(740)의 제1 전극(744)은 제1 절연막(723)에 의해 절연되며, 서로 중첩되도록 형성된다. 그리고, 주사선(S[n])과 제1 배선(L1)(750)의 안정성을 확보하기 위하여, 제1 트랜지스터(M1)(720)의 제1 절연막(723)과 게이트 전극(725) 사이와 저장용 커패시터(Cst)(730) 및 제2 트랜지스터(M2)(740)의 상부에는 제2 절연막(724)이 더 형성된다.In this case, a portion of the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various modifications are possible within the scope of the technical idea of the present invention.
상술한 바와 같이, 본 발명의 실시예에 의한 유기 발광 표시장치 및 그 제조방법에 의하면, 소자들 간의 중첩 부위를 이용하여 추가적인 커패시터가 생성되도록 함으로써 화소 영역을 효율적으로 활용하면서 저장용 커패시터의 용량을 증가시킬 수 있다. 이로 인하여, 본 발명에서는 화소를 안정적으로 구동시킬 수 있다. 또한, 각 화소에 포함된 트랜지스터들의 반도체층을 유기 물질로 형성함으로써 저온공정 및 저가격 양산화가 가능해지고, 이에 의하여 플라스틱 등과 같이 열에 약한 기판 상에도 트랜지스터를 형성하는 것이 가능해져 플렉시블 디스플레이의 구현을 더 용이하게 할 수 있다.As described above, according to the organic light emitting diode display and the method of manufacturing the same, an additional capacitor is generated by using overlapping portions between the devices, thereby efficiently utilizing the pixel area and increasing the capacity of the storage capacitor. Can be increased. For this reason, in this invention, a pixel can be driven stably. In addition, by forming the semiconductor layer of the transistors included in each pixel with an organic material, low-temperature processing and low-cost mass production are possible, thereby making it possible to form transistors on heat-sensitive substrates such as plastics, thereby making it easier to implement a flexible display. It can be done.
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050127224A KR100673762B1 (en) | 2005-12-21 | 2005-12-21 | Organic light emitting display and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050127224A KR100673762B1 (en) | 2005-12-21 | 2005-12-21 | Organic light emitting display and method for fabricating the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100673762B1 true KR100673762B1 (en) | 2007-01-24 |
Family
ID=38014732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050127224A KR100673762B1 (en) | 2005-12-21 | 2005-12-21 | Organic light emitting display and method for fabricating the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100673762B1 (en) |
-
2005
- 2005-12-21 KR KR1020050127224A patent/KR100673762B1/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112967682B (en) | Display panel and display device | |
CN110114885B (en) | Display substrate, preparation method thereof and display panel | |
JP2024038157A (en) | organic light emitting diode display device | |
KR100434899B1 (en) | Display Module | |
KR102465435B1 (en) | Display apparatus | |
KR101699911B1 (en) | Organic light emitting diode display | |
JP2018109787A (en) | TFT array substrate | |
US20100045577A1 (en) | Active matrix display device | |
US8896044B1 (en) | Organic light emitting diode display | |
KR100553745B1 (en) | Flat panel display | |
JP6849304B2 (en) | Organic light emission display device and its manufacturing method | |
KR20070039433A (en) | Display device | |
KR20130139059A (en) | Organic light emitting diode display | |
WO2019024760A1 (en) | Pixel circuit, manufacturing method thereof, and display device. | |
KR102602275B1 (en) | Organic light emitting diode display device | |
WO2021237540A1 (en) | Display panel and display apparatus | |
KR20090131903A (en) | Transistor and flexible organic light emitting display therewith | |
US6815710B2 (en) | Organic electroluminescence unit | |
KR100517251B1 (en) | Electric wiring structure for Voltage stability | |
KR20070072278A (en) | Organic field light emitted device and and method for fabricating the same | |
CN115244606A (en) | Display panel and display device | |
TW201517001A (en) | Pixel driving circuit and display device | |
US20190280072A1 (en) | Transistor substrate and display device including the same | |
KR100671655B1 (en) | Organic light emitting display and method for fabricating the same | |
KR100673762B1 (en) | Organic light emitting display and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140102 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151230 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 13 |