KR100673743B1 - 서입-쓰루우 기능을 갖는 데이터 출력 장치 - Google Patents

서입-쓰루우 기능을 갖는 데이터 출력 장치 Download PDF

Info

Publication number
KR100673743B1
KR100673743B1 KR1020000085200A KR20000085200A KR100673743B1 KR 100673743 B1 KR100673743 B1 KR 100673743B1 KR 1020000085200 A KR1020000085200 A KR 1020000085200A KR 20000085200 A KR20000085200 A KR 20000085200A KR 100673743 B1 KR100673743 B1 KR 100673743B1
Authority
KR
South Korea
Prior art keywords
write
output
data
address
buffer
Prior art date
Application number
KR1020000085200A
Other languages
English (en)
Other versions
KR20020055940A (ko
Inventor
박연준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000085200A priority Critical patent/KR100673743B1/ko
Publication of KR20020055940A publication Critical patent/KR20020055940A/ko
Application granted granted Critical
Publication of KR100673743B1 publication Critical patent/KR100673743B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 발명은 서입-쓰루우 기능을 갖는 데이터 출력 장치에 관한 것으로, 워드라인을 프리챠지시키기 위한 프리챠지 신호에 따라 동작되는 패스 게이트에 의해 입력버퍼의 데이터가 출력버퍼로 전달되며, 서입 및 독출 어드레스가 동일한 경우 출력버퍼의 데이터가 외부로 출력되고, 서입 및 독출 어드레스가 동일하지 않은 경우 센스앰프로부터 출력된 데이터가 출력버퍼를 통해 외부로 출력되도록 구성된다.
서입-쓰루우, 서입, 독출, 어드레스, 패스 게이트, 래치

Description

서입-쓰루우 기능을 갖는 데이터 출력 장치 {Data output device having a write-through function}
도 1은 서입-쓰루우 기능을 갖는 종래의 데이터 출력 장치를 설명하기 블록도.
도 2는 본 발명에 따른 서입-쓰루우 기능을 갖는 데이터 출력 장치를 설명하기 위한 블록도.
도 3은 본 발명을 설명하기 위한 타이밍도.
<도면의 주요 부분에 대한 부호의 설명>
1: 어드레스 매치부 2 및 11: 입력버퍼
3 및 12: 패스 게이트 4 및 13: 메모리 셀
5 및 14: 센스 앰프 6 및 15: 출력버퍼
본 발명은 데이터 출력 장치에 관한 것으로, 특히, 서입 및 독출 경로가 분 리된 반도체 메모리 소자에 적용되는 서입-쓰루우 기능을 갖는 데이터 출력 장치에 관한 것이다.
일반적으로 서입(Write) 및 독출(Read) 경로가 분리된 메모리 소자는 서입-쓰루우(Read-through) 기능을 갖는다.
서입-쓰루우 기능은 동일한 어드레스의 메모리 셀에 대해 실시되는 서입 및 독출 시간과 별개의 메모리 셀에 대해 실시되는 서입 및 독출 시간의 차이를 감소시키기 위한 것으로, 도 1에 도시된 데이터 출력 장치를 통해 이루어진다.
도 1은 서입-쓰루우 기능을 갖는 종래의 데이터 출력 장치를 설명하기 위한 블록도로서, 서입 어드레스(WAD)와 독출 어드레스(RAD)를 비교하기 위한 어드레스 매치부(1)와, 상기 어드레스 매치부(1)로부터 출력되는 매치신호(MS)에 따라 입력버퍼(2)의 데이터를 출력버퍼(6)로 전달하는 패스 게이트(3)로 이루어진다.
서입 어드레스(WAD)와 독출 어드레스(RAD)가 동일한 경우에는, 상기 어드레스 매치부(1)로부터 매치신호(MS)가 발생되고, 상기 매치신호(MS)에 의해 상기 패스 게이트(3)가 동작되어 상기 입력버퍼(2)의 데이터가 출력버퍼(6)로 전달된다.
한편, 서입 어드레스(WAD)와 독출 어드레스(RAD)가 동일하지 않은 경우에는, 상기 어드레스 매치부(1)로부터 매치신호(MS)가 발생되지 않음에 따라 상기 패스 게이트(3)의 동작이 중지되는 반면, 메모리 셀(13)에 저장된 정보를 독출하기 위한 센스앰프(5)로부터 출력되는 데이터가 상기 출력버퍼(6)로 입력된다.
그런데 상기와 같이 구성된 데이터 출력 장치는 모든 서입 어드레스(WAD)와 독출 어드레스(RAD)를 비교하기 위한 어드레스 매치부(1)가 필수적으로 존재해야 하기 때문에 회로의 구성이 복잡해지고, 이에 따른 면적의 증가가 불가피해진다. 또한, 어드레스의 비교에 따른 전류 소모와 타이밍 조절에 따른 오류의 발생이 초래된다.
따라서 본 발명은 프리챠지 신호에 따라 입력버퍼의 데이터가 출력버퍼로 전달되도록 하며, 서입 어드레스와 독출 어드레스가 동일한 경우 이미 저장된 출력버퍼의 데이터가 출력되도록 하고, 서입 어드레스와 독출 어드레스가 동일하지 않은 경우에는 센스앰프로부터 출력되는 데이터가 출력되도록 하므로써 상기한 단점을 해소할 수 있는 서입-쓰루우 기능을 갖는 데이터 출력 장치를 제공하는 데 그 목적이 있다.
본 발명에 따른 서입-쓰루우 기능을 갖는 데이터 출력 장치는 워드라인을 프리챠지시키기 위한 프리챠지 신호에 따라 동작되는 패스 게이트에 의해 입력버퍼의 데이터가 출력버퍼로 전달되며, 서입 및 독출 어드레스가 동일한 경우 출력버퍼의 데이터가 외부로 출력되고, 서입 및 독출 어드레스가 동일하지 않은 경우 센스앰프로부터 출력된 데이터가 출력버퍼를 통해 외부로 출력되도록 구성된다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 서입-쓰루우 기능을 갖는 데이터 출력 장치를 설명하기 위한 블록도로서, 도 3을 참조하여 설명하면 다음과 같다.
프리챠지 신호(PS)의 입력에 따른 패스 게이트(12)의 동작에 의해 입력버퍼(11)의 데이터가 출력버퍼(15)로 전달되도록 구성되며, 상기 패스 게이트(12)는 트랜지스터로 구성된다.
도 3에 도시된 바와 같이 상기 입력버퍼(11)를 통해 외부로부터 데이터(Din)가 입력된 상태에서 센스앰프(14)가 동작되기 전에 메모리 셀(13)에 접속된 워드라인을 프리챠지시키기 위한 프리챠지 동작이 실시된다. 프리챠지 동작은 프리챠지(Precharge) 신호(PS)의 발생에 따라 실시된다.
프라챠지 신호(PS)가 하이(High) 상태에서 로우(Low) 상태로 천이되면 상기 프리챠지 신호(PS)를 입력받는 상기 패스 게이트(12)의 동작에 의해 입력버퍼(11)의 데이터가 출력버퍼(15)로 전달된다.
이후, 두가지의 경우가 발생될 수 있는데, 첫째, 서입 및 독출 어드레스가 동일한 경우, 즉, 동일한 어드레스의 메모리 셀(13)에 대해 서입 및 독출이 이루어지는 경우 상기 프리챠지 신호(PS)에 의한 상기 패스 게이트(12)의 동작에 의해 입력버퍼(11)의 데이터가 출력버퍼(15)로 전달된다.
이후, 프라챠지 신호(PS)가 로우 상태에서 하이 상태로 천이되면 센스앰프(14)가 동작되는데, 센스앰프(14)로부터 출력되는 데이터는 상기 출력버퍼(15)에 이미 저장되어 있는 데이터와 동일한 상태이므로 출력되는 과정에서 시간 지연이 발생되지 않는다.
둘째, 서입 및 독출 어드레스가 동일하지 않은 경우, 즉, 서로 다른 어드레스를 갖는 메모리 셀(13)에 대해 서입 및 독출이 각각 이루어지는 경우, 상기 프리챠지 신호(PS)에 의한 상기 패스 게이트(12)의 동작에 의해 입력버퍼(11)의 데이터가 출력버퍼(15)로 전달된다.
이후, 프라챠지 신호(PS)가 로우 상태에서 하이 상태로 천이되면 센스앰프(14)가 동작되는데, 이 경우에는 센스앰프(14)로부터 출력된 데이터가 상기 출력버퍼(15)를 통해 외부로 출력된다.
도 3의 신호(LCH1)는 서입 및 독출 어드레스가 동일한 경우 출력버퍼의 데이터 상태를 도시하며, 신호(LCH2)는 서입 및 독출 어드레스가 동일하지 않은 경우 출력버퍼의 데이터 상태를 도시한다.
상술한 바와 같이 본 발명은 서입 어드레스와 독출 어드레스를 비교하기 위한 어드레스 매치부를 사용하지 않으면서 서입-쓰루우 기능이 수행되도록 한다. 이를 위해 본 발명은 프리챠지 신호에 따라 입력버퍼의 데이터가 출력버퍼로 전달되도록 하며, 서입 어드레스와 독출 어드레스가 동일한 경우 상기와 같은 과정을 통해 이미 저장된 출력버퍼의 데이터가 출력되도록 하고, 서입 어드레스와 독출 어드레스가 동일하지 않은 경우에는 센스앰프로부터 출력되는 데이터가 출력되도록 한다. 따라서 본 발명은 어드레스 매치부를 사용하지 않아 회로의 구성이 간단해지도록 하며, 이에 따른 면적의 감소로 메모리 소자의 고집적화가 용이해지도록 한다.

Claims (2)

  1. 워드라인을 프리챠지시키기 위한 프리챠지 신호에 따라 동작되는 패스 게이트에 의해 입력버퍼의 데이터가 출력버퍼로 전달되며, 서입 및 독출 어드레스가 동일한 경우 상기 출력버퍼의 데이터가 외부로 출력되고, 서입 및 독출 어드레스가 동일하지 않은 경우 센스앰프로부터 출력된 데이터가 상기 출력버퍼를 통해 외부로 출력되도록 구성된 것을 특징으로 하는 서입-쓰루우 기능을 갖는 데이터 출력 장치.
  2. 제 1 항에 있어서,
    상기 패스 게이트는 트랜지스터로 구성된 것을 특징으로 하는 서입-쓰루우 기능을 갖는 데이터 출력 장치.
KR1020000085200A 2000-12-29 2000-12-29 서입-쓰루우 기능을 갖는 데이터 출력 장치 KR100673743B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085200A KR100673743B1 (ko) 2000-12-29 2000-12-29 서입-쓰루우 기능을 갖는 데이터 출력 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085200A KR100673743B1 (ko) 2000-12-29 2000-12-29 서입-쓰루우 기능을 갖는 데이터 출력 장치

Publications (2)

Publication Number Publication Date
KR20020055940A KR20020055940A (ko) 2002-07-10
KR100673743B1 true KR100673743B1 (ko) 2007-01-23

Family

ID=27688454

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085200A KR100673743B1 (ko) 2000-12-29 2000-12-29 서입-쓰루우 기능을 갖는 데이터 출력 장치

Country Status (1)

Country Link
KR (1) KR100673743B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737387A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 半導体集積回路
KR19990071260A (ko) * 1998-02-28 1999-09-15 윤종용 프리차지 제어회로를 구비하는 반도체장치 및 프리차지 방법
KR20000020558A (ko) * 1998-09-22 2000-04-15 윤종용 반도체 메모리의 입출력선 프리차아지 회로 및 이를 사용하는반도체 메모리

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737387A (ja) * 1993-07-19 1995-02-07 Matsushita Electric Ind Co Ltd 半導体集積回路
KR19990071260A (ko) * 1998-02-28 1999-09-15 윤종용 프리차지 제어회로를 구비하는 반도체장치 및 프리차지 방법
KR20000020558A (ko) * 1998-09-22 2000-04-15 윤종용 반도체 메모리의 입출력선 프리차아지 회로 및 이를 사용하는반도체 메모리

Also Published As

Publication number Publication date
KR20020055940A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR100295126B1 (ko) 전력 손실을 감소시킬 수 있는 다이나믹 데이터 증폭 회로를 구비한 반도체 메모리 장치
US6370068B2 (en) Semiconductor memory devices and methods for sampling data therefrom based on a relative position of a memory cell array section containing the data
KR960001107B1 (ko) 메모리 장치
KR0167687B1 (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US7269078B2 (en) Buffer circuit and memory system for selectively outputting data strobe signal according to number of data bits
JPH06150648A (ja) カラム選択回路
JPH05325540A (ja) 半導体記憶回路
KR100266528B1 (ko) 반도체메모리디바이스
US5986955A (en) Method and apparatus for hiding data path equilibration time
EP0420189A2 (en) Sense amplifier circuit
JPH05250872A (ja) ランダム・アクセス・メモリ
KR100673743B1 (ko) 서입-쓰루우 기능을 갖는 데이터 출력 장치
EP0788107B1 (en) Semiconductor memory device
KR100339423B1 (ko) 반도체 메모리 장치
US6115308A (en) Sense amplifier and method of using the same with pipelined read, restore and write operations
KR100337205B1 (ko) 데이타 센스앰프 구동장치
KR100256831B1 (ko) 반도체 기억 장치
US6122210A (en) Data out buffer circuit and SRAM
KR100377169B1 (ko) 데이터 버스라인 센스앰프
US7031200B2 (en) Data output apparatus for memory device
KR100232889B1 (ko) 데이타 충돌시 데이타 손실 방지 방법 및 그 장치
KR20020085952A (ko) 래치를 갖는 반도체 메모리 장치의 센스 앰프
US6304491B2 (en) Integrated semiconductor memory
KR100336788B1 (ko) 반도체 메모리 회로
KR100481827B1 (ko) 데이터입/출력버퍼회로를제어하기위한회로들을갖는반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee