KR100673190B1 - Control device for vehicle alternator - Google Patents

Control device for vehicle alternator Download PDF

Info

Publication number
KR100673190B1
KR100673190B1 KR1020057003053A KR20057003053A KR100673190B1 KR 100673190 B1 KR100673190 B1 KR 100673190B1 KR 1020057003053 A KR1020057003053 A KR 1020057003053A KR 20057003053 A KR20057003053 A KR 20057003053A KR 100673190 B1 KR100673190 B1 KR 100673190B1
Authority
KR
South Korea
Prior art keywords
signal
regulator
gate
generator
sampling
Prior art date
Application number
KR1020057003053A
Other languages
Korean (ko)
Other versions
KR20050097491A (en
Inventor
카츠유키 스미모토
준야 사사키
쿄코 히가시노
Original Assignee
미츠비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시덴키 가부시키가이샤 filed Critical 미츠비시덴키 가부시키가이샤
Priority to KR1020057003053A priority Critical patent/KR100673190B1/en
Publication of KR20050097491A publication Critical patent/KR20050097491A/en
Application granted granted Critical
Publication of KR100673190B1 publication Critical patent/KR100673190B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02PCONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P9/00Arrangements for controlling electric generators for the purpose of obtaining a desired output
    • H02P9/04Control effected upon non-electric prime mover and dependent upon electric output value of the generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

차량탑재의 배터리에 접속된 발전기(1)와, 발전기(1)의 발전 전압을 조정하기 위한 레귤레이터 IC(4)를 포함하는 레귤레이터(20)와, 레귤레이터(20)에 접속된 ECU(10)를 구비하고 있다. 레귤레이터(20)로부터 ECU(10)에 입력되는 DF 신호의 온율 정보로서, 소정의 샘플링 시간 중에 계측되는 DF 신호의 온 시간을 평균화 처리한 평균치를 이용함에 의해, 회로 규모를 경감함과 함께, 회로의 최적화, 제어의 안정화 및 비용 절감을 실현한다.  A regulator 20 including a generator 1 connected to a vehicle-mounted battery, a regulator IC 4 for adjusting the power generation voltage of the generator 1, and an ECU 10 connected to the regulator 20; Equipped. By using the average value obtained by averaging the on-time of the DF signal measured during the predetermined sampling time as the on-rate information of the DF signal input from the regulator 20 to the ECU 10, the circuit size is reduced and the circuit is reduced. Optimization, control stabilization and cost reduction are realized.

차량용, 발전기 Car, Generator

Description

차량용 교류 발전기의 제어 장치{CONTROL DEVICE FOR VEHICLE ALTERNATOR}CONTROL DEVICE FOR VEHICLE ALTERNATOR}

본 발명은, 차량탑재의 배터리에 접속되며 또한 차량 엔진에 의해 구동되는 교류 발전기의 발전 전압을 제어하는 차량용 교류 발전기의 제어 장치에 관한 것이며, 특히, 회로 규모의 경감, 회로의 최적화, 제어의 안정화 및 비용 절감을 실현한 차량용 교류 발전기의 제어 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a control device for a vehicular alternator, which is connected to a vehicle-mounted battery and controls a power generation voltage of an alternator driven by a vehicle engine. And a control device for an automotive alternator that realizes cost reduction.

일반적으로, 차량용 교류 발전기의 제어 장치에 있어서, 엔진 제어용 ECU(전자 제어 유닛)는, 필드 스위치율(DF : Duty of Field coil)을 모니터하고, 계자 전류의 ON/OFF를 듀티 제어함에 의해, 발전기의 발전량을 적정하게 제어하고 있다. 이때 모니터되는 DF 신호는, 발전기의 발전율 정보를 나타내는 PWM 신호이고, 발전기의 레귤레이터에 의해 생성된다. 또한, DF 신호는, 필드 스위치(파워 트랜지스터)의 ON/OFF(도통/비도통) 상태 그 자체를 나타내는 것이 일반적이다.In general, in a vehicle alternator control apparatus, an engine control ECU (electronic control unit) monitors a field switch rate (DF: Duty of Field coil) and duty-controls the ON / OFF of the field current. The amount of power generated is controlled appropriately. The DF signal to be monitored at this time is a PWM signal indicating the power generation rate information of the generator, and is generated by the regulator of the generator. In addition, the DF signal generally indicates the ON / OFF (conductive / non-conductive) state of the field switch (power transistor) itself.

그러나, 레귤레이터에 의한 파워 트랜지스터의 ON/OFF 제어는, 일반적으로, 약 50Hz 내지 200Hz의 펄스 폭 변조에 의거하고 있고, 사이클마다 ON율의 안정에 관해서는 보증되어 있지 않고, 제각각이다. 예를 들면, 발전기 작동중에 있어서, 어떤 사이클마다의 ON율은 50%→70%→10%→…와 같이, 전후의 값에 관련 없이, 대소 다양한 값으로 변동하고 있는 것이다.However, the ON / OFF control of the power transistor by the regulator is generally based on pulse width modulation of about 50 Hz to 200 Hz, and there is no guarantee regarding the stabilization of the ON ratio for each cycle, and it is different. For example, during generator operation, the ON rate for each cycle is 50% → 70% → 10% →. As shown in Fig. 2, the values are varied at various values regardless of the values before and after.

그런데, 일본 특개2001-258295호 공보에 참조되는 종래 장치에 있어서는, 평균치 래치 회로를 포함하는 평균화 회로를 마련하고, 외부로부터 입력 신호를 평균화하여 외란을 배제함에 의해, 외란 노이즈에 의해 주기가 혼란된 입력 신호의 영향을 경감하는 기술이 나타나 있다.By the way, in the conventional apparatus referred to in Japanese Patent Laid-Open No. 2001-258295, the period is confused by disturbance noise by providing an averaging circuit including an average latch circuit and averaging the input signal from the outside to eliminate disturbance. Techniques for mitigating the effects of an input signal are shown.

또한, 일본 특개20O1-145397호 공보에는, 알터네이터 발생 전압과 목표 전압과의 편차로부터, 2분할 탐색법(대소치를 반복한다)에 의거하여 인가 전압의 ON/OFF비를 탐색하는 경우의, DF 신호의 비율치 변동을 급속 수정하는 기술이 나타나 있다. 이 경우, 2분할 탐색법에 의거한 인가 전압의 ON/OFF비의 탐색에 있어서, DF 신호의 비율치의 흔들림 개선을 목적으로 하여, 탐색 전에, O%또는 100%의 ON율을 연속 출력하여, 급속 수정하고 있다. 또한, 연속 출력 후에 있어서, 비율치는 탐색 심도 한계까지 상하 변동한다.In addition, Japanese Unexamined Patent Publication No. 20O1-145397 discloses a DF signal in the case of searching for an ON / OFF ratio of an applied voltage based on a two-segment search method (repeating large and small values) from a deviation between an alternator generated voltage and a target voltage. A technique for rapidly correcting the ratio change of is shown. In this case, in the search for the ON / OFF ratio of the applied voltage based on the two-segment search method, for the purpose of improving the shaking of the ratio value of the DF signal, the ON rate of O% or 100% is continuously output before the search, I am making a quick fix. In addition, after continuous output, the ratio value fluctuates up and down to the search depth limit.

종래의 차량용 교류 발전기의 제어 장치는 이상과 같이, 제어용 입력 파라미터의 하나인 DF 신호가, 예를 들어 일정 주기마다의 모니터링에 대해서도, 맥락(脈絡)이 없는 다양한 신호가 연속한 것이므로, 레귤레이터에 의한 필드 스위치율(DF 신호)이 사이클마다 제각각으로 되기 때문에, DF 신호를 그대로 모니터 신호로서 받아들인 경우에 제어가 불안정하게 되므로, 제어를 안정화할 수 없고, 제어의 신뢰성에 불안이 생긴다는 문제점이 있다.As described above, the conventional control device for a vehicle alternator uses a regulator because the DF signal, which is one of the control input parameters, is a series of various signals without context even for monitoring at regular intervals, for example. Since the field switch rate (DF signal) is different for each cycle, the control becomes unstable when the DF signal is taken as a monitor signal as it is, and thus there is a problem that control cannot be stabilized and control reliability is disturbed. .

또한, 회로가 복잡하고 회로 규모가 커지기 때문에, 비용 상승을 초래한다는 문제점이 있다.In addition, there is a problem that the cost is increased because the circuit is complicated and the circuit scale becomes large.

또한, 종래 장치에서는, 일정 수의 듀티 샘플링 값을 평균화하고 있기 때문 에, 듀티의 주파수가 각각으로 다를 가능성이 있어, 샘플링 시간(듀티의 주파수에 의존한다)이 일정하지 않게 되는데다가, 샘플링 시간을 임의로 설정할 수 없고, 조건 설정의 유연성을 전혀 갖고 있지 않다는 문제점이 있다.In addition, in the conventional apparatus, since a certain number of duty sampling values are averaged, the frequency of the duty may be different from each other, and the sampling time (depending on the frequency of the duty) is not constant. There is a problem in that it cannot be arbitrarily set and does not have any flexibility in condition setting.

본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 회로 규모를 경감함과 함께, 회로의 최적화, 제어의 안정화 및 비용 절감을 실현한 차량용 교류 발전기의 제어 장치를 얻는 것을 목적으로 한다.This invention is made | formed in order to solve the said problem, and an object of this invention is to obtain the control apparatus of the automotive alternator which reduced the circuit scale and realized the optimization of a circuit, stabilization of control, and cost reduction.

본 발명은, 차량탑재의 배터리에 접속된 발전기와, 발전기의 발전 전압을 조정하기 위한 레귤레이터 IC를 포함하는 레귤레이터와, 레귤레이터에 접속된 ECU를 구비한 차량용 교류 발전기의 제어 장치에 있어서, 레귤레이터로부터 ECU에 입력되는 DF 신호의 온율 정보로서, 소정의 샘플링 시간 중에 계측되는 DF 신호의 온 시간을 평균화 처리한 평균치를 이용한다.The present invention relates to a control device for an automotive alternator including a generator connected to a vehicle-mounted battery, a regulator including a regulator IC for adjusting a generator voltage of the generator, and an ECU connected to the regulator. As on-rate information of the DF signal input to the input, the average value which averaged the on-time of the DF signal measured during the predetermined sampling time is used.

도 1은 본 발명의 실시의 형태 1에 의한 차량용 교류 발전기의 제어 장치의 기능 구성을 도시한 블록도.  BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a block diagram showing a functional configuration of a control device for an on-vehicle alternator according to Embodiment 1 of the present invention.

도 2는 본 발명의 실시의 형태 1에 의한 차량용 교류 발전기의 제어 장치를 주변 관련부와 함께 개략적으로 도시한 회로 구성도.Fig. 2 is a circuit diagram schematically showing a control device for a vehicular alternator according to Embodiment 1 of the present invention together with a peripheral connection portion.

도 3은 본 발명의 실시의 형태 1에 의한 처리 동작의 알고리즘을 도시한 플로우 차트.3 is a flowchart showing an algorithm of a processing operation according to the first embodiment of the present invention.

도 4는 본 발명의 실시의 형태 1에 의한 샘플링 동작을 도시한 타이밍 차트 로서, 필드 스위치 주기(Tsw)가 일정한 경우의 샘플링 주기(TSa)를 나타내고 있다.4 is a timing chart showing a sampling operation according to Embodiment 1 of the present invention, which shows a sampling period TSa when the field switch period Tsw is constant.

도 5는 본 발명의 실시의 형태 1에 의한 샘플링 동작을 도시한 타이밍 차트로서, 필드 스위치 주기(Tsw1 내지 Tsw4)가 일정하지 않은 경우의 샘플링 주기(TSb)를 나타내고 있다.FIG. 5 is a timing chart showing a sampling operation according to the first embodiment of the present invention, which shows a sampling period TSb when the field switch periods Tsw1 to Tsw4 are not constant.

도 6은 본 발명의 실시의 형태 2에 의한 차량용 교류 발전기의 제어 장치의 기능 구성을 도시한 블록도로서, 필드 스위치율을 나타내는 ON/OFF 신호로서 파워 트랜지스터의 컬렉터 단자측의 신호를 이용한 경우를 나타내고 있다. Fig. 6 is a block diagram showing the functional configuration of a control device for an on-vehicle alternator according to Embodiment 2 of the present invention, in which a signal on the collector terminal side of a power transistor is used as an ON / OFF signal indicating a field switching rate. It is shown.

실시의 형태 1Embodiment 1

이하, 도 1 내지 도 5를 참조하면서, 본 발명의 실시의 형태 1에 의한 차량용 교류 발전기의 제어 장치에 관해 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, the control apparatus of the vehicular alternator which concerns on Embodiment 1 of this invention is demonstrated, referring FIGS.

도 1에 있어서, 알터네이터(1)(교류 발전기)의 로터에 마련된 계자 코일(2)은, 필드 스위칭 소자로서 기능하는 파워 트랜지스터(3)가 접속되어 있다.In FIG. 1, the field coil 2 provided in the rotor of the alternator 1 (AC generator) is connected with the power transistor 3 which functions as a field switching element.

파워 트랜지스터(3)의 게이트 단자에는, 레귤레이터 IC(4)로부터의 게이트 논리 신호(GL)(제어 신호)가 인가되어 있고, 파워 트랜지스터(3)는, 제어 신호에 의해 ON/OFF 구동되어, 계자 코일(2)에 흐르는 계자 전류를 듀티 제어하고 있다.The gate logic signal GL (control signal) from the regulator IC 4 is applied to the gate terminal of the power transistor 3, and the power transistor 3 is driven ON / OFF by the control signal, Duty control of the field current flowing through the coil 2 is carried out.

레귤레이터 IC(4)는 앤드 게이트(5), 카운터(6), 타이머(7), 평균화 회로(8) 및 기억 회로(9)와 함께, 알터네이터(1)의 발전 전압을 제어하는 레귤레이터(20)를 구성하고 있다.The regulator IC 4, together with the AND gate 5, the counter 6, the timer 7, the averaging circuit 8, and the memory circuit 9, regulates the generator voltage of the alternator 1. Consists of.

레귤레이터(20)는, 알터네이터(1)에 포함되어 있다(도 2 참조).The regulator 20 is included in the alternator 1 (see FIG. 2).

또한, 앤드 게이트(5), 카운터(6), 타이머(7), 평균화 회로(8) 및 기억 회로(9)는, 레귤레이터 IC(4) 내의 기능의 일부로서 포함되어 있어도 좋다.In addition, the AND gate 5, the counter 6, the timer 7, the averaging circuit 8, and the memory circuit 9 may be included as part of the function in the regulator IC 4.

앤드 게이트(5)는, 카운터(6)의 클록 신호(CLK1)와 게이트 논리 신호(GL)의 논리곱을 취하고, 게이트 논리 신호(GL)의 H레벨 구간에 대응한 클록 수의 논리곱 신호를 카운터(6)에 입력한다.The AND gate 5 takes the logical product of the clock signal CLK1 of the counter 6 and the gate logic signal GL, and counts the logical product of the clock number corresponding to the H level section of the gate logic signal GL. Enter in (6).

카운터(6)는, 클록 신호(CLK1)에 응답한 논리곱 신호가 입력될 때마다 카운트 값을 증가시키고, 게이트 논리 신호(GL)의 듀티비에 대응한 카운트 값을 평균화 회로(8)에 입력한다.The counter 6 increases the count value each time an AND signal in response to the clock signal CLK1 is input, and inputs the count value corresponding to the duty ratio of the gate logic signal GL to the averaging circuit 8. do.

또한, 카운터(6)는, 미리 임의로 설정된 샘플링 시간 중의 평균치가 구하여질 때마다, 타이머(7)로부터의 리셋 신호(RST)에 의해 카운트 값이 리셋(0 클리어)된다.In addition, the counter 6 resets (zero clears) the count value by the reset signal RST from the timer 7 whenever the average value of the sampling time set in advance is determined.

타이머(7)는, 샘플링 시간에 대응한 샘플링 신호(CLK2)의 생성시에, 리셋 신호(RST)를 생성한다. 또한, 샘플링 시간(샘플링 신호(CLK2)의 생성 주기)은, 목표 사양에 응하여, 미리 임의로 설정된다.The timer 7 generates the reset signal RST upon generation of the sampling signal CLK2 corresponding to the sampling time. The sampling time (generation cycle of the sampling signal CLK2) is arbitrarily set in advance in accordance with the target specification.

평균화 회로(8)는, 샘플링 신호(CLK2)가 입력될 때마다, 카운터(6)의 카운트 값을 평균화 처리하여, 평균치를 기억 회로(9)에 격납한다.The averaging circuit 8 averages the count value of the counter 6 each time the sampling signal CLK2 is input, and stores the average value in the storage circuit 9.

ECU(10)는, 기억 회로(9)에 격납된 평균치를 판독하고, 레귤레이터 IC(4)에 대해 피드백 정보로서 입력한다. 이에 응답하여, 레귤레이터 IC(4)는, 파워 트랜지스터(3)에 대한 제어 신호를 생성하고, 알터네이터(1)의 발전 전압을 제어한다.The ECU 10 reads the average value stored in the memory circuit 9 and inputs it as feedback information to the regulator IC 4. In response, the regulator IC 4 generates a control signal for the power transistor 3 and controls the power generation voltage of the alternator 1.

도 2에 있어서, 알터네이터(1)는, 3상 코일 및 3상 정류 회로를 갖는 스테이 터와, 계자 코일(2)을 갖는 로터와, 파워 트랜지스터(3) 및 레귤레이터 IC(4)를 포함하는 레귤레이터(20)를 구비하고 있다.In FIG. 2, the alternator 1 includes a stator having a three-phase coil and a three-phase rectifier circuit, a rotor having a field coil 2, a regulator including a power transistor 3, and a regulator IC 4. 20 is provided.

레귤레이터(20)는, 알터네이터(1)의 출력 단자(B, E) 및 제어 단자(P)를 통하여 스테이터 회로에 접속되고, 필드 단자(F)를 통하여 계자 코일(2)에 접속됨과 함께, 제어 단자(C)를 통하여 ECU(10)에 접속된다.The regulator 20 is connected to the stator circuit via the output terminals B, E and the control terminal P of the alternator 1, and is connected to the field coil 2 via the field terminal F, and is controlled. It is connected to the ECU 10 via the terminal C.

알터네이터(1)의 출력 단자(B, E) 사이에는, 차량탑재의 배터리(21) 및 전기 부하(22)가 접속되어 있다.The vehicle-mounted battery 21 and the electric load 22 are connected between the output terminals B and E of the alternator 1.

도 1 및 도 2에 있어서, 레귤레이터 IC(4)는, 파워 트랜지스터(3)의 ON/OFF 신호를 감시하고 있다.1 and 2, the regulator IC 4 monitors the ON / OFF signal of the power transistor 3.

이때, 모니터용의 DF 신호로서는, 도 1과 같이, 파워 트랜지스터(3)의 게이트 논리 신호(GL)를 이용하고 있다.At this time, as the DF signal for monitoring, as shown in Fig. 1, the gate logic signal GL of the power transistor 3 is used.

또한, 레귤레이터(20)는, 앤드 게이트(5)를 통하여, 카운터(6)의 클록 신호(CLK1)와 게이트 논리 신호(GL)의 논리곱을 취하여, 게이트 논리 신호(GL)가 ON 기간인 동안에 클록 신호(CLK1)가 카운터(6)에 입력되고, 소정의 샘플링 시간(샘플링 신호(CLK2)의 주기)마다 카운트 값을 평균화 처리하는 구성으로 되어 있다.In addition, the regulator 20 takes the logical product of the clock signal CLK1 and the gate logic signal GL of the counter 6 through the AND gate 5, and clocks the gate logic signal GL during the ON period. The signal CLK1 is input to the counter 6, and has the structure which averages a count value for every predetermined sampling time (period of the sampling signal CLK2).

다음에, 도 3 내지 도 5를 참조하면서, 도 1 및 도 2에 도시한 본 발명의 실시의 형태 1에 의한 평균화 처리에 관해 구체적으로 설명한다.Next, the averaging process by Embodiment 1 of this invention shown in FIG. 1 and FIG. 2 is demonstrated concretely with reference to FIGS.

도 3의 처리 루틴은, 레귤레이터(20) 내의 레귤레이터 IC(4)에 의해, 각 구성 요소(5 내지 9)와 관련하여 실행된다.The processing routine of FIG. 3 is executed by the regulator IC 4 in the regulator 20 in association with each component 5 to 9.

도 3에 있어서, 우선, 파워 트랜지스터(3)의 ON/OFF 상태를 나타내는 게이트 논리 신호(GL)가 H레벨(ON 상태)인지의 여부를 판정한다(스텝 S1).In Fig. 3, first, it is determined whether or not the gate logic signal GL indicating the ON / OFF state of the power transistor 3 is at the H level (ON state) (step S1).

스텝 S1에 있어서, 게이트 논리 신호(GL)가 H레벨(즉, YES)이라고 판정되면, 계속해서, 레귤레이터 IC(4)로부터의 클록 신호(CLK1)가 입력되었는지의 여부를 판정한다(스텝 S2).If it is determined in step S1 that the gate logic signal GL is at the H level (i.e., YES), then it is determined whether or not the clock signal CLK1 from the regulator IC 4 has been input (step S2). .

스텝 S2에 있어서, 클록 신호(CLK1)가 입력되었다(즉, YES)고 판정되면, 카운터(6)의 카운트 값을 증가시켜 카운트업하고(스텝 S3), 스텝 S4로 진행한다.If it is determined in step S2 that the clock signal CLK1 is input (i.e., YES), the count value of the counter 6 is increased to count up (step S3), and the flow proceeds to step S4.

한편, 스텝 S1에 있어서, 게이트 논리 신호(GL)가 L레벨(OFF 상태)(즉, NO)이라고 판정되거나, 또는, 스텝 S2에 있어서, 클록 신호(CLK1)가 입력되어 있지 않다(즉, NO)고 판정되면, 카운터(6)의 증가 처리(스텝 S3)를 실행하지 않고, 스텝 S4로 진행한다.On the other hand, in step S1, the gate logic signal GL is determined to be L level (OFF state) (i.e., NO), or in step S2, the clock signal CLK1 is not input (i.e., NO). Is determined, the process proceeds to step S4 without executing the increment processing of the counter 6 (step S3).

다음에, 타이머(7)로부터의 샘플링 신호(CLK2)가 입력되었는지의 여부에 의해, 소정의 샘플링 시간이 경과하였는지의 여부를 판정한다(스텝 S4).Next, it is determined whether or not the predetermined sampling time has elapsed by whether or not the sampling signal CLK2 from the timer 7 is input (step S4).

스텝 S4에 있어서, 샘플링 신호(CLK2)가 입력되었다(샘플링 시간이 경과했다)(즉, YES)고 판정되면, 샘플링된 카운트 값과 샘플링 주기를 이용하여, 평균화 회로(8)에 의해 평균화 처리를 실행한다(스텝 S5).In step S4, when it is determined that the sampling signal CLK2 has been input (the sampling time has elapsed) (that is, YES), the averaging process is performed by the averaging circuit 8 using the sampled count value and the sampling period. It carries out (step S5).

계속해서, 평균화 회로(8)에서 산출된 평균치(평균 필드 스위치율)를 기억 회로(9)에 격납함과 함께(스텝 S6), 리셋 신호(RST)에 의해 카운터(6)의 카운트 값을 0 클리어하고(스텝 S7), 도 3의 처리 루틴을 종료하고, 스텝 S1로 리턴한다.Subsequently, the average value (average field switch rate) calculated by the averaging circuit 8 is stored in the memory circuit 9 (step S6), and the count value of the counter 6 is reset to 0 by the reset signal RST. It clears (step S7), the process routine of FIG. 3 complete | finishes, and returns to step S1.

이하, 스텝 S1 내지 S7의 처리가 반복 실행된다.Hereinafter, the processes of steps S1 to S7 are repeatedly executed.

기억 회로(9) 내의 평균 필드 스위치율은, 임의의 타이밍에서 실행되는 출력 지령에 응답하고, ECU(10)에 송출된다.The average field switch rate in the memory circuit 9 is sent to the ECU 10 in response to an output command executed at an arbitrary timing.

한편, 스텝 S4에 있어서, 샘플링 신호(CLK2)가 입력되어 있지 않다(샘플링 시간이 경과하고 있지 않다)(즉, NO)고 판정되면, 스텝 S5 내지 S7을 실행하지 않고, 도 3의 처리 루틴을 종료하고 스텝 S1로 리턴한다.On the other hand, if it is determined in step S4 that the sampling signal CLK2 is not input (the sampling time has not elapsed) (that is, NO), then the processing routine of FIG. 3 is not executed without executing steps S5 to S7. The process then returns to Step S1.

또한, 전술한 바와 같이, 샘플링 시간은 미리 유저(설계자)에 의해 임의로 설정할 수 있다.As described above, the sampling time can be arbitrarily set by the user (designer) in advance.

예를 들면, 도 4와 같이, 파워 트랜지스터(3)에 의한 필드 스위치 주기(Tsw)가 항상 일정한 경우에는, 필드 스위치 주기(Tsw)의 N배(Tsw×N)의 주기마다 카운트 값을 샘플링하도록, 샘플링 신호(CLK2)의 생성 주기를 설정한다.For example, as shown in FIG. 4, when the field switch period Tsw by the power transistor 3 is always constant, the count value is sampled every N times (Tsw × N) times the field switch period Tsw. The generation period of the sampling signal CLK2 is set.

여기서, 정수 N은, 2 이상의 임의수로 설정할 수 있지만, 현저하게 큰 경우에는 평균화 정보가 얻어지기까지의 응답성이 저하되기 때문에, 시스템 전체의 요구 사양 등에 응하여, 실용적인 범위 내의 값으로 설정되는 것이 바람직하다.Here, the constant N can be set to any number of two or more, but if it is remarkably large, the responsiveness until the averaging information is obtained is lowered. desirable.

도 3과 같이, 샘플링 주기(TSa)(=Tsw×N)를 설정한 경우, 평균 필드 스위치율(Ka)은, 게이트 논리 신호(GL)의 0N 시간(To)(카운트 값에 상당)을 샘플링 주기(TSa)로 제산한 값(=To/TSa)으로 된다.As shown in Fig. 3, when the sampling period TSa (= Tsw x N) is set, the average field switch rate Ka samples the 0N time To (corresponding to the count value) of the gate logic signal GL. This value is divided by the period TSa (= To / TSa).

한편, 도 5와 같이, 필드 스위치 주기(Tsw1, Tsw2, Tsw3, Tsw4)가 제어 타이밍마다 변화하는 경우에는, 최장의 필드 스위치 주기(Tsw3)보다도 충분히 길은 샘플링 주기(TSb)가 되도록, 샘플링 신호(CLK2)의 생성 주기를 설정한다.On the other hand, as shown in Fig. 5, when the field switch periods Tsw1, Tsw2, Tsw3, and Tsw4 change for each control timing, the sampling signal (Sb) is sufficiently long than the longest field switch period Tsw3. The generation cycle of CLK2) is set.

이 경우, 평균화 처리(스텝 S5)에 의해 얻어지는 평균 필드 스위치율(Kb)은 「To/TSb」로 된다.In this case, the average field switch rate Kb obtained by the averaging process (step S5) is "To / TSb".

이와 같이, 평균화 처리함에 의해 안정된 필드 스위치율의 정보를 얻을 수 있다.In this way, stable averaging information can be obtained by averaging.

또한, 평균화 처리로서는, 제산 회로를 이용할 수도 있지만, 회로 규모가 커지는 것을 회피하기 위해, 예를 들면, 카운터에 의해 비트 시프트 등의 주지의 기술이 이용된다.In addition, although a divider circuit can also be used as an averaging process, well-known techniques, such as a bit shift, are used by the counter, for example, in order to avoid that a circuit scale becomes large.

이와 같이, 임의의 샘플링 시간 중의 게이트 논리 신호(GL)의 온(on)시간(To)을 카운터(6)로 측정하고, ON 시간(To)를 평균화하여 평균 필드 스위치율을 구함에 의해, ECU(10)에 있어서, DF 신호의 온율 정보로서, 안정된 평균 필드 스위치율을 취득할 수 있다. 또한, 이때, 회로 규모를 대형화할 것도 없다.In this way, the ON time To of the gate logic signal GL during the arbitrary sampling time is measured by the counter 6, the ON time To is averaged, and the average field switch rate is obtained. In (10), a stable average field switch rate can be obtained as the ON rate information of the DF signal. At this time, there is no need to increase the circuit scale.

또한, ECU(10)가 필드 스위치율을 모니터할 때에, 전후의 맥락이 없는 신호로 혼란되는 일이 없어지기 때문에, 어느 정도 안정된 DF 신호를 얻을 수 있고, 엔진 제어의 안정화를 실현한다.In addition, when the ECU 10 monitors the field switch rate, the signal does not become confused with a signal having no context before and after, so that a stable DF signal can be obtained to a certain degree, and stabilization of engine control is realized.

따라서, 회로 규모를 경감하면서, ECU(10)에 의한 엔진 제어를 안정화할 수 있다.Therefore, the engine control by the ECU 10 can be stabilized while reducing the circuit scale.

또한, 샘플링 시간이나 평균화 처리의 알고리즘을, 어느 정도 임의로 지정할 수 있기 때문에, 회로의 최적화가 용이하게 되고, 비용 절감을 실현할 수 있다.In addition, since the sampling time and the averaging algorithm can be arbitrarily designated to some extent, the circuit can be easily optimized and the cost can be realized.

또한, 발전기의 제어측(레귤레이터(20)측)에서 모든 처리가 실행되기 때문에, 차량에 탑재되는 ECU(10)의 사양을 선택하지 않고, 다양한 제어 장치에 안정된 신호를 제공할 수 있다.Further, since all the processing is executed on the control side (regulator 20 side) of the generator, it is possible to provide a stable signal to various control devices without selecting the specification of the ECU 10 mounted on the vehicle.

또한, 제산 회로나 지연 회로 등의 복잡한 추가 회로를 이용하는 일 없이, 레귤레이터 IC(4) 내의 기능으로 구성할 수 있기 때문에, 회로 규모를 대폭적으로 경감할 수 있다.In addition, since it can be configured by the functions in the regulator IC 4 without using complicated additional circuits such as a division circuit and a delay circuit, the circuit scale can be greatly reduced.

실시의 형태 2Embodiment 2

또한, 상기 실시의 형태 1에서는, 필드 스위치율을 나타내는 ON/OFF 신호로서, 파워 트랜지스터(3)의 게이트 논리 신호(GL)를 이용하였지만, 파워 트랜지스터(3)의 컬렉터측 단자(드레인측 단자)의 신호를 이용하여도 좋다.In the first embodiment, although the gate logic signal GL of the power transistor 3 is used as the ON / OFF signal indicating the field switch rate, the collector side terminal (drain side terminal) of the power transistor 3 is used. May be used.

도 6은 본 발명의 실시의 형태 2에 의한 차량용 교류 발전기의 제어 장치를 도시한 블록도로서, 모니터 신호로서 파워 트랜지스터(3)의 컬렉터측 단자의 필드 논리 신호(FL)를 이용한 경우를 도시하고 있다.Fig. 6 is a block diagram showing a control device for an on-vehicle alternator according to Embodiment 2 of the present invention, showing the case where the field logic signal FL of the collector side terminal of the power transistor 3 is used as the monitor signal. have.

도 6에 있어서, 전술(도 1 참조)한 것과 같은 것에 관해서는, 전술한 것과 동일 부호를 붙이고, 또는, 부호의 뒤에 「A」를 붙이고 상세한 기술을 생략한다.In FIG. 6, the same code | symbol as the above-mentioned (refer FIG. 1) is attached | subjected, or "A" is attached after a code | symbol, and detailed description is abbreviate | omitted.

이 경우, 레귤레이터(20A)에 입력되는 모니터 신호의 논리가 역극성으로 되기 때문에, 레귤레이터(20A)에는 전술(도 1)한 앤드 게이트(5)에 대신하여, OR 게이트(5A)가 마련된다.In this case, since the logic of the monitor signal input to the regulator 20A becomes reverse polarity, the OR gate 5A is provided in the regulator 20A instead of the AND gate 5 described above (Fig. 1).

OR 게이트(5A)는 파워 트랜지스터(3)의 컬렉터 단자측의 필드 논리 신호(FL)을 받아들이고, 클록 신호(CLK1)와의 논리합을 취하여 극성 반전한 신호를, 논리합 신호로서 카운터(6)에 입력한다.The OR gate 5A receives the field logic signal FL on the collector terminal side of the power transistor 3, takes a logic sum with the clock signal CLK1, and inputs a signal inverted in polarity to the counter 6 as a logic sum signal. .

즉, OR 게이트(5A)는 필드 논리 신호(FL)의 OFF 기간(게이트 논리 신호(GL)의 ON 기간에 상당)에 있어서, 클록 신호(CLK1)의 OFF 펄스를 통과시키고, 카운터 (6)를 카운트업시킨다.That is, the OR gate 5A passes the OFF pulse of the clock signal CLK1 in the OFF period of the field logic signal FL (corresponding to the ON period of the gate logic signal GL), and sets the counter 6. Count up.

이하, 전술한 것과 동일 처리가 실행되기 때문에, 이 경우도, 전술한 것과 동등한 작용 효과를 이룬다.In the following, the same processing as that described above is performed, so that also in this case, the same effects as described above are achieved.

Claims (7)

차량탑재의 배터리에 접속된 발전기와, 상기 발전기의 발전 전압을 조정하기 위한 레귤레이터 IC를 포함하는 레귤레이터와, 상기 레귤레이터에 접속된 ECU를 구비한 차량용 교류 발전기의 제어 장치에 있어서,In the control device for an automotive alternator comprising a regulator including a generator connected to a vehicle-mounted battery, a regulator IC for adjusting a power generation voltage of the generator, and an ECU connected to the regulator, 상기 레귤레이터로부터 상기 ECU에 입력되는 DF 신호의 온율 정보로서, 소정의 샘플링 시간 중에 계측되는 상기 DF 신호의 온 시간을 평균화 처리한 평균치를 이용하며,As on-rate information of the DF signal input from the regulator to the ECU, an average value obtained by averaging the on-time of the DF signal measured during a predetermined sampling time is used. 상기 레귤레이터 IC는,The regulator IC, 상기 발전기의 계자 전류를 0N/OFF 제어하는 파워 트랜지스터와,A power transistor for controlling the field current of the generator to 0N / OFF; 상기 DF 신호의 온 시간을 카운트 값으로서 계측함과 함께 리셋 신호에 의해 상기 카운트 값이 O 클리어되는 카운터와,A counter which measures the ON time of the DF signal as a count value and O is cleared by the reset signal; 상기 샘플링 시간마다 샘플링 신호 및 상기 리셋 신호를 생성하는 타이머와,A timer for generating a sampling signal and the reset signal at each sampling time; 상기 샘플링 신호에 응답하여 상기 카운트 값을 평균화 처리하는 평균화 회로와,An averaging circuit for averaging the count value in response to the sampling signal; 상기 평균화 회로에 의해 산출된 평균치를 격납하는 기억 회로를 갖는 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.And a storage circuit for storing the average value calculated by the averaging circuit. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 샘플링 시간은, 미리 임의의 값으로 설정되는 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.Said sampling time is previously set to arbitrary value, The control apparatus of the automotive alternator characterized by the above-mentioned. 제 1항에 있어서,The method of claim 1, 상기 DF 신호는, 상기 파워 트랜지스터의 게이트 논리 신호인 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.And said DF signal is a gate logic signal of said power transistor. 제 4항에 있어서,The method of claim 4, wherein 상기 레귤레이터 IC는 앤드 게이트를 가지며,The regulator IC has an end gate, 상기 앤드 게이트는 상기 게이트 논리 신호의 ON 기간에 상기 카운터에 클록 신호를 입력하는 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.And the AND gate inputs a clock signal to the counter during the ON period of the gate logic signal. 제 1항에 있어서,The method of claim 1, 상기 DF 신호는 상기 파워 트랜지스터의 컬렉터 단자측의 필드 논리 신호인 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.And said DF signal is a field logic signal on the collector terminal side of said power transistor. 제 6항에 있어서,The method of claim 6, 상기 레귤레이터 IC는 OR 게이트를 가지며,The regulator IC has an OR gate, 상기 OR 게이트는 상기 필드 논리 신호의 OFF 기간에 상기 카운터에 클록 신 호를 입력하는 것을 특징으로 하는 차량용 교류 발전기의 제어 장치.And the OR gate inputs a clock signal to the counter in the OFF period of the field logic signal.
KR1020057003053A 2005-02-23 2003-09-25 Control device for vehicle alternator KR100673190B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057003053A KR100673190B1 (en) 2005-02-23 2003-09-25 Control device for vehicle alternator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057003053A KR100673190B1 (en) 2005-02-23 2003-09-25 Control device for vehicle alternator

Publications (2)

Publication Number Publication Date
KR20050097491A KR20050097491A (en) 2005-10-07
KR100673190B1 true KR100673190B1 (en) 2007-01-22

Family

ID=37277302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003053A KR100673190B1 (en) 2005-02-23 2003-09-25 Control device for vehicle alternator

Country Status (1)

Country Link
KR (1) KR100673190B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9592745B2 (en) 2013-04-30 2017-03-14 Aleees Eco Ark (Cayman) Co. Ltd. Large electric vehicle power structure and alternating-hibernation battery management and control method thereof

Also Published As

Publication number Publication date
KR20050097491A (en) 2005-10-07

Similar Documents

Publication Publication Date Title
CN107276013B (en) Electronic switching and protection circuit with logarithmic ADC
CN107276576B (en) Electronic switching and protection circuit with wake-up function
US8222869B2 (en) System and method for battery charging
JP3467679B2 (en) DC / DC converter
US8102687B2 (en) Control apparatus for controlling power conversion apparatus
JP4017637B2 (en) Control device for vehicle generator
CN109256947B (en) On-vehicle signal generating circuit and on-vehicle power supply device
JP4121034B2 (en) Control device for vehicle generator
US20170054363A1 (en) Systems and methods for dc power conversion
EP2816713A1 (en) In-vehicle step-down switching power supply, in-vehicle electronic control device, and idle stop system
JP2009213222A (en) Power generation controller for vehicle
JP2004208342A (en) Power generation controller for vehicle
JP4410194B2 (en) Control device for vehicle alternator
US7075272B2 (en) Control device for vehicle AC generator
JP2014003786A (en) Power supply device, and on-vehicle apparatus and vehicle using the same
KR100673190B1 (en) Control device for vehicle alternator
US7038428B1 (en) Control apparatus for automotive generator
JP2017121164A (en) Switching regulator
US10348189B2 (en) Oscillation circuit
JPS5937174B2 (en) electrical discharge machining power supply
JP2010081711A (en) Charging circuit, charging circuit control method and charging circuit control program
JP4893434B2 (en) Vehicle generator control system
CN110168889B (en) In-vehicle control device and in-vehicle power supply device
CN114244109B (en) Control circuit and method for DC-DC converter and DC-DC converter
US20080258699A1 (en) Converter Circuit with Improved Efficiency

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200107

Year of fee payment: 14