KR100671209B1 - A sensing circuit of flash memory using low power - Google Patents

A sensing circuit of flash memory using low power Download PDF

Info

Publication number
KR100671209B1
KR100671209B1 KR1020060013712A KR20060013712A KR100671209B1 KR 100671209 B1 KR100671209 B1 KR 100671209B1 KR 1020060013712 A KR1020060013712 A KR 1020060013712A KR 20060013712 A KR20060013712 A KR 20060013712A KR 100671209 B1 KR100671209 B1 KR 100671209B1
Authority
KR
South Korea
Prior art keywords
flash memory
data line
signal
sensing circuit
dline
Prior art date
Application number
KR1020060013712A
Other languages
Korean (ko)
Inventor
김영희
이재형
김종희
Original Assignee
창원대학교 산학협력단
한국소프트웨어진흥원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 창원대학교 산학협력단, 한국소프트웨어진흥원 filed Critical 창원대학교 산학협력단
Priority to KR1020060013712A priority Critical patent/KR100671209B1/en
Application granted granted Critical
Publication of KR100671209B1 publication Critical patent/KR100671209B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)

Abstract

A sensing circuit of a low power flash memory is provided to form a flash memory using low power by using a sense amplifier of a clocked inverter type without using a reference current bias circuit. A first inverter(410) receives a precharge signal from control logic of a flash memory cell. A first PMOS transistor(420) includes a gate connected to an output of the first inverter. A second PMOS transistor(430) receives a data line load signal from the control logic of the flash memory cell. A sense amplifier(440) receives a sense amplifier enable signal from the control logic of the flash memory cell, and is connected to a data line in order to sense the read data. A read data output unit(450) outputs the valid data of the data line according to the sense amplifier enable signal.

Description

저전력 플래쉬 메모리의 센싱회로{A sensing circuit of flash memory using low power}A sensing circuit of flash memory using low power

도 1은 수동형 UHF RFID 태그를 도시한 것이다.1 illustrates a passive UHF RFID tag.

도 2는 1Kb 동기화 플래쉬 메모리의 실시예를 블록도로 도시한 것이다.Figure 2 shows a block diagram of an embodiment of a 1 Kb synchronous flash memory.

도 3은 기존의 비휘발성 메모리에 사용되는 전류 센싱 방식의 회로를 도시한 것이다. 3 illustrates a current sensing circuit used in a conventional nonvolatile memory.

도 4는 본 발명에 의한 플래쉬 메모리용 센싱회로를 도시한 것이다. 4 illustrates a sensing circuit for a flash memory according to the present invention.

도 5는 읽기 모드시의 타이밍 다이어그램을 도시한 것이다. 5 shows a timing diagram in the read mode.

본 발명은 플래쉬 메모리에 관한 것으로, 특히 낮은 전력을 사용하는 플래쉬 메모리용 센싱회로에 관한 것이다.The present invention relates to a flash memory, and more particularly to a sensing circuit for flash memory using a low power.

RFID(Radio Frequency Identification)는 사물에 부착된 태그(Tag)로부터 전파를 이용하여 사물의 정보 및 주변정보를 수집, 저장, 수정 및 추적함으로써 다양한 서비스를 제공하는 무선 주파수 인식 기술이다. Radio Frequency Identification (RFID) is a radio frequency recognition technology that provides various services by collecting, storing, modifying, and tracking information and surrounding information of a thing by using radio waves from a tag attached to the thing.

RFID 태그는 배터리(battery) 내장 유무, 읽기(read), 쓰기(write) 및 통신 기능에 따라 분류되며, 전자상품코드(Electronic product code)를 국제 표준화(Global standardization)하는 단체인 EPCglobal에서 규격화된다. 현재 RFID는 사용하는 분야가 점점 넓어지면서 능동형 보다 저가격, 소형화에 유리한 수동형 태그 칩 개발에 많은 노력을 기울이고 있다. RFID tags are categorized according to the presence of battery, read, write and communication functions, and are standardized by EPCglobal, an organization that globally standardizes electronic product codes. As RFID is widely used, many efforts are being made to develop passive tag chips that are more cost effective and smaller than active ones.

도 1은 수동형 UHF RFID 태그를 도시한 것으로, 안테나와 태그 칩으로 구성된다.1 shows a passive UHF RFID tag, which is composed of an antenna and a tag chip.

태그 칩은 아날로그 회로, 로직 회로, 메모리 회로로 구성된다.The tag chip consists of analog circuits, logic circuits, and memory circuits.

아날로그 회로는 안테나에서 받은 주파수를 사용 가능한 데이터로 변환하는 복조기(Demodulator), 데이터를 주파수 신호로 바꾸어주는 변조기(Modulator), 리더에 의해서 안테나에 공급받은 에너지를 공급전압으로 만들어주는 전압배율기(Voltage multiplier)로 구성되어 있다. The analog circuit includes a demodulator for converting the frequency received from the antenna into usable data, a modulator for converting the data into a frequency signal, and a voltage multiplier for converting the energy supplied to the antenna by the reader into a supply voltage. It consists of).

로직회로는 프로토콜, CRC(Cyclic Redundancy Check) 확인, 에러검사, 및 아날로그 회로의 동작모드를 조절하는 역할을 한다. Logic circuits are responsible for protocols, cyclic redundancy check (CRC) checks, error checks, and mode of operation of analog circuits.

메모리 회로는 리드/라이트(read/write)가 가능하고 파워다운(power-down)시 저장된 정보를 유지할 수 있는 비휘발성 메모리인 EEPROM이 사용되고 있다. The memory circuit uses an EEPROM, which is a nonvolatile memory that can read / write and maintain stored information at power-down.

수동형 태그 칩에서는 UHF 신호를 받아서 아날로그 블록의 voltage multiplier에서 만들어진 power로 ID를 확인하고 데이터를 리더기에 전송하기 위해서는 저전력 회로 설계가 요구된다. Passive tag chips require a low-power circuit design to receive UHF signals, verify the ID with the power generated by the voltage multiplier of the analog block, and send data to the reader.

도 2는 1Kb 동기화 플래쉬 메모리(Synchronous Flash EEPROM)의 실시예를 블록도로 도시한 것이다.2 shows a block diagram of an embodiment of a 1 Kb synchronous flash memory (Synchronous Flash EEPROM).

도 2에서 보는 바와 같이 32 rows × 32 columns의 EEPROM 셀 어레이(cell array), Row 디코더(Decoder), Column 디코더와 Data Buffer, 동작모드에 따라 제어 신호(control signal)를 발생시키는 Control Logic 및 EEPROM의 쓰기 기능을 수행하기 위해 필요한 고전압인 VPP, VPPL을 공급해주기 위한 DC-DC 변환기(Converter)로 구성되어 있다. As shown in FIG. 2, the EEPROM cell array, row decoder, column decoder and data buffer of 32 rows × 32 columns, and the control logic and EEPROM generating control signals according to the operation mode. It is composed of DC-DC converter to supply VPP and VPPL which are high voltages needed to perform the write function.

인터페이스 신호는 크게 클럭 제어신호(clock control signal), command 제어 신호(control signal), 어드레스 신호(Address signal), bidirectional data I/O가 있다. 클럭 제어 신호는 CLK(clock)와 CKE(clock enable) 신호가 있고, command 제어 신호는 REb(Read Enable), WEb(Write Enable), OEb(Output Enable), ERSb(Erase), PGMb(Program), RSTb(Reset) 신호가 있다. 어드레스는 ADD[6:0]가 있고 I/O로 I/O[7:0]가 있다. 7개의 어드레스에 의해 128 바이트(Byte) 중의 한 바이트가 선택되며, 읽기와 쓰기는 byte 단위로 수행된다. Interface signals include a clock control signal, a command control signal, an address signal, and bidirectional data I / O. Clock control signals include CLK (clock) and CKE (clock enable) signals, and command control signals include REb (Read Enable), WEb (Write Enable), OEb (Output Enable), ERSb (Erase), PGMb (Program), There is an RSTb (Reset) signal. The address is ADD [6: 0] and I / O is I / O [7: 0]. One byte of 128 bytes is selected by seven addresses, and reading and writing are performed in byte units.

Flash EEPROM의 동작 모드는 지우기(erase), 프로그램(program), 읽기, 대기모드(Stand-by) 모드로 구분되며, 클럭에 동기화 되도록 하였다. 쓰기 모드는 지우기와 프로그램모드를 포함한다. Flash EEPROM's operation mode is divided into erase, program, read and stand-by mode, and it is synchronized with clock. Write modes include erase and program modes.

도 3은 기존의 비휘발성 메모리에 사용되는 전류 센싱 방식의 회로를 도시한 것이다.3 illustrates a current sensing circuit used in a conventional nonvolatile memory.

기존의 방식은 기준전류(reference current) 바이어스 회로가 존재하여 Vref 전압을 만드는데 필요한 전류와 감지 증폭기(Sense Amplifier)에서 흐르는 전류가 태그 칩에서 허용된 메모리 리드(Read)시의 소모 전력보다 더 크기 때문에 사용을 할 수가 없다. In the conventional method, since the current required to generate the Vref voltage due to the presence of a reference current bias circuit and the current flowing in the sense amplifier is larger than the power consumption in the memory read allowed in the tag chip. I can't use it.

본 발명이 이루고자 하는 기술적 과제는 플래쉬 메모리의 리드(read)시 소모전력을 줄이기 위한 센싱회로를 제공하는 것이다. An object of the present invention is to provide a sensing circuit for reducing power consumption when reading a flash memory.

상기 기술적 과제를 해결하기 위한 본 발명에 의한 저전력 플래쉬 메모리의 센싱회로는 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 프리차아지(PRECHARGE) 신호가 인가되는 제1 인버터; 상기 제1 인버터의 출력과 게이트가 연결되는 제1 PMOS 트랜지스터; 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 데이터라인 부하신호(DLINE_LOADb)가 인가되는 제2 PMOS 트랜지스터; 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 감지증폭기 인에이블(Sense Amplifier ENable: SAENb)신호가 인가되고, 데이터라인(DLINE)과 연결되어 리드 데이터를 감지하는 감지증폭기; 및 상기 감지증폭기의 SAENb 신호에 의해 데이터라인(DLINE)의 유효 데이터를 출력하는 리드 데이터 출력부;를 포함하고, 상기 데이터라인(DLINE)에 상기 제1 모스트랜지스터와 상기 제2 모스트랜지스터가 연결된 회로임을 특징으로 한다. According to another aspect of the present invention, there is provided a sensing circuit of a low power flash memory, including: a first inverter to which a precharge signal generated from control logic of a flash memory cell is applied; A first PMOS transistor having a gate connected to an output of the first inverter; A second PMOS transistor to which a data line load signal DLINE_LOADb generated from control logic of the flash memory cell is applied; A sense amplifier for applying a sense amplifier enable (SAENb) signal generated from control logic of the flash memory cell and connected to a data line to sense read data; And a read data output unit configured to output valid data of a data line DLINE by a SAENb signal of the sense amplifier, wherein the first MOS transistor and the second MOS transistor are connected to the data line DLINE. It is characterized by that.

이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 의한 플래쉬 메모리용 센싱회로를 도시한 것으로, 제1 인버터(410), 제1 PMOS 트랜지스터(420), 제2 PMOS 트랜지스터(430), 감지증폭기(440) 및 리드 데이터 출력부(450)로 이루어진다. 4 illustrates a sensing circuit for a flash memory according to the present invention, wherein a first inverter 410, a first PMOS transistor 420, a second PMOS transistor 430, a sense amplifier 440, and a read data output unit are illustrated. Consists of 450.

제1 인버터(410)는 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 프리차아지(PRECHARGE) 신호가 인가된다.The first inverter 410 is applied with a precharge signal generated from control logic of the flash memory cell.

제1 PMOS 트랜지스터(420)는 상기 제1 인버터(410)의 출력과 게이트가 연결된다.The first PMOS transistor 420 has a gate connected to the output of the first inverter 410.

제2 PMOS 트랜지스터(430)는 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 데이터라인 부하신호(DLINE_LOADb)가 인가된다. 이러한 상기 제2 PMOS 트랜지스터(430)는 워드라인(Word-Line: WL)이 선택되어 있는 동안 활성화되어 상기 플래쉬 메모리 셀이 오프(OFF) 상태에서 누설전류(leakage current)에 의해 데이터라인(DLINE)이 0V로 떨어지는 것을 방지하기 위한 높은 임피던스의 능동 부하(Active Load) 역할을 한다.The second PMOS transistor 430 is applied with a data line load signal DLINE_LOADb generated from control logic of the flash memory cell. The second PMOS transistor 430 is activated while a word line (WL) is selected so that the data line (DLINE) is caused by a leakage current in the off state of the flash memory cell. It acts as a high impedance active load to prevent falling to 0V.

상기 제1 PMOS 트랜지스터(420)와 상기 제2 PMOS 트랜지스터(430)는 각각 데이터라인(DLINE)에 연결된다. The first PMOS transistor 420 and the second PMOS transistor 430 are connected to the data line DLINE, respectively.

감지증폭기(440)는 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 SAENb신호가 인가되고, 데이터라인(DLINE)과 연결되어 리드 데이터를 감지하는 것으로, 클록이 인가된 인버터(Clocked Inverter)방식을 사용한다. The sense amplifier 440 is a SAENb signal generated from the control logic of the flash memory cell and is connected to the data line DLINE to sense read data, and a clocked inverter. Use the method.

상기 클록이 인가된 인버터(Clocked Inverter)는 두 개의 PMOS 트랜지스터와 두 개의 NMOS 트랜지스터가 직렬로 연결되고, 하나의 PMOS트랜지스터와 하나의 NMOS트랜지스터에 데이터라인이 연결되고, 나머지 하나의 PMOS 트랜지스터에 SAENb 신호가 인가되고, 나머지 하나의 NMOS 트랜지스터에는 반전된 SAENb 신호가 인가된다.In the clocked inverter, two PMOS transistors and two NMOS transistors are connected in series, a data line is connected to one PMOS transistor and one NMOS transistor, and a SAENb signal is connected to the other PMOS transistor. Is applied, and the inverted SAENb signal is applied to the other NMOS transistor.

리드 데이터 출력부(450)는 상기 감지증폭기(440)의 SAENb 신호에 의해 데이터라인(DLINE)의 유효 데이터를 출력한다. The read data output unit 450 outputs valid data of the data line DLINE by the SAENb signal of the sense amplifier 440.

상기 기술한 바와 같이 본 발명에 의한 플래쉬 메모리용 센싱회로를 이용한 메모리의 읽기 모드 동작을 도 2와 도 4를 참조하여 다음과 같이 설명한다. As described above, the read mode operation of the memory using the flash memory sensing circuit according to the present invention will be described with reference to FIGS. 2 and 4 as follows.

읽기 모드에서는 컬럼디코더(Column Decoder)의 디코딩에 의해 32개의 BL 중 선택된 8개의 BL은 8개의 DLINE에 연결된다. In the read mode, eight BLs selected out of 32 BLs are connected to eight DLINEs by decoding of a column decoder.

읽기(Read) 모드에서 EEPROM 셀의 컨트롤 게이트(control gate) 전압인 WL이 활성화(activation) 되기 이전에 PRECHARGE 신호에 Short Pulse가 인가되어 PMOS 트랜지스터인 MP0에 의해 먼저 DLINE을 VDD로 Precharge 시킨 후 WL이 활성화되면서 프로그램 된 셀은 전류가 흐르지 않으므로 DLINE은 VDD를 유지하여 출력으로 나오는 반면, 프로그램 되지 않은 셀은 ON 전류가 흘러 DLINE은 거의 0V의 출력이 나온다. In Read mode, short pulse is applied to the PRECHARGE signal before WL, the control gate voltage of the EEPROM cell, is activated, and then precharges DLINE to VDD by the PMOS transistor MP0. When activated, the programmed cell has no current, so DLINE remains at VDD and comes out as an output, while unprogrammed cells have ON current and DLINE has almost 0V of output.

DLINE에 데이터가 충분이 전달되면 클록이 인가된 인버터(Clocked Inverter: )의 SAENb(Sense Amplifier ENable) 신호가 0V로 인에이블(enable)되어 DLINE의 데이터를 읽어 낸다. When enough data is transferred to the DLINE, the SEN Amplifier ENable (SAENb) signal of the clocked inverter (Inverter) is enabled to 0V to read the data of the DLINE.

부하 트랜지스터(Load Transistor)인 MP1은 WL이 선택되어 있는 동안 활성화되어 EEPROM 셀이 OFF 상태에서 누설전류(leakage current)에 의해 DLINE이 0V로 떨어지는 것을 방지하기 위한 높은 임피던스의 능동 부하(Active Load) 역할을 한다. The load transistor, MP1, is active while WL is selected, acting as a high impedance active load to prevent DLINE from dropping to 0V due to leakage current while the EEPROM cell is OFF. Do it.

도 5는 읽기 모드시의 타이밍 다이어그램을 도시한 것이다. 5 shows a timing diagram in the read mode.

Read 모드 시 태그 칩의 아날로그 블록으로 나오는 클럭(CLK) 신호, 로직 블럭으로부터 들어오는 command 제어 신호(CKE, REb, OEb), 도 2에서 보는 바와 같이 플래쉬 메모리(EEPROM)의 제어 로직(control logic)에서 나오는 PCHARGE, DLINE_LOADb, SAENb 신호의 타이밍 다이어그램이다. In the read mode, the clock (CLK) signal coming out of the analog block of the tag chip, the command control signals CKE, REb, and OEb coming from the logic block, and the control logic of the flash memory EEPROM as shown in FIG. This is a timing diagram of the PCHARGE, DLINE_LOADb, and SAENb signals.

클럭의 상승 모서리(rising edge)에서 읽기 명령(command)이 들어오면 PCHARGE 신호에 의해 DLINE과 BL이 VDD로 프리차아지(precharge)된다. BL이 프리차아지(precharge)된 후 WL이 활성화되면서 BL에 데이터가 전달되면 SAENb 신호에 의해 DLINE의 유효 데이터(valid data)가 RD_DO를 거쳐 출력 데이터 버퍼(output data buffer)를 통해 I/O로 내 보낸다. 이 때 한 클럭의 반주기 이내에 유효 데이터가 I/O로 나오면 된다.When a read command is received at the rising edge of the clock, DLINE and BL are precharged to VDD by the PCHARGE signal. After the BL is precharged and WL is activated, data is transferred to the BL and the SAENb signal causes valid data of the DLINE to pass through the RD_DO to the I / O through the output data buffer. Send out. At this time, valid data comes out to I / O within half a cycle of one clock.

이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.As described above, the present invention has been described with reference to the embodiments illustrated in the drawings, which are merely exemplary, and it should be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. will be. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명에 의하면, 기준전류 바이어스회로가 필요 없는 클록이 인가된 인버터 방식의 감지 증폭기를 사용함으로써 저전력의 플래쉬 메모리용 센싱회로를 구현할 수 있다.According to the present invention, a sensing circuit for a low power flash memory can be implemented by using an inverter-type sense amplifier to which a clock is applied without a reference current bias circuit.

Claims (5)

읽기 모드에서 플래쉬 메모리 셀에 저장된 정보를 읽어내기 위한 센싱회로에 있어서, In the sensing circuit for reading the information stored in the flash memory cell in the read mode, 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 프리차아지(PCHARGE) 신호가 인가되는 제1 인버터;A first inverter to which a precharge (PCHARGE) signal generated from control logic of the flash memory cell is applied; 상기 제1 인버터의 출력과 게이트가 연결되는 제1 PMOS 트랜지스터;A first PMOS transistor having a gate connected to an output of the first inverter; 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 데이터라인 부하신호(DLINE_LOADb)가 인가되는 제2 PMOS 트랜지스터; A second PMOS transistor to which a data line load signal DLINE_LOADb generated from control logic of the flash memory cell is applied; 상기 플래쉬 메모리 셀의 제어 로직(control logic)으로부터 발생되는 감지증폭기 인에이블(Sense Amplifier ENable: SAENb)신호가 인가되고, 데이터라인(DLINE)과 연결되어 리드 데이터를 감지하는 감지증폭기; 및 A sense amplifier for applying a sense amplifier enable (SAENb) signal generated from control logic of the flash memory cell and connected to a data line to sense read data; And 상기 감지증폭기의 SAENb 신호에 의해 데이터라인(DLINE)의 유효 데이터를 출력하는 리드 데이터 출력부;를 포함하고, And a read data output unit configured to output valid data of a data line DLINE by a SAENb signal of the sense amplifier. 상기 데이터라인(DLINE)에 상기 제1 모스트랜지스터와 상기 제2 모스트랜지스터가 연결된 회로임을 특징으로 하는 저전력 플래쉬 메모리의 센싱회로. And a circuit in which the first MOS transistor and the second MOS transistor are connected to the data line. 제1항에 있어서, 상기 제2 모스트랜지스터는The method of claim 1, wherein the second MOS transistor is 워드라인(Word-Line: WL)이 선택되어 있는 동안 활성화되어 상기 플래쉬 메모리 셀이 오프(OFF) 상태에서 누설전류(leakage current)에 의해 데이터라인 (DLINE)이 0V로 떨어지는 것을 방지하기 위한 높은 임피던스의 능동 부하(Active Load) 역할을 함을 특징으로 하는 저전력 플래쉬 메모리의 센싱회로. High impedance to prevent the data line from dropping to 0V due to leakage current while the flash memory cell is in the OFF state by being active while the word line (WL) is selected Sensing circuit of low power flash memory, characterized in that it acts as an active load. 제1항에 있어서, 상기 감지증폭기는The method of claim 1, wherein the sensing amplifier 클록이 인가된 인버터(Clocked Inverter)임을 특징으로 하는 저전력 플래쉬 메모리의 센싱회로. Sensing circuit of a low-power flash memory, characterized in that the clocked inverter (Clocked Inverter). 제1항에 있어서, 상기 클록이 인가된 인버터(Clocked Inverter)는 The clocked inverter of claim 1, wherein the clocked inverter is 두 개의 PMOS 트랜지스터와 두 개의 NMOS 트랜지스터가 직렬로 연결되고, 하나의 PMOS트랜지스터와 하나의 NMOS트랜지스터에 데이터라인이 연결되고, 나머지 하나의 PMOS 트랜지스터에 SAENb 신호가 인가되고, 나머지 하나의 NMOS 트랜지스터에는 반전된 SAENb 신호가 인가됨을 특징으로 하는 저전력 플래쉬 메모리의 센싱회로. Two PMOS transistors and two NMOS transistors are connected in series, a data line is connected to one PMOS transistor and one NMOS transistor, the SAENb signal is applied to the other PMOS transistor, and the inverting is applied to the other NMOS transistor. Sensing circuit of the low power flash memory, characterized in that the applied SAENb signal. 제1항에 있어서,The method of claim 1, 상기 프라차이지(PCHARGE) 신호가 데이터라인(DLINE)을 프리차아징(precharging)하는 동안 상기 데이터라인 부하신호(DLINE_LOADb)가 활성화(activation)되어 높은 임피던스(high-impedance)의 상기 제2 PMOS 트랜지스터로 데이터라인(DLINE)을 VDD로 pull-up 시키는 것을 특징으로 하는 저전력 플래쉬 메모리의 센싱회로. While the PCHARGE signal is precharging the data line DLINE, the data line load signal DLINE_LOADb is activated to the high-impedance second PMOS transistor. A sensing circuit of a low power flash memory, characterized in that the data line (DLINE) is pulled up to VDD.
KR1020060013712A 2006-02-13 2006-02-13 A sensing circuit of flash memory using low power KR100671209B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013712A KR100671209B1 (en) 2006-02-13 2006-02-13 A sensing circuit of flash memory using low power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013712A KR100671209B1 (en) 2006-02-13 2006-02-13 A sensing circuit of flash memory using low power

Publications (1)

Publication Number Publication Date
KR100671209B1 true KR100671209B1 (en) 2007-01-19

Family

ID=38014203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013712A KR100671209B1 (en) 2006-02-13 2006-02-13 A sensing circuit of flash memory using low power

Country Status (1)

Country Link
KR (1) KR100671209B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210040602A (en) * 2019-10-04 2021-04-14 창원대학교 산학협력단 Cell control circuit of embeded flash memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629551A (en) * 1992-07-11 1994-02-04 Hitachi Ltd Semiconductor storage
KR970051342A (en) * 1995-12-21 1997-07-29 김광호 Nonvolatile Semiconductor Memory Device
US5828603A (en) 1997-04-23 1998-10-27 Atmel Corporation Memory device having a power supply-independent low power consumption bit line voltage clamp
KR20040110819A (en) * 2003-06-20 2004-12-31 삼성전자주식회사 Flash memory device capable of operating at low operating voltage
KR20060012408A (en) * 2004-08-03 2006-02-08 삼성전자주식회사 Semiconductor memory device having local sense amplifier with on/off control

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629551A (en) * 1992-07-11 1994-02-04 Hitachi Ltd Semiconductor storage
KR970051342A (en) * 1995-12-21 1997-07-29 김광호 Nonvolatile Semiconductor Memory Device
US5828603A (en) 1997-04-23 1998-10-27 Atmel Corporation Memory device having a power supply-independent low power consumption bit line voltage clamp
KR20040110819A (en) * 2003-06-20 2004-12-31 삼성전자주식회사 Flash memory device capable of operating at low operating voltage
KR20060012408A (en) * 2004-08-03 2006-02-08 삼성전자주식회사 Semiconductor memory device having local sense amplifier with on/off control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210040602A (en) * 2019-10-04 2021-04-14 창원대학교 산학협력단 Cell control circuit of embeded flash memory
KR102281629B1 (en) * 2019-10-04 2021-07-23 창원대학교 산학협력단 Cell control circuit of embeded flash memory

Similar Documents

Publication Publication Date Title
US6549480B2 (en) Semiconductor integrated circuit allowing internal voltage to be measured and controlled externally
US7417528B2 (en) RFID device having nonvolatile ferroelectric memory device
US7092308B2 (en) Portable data storage apparatus
JP2006221330A (en) Semiconductor device for passive rfid, ic tag and control method
US20110026346A1 (en) Self-timed low power sense amplifier
US7675798B2 (en) Sense amplifier control circuit and semiconductor device using the same
KR102172869B1 (en) Memory device including reference voltage generator
US11183230B2 (en) Sense amplifier circuit and semiconductor memory device
US7800481B2 (en) RFID device having a nonvolatile ferroelectric memory
KR100843887B1 (en) Integrated circuit and method for writing information thereof
KR100671209B1 (en) A sensing circuit of flash memory using low power
KR100909838B1 (en) Low power and low area nonvolatile memory device
Lee et al. Low‐Power 512‐Bit EEPROM Designed for UHF RFID Tag Chip
US10283207B2 (en) Non-volatile memory devices comprising high voltage generation circuits and operating methods thereof
US20110234381A1 (en) Radio frequency identification device
KR101104642B1 (en) Nonvolatile memory device
US20070247926A1 (en) RFID device having nonvolatile ferroelectric memory device
Yu et al. Design of 256 bit single-poly MTP memory based on BCD process
KR100756798B1 (en) Radio frequency identification device
KR100695512B1 (en) Semiconductor memory device
KR101037546B1 (en) Rfid device
KR101218280B1 (en) RFID device
Lee et al. A Low-Power 512-Bit EEPROM Design for UHF RFID Tag Chips
KR102281629B1 (en) Cell control circuit of embeded flash memory
Duong et al. A fully integrated UHF passive tag IC having one-time programmable memory in standard CMOS technology

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee