KR100671162B1 - 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법 - Google Patents

웨이퍼에 흡착된 플라즈마 양이온의 방전 방법 Download PDF

Info

Publication number
KR100671162B1
KR100671162B1 KR1020040117519A KR20040117519A KR100671162B1 KR 100671162 B1 KR100671162 B1 KR 100671162B1 KR 1020040117519 A KR1020040117519 A KR 1020040117519A KR 20040117519 A KR20040117519 A KR 20040117519A KR 100671162 B1 KR100671162 B1 KR 100671162B1
Authority
KR
South Korea
Prior art keywords
plasma
ozone
wafer
voltage
upper electrode
Prior art date
Application number
KR1020040117519A
Other languages
English (en)
Other versions
KR20060078924A (ko
Inventor
박태희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117519A priority Critical patent/KR100671162B1/ko
Publication of KR20060078924A publication Critical patent/KR20060078924A/ko
Application granted granted Critical
Publication of KR100671162B1 publication Critical patent/KR100671162B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

플라즈마를 이용한 반도체 소자의 제조 공정에서 웨이퍼에 누적되는 플라즈마 양이온을 방전하는 방법을 개시한다. 본 방법은, 플라즈마 쳄버 내벽에 상부 전극을 설치하고 웨이퍼에 하부 전극을 설치하며, 반도체 소자의 제조 공정 중에서 플라즈마를 이용한 공정을 수행한 직후에 상온의 상기 플라즈마 쳄버 내에 오존(O3)을 주입하는 단계; 상기 상부 전극에 제1 직류 전압을 인가하여 상기 오존을 분해함으로써 오존 플라즈마를 발생시켜 산소 이온을 웨이퍼 표면에 흡착시키는 단계; 상기 산소 이온을 웨이퍼에 대전된 플라즈마 양이온과 반응시키고, 상기 상부 전극에 제2 직류 전압을 인가하여 잔여하는 산소 이온을 제거하는 단계를 포함한다. 보통 산소는 안정적인 원자구조로 반응성이 적으나 자연 상태에서 오존(O3)은 산소 3개로 이루어져 있어서 매우 불안정한 상태이다. 따라서 반응성이 강하여 조그마한 에너지나 충격에도 다른 물질과 쉽게 반응하게 된다. 이러한, 오존의 높은 반응성을 이용하여 웨이퍼에 누적된 플라즈마 양이온을 제거할 수 있게 된다.

Description

웨이퍼에 흡착된 플라즈마 양이온의 방전 방법{Method for Discharging Plasma Cation Adsorbed on Wafer}
도 1은 플라즈마 대전 손상으로 인한 안테나 효과를 설명하는 종래 반도체 소자의 단면도이다.
도 2는 본 발명에 따른 플라즈마 양이온의 방전 방법을 설명하는 반도체 소자의 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 자세하게는, 플라스마(Plasma)를 사용하는 공정에서 유발되는 플라스마 대전으로 인한 플라즈마 대전 손상(Plasma Charging Damage)을 방지하는 방법에 관한 것이다.
반도체 소자의 제조 공정 중에는 플라스마(Plasma)를 사용하는 공정이 많은데, 특히 플라스마 에칭(Plasma Etch) 공정은 고밀도 플라스마를 이용하는 추세이므로 플라스마 이온의 대전(Charging)에 의한 손상의 우려가 커지고 있다.
특히, 금속 공정(Metalization)에서는 금속 스퍼터 공정(metal sputter), 금속 에칭(metal etch), 감광막을 제거하기 위한 에싱 공정(Ashing), CVD 플라스마를 이용한 증착 공정(Deposition) 등의 공정들이 연속해서 진행된다. 그에 따라, 게이트 산화막에 누적되는 플라스마 대전은 심각한 수준까지 악화되고, 금속 배선(Metal line)을 따라 게이트 산화막(Gate Oxide)에 포획되는 플라즈마 대전 이온들의 양이 일정 수준을 넘어서게 되면 결국 GOI(Gate Oxide Integration) 파괴로 이어져 소자의 동작 특성을 저하시키게 된다.
이러한 현상을 안테나 효과(Antenna Effect)라고 하며, 도 1에 도시한 2층의 금속 배선이 형성된 반도체 소자의 단면도를 참조하여 안테나 효과에 대하여 간략히 설명한다. 도 1에서, 참조 부호 G는 다결정 실리콘 게이트 전극, S 및 D는 각각 소스 및 드레인 확산 영역, F는 단위 트랜지스터 소자를 분리시키는 필드 산화막, I1 및 I2는 BPSG(Borophosphosilicate Glass) 등과 같은 층간 절연막, M1 및 M2는 알루미늄 또는 텅스텐 등으로 이루어진 금속 배선층을 나타낸다.
게이트 전극(G)을 형성하기 위해서는 다결정 실리콘층을 기판 위에 증착한 후 일정한 패턴으로 에칭하게 된다. 또한, 소스/드레인 확산 영역(S, D)을 형성하기 위하여 임플란트 공정을 거치게 되고, 또한 게이트 전극(G) 위에 금속 배선층(M1)과의 접촉을 위하여 컨택 에칭 등을 행하여야 한다. 이러한 일련의 공정들에서 플라즈마 공정이 이용되는데, 이 때 발생하는 플라즈마 대전으로 인하여 게이트 전극(G) 및 기판(Sub) 사이에 정전 용량(C1)이 발생하게 된다. 또한 금속 배선(M1 및 M2)들의 다층 상호 접속 공정에서 발생하는 플라즈마 대전은 각각 정전 용량(C2, C3)을 유발하게 된다. 이러한 정전 용량(C1, C2 및 C3)으로 인하여 GOI 특성이 열화되고 궁극적으로는 소자의 동작을 방해하는 불량 요인으로 작용하게 된다.
본 발명의 목적은, 플라스마(Plasma)를 이용하는 반도체 소자의 제조 공정 중에 플라스마 양이온들이 소자 내에 누적됨으로 인하여 발생하는 플라즈마 대전 손상(Plasma Charging damage)을 효과적으로 방지하는 방법을 제공하는 것이다.
본 발명에 따른 플라즈마 양이온 방전 방법은, 플라즈마 쳄버 내벽에 상부 전극을 설치하고 웨이퍼에 하부 전극을 설치하며, 반도체 소자의 제조 공정 중에서 플라즈마를 이용한 공정을 수행한 직후에 상온의 상기 플라즈마 쳄버 내에 오존(O3)을 주입하는 단계; 상기 상부 전극에 제1 직류 전압을 인가하여 상기 오존을 분해함으로써 오존 플라즈마를 발생시켜 산소 이온을 웨이퍼 표면에 흡착시키는 단계; 상기 산소 이온을 웨이퍼에 대전된 플라즈마 양이온과 반응시키고, 상기 상부 전극에 제2 직류 전압을 인가하여 잔여하는 산소 이온을 제거하는 단계를 포함한다. 보통 산소는 안정적인 원자구조로 반응성이 적으나 자연 상태에서 오존(O3)은 산소 3개로 이루어져 있어서 매우 불안정한 상태이다. 따라서 반응성이 강하여 조그마한 에너지나 충격에도 다른 물질과 쉽게 반응하게 된다. 이러한, 오존의 높은 반응성을 이용하여 웨이퍼에 누적된 플라즈마 양이온을 제거할 수 있게 된다.
여기서, 제1 직류 전압으로 (-)전압을 사용하고, 제2 직류 전압으로는 (+)전압을 사용하는 것이 바람직하다. 또한, 제2 직류 전압의 크기는 제1 직류 전압의 크기의 대략 두배인 것이 바람직하다.
또한, 본 발명에 따른 플라즈마 양이온 방전 방법은 반도체 소자의 제조 공정 중 플라즈마를 이용한 다양한 공정에 응용될 수 있다. 예컨대, 게이트 전극 패 턴을 형성하기 위하여 다결정 실리콘층을 식각하는 공정, 다층 배선 구조의 상호 접속을 위한 컨택 홀 형성 공정, 금속 식각 공정, 절연 산화막 증착 공정, 금속 스퍼터 공정, 보호막(Passivation)으로 사용되는 산화막 또는 질화막의 증착 공정, 감광막의 제거에 사용되는 에싱 공정 등의 플라즈마를 이용한 공정을 수행한 후에, 본 발명에 따른 플라즈마 양이온 방전 방법을 수행함으로써 플라즈마 대전 손상을 방지할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
본 실시예에서는 하층의 금속 배선 및 상층의 금속 배선을 상호 접속하는 공정을 예시하여 설명한다. 즉, 도 2에서 보듯이, 게이트(G), 소스(S) 및 드레인(D)을 포함하는 소정의 반도체 소자가 반도체 기판(Sub) 상에 형성되어 있으며, 기판(Sub) 상부에는 소정의 두께를 가진 제1 층간 절연막(IMD; Intermetal Dielectric, I1)이 형성되어 있다.
또한, 제1 층간 절연막(I1)에는 제1 금속 배선층(M1)과 소스(S) 및 드레인(D)을 각각 접속하는 컨택 플러그(V1)가 형성되어 있다. 컨택 플러그(V1)는 제1 층간 절연막(I1)에 비아 홀(Via Hole)을 형성한 후에 화학 기상 증착법(CVD)을 이용하여 비아 홀 내부를 텅스텐으로 매립하여 형성된다. 이 때, 비아 홀을 형성하기 위해 제1 층간 절연막을 식각하는 공정 및 이에 사용되는 감광막 패턴을 제거하기 위하여 에싱하는 공정에서 플라즈마를 이용하게 된다. 계속하여, 컨택 플러그(V1)를 형성한 후에는 제2 층간 절연막(I2)을 형성하여 제1 금속 배선층(M1)의 절 연성을 확보한다.
나아가, 제1 금속 배선층(M1)과 상호 접속하는 제2 금속 배선층을 제2 층간 절연막(I2) 위에 형성하기 전에 또 다른 컨택 플러그를 형성해야 하는데, 이를 위해서 제2 층간 절연막에 비아 홀(V2)을 형성해야 한다.
도 2는 비아 홀(V2)을 플라즈마 에칭 공정에 의해 형성한 상태를 나타낸 것이다. 상술한대로, 여기까지의 공정을 진행하면서 플라즈마를 이용한 공정을 많이 거치게 됨을 알 수 있다. 즉, 비아 홀(V1, V2)들을 형성하는 에칭 공정 또는 에칭 공정에서 식각 저지막으로 사용되는 감광막 패턴을 제저하는 에싱 공정 등과 같이 플라즈마를 이용한 공정을 많이 거치게 된다.
따라서, 플라즈마 공정을 계속하여 진행함에 따라 플라즈마 양이온들이 비아 홀(V1, V2) 내부의 측벽에 누적될 수 있다. 이러한 플라즈마 양이온을 제거하지 않는다면, 컨택 플러그로 구성되는 금속 라인을 따라 전하의 축적이 생기게 되므로 기생 정전 용량이 발생하게 된다.
이와 같이, 비아 홀 내부에 누적된 플라즈마 양이온을 제거하기 위하여 다음과 같은 진행한다. 즉, 플라즈마 에칭 공정을 이용하여 제2 층간 절연막(I2)에 비아 홀(V2)을 형성한 다음, 상온에서 웨이퍼 전면에 오존(O3)을 도포한다. 이 때, 플라즈마 쳄버 내벽에 상부 전극을 설치하고 웨이퍼에 하부 전극을 설치하여 상부 전극에 -50V 정도의 DC 전압을 인가하면서 오존(O3) 발생기(Generator)를 통해 적정량의 오존(O3)을 발생시키면 인가된 DC 전압에 의해 불안정한 구조의 오존(O3)이 쉽게 분해되면서 오존 플라즈마가 발생하여 웨이퍼 표면에 산소 이온이 흡착된다. 산소 이온은 소정의 시간(수초 ~ 1분 정도) 동안에 웨이퍼 전면 및 비아 홀(V2) 내부에 골고루 흡착될 수 있다. 도 2에는 감광막 패턴(30) 위 및 비아 홀(V2)이 내벽에 산소 이온(10)이 흡착된 상태를 도시하였다.
이후, 반응성이 뛰어난 산소 이온은 플라즈마(Plasma) 공정에서 웨이퍼에 누적된 플라즈마 양이온들을 끌어당기게 되고 이들과 반응하여 중성인 반응물(120)로 떨어져 나오게 되며, 상부 전극에 처음에 인가해 주었던 DC 전압보다는 2배 정도로 높은 +100V DC 전압을 인가하여 웨이퍼 상에 잔여하는 산소 이온을 제거하게 된다. 이와 같은 방법으로, 소자의 구조나 공정 상태에 전혀 영향을 주지 않고 쉽게 플라즈마 양이온들을 제거 할 수 있다.
상술한 오존을 이용한 플라즈마 양이온 방전 방법은 플라즈마 공정을 이용하는 각종 공정을 거친 후 플라즈마 쳄버 내에서 곧 바로 실시할 수 있다. 또한, 오존의 인가량을 적절히 제어하여 플라즈마 양이온이 충분히 제거될 수 있게 한다. 아울러, 본 실시예에서는 처음 인가하는 직류 전압을 (-) 전압으로 약 1000V 이하의 범위에서 사용하였다. 또한, 산소 이온을 활성화시키기 위하여 사용한 직류 전압은 (+) 전압으로 약 1000V 이하의 범위에서 사용하였다.
이상, 본 발명을 바람직한 실시예에 기초하여 설명하였지만, 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도 내에서 다양한 개조 및 변화가 가능하다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 용이하게 이해할 수 있을 것이다.
본 발명에 따르면, 반도체 소자 제조 공정 중 플라스마(Plasma)를 사용하는 공정에서 생길 수 있는 플라스마 대전 손상(Plasma Charging damage)을 방지함으로써, 안테나 효과로 인한 GOI 불량 문제를 방지할 수 있다.

Claims (4)

  1. 플라즈마 쳄버 내벽에 상부 전극을 설치하고 웨이퍼에 하부 전극을 설치하며, 반도체 소자의 제조 공정 중에서 플라즈마를 이용한 공정을 수행한 직후에 상온의 상기 플라즈마 쳄버 내에 오존(O3)을 주입하는 단계;
    상기 상부 전극에 제1 직류 전압을 인가하여 상기 오존을 분해함으로써 오존 플라즈마를 발생시켜 산소 이온을 웨이퍼 표면에 흡착시키는 단계;
    상기 산소 이온을 웨이퍼에 대전된 플라즈마 양이온과 반응시키고, 상기 상부 전극에 제2 직류 전압을 인가하여 잔여하는 산소 이온을 제거하는 단계를 포함하는 것을 특징으로 하는 플라즈마 양이온의 방전 방법.
  2. 제1항에 있어서, 상기 제1 직류 전압은 (-)전압인 것을 특징으로 하는 플라즈마 양이온의 방전 방법.
  3. 제1항에 있어서, 상기 제2 직류 전압은 (+)전압인 것을 특징으로 하는 플라즈마 양이온의 방전 방법..
  4. 제1항에 있어서, 상기 제2 직류 전압의 크기는 상기 제1 직류 전압의 크기의 두배인 것을 특징으로 하는 플라즈마 양이온의 방전 방법.
KR1020040117519A 2004-12-30 2004-12-30 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법 KR100671162B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117519A KR100671162B1 (ko) 2004-12-30 2004-12-30 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117519A KR100671162B1 (ko) 2004-12-30 2004-12-30 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법

Publications (2)

Publication Number Publication Date
KR20060078924A KR20060078924A (ko) 2006-07-05
KR100671162B1 true KR100671162B1 (ko) 2007-01-17

Family

ID=37170746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117519A KR100671162B1 (ko) 2004-12-30 2004-12-30 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법

Country Status (1)

Country Link
KR (1) KR100671162B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169758A (ja) * 1993-09-27 1995-07-04 Toshiba Corp 励起酸素の生成方法及び供給方法
KR960025356A (ko) * 1994-12-31 1996-07-20 이형도 드럼 체결장치
KR970063452A (ko) * 1996-02-26 1997-09-12 김광호 스퍼터링 장치
JP2002367967A (ja) 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd プラズマ処理方法及びその装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169758A (ja) * 1993-09-27 1995-07-04 Toshiba Corp 励起酸素の生成方法及び供給方法
KR960025356A (ko) * 1994-12-31 1996-07-20 이형도 드럼 체결장치
KR970063452A (ko) * 1996-02-26 1997-09-12 김광호 스퍼터링 장치
JP2002367967A (ja) 2001-06-07 2002-12-20 Matsushita Electric Ind Co Ltd プラズマ処理方法及びその装置

Also Published As

Publication number Publication date
KR20060078924A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US5976973A (en) Method of making a semiconductor device having planarized insulating layer
JP2006303063A (ja) 半導体装置の製造方法
US20080305628A1 (en) Semiconductor device with connecting via and dummy via and method of manufacturing the same
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
US6860275B2 (en) Post etching treatment process for high density oxide etcher
US7723229B2 (en) Process of forming a self-aligned contact in a semiconductor device
US20040188842A1 (en) Interconnect structure
KR100671162B1 (ko) 웨이퍼에 흡착된 플라즈마 양이온의 방전 방법
US20080200027A1 (en) Method of forming metal wire in semiconductor device
JP5532826B2 (ja) 半導体素子の製造方法
US7858515B2 (en) Method for forming metal line in semiconductor device
US6756315B1 (en) Method of forming contact openings
CN109755175B (zh) 互连结构及其形成方法
KR100571402B1 (ko) 텅스텐 플러그 상에 형성된 구리 배선층을 포함하는반도체 소자의 제조 방법
US6838340B2 (en) Method of manufacturing semiconductor device having MIM capacitor element
KR100866683B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100485167B1 (ko) 반도체 소자 및 그 제조 방법
US20060128149A1 (en) Method for forming a metal wiring in a semiconductor device
US20240021513A1 (en) Etch stop structure for ic to increase stability and endurance
KR100701779B1 (ko) 반도체 소자의 콘택 형성 방법
US7037778B2 (en) Method for fabricating capacitor in semiconductor memory device
KR100798805B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100355873B1 (ko) 반도체 소자의 제조 방법
KR100463183B1 (ko) 반도체 소자의 텅스텐 플러그 형성 방법
KR100520140B1 (ko) 반도체소자의캐패시터제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee