KR100667940B1 - 플라즈마 디스플레이 패널 및 이의 구동방법 - Google Patents

플라즈마 디스플레이 패널 및 이의 구동방법 Download PDF

Info

Publication number
KR100667940B1
KR100667940B1 KR1020050005288A KR20050005288A KR100667940B1 KR 100667940 B1 KR100667940 B1 KR 100667940B1 KR 1020050005288 A KR1020050005288 A KR 1020050005288A KR 20050005288 A KR20050005288 A KR 20050005288A KR 100667940 B1 KR100667940 B1 KR 100667940B1
Authority
KR
South Korea
Prior art keywords
electrode
discharge
substrate
address electrode
address
Prior art date
Application number
KR1020050005288A
Other languages
English (en)
Other versions
KR20060084578A (ko
Inventor
허민
최영도
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050005288A priority Critical patent/KR100667940B1/ko
Priority to US11/301,789 priority patent/US20060158113A1/en
Priority to CNA2006100051598A priority patent/CN1808543A/zh
Priority to JP2006013023A priority patent/JP2006202763A/ja
Publication of KR20060084578A publication Critical patent/KR20060084578A/ko
Application granted granted Critical
Publication of KR100667940B1 publication Critical patent/KR100667940B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J17/00—Gas-filled discharge tubes with solid cathode
    • H01J17/38—Cold-cathode tubes
    • H01J17/48—Cold-cathode tubes with more than one cathode or anode, e.g. sequence-discharge tube, counting tube, dekatron
    • H01J17/49—Display panels, e.g. with crossed electrodes, e.g. making use of direct current

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 계조 표현력 및 휘도를 향상시킬 수 있는 구조를 갖는 플라즈마 디스플레이 패널 및 이의 구동방법에 관한 것이다. 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판과 제2 기판이 서로 대향 배치되고, 상기 제1 기판과 제2 기판의 사이 공간에 격벽이 형성되어 다수의 방전셀을 구획하며, 상기 각 방전셀 내부에는 형광체층이 형성된다. 상기 제1 기판 위에 제1 어드레스전극과 제2 어드레스전극이 상기 각 방전셀에 대응하여 제1 방향을 따라 나란히 형성된다. 상기 제1 기판 위에는 상기 제1 어드레스전극 및 제 2 어드레스전극과 전기적으로 절연되면서 제1 전극과 제2 전극이 상기 제1 방향과 교차하는 제2 방향을 따라 형성된다. 그리고, 상기 제1 전극 및 제2 전극은 상기 제1 기판으로부터 멀어지는 방향으로 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 배치되며, 상기 제1 방향으로 이웃하는 한 쌍의 방전셀에 공유되어 형성된다.
플라즈마 디스플레이 패널, 어드레스전극, ADS 구동

Description

플라즈마 디스플레이 패널 및 이의 구동방법{PLASMA DISPLAY PANEL AND DRIVING METHOD OF THE SAME}
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해사시도이다.
도 2는 도 1의 플라즈마 디스플레이 패널을 결합한 상태에서 Ⅱ-Ⅱ선을 따라 잘라서 본 부분 단면도이다.
도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널에서 제1 어드레스전극 및 제2 어드레스전극과 각 드라이버와의 연결 관계를 도시한 개략도이다.
도 5는 본 발명의 제1 실시예에 대한 제1 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.
도 6은 본 발명의 제1 실시예에 대한 제2 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
도 8은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형도이다.
본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로서, 보다 상세하게는 계조 표현력 및 휘도를 향상시킬 수 있는 구조를 갖는 플라즈마 디스플레이 패널 및 이의 구동방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(plasma display panel, PDP)은 기체 방전에 의해 형성된 플라즈마로부터 방사되는 진공자외선(vacuum ultraviolet, VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 플라즈마 디스플레이 패널은 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광받고 있다.
플라즈마 디스플레이 패널의 일반적인 구조는 3전극 면방전형 구조이다. 3전극 면방전형 구조는 유지전극과 주사전극이 형성되는 전면기판과 상기 전면기판으로부터 소정의 거리만큼 이격되며 어드레스전극이 형성되는 배면기판을 포함한다. 그리고, 양 기판의 사이 공간은 격벽에 의해 다수의 방전셀로 구획되고, 방전셀 내부에는 배면기판 측으로 형광체층이 형성되고, 방전 가스가 주입된다.
방전의 유무는 표시전극 중 하나의 전극과 어드레스전극 사이에서의 어드레스방전에 의해 결정되고, 휘도를 표시하는 유지방전은 동일 면상에 위치한 표시전 극에 의해 이루어진다. 즉, 종래의 플라즈마 디스플레이 패널에서 어드레스방전은 대향방전에 의해, 유지방전은 면방전에 의해 발생된다.
플라즈마 디스플레이 패널은 소정의 화면을 표시하기 위하여 여러 단계의 방전을 거쳐야 하는데, 각 단계에서의 효율이 좋지 않아 발광 효율이 낮은 문제가 있다. 특히, 유지 방전이 면방전에 의해 유도되어 대향 방전에 의해 유도되는 것보다 높은 인가 전압이 필요하였다.
한편, 이러한 플라즈마 디스플레이 패널에서는 하나의 필드(1TV 필드)는 각각의 가중치를 가지는 복수의 서브필드로 분할 구동되며 복수의 서브필드 중 표시 동작이 일어나는 서브필드의 가중치를 조합함으로써 계조를 표시한다. 여기서, 각 서브필드는 리셋 기간과, 방전셀 중 켜질 방전셀을 선택하는 어드레싱 기간, 및 어드레싱 기간에서 선택된 방전셀을 가중치에 해당하는 기간 동안 유지방전시키는 유지 기간으로 이루어진다.
이 때, 플라즈마 디스플레이 패널의 구동 시 각 서브필드에서 모든 방전셀에 대해서 어드레스 동작을 완료한 후 모든 방전셀에 대해서 유지 방법을 수행하는 방법, 즉 어드레싱 기간과 유지 기간을 시간적으로 분리하는 방법이 일반적으로 적용되는데, 이러한 방법을 ADS(adress display period separation) 방법이라 한다. 이러한 ADS 방법은 쉽게 구현할 수 있지만 모든 방전셀에 대해서 순차적으로 어드레싱 동작이 수행되므로 어드레싱 기간이 상대적으로 길어져서 유지 기간의 시간의 짧아지게 되고 이에 따라 계조 표현력을 저하시키고 전체 휘도를 저하시키는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 리셋 기간 및 어드레싱 기간을 단축하여 유지 기간의 시간을 늘임으로써 계조 표현력 및 전체 휘도를 향상시키는 플라즈마 디스플레이 패널 및 이의 구동방법을 제공하는 것이다.
그리고, 본 발명의 다른 목적은 방전을 대향방전으로 유도하고 숏 갭에서 방전을 개시함으로써 방전개시전압을 낮추고 주방전의 길이는 증가시켜 발광효율을 향상할 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 제1 기판과 제2 기판이 서로 대향 배치되고, 상기 제1 기판과 제2 기판의 사이 공간에 격벽이 형성되어 다수의 방전셀을 구획하며, 상기 각 방전셀 내부에는 형광체층이 형성된다. 상기 제1 기판 위에 제1 어드레스전극과 제2 어드레스전극이 상기 각 방전셀에 대응하여 제1 방향을 따라 나란히 형성된다. 상기 제1 기판 위에는 상기 제1 어드레스전극 및 제 2 어드레스전극과 전기적으로 절연되면서 제1 전극과 제2 전극이 상기 제1 방향과 교차하는 제2 방향을 따라 형성된다. 그리고, 상기 제1 전극 및 제2 전극은 상기 제1 기판으로부터 멀어지는 방향으로 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 배치되며, 상기 제1 방향으로 이웃하는 한 쌍의 방전셀에 공유되어 형성된다.
상기 제1 어드레스전극 및 제2 어드레스전극 각각은, 상기 각 방전셀의 내부 를 향해 돌출되는 제1 부분과, 상기 제1 부분을 상기 제1 방향으로 연결하는 제2 부분을 포함할 수 있다.
상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 방향으로 이웃하는 방전셀에서 서로 교번하여 배치될 수 있다.
상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 방향으로 이웃하는 방전셀에서 서로 반대측으로부터 각 방전셀의 내부를 향해 돌출될 수 있다.
상기 제1 어드레스전극 및 제2 어드레스전극의 제1 부분 각각은, 상기 제1 전극과 제2 전극의 사이 공간에 대응하여 형성될 수 있다.
상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 전극 또는 제2 전극을 기준으로 대칭 배치될 수 있다.
상기 제1 어드레스전극 및 제2 어드레스전극은 금속 전극으로 이루어질 수 있다.
상기 제1 전극은 어드레싱 기간 동안 순차적으로 스캔펄스전압이 인가되어 어드레스방전에 관여하고, 상기 제2 전극은 상기 제1 전극과 함께 유지 기간 동안 유지전압이 인가되어 유지방전에 관여한다. 상기 제1 전극을 공유하면서 상기 제1 방향으로 이웃하는 한 쌍의 방전셀 중, 일측 방전셀에서는 이에 대응하는 제1 어드레스전극의 면적보다 제2 어드레스전극의 면적이 더 크게 형성되고 다른측 방전셀에서는 이에 대응하는 제2 어드레스전극의 면적보다 제1 어드레스전극의 면적이 더 크게 형성될 수 있다.
이 때, 상기 제1 어드레스전극 및 제2 어드레스전극 각각의 상기 방전셀 가장자리쪽 가장자리가 상기 방전셀 가장자리와 실질적으로 평행하게 형성될 수 있다. 또는, 상기 제1 어드레스전극 및 제2 어드레스전극 각각의 상기 방전셀 가장자리쪽 가장자리가 상기 제2 부분이 형성된 부분에서보다 상기 제1 부분이 형성된 부분에서 상기 방전셀 중심쪽으로 치우쳐 형성될 수 있다.
상기 제1 전극 및 제2 전극 중 적어도 어느 하나는 상기 제2 기판에 가까운 부분에서보다 상기 제1 기판에 가까운 부분에서 상기 각 방전셀의 내부를 향해 더 많이 돌출될 수 있다. 이 때, 상기 제1 전극 및 제2 전극 중 적어도 어느 하나는 상기 제1 방향과 나란한 방향으로 측정한 길이가 상기 제2 기판에 가까운 부분에서부터 상기 제1 기판에 가까운 부분을 향하면서 단계적으로 또는 점진적으로 커질 수 있다. 상기 제1 전극 및 제2 전극은 상기 제2 방향을 따라 길게 이어지는 스트라이프 형태로 이루어질 수 있다.
상기 제1 전극 및 제2 전극의 외면으로 유전층이 절연 구조로 형성될 수 있다. 상기 유전층은, 상기 제1 전극과 제2 전극 각각을 감싸면서 이와 나란한 방향으로 형성되는 제1 유전층부와, 이와 교차하는 방향으로 상기 각 방전셀의 가장자리를 따라 형성되는 제2 유전층부를 포함할 수 있다.
한편, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은 상기의 플라즈마 디스플레이 패널을 구동하는 방법으로, 어드레싱 기간에서 이웃하는 일측 방전셀과 다른 방전셀에 공유되는 제1 전극에 스캔펄스전압을 인가하고, 상기 스캔펄스전압이 인가되는 상기 일측 방전셀과 다른측 방전셀을 어드레싱한다.
상기 이웃하는 방전셀 중 일측 방전셀은 제1 어드레스전극으로 어드레싱할 수 있고, 상기 이웃하는 방전셀 중 다른측 방전셀은 제2 어드레스전극으로 어드레싱할 수 있다.
이하, 첨부한 도면의 참조하면 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서는 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하고, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 사용한다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해사시도이고, 도 2는 도 1의 플라즈마 디스플레이 패널을 결합한 상태에서 Ⅱ-Ⅱ선을 따라 잘라서 본 부분 단면도이다.
도 1을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널은 배면 기판(10)과 전면기판(20)이 서로 소정의 간격을 두고 실질적으로 평행하게 배치되고, 배면기판(10)과 전면기판(20)의 사이 공간에는 격벽(26)에 의해 다수의 방전셀(28)이 구획된다.
배면기판(10)의 전면기판(20) 대향면에는 제1 방향(도면의 y축 방향)을 따라 제1 어드레스전극(11) 및 제2 어드레스전극(12)들이 형성된다. 이러한 제1 어드레스전극(11) 및 제2 어드레스전극(12)은 각 방전셀(28) 내에서 서로 나란히 배치되어, 제1 방향(도면의 y축 방향)으로 이웃하는 한 쌍의 방전셀(28)의 어드레싱 각각에 관여한다. 이러한 제1 및 제2 어드레스전극(11, 12)은 배면기판(10) 측에 구비 되므로 방전에 의한 가시광의 투과율을 저하시키지 않으므로 우수한 전기 전도성을 가지는 금속 전극으로 이루어지는 것이 바람직하다.
이들 제1 및 제2 어드레스전극(11, 12)들을 덮으면서 배면기판(10)의 전면에 제1 유전층(14)이 형성된다. 이러한 제1 유전층(14) 위로 제1 및 제2 어드레스전극(11, 12)과 전기적으로 절연되면서 상기 제1 방향과 교차하는 제2 방향(도면의 x축 방향)을 따라 표시전극(15, 16)이 형성된다. 표시전극(15, 16)은 제1 전극(15)(이하 '주사전극'이라 한다)과 제2 전극(16)(이하 '유지전극'이라 한다)을 포함하고, 이러한 주사전극(15)과 유지전극(16)은 각각 방전셀의 양측에서 스트라이프 형태로 형성된다.
주사전극(15)은 제1 및 제2 어드레스전극(11, 12)과 함께 어드레싱 기간에서 어드레스방전에 관여하고, 주사전극(15)과 유지전극(16)은 유지 기간에서의 유지방전에 관여한다. 그러나 각 전극들은 인가되는 신호 전압에 따라 그 역할을 달리할 수 있으므로 이상에 한정될 필요는 없다.
본 실시예에서는 주사전극(15)과 유지전극(16) 각각은 제1 방향(도면의 y축 방향)으로 이웃하는 한 쌍의 방전셀(28)에 공유되어 상기 한 쌍의 방전셀(28)의 유지 방전에 관여하게 된다. 이 때, 주사전극(15)과 유지전극(16)은 제1 방향(도면의 y축 방향)으로 교번하면서 배치된다.
본 실시예에서는 방전에 관여하는 전극(11, 12, 15, 16)이 모두 배면기판 측으로 형성된다. 즉, 어드레스방전에 관여하는 전극이 서로 다른 기판에 형성되는 종래의 플라즈마 디스플레이 패널보다 어드레스방전의 경로를 줄일 수 있어 어드레 스방전에 필요한 전압을 저감시킬 수 있다. 또한, 전극에 의한 가시광 투과의 방해가 발생하지 않으므로 가시광 투과율이 향상되고, 방전에 관여하는 전극들을 전기전도성이 우수한 금속전극으로 형성할 수 있다.
도 2를 참조하면, 주사전극(15) 및 유지전극(16) 각각은 배면기판(10)에서 멀어지는 방향으로 전면기판(20)을 향해 돌출된다. 이렇게 돌출되는 주사전극(15)과 유지전극(16)은 그 사이에 공간을 두고 서로 대향하도록 형성되어 주사전극(15)과 유지전극(16) 사이에서 일어나는 유지방전을 대향방전으로 유도할 수 있다. 따라서, 유지방전이 면방전으로 유도되는 종래의 플라즈마 디스플레이 패널에서보다 유지방전의 방전개시전압을 저감시킬 수 있다.
그리고, 주사전극(15)과 유지전극(16) 각각은 각 방전셀(28)에서 전면기판(20)에 가까운 부분에서보다 배면기판(10)에 가까운 부분에서 방전셀(28)의 내부를 향해 더 많이 돌출된다. 따라서, 주사전극(15)과 유지전극(16) 각각을 제1 방향(도면의 y축 방향)을 따라 측정한 길이는 전면기판(20)에 가까운 부분에서보다 배면기판(10)에 인접한 부분에서 더 크게 형성된다.
이 때, 주사전극(15)과 유지전극(16) 각각을 제1 방향(도면의 y축 방향)을 따라 측정한 길이는 전면기판(20)에 가까운 부분에서부터 배면기판(10)에 가까운 부분으로 향하면서 단계적으로 커질 수 있다. 따라서, 주사전극(15)과 유지전극(16) 각각을 제2 방향(도면의 x축 방향)과 수직하는 면으로 잘라서 본 단면은, 전면기판(20)에 인접한 부분에서 배면기판(10)에 인접한 부분으로 향하면서 길이가 단계적으로 커지는 계단 형상을 가질 수 있다.
주사전극(15)과 유지전극(16) 사이의 방전 갭은 배면기판(10)에 가까운 부분에서 숏 갭(short gap)(G1)을 이루고 전면기판(20)에 가까운 부분에서 롱 갭(long gap)(G2)을 이룬다. 따라서, 방전은 배면기판(10)에 가까운 부분의 숏 갭(G1)에서 개시되어 전면기판(20)에 가까운 부분의 롱 갭(G2)으로 방전이 확산된다.
즉, 전면기판(10)에 가까운 부분에서의 숏 갭(G1)에서 방전이 개시되어 방전개시전압을 낮추면서 주방전은 전면기판(20) 가까운 부분에서의 일어남으로써 방전의 효율이 향상될 수 있다. 또한, 전극에 흐르는 전류는 전극의 면적이 커질수록 많아지므로, 방전의 개시에 기여하지 않는 전면기판(20)에 가까운 부분에서는 전극의 면적을 줄여 방전 전류의 양을 제한할 수 있다.
도면에서는 이러한 주사전극(15)과 유지전극(16)이 세 층의 계단 형상을 갖는 것으로 도시하였으나, 본 발명은 이에 한정되는 것이 아니고 상기 계단 형상을 이루는 층수가 적어도 2 이상이면 족하다. 또한, 주사전극(15)과 유지전극(16)의 계단 형상을 이루는 층수가 서로 다른 것도 가능하고 이 또한 본 발명의 범위에 속한다.
이러한 형상을 갖는 주사전극(15) 및 유지전극(16)은 인쇄법 등의 방법에 의해 용이하게 형성할 수 있다.
이러한 주사전극(15) 및 유지전극(16) 각각을 감싸면서 제2 유전층(18)이 형성된다. 다시 도 1을 참조하면, 본 실시예에서 제2 유전층(18)은 주사전극(15)과 유지전극(16) 각각을 감싸면서 이와 나란한 방향(도면의 x축 방향)을 따라 형성되는 제1 유전층부(18a)와, 제1 유전층부(18a)와 교차하는 방향(도면의 y축 방향)으 로 각 방전셀(28)의 가장자리를 따라 형성되는 제2 유전층부(18b)를 포함한다.
이러한 제2 유전층(18)은 주사전극(15)과 유지전극(16)을 절연 구조로 형성함과 동시에 방전에 의한 벽전하가 쌓일 수 있도록 한다. 그리고, 제2 유전층(18)의 제2 유전층부(18b)는 각 방전셀(28)을 독립적인 공간으로 분리시키는 역할을 한다.
이러한 제1 유전층(14) 및 제2 유전층(18)을 덮으면서 배면기판(10)의 전면에 MgO 보호막(19)이 형성된다. 이러한 MgO 보호막(19)은 플라즈마 방전시 전리된 이온이 충돌하여 제1 및 제2 유전층(14, 18)이 손상되는 것을 방지하는 역할을 한다. 또한, MgO 보호막(19)은 높은 이차 전자 방출 계수를 가지므로 MgO 보호막(19)을 형성함으로써 방전 효율을 높일 수 있다.
그리고, 전면기판(20)의 배면기판(10) 대향면에는 격벽(26)이 형성되어 방전셀(28)을 구획한다. 격벽(26)은 제1 방향(도면의 y축 방향)을 따라 형성되는 제1 격벽부재(26a)와, 제2 방향(도면의 x축 방향)을 따라 형성되는 제2 격벽부재(26b)를 포함한다.
이러한 격벽구조는 상기 설명한 구조에 한정되는 것은 아니며, 어드레스전극과 나란한 격벽부재로만 이루어지는 스트라이프형 격벽구조도 본 발명에 적용될 수 있을 뿐만 아니라, 방전셀을 구획하는 다양한 형상의 격벽구조가 적용될 수 있으며 이 또한 발명의 범위에 속한다.
방전셀(28) 내에는 자외선을 흡수하여 가시광을 방출하는 적색, 청색 및 녹색의 형광체층(29)이 형성되고, 플라즈마 방전을 일으킬 수 있도록 방전가스(일례 로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다. 본 실시예에서 형광체층(29)은 격벽(26)의 측면과, 격벽(26) 사이에서 전면기판(20)에 인접한 바닥면에 형성된다. 본 실시예에서 형광체층(29)은 플라즈마 방전에 의해 발생한 가시광을 투과시킬 수 있는 특성을 가진다.
이 때, 형광체층(29)은 전면기판(20) 위에 유전층(미도시)을 형성하고 전면판 격벽(26)을 형성한 다음 상기 유전층 위에 형광체를 도포함으로써 형성될 수도 있고, 또한 선택적으로 도면에 도시된 바와 같이 유전층을 전면기판(20)에 형성하지 않고 전면기판(20) 위에 격벽(26)을 형성하고 형광체를 도포함으로써 형성될 수도 있다.
더 나아가, 유리기판 등을 방전셀의 형상에 상응하도록 식각하여 전면기판(20) 및 격벽(26)을 형성한 후, 그 위에 형광체를 도포하여 형광체층(29)을 형성하는 것도 가능하다. 이 때, 격벽(26)과 전면기판(20)은 동일한 재료로 이루어지게 된다.
본 실시예에서는 어드레스방전에 관여하는 전극을 배면기판(10)에 형성하고 형광체층(29)을 전면기판(20)측으로 형성함으로써 적색, 녹색 및 청색을 구현하는 방전셀에서 어드레스방전의 방전개시전압이 균일한 장점이 있다. 즉, 종래에는 어드레스방전을 일으키는 전극들 사이에 형광체층이 위치하여 적색, 녹색 및 청색 형광체층의 서로 다른 유전율 때문에 어드레스방전의 방전개시전압이 서로 다른 문제가 있었는데, 본 실시예에 따른 플라즈마 디스플레이 패널에서는 이러한 문제를 방지할 수 있다.
도 3을 참조하여 본 실시예의 제1 어드레스전극(11) 및 제2 어드레스전극(12)을 보다 상세히 설명하면 다음과 같다. 도 3은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
전술한 바와 같이, 제1 어드레스전극(11)과 제2 어드레스전극(12)은 제1 방향(도면의 y축 방향)으로 이웃하는 한 쌍의 방전셀(28)에 대하여 교번하면서 어드레싱에 관여한다.
이를 위하여 상기 한 쌍의 방전셀(28) 중 일측 방전셀(28)에서는 이에 대응하는 제1 어드레스전극(11)의 면적보다 제2 어드레스전극(12)이 더 큰 면적으로 형성된다 그리고, 다른측 방전셀(28)에서는 제2 어드레스전극(12)보다 제1 어드레스전극(11)이 더 큰 면적으로 형성된다. 어드레싱에 관여하는 전극의 면적이 커질수록 어드레싱에 필요한 전압이 작아지므로, 각 방전셀(28)에서 더 큰 면적을 갖는 어드레스전극(11, 12)이 해당 방전셀(28)의 방전에 관여한다.
이러한 면적의 차이를 위하여 제1 및 제2 어드레스전극(11, 12) 각각은, 각 방전셀(28)에서 주사전극(15)과 유지전극(16)의 사이 공간에 대응되면서 방전셀(28)의 내부를 향해 돌출되는 제1 부분(11a, 12a)과, 이러한 제1 부분(11a, 12a)을 제1 방향(도면의 y축 방향)을 따라 연결하는 제2 부분(11b, 12b)을 포함한다.
그리고, 이러한 제1 부분(11a, 12a)들은 제1 방향(도면의 y축 방향)으로 이웃하는 한 쌍의 방전셀(28)에서 주사전극(15)을 기준으로 대칭되면서 서로 교번하여 배치될 수 있다. 이러한 제1 부분(11a, 12a) 각각은 방전셀 가장자리(28)쪽 가장자리가 방전셀 가장자리와 균일한 거리(t1, t2)를 두고 실질적으로 평행하게 형 성되면서 서로 반대측으로부터 돌출될 수 있다.
이에 따라 주사전극(15)에 스캔펄스전압이 인가되고 제1 및 제2 어드레스전극(11, 12)에 어드레스펄스전압이 인가되면, 주사전극(15)을 공유하는 한 쌍의 방전셀(28)이 어드레싱 된다. 즉, 한 번의 스캔으로 주사전극(15)을 공유하는 한 쌍의 방전셀(28)을 한 번에 어드레싱할 수 있으므로 어드레싱 기간을 단축할 수 있다. 마찬가지로, 주사전극(15)에 리셋펄스전압이 인가되면 이 주사전극(15)을 공유하는 한 쌍의 방전셀(28)이 하나의 리셋펄스전압에 의해 리셋되어 리셋 기간이 단축될 수 있다.
이와 같이 리셋 기간 및 어드레스전극이 단축되어 유지 기간이 길어지고, 이러한 유지 기간의 연장에 따라 계조 표현력이 향상되고 전체 휘도가 증가될 수 있다.
도 4는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널에서 제1 어드레스전극 및 제2 어드레스전극과 각 드라이버와의 연결 관계를 도시한 개략도이다.
도 4에 도시된 바와 같이, 제1 어드레스전극(11)들은 기판(10, 20)의 일측으로 인출되어 제1 어드레스전극 드라이버(110)에 연결되고, 제2 어드레스전극(12)들은 기판(10, 20)의 다른 일측으로 인출되어 제2 어드레스전극 드라이버(120)에 연결될 수 있다. 제1 및 제2 어드레스전극(11, 12)들이 드라이버(110, 120)와 이러한 연결 관계를 가짐으로써 제1 어드레스전극(11)과 제2 어드레스전극(12)에 흐르는 전류가 서로 반대방향으로 진행할 수 있도록 하여, 전자파장해(electromagnetic interference, EMI)를 저감시킬 수 있다.
이하에서는 본 발명의 제1 실시예에 대한 변형예 및 제2 실시예에 따른 플라즈마 디스플레이 패널을 상세하게 설명한다. 제1 실시예에 대한 변형예 및 제2 실시예는 제1 실시예와 기본적인 구성이 동일하므로, 동일한 부분에 대해서는 설명을 생략하고 서로 다른 부분을 상세히 설명한다. 그리고, 제1 실시예의 변형예들은 제2 실시예에 적용될 수 있으며 이 또한 본 발명의 범위에 속한다.
도 5는 본 발명의 제1 실시예에 대한 제1 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.
도 5를 참조하면, 주사전극(31) 및 유지전극(32)은 그 사이에 공간을 두고 서로 대향하면서 배면기판(10)에서 멀어지는 방향으로 전면기판(20)을 향해 돌출되고, 주사전극(31)과 유지전극(32) 각각을 제1 방향(도면의 y축 방향)을 따라 측정한 길이는 전면기판(20)에 가까운 부분에서부터 배면기판(10)에 가까운 부분을 향하면서 점진적으로 커질 수 있다.
즉, 본 실시예에서는 주사전극(31)과 유지전극(32)이 배면기판(10)에 가까운 부분에서부터 전면기판(20)에 가까운 부분으로 향하면서 방전 갭이 점진적으로 증가하게 되어, 배면기판(10)에 가까운 부분의 숏 갭에서 개시된 방전이 전면기판(20)에 가까운 부분의 롱 갭으로의 확산이 용이하다. 따라서, 숏 갭 방전으로 방전개시전압을 낮추고 롱 갭 방전으로 방전 효율을 향상시키면서, 방전 안정성을 확보할 수 있다.
제2 유전층(34)은 주사전극(31)과 유지전극(32)을 감싸면서 형성되는 제1 유 전층부(34a)와, 이러한 제1 유전층부(34a)와 교차하는 방향으로 형성되는 제2 유전층부(34b)를 포함한다. 이 때, 제1 유전층부(34a)의 각 방전셀(28)에 대향하는 일면은 주사전극(31)과 유지전극(32)의 형상에 대응되어 형성되어, 전면기판(20)에 가까운 부분에서부터 배면기판(10)에 가까운 부분으로 향하면서 점진적으로 방전셀(28) 내부를 향해 돌출될 수 있다.
도 6은 본 발명의 제1 실시예에 대한 제2 변형예에 따른 플라즈마 디스플레이 패널을 도시한 부분 단면도이다.
본 변형예에서 주사전극(15)과 유지전극(16)은 배면기판(10)으로 향하면서 단계적으로 방전셀(28) 내부를 향해 더 많이 돌출되고, 이러한 주사전극(15)과 유지전극(16)을 절연 구조로 형성하는 제2 유전층(36)이 형성된다. 제2 유전층(36)은 주사전극(15)과 유지전극(16)을 감싸면서 형성되는 제1 유전층부(36a)와, 제1 유전층부(36b)과 교차하는 방향을 따라 형성되는 제2 유전층부(36b)를 포함한다.
도 6을 참조하면, 본 변형예에서는 제2 유전층(36)의 제1 유전층부(36a)는 배면기판(10)으로 향하면서 방전셀(28)의 내부를 향해 점진적으로 돌출된다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 평면도이다.
도 7을 참조하면, 본 실시예에서는 제1 및 제2 어드레스전극(41, 42) 각각은 제2 부분(41b, 42b)이 형성된 부분에서보다 제1 부분(41a, 42a)이 형성된 부분에서 방전셀(28) 중심 쪽으로 치우쳐 형성된다. 이러한 구조를 가짐으로서 주사전극(15)과 어드레스전극(41, 42) 중 방전에 관여하는 부분의 대향 면적을 최대화함으로서 어드레스 방전의 방전개시전압을 저감시킬 수 있다.
본 실시예에서는 한 번의 리셋 또는 스캔으로 주사전극(15)을 공유하는 한 쌍의 방전셀(28)을 한 번에 리셋 또는 어드레싱 할 수 있으므로 리셋 기간 및 어드레싱 기간을 단축할 수 있다. 따라서, 종래보다 유지 기간을 증가시킬 수 있고 이에 따라 계조 표현력을 향상시키고 전체 휘도를 증가시킬 수 있다.
이하에서는 본 발명의 다양한 실시예 및 변형예에 따른 플라즈마 디스플레이 패널의 구동 방법을 상세하게 설명한다. 도 8은 본 발명에 따른 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형도이다. 도 8에서 참조부호는 제1 실시예의 플라즈마 디스플레이 패널에서와 동일한 참조부호를 사용한다.
도 8을 참조하면 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법은, 어드레싱 기간에서 이웃하는 일측 방전셀과 다른 방전셀에 공유되는 주사전극(15)에 스캔펄스전압(Vsc)를 인가하는 단계와, 이 스캔펄스전압(Vsc)이 인가된 상기 일측 방전셀을 어드레싱하는 단계를 포함한다.
이 어드레싱 단계는 이웃하는 두 개의 방전셀(28) 중 일측 방전셀(28)을 제1 어드레스전극(11)에 인가되는 어드레스펄스전압(Va1)으로 어드레싱하고, 다른측 방전셀(28)을 제2 어드레스전극(12)에 인가되는 어드레스전압펄스(Va2)으로 어드레싱한다.
상기와 같은 스캔 및 어드레싱 단계 이전에 진행되는 리셋 단계에서는 하나의 주사전극(15)에 리셋펄스전압(Vr)을 인가함으로써 이 주사전극(15)의 양측에 구 비되는 유지전극(16)과 상호 작용하여 주사전극(15)과 교차하는 방향으로 이웃하는 두 방전셀(28)을 동시에 리셋한다.
이 리셋 기간에 인가되는 리셋펄스전압(Vr)은 공지의 파형이 이용될 수 있고 유지 기간에 인가되는 유지펄스전압(Vs)은 공지의 파형이 이용될 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 주사전극과 교차하는 방향으로 이웃하는 방전셀들을 동시에 리셋 및 어드레싱할 수 있으므로 어드레싱 기간 및 리셋 기간을 단축시킬 수 있다. 이에 따라 유지 기간을 연장시키 수 있어 계조 표현력을 향상시킴과 동시에 전체 휘도를 증가시킬 수 있다.
그리고, 주사전극과 유지전극을 대향하여 배치함으로써 유지방전을 대향방전으로 유도하고, 유지방전 시에 숏 갭(short gap) 방전과 롱 갭(long gap) 방전을 이용하여 유지방전의 방전개시전압을 저감시키면서 방전 효율을 향상시킬 수 있다.
또한, 주사전극, 유지전극 및 어드레스전극을 배면기판에 형성함으로써 어드레스방전의 경로를 줄임으로써 어드레스방전의 방전개시전압을 낮출 수 있고, 결과 적으로 어드레스방전을 안정화할 수 있다. 어드레스방전을 일으키는 전극들과 형광체층을 서로 다른 기판에 형성함으로써 어드레스 방전의 방전개시전압을 균일하게 할 수 있다.

Claims (19)

  1. 대향 배치되는 제1 기판과 제2 기판;
    상기 제1 기판과 제2 기판의 사이 공간에서 다수의 방전셀을 구획하는 격벽;
    상기 각 방전셀 내부에 형성되는 형광체층;
    상기 제1 기판 위에서 제1 방향을 따라 형성되며, 상기 각 방전셀에 대응하여 서로 나란히 배치되는 제1 어드레스전극과 제2 어드레스전극; 및
    상기 제1 기판 위에서 상기 제1 어드레스전극 및 제 2 어드레스전극과 전기적으로 절연되면서 상기 제1 방향과 교차하는 제2 방향을 따라 형성되고, 상기 제1 기판으로부터 멀어지는 방향으로 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 배치되며, 각각이 상기 제1 방향으로 이웃하는 한 쌍의 방전셀에 공유되는 제1 전극과 제2 전극
    을 포함하는 플라즈마 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제1 어드레스전극 및 제2 어드레스전극 각각은, 상기 각 방전셀의 내부를 향해 돌출되는 제1 부분과, 상기 제1 부분을 상기 제1 방향으로 연결하는 제2 부분을 포함하는 플라즈마 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 방향으로 이웃하는 방전셀에서 서로 교번하여 배치되는 플라즈마 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 방향으로 이웃하는 방전셀에서 서로 반대측으로부터 각 방전셀의 내부를 향해 돌출되는 플라즈마 디스플레이 패널.
  5. 제 2 항에 있어서,
    상기 제1 어드레스전극 및 제2 어드레스전극의 제1 부분 각각은, 상기 제1 전극과 제2 전극의 사이 공간에 대응하여 형성되는 플라즈마 디스플레이 패널.
  6. 제 2 항에 있어서,
    상기 제1 어드레스전극의 제1 부분과 상기 제2 어드레스전극의 제1 부분은 상기 제1 전극 또는 제2 전극을 기준으로 대칭 배치되는 플라즈마 디스플레이 패널.
  7. 제 1 항에 있어서,
    상기 제1 어드레스전극 및 제2 어드레스전극은 금속 전극으로 이루어지는 플 라즈마 디스플레이 패널.
  8. 제 1 항에 있어서,
    상기 제1 전극은 어드레싱 기간 동안 순차적으로 스캔펄스전압이 인가되어 어드레스방전에 관여하고, 상기 제2 전극은 상기 제1 전극과 함께 유지 기간 동안 유지전압이 인가되어 유지방전에 관여하며,
    상기 제1 전극을 공유하면서 상기 제1 방향으로 이웃하는 한 쌍의 방전셀 중, 일측 방전셀에서는 이에 대응하는 제1 어드레스전극의 면적보다 제2 어드레스전극의 면적이 더 크게 형성되고 다른측 방전셀에서는 이에 대응하는 제2 어드레스전극의 면적보다 제1 어드레스전극의 면적이 더 크게 형성되는 플라즈마 디스플레이 패널.
  9. 제 1 항에 있어서,
    상기 제1 어드레스전극 및 제2 어드레스전극 각각의 상기 방전셀 가장자리쪽 가장자리가 상기 방전셀 가장자리와 평행한 플라즈마 디스플레이 패널.
  10. 제 2 항에 있어서,
    상기 제1 어드레스전극 및 제2 어드레스전극 각각의 상기 방전셀 가장자리쪽 가장자리는 상기 제2 부분이 형성된 부분에서보다 상기 제1 부분이 형성된 부분에서 상기 방전셀 중심쪽으로 치우쳐 형성되는 플라즈마 디스플레이 패널.
  11. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극 중 적어도 어느 하나는 상기 제2 기판에 가까운 부분에서보다 상기 제1 기판에 가까운 부분에서 상기 각 방전셀의 내부를 향해 더 많이 돌출되는 플라즈마 디스플레이 패널.
  12. 제 11 항에 있어서,
    상기 제1 전극 및 제2 전극 중 적어도 어느 하나는 상기 제1 방향과 나란한 방향으로 측정한 길이가 상기 제2 기판에 가까운 부분에서부터 상기 제1 기판에 가까운 부분을 향하면서 단계적으로 커지는 플라즈마 디스플레이 패널.
  13. 제 11 항에 있어서,
    상기 제1 전극 및 제2 전극 중 적어도 어느 하나는 상기 제1 방향과 나란한 방향으로 측정한 길이가 상기 제2 기판에 가까운 부분에서부터 상기 제1 기판에 가까운 부분을 향하면서 점진적으로 커지는 플라즈마 디스플레이 패널.
  14. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극은 상기 제2 방향을 따라 길게 이어지는 스트라이프 형태로 이루어지는 플라즈마 디스플레이 패널.
  15. 제 1 항에 있어서,
    상기 제1 전극 및 제2 전극의 외면으로 유전층이 절연 구조로 형성되는 플라즈마 디스플레이 패널.
  16. 제 15 항에 있어서,
    상기 유전층은, 상기 제1 전극과 제2 전극 각각을 감싸면서 이와 나란한 방향으로 형성되는 제1 유전층부와, 이와 교차하는 방향으로 상기 각 방전셀의 가장자리를 따라 형성되는 제2 유전층부를 포함하는 플라즈마 디스플레이 패널.
  17. 대향 배치되는 제1 기판과 제2 기판, 상기 제1 기판과 제2 기판의 사이 공간에서 다수의 방전셀을 구획하는 격벽, 상기 각 방전셀 내부에 형성되는 형광체층, 상기 제1 기판 위에서 일방향을 따라 형성되며, 상기 각 방전셀에 대응하여 나란히 배치되는 제1 어드레스전극과 제2 어드레스전극, 및 상기 제1 기판 위에서 상기 제1 어드레스전극 및 제2 어드레스전극과 교차하는 방향을 따라 형성되며 상기 제2 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 배치되면서 각각이 상기 제1 방향을 따라 이웃하는 방전셀들에 공유되는 제1 전극과 제2 전극을 포함하는 플라즈마 디스플레이 패널을 구동하는 방법에 있어서,
    어드레싱 기간에서,
    이웃하는 일측 방전셀과 다른 방전셀에 공유되는 제1 전극에 스캔펄스전압을 인가하는 단계; 및
    상기 스캔펄스전압이 인가되는 상기 일측 방전셀과 다른측 방전셀을 어드레싱하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동방법.
  18. 제 17 항에 있어서,
    상기 이웃하는 방전셀 중 일측 방전셀은 제1 어드레스전극으로 어드레싱하는 플라즈마 디스플레이 패널의 구동방법.
  19. 제 17 항에 있어서,
    상기 이웃하는 방전셀 중 다른측 방전셀은 제2 어드레스전극으로 어드레싱하는 플라즈마 디스플레이 패널의 구동방법.
KR1020050005288A 2005-01-20 2005-01-20 플라즈마 디스플레이 패널 및 이의 구동방법 KR100667940B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050005288A KR100667940B1 (ko) 2005-01-20 2005-01-20 플라즈마 디스플레이 패널 및 이의 구동방법
US11/301,789 US20060158113A1 (en) 2005-01-20 2005-12-12 Plasma display panel and method of driving the same
CNA2006100051598A CN1808543A (zh) 2005-01-20 2006-01-13 等离子体显示面板及其驱动方法
JP2006013023A JP2006202763A (ja) 2005-01-20 2006-01-20 プラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005288A KR100667940B1 (ko) 2005-01-20 2005-01-20 플라즈마 디스플레이 패널 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20060084578A KR20060084578A (ko) 2006-07-25
KR100667940B1 true KR100667940B1 (ko) 2007-01-11

Family

ID=36840420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005288A KR100667940B1 (ko) 2005-01-20 2005-01-20 플라즈마 디스플레이 패널 및 이의 구동방법

Country Status (2)

Country Link
KR (1) KR100667940B1 (ko)
CN (1) CN1808543A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737511A (ja) * 1993-07-26 1995-02-07 Fujitsu Ltd 面放電型プラズマディスプレイパネル
JPH11213903A (ja) 1998-01-27 1999-08-06 Dainippon Printing Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2000149772A (ja) 1998-11-04 2000-05-30 Mitsubishi Electric Corp プラズマディスプレイパネルの製造方法、プラズマディスプレイパネル及びプラズマディスプレイパネル用基板
US20010035718A1 (en) 1997-12-17 2001-11-01 Lg Electronics Inc. Transmission type color plasma display panel
KR20040097121A (ko) * 2002-01-14 2004-11-17 플라스미온 디스플레이즈, 엘엘씨 트렌치 방전셀을 갖는 플라즈마 디스플레이 패널 및 그제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737511A (ja) * 1993-07-26 1995-02-07 Fujitsu Ltd 面放電型プラズマディスプレイパネル
US20010035718A1 (en) 1997-12-17 2001-11-01 Lg Electronics Inc. Transmission type color plasma display panel
JPH11213903A (ja) 1998-01-27 1999-08-06 Dainippon Printing Co Ltd プラズマディスプレイパネルおよびその製造方法
JP2000149772A (ja) 1998-11-04 2000-05-30 Mitsubishi Electric Corp プラズマディスプレイパネルの製造方法、プラズマディスプレイパネル及びプラズマディスプレイパネル用基板
KR20040097121A (ko) * 2002-01-14 2004-11-17 플라스미온 디스플레이즈, 엘엘씨 트렌치 방전셀을 갖는 플라즈마 디스플레이 패널 및 그제조방법

Also Published As

Publication number Publication date
CN1808543A (zh) 2006-07-26
KR20060084578A (ko) 2006-07-25

Similar Documents

Publication Publication Date Title
KR100599630B1 (ko) 플라즈마 디스플레이 패널
JP2006202763A (ja) プラズマディスプレイパネル，およびプラズマディスプレイパネルの駆動方法
US7375467B2 (en) Plasma display panel having stepped electrode structure
KR100667940B1 (ko) 플라즈마 디스플레이 패널 및 이의 구동방법
KR100578936B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100627364B1 (ko) 플라즈마 디스플레이 패널
KR100658719B1 (ko) 플라즈마 디스플레이 패널
KR100590087B1 (ko) 플라즈마 디스플레이 패널
KR20080002077A (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
KR20060098936A (ko) 플라즈마 디스플레이 패널
KR20060053524A (ko) 플라즈마 디스플레이 패널
KR100669422B1 (ko) 플라즈마 디스플레이 패널
KR100590036B1 (ko) 플라즈마 디스플레이 패널
KR100627363B1 (ko) 플라즈마 디스플레이 패널
KR100590095B1 (ko) 플라즈마 디스플레이 패널
KR100683782B1 (ko) 플라즈마 디스플레이 패널
KR100590082B1 (ko) 플라즈마 디스플레이 패널
KR100684840B1 (ko) 플라즈마 디스플레이 패널과 그 구동 방법
KR100684844B1 (ko) 플라즈마 디스플레이 패널
KR100858825B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100649232B1 (ko) 플라즈마 디스플레이 패널
KR20080071325A (ko) 플라즈마 디스플레이 패널
KR100648721B1 (ko) 플라즈마 디스플레이 패널
KR100589326B1 (ko) 플라즈마 디스플레이 패널
KR100649228B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee