KR100665833B1 - Bake apparatus - Google Patents
Bake apparatus Download PDFInfo
- Publication number
- KR100665833B1 KR100665833B1 KR1020000051542A KR20000051542A KR100665833B1 KR 100665833 B1 KR100665833 B1 KR 100665833B1 KR 1020000051542 A KR1020000051542 A KR 1020000051542A KR 20000051542 A KR20000051542 A KR 20000051542A KR 100665833 B1 KR100665833 B1 KR 100665833B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- baking
- plate
- seated
- bake
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 베이크되는 피처리체가 트랜스퍼되는 과정에서 발생한 오차에 의하여 지정된 위치에 정확하게 안착되지 못하더라도 피처리체를 베이크하기 위한 일련의 후속 과정을 거치면서 피처리체의 위치 보정이 이루어지도록 하여 피처리체가 지정된 위치에 정확하게 안착된 상태에서 베이크 공정이 진행되도록 한 웨이퍼용 베이크 장치에 관한 것입니다. 본 발명에 의하면, 베이크 공정이 진행될 웨이퍼가 웨이퍼 트랜스퍼의 오동작에 의하여 지정된 위치에 정확하게 안착되지 못하더라도 이로 인하여 베이크 불량이 발생하지 않게 되는 효과를 갖는다.According to the present invention, even though the object to be baked is not seated correctly at the designated position due to an error occurring during the transfer process, the object to be processed is designated by performing a series of subsequent processes for baking the object. It's about a baking device for a wafer that allows the baking process to proceed with its exact position in place. According to the present invention, even if the wafer to be subjected to the baking process is not seated correctly at a designated position due to malfunction of the wafer transfer, it has an effect that the bake failure does not occur.
Description
도 1은 본 발명에 의한 베이크 장치의 구성을 설명하기 위한 개념도.1 is a conceptual diagram for explaining the configuration of a baking apparatus according to the present invention.
도 2는 본 발명에 의한 베이크 장치의 평면도.2 is a plan view of the baking apparatus according to the present invention.
도 3 내지 도 5는 본 발명에 의한 베이크 장치의 작용을 설명하기 위한 설명도.
3 to 5 are explanatory diagrams for explaining the action of the baking apparatus according to the present invention;
본 발명은 웨이퍼용 베이크 장치에 관한 것으로, 특히, 베이크되는 피처리체가 트랜스퍼되는 과정에서 발생한 오차에 의하여 지정된 위치에 정확하게 안착되지 못하더라도 피처리체를 베이크하기 위한 일련의 후속 과정을 거치면서 피처리체의 위치 보정이 이루어지도록 하여 피처리체가 지정된 위치에 정확하게 안착된 상태에서 베이크 공정이 진행되도록 한 웨이퍼용 베이크 장치에 관한 것이다.BACKGROUND OF THE
일반적으로 반도체 제조 공정에서는 빛과 반응하여 제거됨으로써 매우 정밀한 반도체 박막 패턴이 형성되도록 하는 저항 박막의 역할을 하는 감광제(포토레지 스트라 칭하기도 한다)가 거의 모든 반도체 박막 공정에서 널리 사용되고 있다.In general, a photoresist (sometimes referred to as a photoresist), which serves as a resistive thin film, which reacts with light to form a highly precise semiconductor thin film pattern, is widely used in almost all semiconductor thin film processes.
이와 같은 감광제는 흔히 초고속 회전하는 웨이퍼상에 방울 형태로 떨어져 웨이퍼의 원심력에 의하여 웨이퍼상에 매우 얇으면서 균일한 두께를 갖도록 도포된다.Such photosensitizers are often applied in a droplet form on a very fast rotating wafer and applied to the wafer by a centrifugal force to have a very thin and uniform thickness.
이때, 감광제에 포함되었던 용제의 대부분이 증발되어 액체 상태이었던 감광제는 반건조 상태가 된다.At this time, most of the solvent contained in the photosensitizer is evaporated and the photoresist, which was in a liquid state, is in a semi-dry state.
그러나, 감광제에는 증발되지 않은 용제가 소정량 잔류하고 있는 바, 이 용제를 감광제로부터 완전히 건조시키지 않을 경우 광에 노광될 때, 정밀한 저항 박막이 형성되기 어렵기 때문에 감광제가 도포된 후에는 소정 온도에서 굽게(bake)되는 바, 이 공정을 흔히 소프트 베이크라 칭한다.However, since a predetermined amount of solvent which does not evaporate remains in the photosensitive agent, when the solvent is not completely dried from the photosensitive agent, a fine resistive thin film is difficult to form when exposed to light, and thus, at a predetermined temperature after the photosensitive agent is applied, This process is often referred to as soft baking as it is baked.
그리고, 식각 공정이 진행되기 이전에, 현상 과정에서 웨이퍼를 다시 한번 소정 온도에서 굽게 되는 바, 이와 같은 공정을 흔히 하드 베이크라 칭한다.In addition, before the etching process is performed, the wafer is once again baked at a predetermined temperature in the developing process, such a process is often called a hard bake.
이와 같은 소프트 베이크 공정 및 하드 베이크 공정은 베이크 장치에 의하여 수행된다.Such a soft bake process and a hard bake process are performed by a baking apparatus.
종래 베이크 장치를 간단히 설명하면, 히터가 내장된 히터 플레이트, 히터 플레이트에 형성되어 웨이퍼의 플랫존 부분이 안착되도록 하여 히터 플레이트와 웨이퍼가 직접 접촉하지 않도록 하는 갭 스페이서, 갭 스페이서에 웨이퍼가 밀착 또는 이격되도록 하는 웨이퍼 업-다운 핀 유닛으로 구성된다.Conventional baking apparatus will be described briefly, a heater plate with a built-in heater, a gap spacer formed on the heater plate so that the flat zone portion of the wafer is seated so that the heater plate does not directly contact the wafer, and the wafer is in close contact with or spaced from the gap spacer. It consists of a wafer up-down pin unit.
그러나, 선행 공정을 마치고 베이크 공정을 진행하기 위하여 이송된 웨이퍼 를 트랜스퍼가 히터 플레이트의 지정된 위치에 안착시키지 않았을 때, 즉, 히터 플레이트와 웨이퍼가 정확하게 얼라인먼트되지 않을 경우, 웨이퍼중 일부는 베이크가 진행되고 또 어떤 부분은 베이크가 진행되지 않음으로써 베이크 공정 이후 진행되는 공정중 공정 불량이 발생하는 문제점을 갖는다.
However, when the transferred wafer is not seated at the designated position of the heater plate, i.e., the heater plate and the wafer are not aligned correctly, after some of the wafers have been baked to finish the preceding process and proceed with the baking process, Another part has a problem that a process failure occurs during the process that proceeds after the baking process because the baking does not proceed.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 베이크 장치의 지정 위치에 베이크가 진행될 웨이퍼가 정확하게 놓여지지 않더라도 베이크 공정 준비 과정에서 웨이퍼의 위치 보정이 이루어진 후, 베이크 공정이 진행되도록 함에 있다.Accordingly, the present invention has been made in view of such a conventional problem, and an object of the present invention is that the baking process is performed after the wafer position correction is performed in the preparation process of the baking process even if the wafer to be baked is not correctly placed at the designated position of the baking apparatus. To let go.
본 발명의 다른 목적은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해 질 것이다.
Other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.
이와 같은 본 발명의 목적을 구현하기 위한 본 발명에 의한 베이크 장치는 웨이퍼가 안착되어 베이크 되도록 가열 수단이 포함된 베이크 플레이트와, 웨이퍼가 안착되어 업-다운 되도록 베이크 플레이트를 관통한 업-다운 핀, 업-다운 핀을 구동하는 구동장치를 포함하는 웨이퍼 업-다운 유닛과, 업-다운 핀이 웨이퍼를 베이크 플레이트에 안착시키기 위하여 다운 동작할 때, 다운 동작과 연동되어 웨이퍼를 베이크 플레이트의 지정된 위치에 안착되도록 정렬시키는 정렬 유닛을 포함한 다.Baking apparatus according to the present invention for realizing the object of the present invention includes a baking plate including a heating means to seat and bake the wafer, an up-down pin through the bake plate so that the wafer is seated up-down, A wafer up-down unit comprising a drive device for driving an up-down pin, and when the up-down pin operates down to seat the wafer on the bake plate, the wafer is linked to the down operation to move the wafer to a designated position of the bake plate. It includes an alignment unit that aligns to seat.
이하, 본 발명에 의한 베이크 장치의 보다 구체적인 구성 및 구성에 따른 독특한 작용 및 효과를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, a unique operation and effects according to a more specific configuration and configuration of the baking apparatus according to the present invention will be described.
첨부된 도 1은 본 발명에 의한 베이크 장치(100)의 전체적인 구성 및 내부 구성을 설명하기 위한 단면도이다.1 is a cross-sectional view for explaining the overall configuration and internal configuration of the
본 발명에 의한 베이크 장치(100)는 전체적으로 보아 히터 유닛(200)이 내장된 베이크 플레이트(110), 웨이퍼 업-다운 유닛(120), 웨이퍼 정렬 유닛(130)으로 구성된다.The
구체적으로 베이크 플레이트(110)는 첨부된 도 2에 도시된 바와 같이 전체적인 형상은 일실시예로 직육면체 플레이트 형상을 갖으며, 중앙 부분에는 발열하는 히터 유닛(200)이 내장된다. 한편, 미설명 도면부호 210은 전원공급장치이며, 220은 열선을 나타낸다.
이와 같은 베이크 플레이트(110)의 상면에는 도 2에 도시된 바와 같이 놓여질 웨이퍼(1)의 에지에 접촉되면서 상호 90°간격을 갖도록 일실시예로 4 개의 갭 스페이서(140)가 형성된다.Specifically, the
As shown in FIG. 2, four
삭제delete
이와 같은 베이크 플레이트(110)에 선행공정이 종료된 웨이퍼(1)가 웨이퍼 트랜스퍼(미도시)에 의하여 이송되었을 경우, 웨이퍼 트랜스퍼가 웨이퍼(1)를 베이크 플레이트(110)에 로딩 또는 베이크 플레이트(110)로부터 웨이퍼(1)를 웨이퍼 트랜스퍼로 언로딩하는데 어려움이 많음으로 통상 웨이퍼 업-다운 유닛(120)의 도움으로 웨이퍼(1)는 웨이퍼 트랜스퍼로부터 베이크 플레이트(110)로 로딩 또는 베이크 플레이트(110)로부터 웨이퍼 트랜스퍼로 언로딩 되는 것이 가능해진다.
When the
이를 구현하기 위한 웨이퍼 업-다운 유닛(120)은 베이크 플레이트(110)중 웨이퍼의 밑면과 대향하는 부분에 형성된 관통공에 삽입된 업-다운 핀(122), 베이크 플레이트(110)의 후면에 설치되어 업-다운 핀(122)이 업 또는 다운되도록 하는 구동 유닛(124)으로 구성된다.Wafer up-down
그러나, 이와 같은 웨이퍼 업-다운 유닛(120)에 의해서는, 예를 들면, 업-다운 핀(122)의 상면에 안착된 웨이퍼(1)가 지정된 위치로부터 소정 거리 만큼 이격된 상태로 안착되었다고 가정하였을 때, 앞서 언급한 바와 같이 베이크 균일성이 저하되어 후속 공정에서 베이크 불량에 따른 공정 불량이 발생하게 된다.However, such a wafer up-down
이와 같은 문제를 극복하기 위하여 본 발명에서는 웨이퍼 업-다운 유닛(120)의 업-다운 핀(122)에 웨이퍼 정렬 유닛(130)이 결합되도록 함으로써 웨이퍼(1)가 베이크 공정중에는 항상 지정된 위치에 놓이도록 한다.In order to overcome this problem, in the present invention, the
이를 구현하기 위한 웨이퍼 정렬 유닛(130)은 업-다운 핀(122)이 포함되는 소정 깊이를 갖는 홈(131)을 매개로 설치된다.The
웨이퍼 정렬 유닛(130)은 회동레버(133), 회동레버(133)와 연동하여 회동됨으로써 웨이퍼(1)를 정렬시키는 회동 패드(132)로 구성된다.The
보다 구체적으로, 회동레버(133)는 전체적인 형상이 마치 "L" 자형을 갖는 바, 일측단에는 슬릿 형상의 개구(133a)가 형성되며, 슬릿 형상의 개구(133a)가 형성된 회동레버(133)의 단부는 다시 앞서 설명한 업-다운 유닛(122)의 외주면에 힌지 결합된다.More specifically, the
한편, 슬릿 형상의 개구(133a)는 도 1에 도시된 바와 같이 홈(131)으로부터 돌출된 고정축(134)에 끼워지는 바, 이와 같은 구조는 업-다운 핀(122)이 상하 직선왕복운동할 경우 회동 레버(133)의 단부는 고정축(134)을 중심으로 소정 괘적을 갖는 곡선 운동을 함을 의미한다.On the other hand, the slit-
이때, 회동 레버(133)의 단부는 곡선 운동을 하면서 일측 단부가 힌지 결합된 회동 패드(132)의 밑면을 가압함으로써 회동 패드(132)가 힌지 결합된 곳을 중심으로 회동되도록 한다.At this time, the end of the
즉, 이와 같은 회동 패드(132)는 웨이퍼(1)가 임의의 장소에 위치하더라도 웨이퍼(1)를 베이크 플레이트(110)의 중심 부분으로 밀어 넣는 역할을 하는 바, 업-다운 핀(122)이 모두 내려간 상태에서는 베이크 플레이트(110)의 중심에 완전히 얼라인먼트된다.That is, such a
이와 같은 구성을 갖는 본 발명에 의한 베이크 장치의 구성에 따른 작용을 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the accompanying drawings, the operation according to the configuration of the baking apparatus according to the present invention having such a configuration is as follows.
도 3을 참조하면, 베이크 장치(100)의 웨이퍼 업-다운 유닛(122)은 선행 공정을 마치고 베이크 공정이 진행될 웨이퍼(1)를 베이크 플레이트(110)의 지정된 곳에 로딩하기 위하여 업-다운 핀(122)을 베이크 플레이트(110)의 상부로 리프트시킨다.Referring to FIG. 3, the wafer up-down
이후, 웨이퍼 트랜스퍼에 의하여 이송된 웨이퍼(1)는 업-다운 핀(122)의 상부에 안착된다.Thereafter, the
이때, 만일 웨이퍼 트랜스퍼가 웨이퍼(1)를 지정 위치에 안착하지 못하였다고 가정하였을 때, 이와 같은 상태에서 웨이퍼 업-다운 유닛(122)은 도 4에 도시된 바와 같이 업-다운 핀(122)을 하방으로 이송한다.At this time, if it is assumed that the wafer transfer has not seated the
이처럼 업-다운 핀(122)이 하방으로 이송될 경우, 고정축(134a)을 따라서 회동되는 정렬 유닛(130)의 회동 레버(133) 또한 회동되면서 도 4에 도시된 바와 같이 회동 패드(132)들 또한 서로 마주보는 방향으로 회동되도록 한다.When the up-
이때, 회동 패드(132)의 회동에 의하여 업-다운 핀(122)에 편심된 상태로 올려진 웨이퍼(1)의 에지는 회동 패드(132)의 회동 방향으로 밀려나게 된다.At this time, the edge of the
이후, 업-다운 핀(122)이 완전히 하방으로 이송될 경우, 회동 패드(132)는 거의 수직 상태를 이루게 되고 이때, 웨이퍼(1)의 에지는 회동 패드(132)에 의하여 베이크 플레이트(110)의 중앙 지정된 위치로 이송된다.Thereafter, when the up-
이후, 베이크 플레이트(110)에 설치된 히터 유닛(200)에 전원이 인가되어 웨이퍼(1)는 소정시간 동안 소정 온도로 베이크 공정이 진행된 후, 후속 공정으로 이송된다.
Thereafter, power is applied to the
이상에서 상세하게 설명한 바에 의하면 베이크 공정이 진행될 웨이퍼가 웨이퍼 트랜스퍼의 오동작에 의하여 지정된 위치에 정확하게 안착되지 못하더라도 이로 인하여 베이크 불량이 발생하지 않는 효과를 갖는다.
As described in detail above, even if the wafer to be baked is not accurately seated at a designated position due to a malfunction of the wafer transfer, there is an effect that the bake failure does not occur.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000051542A KR100665833B1 (en) | 2000-09-01 | 2000-09-01 | Bake apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000051542A KR100665833B1 (en) | 2000-09-01 | 2000-09-01 | Bake apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020018293A KR20020018293A (en) | 2002-03-08 |
KR100665833B1 true KR100665833B1 (en) | 2007-01-09 |
Family
ID=19686750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000051542A KR100665833B1 (en) | 2000-09-01 | 2000-09-01 | Bake apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100665833B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100542726B1 (en) * | 2003-05-27 | 2006-01-11 | 삼성전자주식회사 | Apparatus for wafer bake |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074816A (en) * | 1996-08-29 | 1998-03-17 | Hitachi Techno Eng Co Ltd | Wafer transporting device |
KR19980070712A (en) * | 1997-01-24 | 1998-10-26 | 히가시데쓰로 | Rotary processing device |
KR20000003262A (en) * | 1998-06-26 | 2000-01-15 | 윤종용 | Semiconductor bake facility with wafer lineup device |
-
2000
- 2000-09-01 KR KR1020000051542A patent/KR100665833B1/en not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1074816A (en) * | 1996-08-29 | 1998-03-17 | Hitachi Techno Eng Co Ltd | Wafer transporting device |
KR19980070712A (en) * | 1997-01-24 | 1998-10-26 | 히가시데쓰로 | Rotary processing device |
KR20000003262A (en) * | 1998-06-26 | 2000-01-15 | 윤종용 | Semiconductor bake facility with wafer lineup device |
Non-Patent Citations (2)
Title |
---|
10074816 * |
1020000003262 * |
Also Published As
Publication number | Publication date |
---|---|
KR20020018293A (en) | 2002-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138456B2 (en) | Heat processing method, computer-readable storage medium, and heat processing apparatus | |
TWI260046B (en) | Temperature-sensing wafer position detection system and method | |
JP2889926B2 (en) | Heat treatment method and heat treatment apparatus for substrate | |
KR100665833B1 (en) | Bake apparatus | |
JP6370282B2 (en) | Development processing method and development processing apparatus | |
US7479463B2 (en) | Method for heating a chemically amplified resist layer carried on a rotating substrate | |
JP3324974B2 (en) | Heat treatment apparatus and heat treatment method | |
JP4148387B2 (en) | Heat treatment equipment | |
KR20030052824A (en) | A wafer guide device of bake oven in the lithography process | |
JPS6331118A (en) | Baking furnace | |
JPH0547652A (en) | Substrate heater | |
JP3793063B2 (en) | Processing method and processing apparatus | |
KR101116656B1 (en) | Method for inspecting a wafer shape and method for heat treatment a wafer using the same | |
KR100300679B1 (en) | Wafer high and low regulator of wafer manufaturing bake | |
TWI638243B (en) | Baking method | |
JP4531659B2 (en) | Method and apparatus for flattening coating film | |
JPH04158511A (en) | Substrate processor | |
KR20090103705A (en) | Substrate processing method, substrate processing system and computer storage medium | |
JPH0621233Y2 (en) | Baking equipment | |
KR19990024866A (en) | Wafer Transfer Device of Bake Unit for Semiconductor Manufacturing | |
JPS5931852B2 (en) | Photoresist exposure mask | |
JPH0268921A (en) | Resist treatment device | |
JP2892533B2 (en) | Coating method and coating device | |
KR20060012468A (en) | Baking apparatus of semiconductor exposure equipment | |
JPH03246930A (en) | Aligner/developer for photosensitive organic coating film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110103 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |