KR100665287B1 - Fpcb having chip lands of equal heat balance - Google Patents
Fpcb having chip lands of equal heat balance Download PDFInfo
- Publication number
- KR100665287B1 KR100665287B1 KR1020050108603A KR20050108603A KR100665287B1 KR 100665287 B1 KR100665287 B1 KR 100665287B1 KR 1020050108603 A KR1020050108603 A KR 1020050108603A KR 20050108603 A KR20050108603 A KR 20050108603A KR 100665287 B1 KR100665287 B1 KR 100665287B1
- Authority
- KR
- South Korea
- Prior art keywords
- lands
- chip
- flexible substrate
- land
- coating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
제 1도는 종래의 기술에 따른 연성기판을 도시한 외관 사시도.1 is a perspective view showing a flexible substrate according to the prior art.
제 2도는 종래의 기술에 따른 연성기판에서 칩 단자들이 장착되는 랜드의 조건들이 서로 다른 상태를 도시한 평면도.2 is a plan view showing different conditions of lands on which chip terminals are mounted in a flexible substrate according to the related art.
제 3도는 도2의 A-A선을 따른 단면도로서, 종래의 기술에 따른 연성기판에서 칩 단자들이 장착되는 랜드의 조건들이 서로 다른 상태에서 칩 단자들이 랜드로부터 이탈되는 상태를 도시한 단면도.3 is a cross-sectional view taken along the line A-A of FIG. 2, showing a state in which the chip terminals are separated from the land under different conditions of lands on which the chip terminals are mounted in the flexible board according to the prior art.
제 4도는 본 발명에 따른 열평형이 균일한 랜드를 갖는 연성기판을 도시한 평면도.4 is a plan view showing a flexible substrate having lands with a uniform thermal balance according to the present invention.
제 5도는 도4의 B-B선을 따른 단면도로서, 본 발명에 따른 열평형이 균일한 랜드를 갖는 연성기판에서 칩 단자들이 랜드에 안정적으로 부착되는 상태를 도시한 단면도.5 is a cross-sectional view taken along line B-B of FIG. 4, showing a state in which chip terminals are stably attached to lands in a flexible substrate having a land having a uniform thermal balance according to the present invention.
<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>
1..... 본 발명에 따른 열평형이 균일한 랜드를 갖는 연성기판1 ..... Flexible substrate having lands with uniform thermal balance according to the present invention
10.... 베이스 20.... 도전 패턴10 ...
25a,25b,25c,25d.... 랜드 30.... 피복 층25a, 25b, 25c, 25d .... land 30 .... cladding layer
40.... 칩 50.... 더미 패턴40 ...
100.... 종래의 연성기판 110.... 베이스100 ....
120.... 도전 패턴 125a,125b,125c,125d... 랜드120 ....
130.... 피복 층 140.... 소형 칩(MLCC)130 ...
d.... 더미 패턴 길이 d .... dummy pattern length
본 발명은 소형 칩의 랜드 장착시 칩 이탈불량을 방지하기 위한 연성기판에 관한 것으로, 보다 상세히는 칩 단자들이 장착되는 랜드(land)의 열 평형을 고려하여 랜드 조건을 동일하게 유지함으로써 MLCC와 같은 소형 칩의 장착시, 랜드에서 열 평형 불 균일에 기인하는 칩 장착 불량을 방지하도록 개선된 열평형이 균일한 랜드를 갖는 연성기판에 관한 것이다.The present invention relates to a flexible substrate for preventing chip detachment defects when land is mounted on a small chip, and more particularly, by maintaining land conditions in consideration of thermal equilibrium of a land in which chip terminals are mounted. When mounting a small chip, the improved thermal balance relates to a flexible substrate having a land that has a uniform thermal balance to prevent chip mounting failure due to thermal balance unevenness in the land.
종래의 연성기판(100)은 도 1에 도시된 바와 같이, 베이스(110)의 상부면 상에 도전 패턴(120)들이 형성되고, 상기 도전 패턴(120)들을 보호하기 위한 피복 층(130)이 접착제(미 도시)에 의해 베이스(110)의 상부면 상에 접착된다.In the conventional
이와 같은 베이스(110)과 피복 층(130)은 절연성 필름, 예를 들어 폴리이미드계 필름로 이루어지며 인장강도, 유전율, 표면 저항율, 난연성 등과 같은 인자(factors)들이 우수하여야 한다.The
그리고 도전 패턴(120)들은 구리 재질로 이루어지며 입자 형성방향에 따라 입자밀도가 상이하며 전해도금 또는 용융사출 방식으로 제조된다.The
상기 접착제로는 아크릴, 에폭시, 또는 페놀수지 등이 사용될 수 있다.As the adhesive, acrylic, epoxy, or phenol resin may be used.
이와 같이 구성된 종래의 연성기판(100)의 경우, 다수의 소형 칩(140), 예를 들면 MLCC(Multilayered Ceramic Chip Capacitors) 등을 SMT(Surface Mount Technology)장착하여야 하는 데, 이와 같은 소형 칩(140)들은 연성기판(100)의 표면에 형성된 피복 층(130)을 제거한 다음, 도전 패턴(120)들을 노출시키고 소형 칩(140)들이 장착되는 랜드(land)(125a)(125b),(125c)(125d) 들을 노출시킨 다음, 납땜(soldering)을 통하여 전기적인 연결을 이룬다.In the conventional
그렇지만 상기와 같은 종래의 연성기판(100)은 소형 칩(140)들의 단자들이 배치되는 양측 랜드(125a)(125b)의 면적이나 크기 및 열 평형 조건들이 서로 다른 것이다. However, the conventional
특히 칩(140) 단자들이 납땜 연결되는 랜드(125a)(125b)의 크기가 서로 다른 경우, 납땜 연결작업에서 솔더 크림(Solder Cream) 등이 장착되는 양(量)에서 차이 나고, 열 평형을 이루지 못함으로써 연성기판(100)에 장착되는 소형 칩(140)들의 불량 문제점이 발생되는 것이다. In particular, when the
즉, 예를 들면 도 2에 도시된 바와 같이, 복수의 랜드(125a)(125b)에 MLCC의 단자들이 안착되어 전기적인 연결을 이루는 경우, 그리고 양측 랜드(125a)(125b)의 크기가 서로 다르고, 일측 랜드(125c)는 피복 층(130)에 양측이 지지되고, 타측 랜드(125d)는 피복 층(130)에 의해서 지지되지 못하는 경우가 있다.That is, for example, as shown in FIG. 2, when the terminals of the MLCC are seated on the plurality of
특히 상기와 같이 일측은 피복 층(130)에 의해서 양측이 지지되고, 타측은 피복 층(130)에 의해서 지지되지 못하는 랜드(125c)(125d)들을 이용한 칩(140) 안착작업에서는 도 3에 도시된 바와 같이 칩(140) 장착 불량이 발생하게 되며, 이때에는 양측 랜드(125c)(125d)로부터 어느 한쪽의 단자가 접촉되지 못하고 전기적으로 단락되어 장착 불량을 초래하는 것이다.In particular, as described above, one side is supported on both sides by the
따라서 상기와 같은 종래의 연성기판(100)에서는 소형 칩(140)들의 SMT 장착 불량이 다량으로 발생하여 작업생산성이 저하되고, 연성기판(100)의 불량으로 이어지는 문제점을 갖는 것이었다.Therefore, in the conventional
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로서, 그 목적은 칩 단자들이 장착되는 랜드(land)의 열 평형을 고려하여 랜드 조건을 동일하게 유지함으로써 칩 이탈 불량을 방지하도록 개선된 열평형이 균일한 랜드를 갖는 연성기판을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object thereof is to improve thermal balance to prevent chip departure defects by keeping the land conditions the same in consideration of the thermal balance of the land in which the chip terminals are mounted. It is to provide a flexible substrate having this uniform land.
그리고, 본 발명은 칩 단자들이 장착되는 랜드(land)의 면적을 동일하게 유지함으로써 칩 이탈 불량을 방지하고, 그에 따라서 연성기판 조립 작업의 생산성을 향상시키며, 연성기판의 품질을 향상시키도록 개선된 열평형이 균일한 랜드를 갖는 연성기판을 제공함에 다른 목적이 있다.In addition, the present invention is improved to prevent chip detachment defects by maintaining the same area of the land on which the chip terminals are mounted, thereby improving the productivity of the flexible board assembly work, and improving the quality of the flexible board. Another object is to provide a flexible substrate having lands with uniform thermal balance.
상기와 같은 목적을 달성하기 위하여 본 발명은, 소형 칩의 랜드 장착시 칩 이탈불량을 방지하기 위한 연성기판에 있어서, In order to achieve the above object, the present invention provides a flexible substrate for preventing chip detachment defects when land is mounted on a small chip,
베이스;Base;
상기 베이스 상에 피복형성된 도전 패턴;A conductive pattern coated on the base;
상기 도전 패턴 위에 피복되는 피복 층; 및A coating layer coated on the conductive pattern; And
상기 피복 층이 제거되어 형성된 칩 단자 장착용 랜드들;을 포함하고,And lands for chip terminal mounting formed by removing the covering layer.
상기 랜드들은 동일한 칩 장착면적을 구비하여 열적 평형을 이루도록 구성됨을 특징으로 하는 열평형이 균일한 랜드를 갖는 연성기판을 제공한다.The lands provide a flexible substrate having lands having a uniform thermal balance, wherein the lands have the same chip mounting area and are configured to achieve thermal equilibrium.
그리고 본 발명은 바람직하게는, 상기 랜드들은 더미 패턴을 형성하여 서로 동일한 열적 평형을 이루도록 구성됨을 특징으로 하는 열평형이 균일한 랜드를 갖는 연성기판을 제공한다.In addition, the present invention preferably provides a flexible substrate having lands with a uniform thermal balance, wherein the lands are configured to form a dummy pattern to achieve the same thermal balance with each other.
또한 본 발명은 바람직하게는, 상기 더미 패턴은 피복 층 설계기준과 동일한 기준으로 형성됨을 특징으로 하는 열평형이 균일한 랜드를 갖는 연성기판을 제공한다.In another aspect, the present invention preferably provides a flexible substrate having a land of uniform thermal balance, characterized in that the dummy pattern is formed on the same basis as the coating layer design criteria.
그리고 본 발명은 바람직하게는, 상기 더미 패턴은 그 길이가 피복 층 구간 및 칩 장착 공차를 고려하여 0.15mm 연장 형성된 것임을 특징으로 하는 열평형이 균일한 랜드를 갖는 연성기판을 제공한다.In another aspect, the present invention preferably provides a flexible substrate having a land with a uniform thermal balance, wherein the dummy pattern is formed to extend by 0.15 mm in consideration of a covering layer section and chip mounting tolerances.
또한 본 발명은 바람직하게는, 상기 랜드들은 서로 대칭 형상을 갖는 것임을 특징으로 하는 열평형이 균일한 랜드를 갖는 연성기판을 제공한다.In another aspect, the present invention preferably provides a flexible substrate having a land of uniform thermal equilibrium, characterized in that the land has a symmetrical shape with each other.
이하 본 발명의 바람직한 실시예에 대하여 도면을 참조하여 보다 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 열평형이 균일한 랜드를 갖는 연성기판(1)은 도 4에 도시된 바와 같이, 베이스(10)와 상기 베이스(10) 상에 피복형성된 도전 패턴(20)을 갖고, 피복 층(30)의 일부가 제거되어 형성된 칩 단자 장착용 랜드(25a)(25b),(25c)(25d)들을 포함한다. The
상기 랜드(25a)(25b),(25c)(25d)들은 동일한 칩 장착면적을 구비하여 열적 평형을 이루도록 구성되는 것이다.The
상기 베이스(10)는 절연성 필름, 예를 들어 폴리이미드계 필름로 이루어지며 인장강도, 유전율, 표면 저항율, 난연성 등과 같은 인자(factors)들이 우수한 것이다.The
그리고 도전 패턴(20)들은 구리 재질로 이루어지며 입자 형성방향에 따라 입자밀도가 상이하며 전해도금 또는 용융 사출 방식으로 제조된다.The
또한 본 발명은 상기 도전 패턴(20) 위에 접착제로 피복되는 피복 층(30)을 구비하는 바, 상기 접착제로는 아크릴, 에폭시, 또는 페놀수지 등이 사용될 수 있고, 피복 층(30)은 베이스(10)와 같은 절연성 필름으로 이루어진다.In addition, the present invention includes a
상기 랜드(25a)(25b),(25c)(25d)들은 동일한 칩(40) 장착면적을 구비하여 열적 평형을 이루도록 구성되는 바, 이를 위하여 상기 랜드(25a)(25b)들은 더미 패턴(50)을 형성하여 서로 동일한 열적 평형을 이루도록 구성된다.The
상기 더미 패턴(50)은 도 4에 도시된 바와 같이, 일측 랜드(25d)가 피복 층(30)에 의해서 양측이 지지되는 경우, 다른 측의 랜드(25c)는 더미 패턴(50)을 형성하여 동일한 랜드 면적이 이루어지는 것이다. As shown in FIG. 4, when the one
또한 상기 더미 패턴(50)은 피복 층(30) 설계기준과 동일한 기준으로 형성되는 것으로서, 바람직하게는, 상기 더미 패턴(50)은 그 길이(d)가 피복 층(30) 구간 및 칩(40) 장착 공차를 고려하여 0.15mm 연장 형성되는 구조이다.In addition, the
이와 같이 더미 패턴(50)이 형성되면, 이는 피복 층(30)에 의해서 지지되고, MLCC와 같은 소형 칩(40)이 장착되는 랜드(25c)(25d)의 동일한 면적을 형성한다.When the
따라서, 이와 같은 랜드(25c)(25d)에 MLCC와 같은 소형 칩(40)이 장착되어 납땜 등으로 연결되면 납땜의 냉각 및 경화 과정에서 양측 랜드(25c)(25d)의 균일한 열적 평형을 이룰 수 있고, 그에 따라서 안정된 칩(40) 장착을 이룰 수 있다.Therefore, when the
또한 본 발명은 바람직하게는 상기 랜드(25a)(25b)들이 서로 대칭 형상을 갖는 것이다.In addition, in the present invention, the
이와 같은 대칭형의 구조도 MLCC와 같은 소형 칩(40)이 장착되는 랜드(25a)(25b)의 동일한 면적을 형성한다. 따라서, 이와 같은 랜드(25a)(25b)에 MLCC 와 같은 소형 칩(40)이 장착되어 납땜 등으로 연결되면 납땜의 냉각 및 경화 과정에서 양측 랜드(25a)(25b) 부의 균일한 열적 평형을 이룰 수 있고, 그에 따라서 안정된 칩(40) 장착을 이룰 수 있다.This symmetrical structure also forms the same area of the
상기와 같이 구성된 본 발명에 따른 열평형이 균일한 랜드를 갖는 연성기판(1)은 MLCC등의 소형 칩(40)이 장착되는 경우, 상기 칩(40)들이 장착되는 랜드(25a)(25b),(25c)(25d)들은 서로 동일한 칩(40) 장착면적을 구비하여 열적 평형을 이루는 것이다.The
이와 같이 랜드(25a)(25b),(25c)(25d)의 면적이 동일하게 이루어지면, 상기 랜드(25a)(25b),(25c)(25d)에 배치되는 솔더 크림(Solder Cream)의 양적 평형을 이룰 수 있음은 물론, 납땜의 냉각 속도 등에서 열적 평형을 이룰 수 있는 것이다. When the
특히, 상기 더미 패턴(50)은 그 일측 랜드(25d)가 피복 층(30)에 의해서 양측이 지지되는 경우, 다른 측의 랜드(25c)도 피복 층(30)에 의해서 양측이 지지되도록 더미 패턴(50)을 형성하여 동일한 랜드(25c)(25d) 면적이 이루어지도록 하는 것이다. In particular, the
따라서, 칩 단자들이 결합되어 장착되는 경우, 상기 양측 랜드(25a)(25b),(25c)(25d)의 균일한 열적 평형을 이룰 수 있고, 그에 따라서 안정된 칩(40) 장착을 이룰 수 있다.Therefore, when the chip terminals are coupled and mounted, uniform thermal balance of the two
이러한 구조가 도 5에 도시되어 있다.This structure is shown in FIG.
즉 본 발명은 양측 랜드(25a)(25b),(25c)(25d)의 면적 또는 피복 층(30) 지지 여부 등의 랜드 조건이 동일하게 유지되고 랜드(25a)(25b),(25c)(25d)에 솔더 크림을 도포하여 칩 단자들을 연결하는 경우, 그 연결부분이 안정적으로 경화되어 칩(40)들의 SMT 장착 불량이 일어나지 않는 것이다.That is, according to the present invention, land conditions such as the area of both
또한 상기 더미 패턴(50)은 피복 층(30) 설계기준과 동일한 기준으로 형성되는 것으로서, 바람직하게는, 상기 더미 패턴(50)의 길이(d)는 피복 층(30) 구간 및 칩(40) 장착 공차를 고려하여 0.15mm 연장 형성된다.In addition, the
이와 같이 더미 패턴(50)이 형성되면, 상기 더미 패턴(50)은 도전 패턴(20)과 피복 층(30)의 형성과정에서 쉽게 제작가능하므로, 별도의 추가적인 공정이 불필요하고, 칩 단자들을 장착하기 위하여 피복 층(30)을 오픈하는 경우, 양측 랜드(25c)(25d)들이 피복 층(30)에 의해서 지지되는 상태이며, MLCC와 같은 소형 칩(40)들이 장착되는 랜드(25c)(25d)의 동일한 면적을 형성한다.When the
따라서, 본 발명은 칩 단자의 납땜과정에서 양측 랜드(25a)(25b),(25c)(25d) 의 균일한 열적 평형을 이룰 수 있고, 그에 따라서 안정된 칩(40) 장착을 이룰 수 있다.Therefore, the present invention can achieve a uniform thermal balance of the
그리고 본 발명은 상기 랜드(25a)(25b),(25c)(25d)들이 서로 대칭 형상을 갖도록 형성된다. In the present invention, the
이와 같은 경우, 상기 대칭형 구조는 연성기판(100)의 베이스(10)와 도전 패턴(20)을 형성하는 데에 유리하며, 양측 랜드(25a)(25b),(25c)(25d) 부의 균일한 열적 평형을 이룰 수 있고, 그에 따라서 안정된 칩(40) 장착을 이룰 수 있다.In this case, the symmetrical structure is advantageous for forming the
상기에서와 같이 본 발명에 의하면, 칩 단자들이 장착되는 랜드(land)의 열 평형을 고려하여 랜드 조건, 예를 들면 면적, 피복 층의 지지 여부 등을 동일하게 유지함으로써 칩 이탈 불량을 방지하도록 개선된 효과를 얻을 수 있다.According to the present invention as described above, in consideration of the thermal balance of the land (land) on which the chip terminals are mounted, the land condition, for example, the area, whether to support the cover layer, etc. by maintaining the same to improve chip departure defects Effect can be achieved.
또한 본 발명에 의하면, 칩 단자들이 장착되는 랜드(land)의 면적을 동일하게 유지함으로써 칩 이탈 불량을 방지하고, 그에 따라서 연성기판 조립 작업의 생산성을 향상시키며, 연성기판의 품질을 향상시키도록 개선된 효과가 얻어지는 것이다.In addition, according to the present invention, by maintaining the same area of the land (land) on which the chip terminals are mounted to prevent chip departure defects, thereby improving the productivity of the flexible substrate assembly work, and improved to improve the quality of the flexible substrate Effect is obtained.
상기에서 본 발명은 특정한 실시 예에 관하여 도시되고 설명되었지만, 이는 단지 예시적으로 본 발명을 설명하기 위하여 기재된 것이며, 본 발명을 이와 같은 특정 구조로 제한하려는 것은 아니다. 당 업계에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 사상 및 영역을 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 알 수 있을 것이다. 그렇지만 이러한 수정 및 변형 구조들은 모두 본 발명의 권리범위 내에 포함되는 것임을 분명하게 밝혀두고자 한다.While the invention has been shown and described with respect to specific embodiments thereof, it has been described by way of example only to illustrate the invention, and is not intended to limit the invention to this particular structure. Those skilled in the art will appreciate that various modifications and changes of the present invention can be made without departing from the spirit and scope of the invention as set forth in the claims below. Nevertheless, it will be clearly understood that all such modifications and variations are included within the scope of the present invention.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050108603A KR100665287B1 (en) | 2005-11-14 | 2005-11-14 | Fpcb having chip lands of equal heat balance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050108603A KR100665287B1 (en) | 2005-11-14 | 2005-11-14 | Fpcb having chip lands of equal heat balance |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100665287B1 true KR100665287B1 (en) | 2007-01-09 |
Family
ID=37867053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050108603A KR100665287B1 (en) | 2005-11-14 | 2005-11-14 | Fpcb having chip lands of equal heat balance |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100665287B1 (en) |
-
2005
- 2005-11-14 KR KR1020050108603A patent/KR100665287B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4088828A (en) | Printed circuit board | |
KR860000188B1 (en) | Process for manufacturing printed circuits | |
US20130078825A1 (en) | Method for connecting printed circuit boards | |
US9839132B2 (en) | Component-embedded substrate | |
JP2000165007A (en) | Printed circuit board, electronic component and its mounting method | |
JP2007103553A (en) | Hybrid integrated circuit device and manufacturing method thereof | |
US9693459B2 (en) | Circuit board assembly and method of manufacturing same | |
US10321564B2 (en) | Solder assembly of pins to the peripheral end face of a printed circuit board | |
US8426739B2 (en) | Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board | |
KR100665287B1 (en) | Fpcb having chip lands of equal heat balance | |
JPS63114299A (en) | Printed wiring board | |
JPH1079568A (en) | Manufacturing method of printed circuit board | |
JP3099768B2 (en) | Electronic component assembly and method of manufacturing the same | |
JP2003204126A (en) | Resin molding substrate and unit thereof | |
JP2004303944A (en) | Module substrate and its manufacturing method | |
JPH02206193A (en) | Printed wiring board with auxiliary pattern | |
KR100287738B1 (en) | Surface mounting method for printed circuit board | |
JPH11312849A (en) | Insulating substrate and circuit board | |
JP2580607B2 (en) | Circuit board and method of manufacturing circuit board | |
KR200195154Y1 (en) | Lead end fixing device for pcb | |
JPH0744042Y2 (en) | Single in-line type hybrid integrated circuit device | |
JPH05206622A (en) | Printed wiring board | |
KR20230100041A (en) | Printed Circuit Board | |
JPH07211814A (en) | Surface mount semiconductor package and mother board mounting method of surface mount semiconductor package | |
JP2000124587A (en) | Fitting method and fitting structure of electronic circuit unit to printed board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |