KR100664017B1 - Apparatus for digital automatic gain control - Google Patents
Apparatus for digital automatic gain control Download PDFInfo
- Publication number
- KR100664017B1 KR100664017B1 KR1020010028713A KR20010028713A KR100664017B1 KR 100664017 B1 KR100664017 B1 KR 100664017B1 KR 1020010028713 A KR1020010028713 A KR 1020010028713A KR 20010028713 A KR20010028713 A KR 20010028713A KR 100664017 B1 KR100664017 B1 KR 100664017B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- absolute value
- output signal
- average absolute
- gain
- Prior art date
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 15
- 238000001914 filtration Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000004364 calculation method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000006978 adaptation Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3089—Control of digital or coded signals
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
본 발명은 하드웨어의 복잡도를 감소시킨 디지털 자동 이득 제어기술에 관한 것이다. 이러한 본 발명은, 입력 이산신호 x(n)에 적응형 이득제어부(30C)에서 출력되는 이득 g(n)을 곱하여 출력신호 y(n)을 생성하는 증폭기(30A)와; 상기 출력신호 y(n)을 필터링 계수()로 저역필터링하여 평균절대값(MA)인 s(n)의 갱신값을 구하는 평균절대값 연산부(30B)와; 상기 평균절대값 연산부(30B)에서 계산된 평균절대값과 요구된 평균절대값으로부터 g(n)에 대한 새로운 이득을 계산해 내는 적응형 이득제어부(GA: Gain Adaption)(30C)에 의해 달성된다. The present invention relates to a digital automatic gain control technique that reduces hardware complexity. This invention comprises: an amplifier 30A for generating an output signal y (n) by multiplying the input discrete signal x (n) by the gain g (n) output from the adaptive gain control section 30C; The output signal y (n) is converted into a filtering coefficient ( Low-pass filtering with) to update the mean absolute value (MA) of s (n) An average absolute value calculator (30B) for obtaining a; New gain for g (n) from the average absolute value calculated by the average absolute value calculating section 30B and the required average absolute value Is achieved by an adaptive gain control unit (GA) 30C that computes.
Description
도 1은 종래 기술에 의한 DAGC 블록도.1 is a DAGC block diagram according to the prior art.
도 2는 종래 기술에 의한 또 다른 DAGC 블록도.Figure 2 is another DAGC block diagram according to the prior art.
도 3은 본 발명에 의한 자동 이득 제어 장치의 블록도.3 is a block diagram of an automatic gain control device according to the present invention.
***도면의 주요 부분에 대한 부호의 설명*** *** Description of the symbols for the main parts of the drawings ***
30A : 증폭기 30B : 평균절대값 연산부30A:
30C : 적응형 이득제어부 31 : 절대값 연산기30C: adaptive gain controller 31: absolute value calculator
32,36 : 감산기 33,39 : 시프터32,36: Subtractor 33,39: Shifter
34,40 : 가산기 35,41 : 지연기34,40 Adder 35,41 Delay
37 : 부호비트 부가부 38 : 보수 연산기37: code bit addition unit 38: complementary operator
본 발명은 하드웨어의 복잡도를 감소시킨 디지털 자동 이득 제어기술에 관한 것으로, 특히 곱셈기나 나눗셈기를 사용하지 않고 디지털 자동 이득 제어를 수행할 수 있도록 한 자동 이득 제어 장치에 관한 것이다.The present invention relates to a digital automatic gain control technique having reduced hardware complexity, and more particularly, to an automatic gain control apparatus capable of performing digital automatic gain control without using a multiplier or a divider.
자동 이득 제어(DAGC : Digital Automatic Gain Control)란 연속적인 이산(discrete) 입력신호의 루트 평균 제곱(RMS : Root Mean Square) 값을 특정 값으로 조정하기 위해 어떤 알고리즘에 의한 이득(gain)을 입력신호에 곱하는 것으로, 디지털 통신 및 디지털 신호를 취급하는 응용 분야에서 널리 사용되고 있는 기술이다.Digital Automatic Gain Control (DAGC) is a gain obtained by an algorithm to adjust the root mean square (RMS) value of consecutive discrete input signals to a specific value. By multiplying by, it is a technique widely used in the field of applications that handle digital communications and digital signals.
이러한 DAGC 알고리즘은 일반적인 최소 평균 제곱(LMS : Least Mean Square) 적응 알고리즘을 사용하거나 입력신호의 RMS 값을 계산하여 그것의 역을 곱하는 방식으로 구현되고 있다. The DAGC algorithm is implemented by using a general least mean square (LMS) adaptive algorithm or by calculating an RMS value of an input signal and multiplying the inverse thereof.
도 1은 LMS 알고리즘으로 구현한 종래의 DAGC 블록도로서 입력신호에 DAGC 이득을 곱하는 증폭기와, LMS 알고리즘에 따라 증폭기의 이득을 계산하는 DAGC 알고리즘부로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.1 is a block diagram of a conventional DAGC implemented by an LMS algorithm and includes an amplifier that multiplies an input signal by a DAGC gain, and a DAGC algorithm unit that calculates a gain of an amplifier according to an LMS algorithm.
증폭기(11)는 입력 이산신호 x(n)에 LMS 연산부(14)에서 출력되는 이득 g(n)을 곱하여 출력신호 y(n)을 생성한다. RMS 연산부(12)는 상기 출력신호 y(n)을 대상으로 RMS(n) 값을 구하고, 감산기(13)는 요구된 값(desired RMS)에서 그 RMS(n) 값을 감산하여 에러값(error)을 구한다.The
또한, LMS 연산부(14)는 상기 에러값(error)과 지연기(15)를 통해 피드백되는 이전 시간의 이득 g(n-1)을 대상으로 LMS를 계산하여 상기 증폭기(11)의 이득 g(n)을 구하게 되어 있다.In addition, the
도 2는 인버스 로직(Inverse Logic)을 이용한 DAGC 블록도로서, 이 방식에서는 도 1에서와 같이 LMS 알고리즘을 사용하지 않고, RMS 연산부(22)를 이용하여 RMS 값을 구한 다음 인버스 로직부(23)에서 그 RMS 값의 역을 곱하는 방식으로 증폭기(21)의 이득 g(n)을 구하게 되어 있다. FIG. 2 is a block diagram of a DAGC using inverse logic. In this method, the RMS value is calculated using the
그러나, 이와 같은 종래의 DAGC 장치에 있어서는 이득을 정확하게 계산해 낼 수 있는 장점이 있지만, 반드시 곱셈기와 나눗셈기를 사용하게 되어 있어 하드웨어의 구성이 복잡해지는 단점이 있었다.However, such a conventional DAGC device has an advantage in that the gain can be accurately calculated. However, a multiplier and a divider must be used, and thus a hardware configuration is complicated.
따라서, 본 발명의 목적은 곱셈기나 나눗셈기를 사용하지 않고 디지털 자동 이득 제어를 수행하는 자동 이득 제어 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide an automatic gain control apparatus for performing digital automatic gain control without using a multiplier or a divider.
본 발명의 제1특징에 따르면, 출력신호의 평균절대값(MA: Mean Absolute)을 계산하는 평균절대값 연산(MAVC: Mean Absolute Value Calculation)부와, 그 계산된 MA 값과 이전의 이득으로부터 새로운 이득을 계산해 내는 적응형 이득제어(GA: Gain Adaptation)부로 GAGC 알고리즘을 구현한다.According to a first aspect of the present invention, a mean absolute value calculation (MAVC) unit for calculating a mean absolute value (MA) of an output signal, and a new value from the calculated MA value and a previous gain. The GAGC algorithm is implemented with an GA (Adaptive Gain Control) unit that calculates gain.
본 발명의 제2특징에 따르면, 평균절대값 연산부나 적응형 이득제어부는 높 은 연산 복잡도를 갖는 곱셈기나 나눗셈기를 사용하지 않는다.According to the second aspect of the present invention, the average absolute value calculator or the adaptive gain controller does not use a multiplier or divider having a high computational complexity.
본 발명의 제3특징에 따르면, 본 발명에 의한 DAGC는 초기 이득을 계산하기 위한 학습모드(training mode)와 느리게 변하는 입력신호 RMS 값의 변화를 감시하기 위한 추적모드(tracking mode)를 운용하는 것이다.According to a third aspect of the present invention, the DAGC according to the present invention operates a training mode for calculating an initial gain and a tracking mode for monitoring a slowly changing input signal RMS value. .
도 3은 본 발명에 의한 자동 이득 제어 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 입력 이산신호 x(n)에 적응형 이득제어부(30C)에서 출력되는 이득 g(n)을 곱하여 출력신호 y(n)을 생성하는 증폭기(30A)와; 상기 출력신호 y(n)을 필터링 계수()로 저역필터링하여 평균절대값(MA)인 s(n) 의 갱신값을 구하는 평균절대값 연산부(30B)와; 상기 평균절대값 연산부(30B)에서 계산된 평균절대값과 요구된 평균절대값으로부터 g(n)에 대한 새로운 이득(g(n+1)=)을 계산해 내는 적응형 이득제어부(GA: Gain Adaption)(30C)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용을 상세히 설명하면 다음과 같다.FIG. 3 is a block diagram showing an embodiment of an automatic gain control device according to the present invention. As shown therein, the gain g (n) output from the adaptive
증폭기(30A)는 입력 이산신호 x(n)에 적응형 이득제어부(30C)에서 출력되는 이득 g(n)을 곱하여 출력신호 y(n)을 생성하게 되는데, 이는 다음의 식으로 표현된다.The
이때, 평균절대값 연산부(30B)에서는 상기 출력신호 y(n)과 필터링 계수()를 이용하여 지금까지의 출력 MA값인 s(n)의 값을 갱신하게 되는데, 이 과정은 디지털 저역필터(LPF)의 동작원리와 동일하며, 다음의 식으로 표현된다.In this case, the average
즉, 상기 평균절대값 연산부(30B)의 절대값 연산기(31)에서는 상기 출력신호 y(n)에 대한 절대값을 구하고, 감산기(32) 및 가산기(34), 필터링 계수()를 이용하여 s(n)의 갱신된 값 s(n+1) 을 구한 후 지연기(35)를 통해 감산기(32)측으로 궤환시킨다.That is, the
상기 [수학식2]에서 필터링 계수 는 저역필터의 컷오프 주파수를 결정하는 값으로써 입력 이산신호 x(n)의 주파수 특성에 따라 적당한 값(예: "2"의 제곱근)을 선택하여 사용한다.Filtering coefficient in Equation 2 Is a value that determines the cutoff frequency of the low pass filter and selects an appropriate value (eg, square root of "2") according to the frequency characteristic of the input discrete signal x (n).
상기 평균절대값 연산부(30B)에서 계산된 평균절대값(MA)은 적응형 이득제어부(30C)의 입력으로 사용되어 스텝 크기 와, 요구된 평균절대값(desired MA)과 함께 DAGC의 이득 g(n)을 조절하게 되는데, 이는 다음의 식으로 표현된다.The average absolute value MA calculated by the average
상기 [수학식 3]에서 요구된 평균절대값(desired MA)과 루트평균 제곱값(RMS)의 관계는 신호의 확률분포 특성에 따라 계산할 수 있는데, 신호가 가우시안(Gausian) 분포를 갖을 때 관계식은 다음의 식으로 표현된다. The relationship between the mean absolute value (desired MA) and the root mean square value (RMS) required in Equation 3 can be calculated according to the probability distribution characteristic of the signal. When the signal has a Gaussian distribution, the relation is It is expressed by the following equation.
즉, 적응형 이득제어부(30C)의 감산기(36)는 요구된 MA값(desired MA)에서 상기 적응형 이득제어부(30C)에 구해진 s(n) 값을 감산하여 에러값(error)을 구하고, 부호비트 부가부(37)에서는 그 에러값(error)이 양수일 때 부호비트로 "0"을 부가하고 음수일 때에는 "1"을 부가한다. 보수 연산기(38)는 상기 부가된 부호비트에 따라 입력신호를 그대로 통과시키거나 2의 보수 연산을 수행하고, 이후 그 결과치가 시프터(39)에서 스텝 크기 에 따라 비트 시프트되는 방식으로 곱셈처리된 다음 가산기(40)에서 g(n)이 더해져 새로운 이득 g(n+1)이 구해진다.That is, the
상기 [수학식 3]에서 스텝 크기 는 DAGC 이득의 적응 속도를 결정하는 값으로써, 초기 이득을 계산하기 위한 학습모드에서는 비교적 큰 값을 사용하고, 느리게 변화되는 RMS 값을 추적하기 위한 추적모드에서는 작은 값을 사용한다. 상기 의 예로써, "2"의 제곱 값을 들 수 있다. 상기 [수학식 3]에서 sgn() 함수는 인자가 양수일 때 "+1"을, 음수일 때 "-1"의 값을 갖는다. Step size in [Equation 3] above Is a value that determines the adaptation speed of DAGC gain, and uses a relatively large value in learning mode for calculating the initial gain and a small value in tracking mode for tracking slowly changing RMS values. remind As an example, a square value of "2" may be mentioned. In Equation 3, sgn ( ) Has the value "+1" if the argument is positive and "-1" if it is negative.
상기 증폭기(30A)는 상기와 같은 과정을 통해 계산된 DAGC 이득 g(n+1)로 다음 시간의 입력인 x(n+1)을 증폭처리하여 y(n+1)을 출력하게 된다.The
이러한 평균절대값 연산부(30B)와 적응형 이득제어부(30C)는 "2"의 제곱 값을 갖는 계수 와 스텝 크기 를 사용하므로 상기 [수학식 2]와 [수학식 3]에서의 곱셈은 실제로 단순한 비트 시프트(bit shift) 연산으로 구현할 수 있게 된다.
The average
또한, 상기 [수학식 3]에서 sgn() 함수 결과는 "+1"이나 "-1"의 값을 갖게 되므로 실제로 단순한 "2"의 보수(2's complement) 연산으로 구현할 수 있다. In addition, in [Equation 3] sgn ( ) The result of the function has a value of "+1" or "-1", so it can actually be implemented as a simple "2" complement operation.
결국, 본 발명에서는 곱셈기나 나눗셈기를 사용하지 않으며, 필터링 계수 와 스텝크기 계수 를 제어함으로써, 느리게 변하는 입력신호 RMS 값의 변화를 추적하는 것이 가능하게 된다.After all, the present invention does not use a multiplier or a divider, and filtering coefficients And step size factor By controlling, it is possible to track the change in the slowly changing input signal RMS value.
이상에서 상세히 설명한 바와 같이 본 발명은 DAGC 장치를 구현함에 있어서 곱셈기나 나눗셈기를 사용하지 않으므로 하드웨어의 구성이 간단해지는 효과가 있다. As described in detail above, the present invention does not use a multiplier or a divider in implementing a DAGC device, thereby simplifying the hardware configuration.
또한, 추적모드(tracking mode)를 지원함으로써 느리게 변하는 입력신호 RMS 값의 변화를 추적하여 그에 상응하는 이득을 부여할 수 있는 효과가 있다. In addition, by supporting a tracking mode (tracking mode) it is possible to track the change in the slowly changing input signal RMS value and to give a corresponding gain.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010028713A KR100664017B1 (en) | 2001-05-24 | 2001-05-24 | Apparatus for digital automatic gain control |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010028713A KR100664017B1 (en) | 2001-05-24 | 2001-05-24 | Apparatus for digital automatic gain control |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020089792A KR20020089792A (en) | 2002-11-30 |
KR100664017B1 true KR100664017B1 (en) | 2007-01-03 |
Family
ID=27706299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010028713A KR100664017B1 (en) | 2001-05-24 | 2001-05-24 | Apparatus for digital automatic gain control |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100664017B1 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033409A (en) * | 1989-05-31 | 1991-01-09 | Canon Inc | Automatic digital gain control system |
KR19990060369A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Automatic Gain Control of Received Signal in Digital Mobile Communication System |
KR20000006067A (en) * | 1998-06-10 | 2000-01-25 | 가네코 히사시 | Digital automatic gain control linearizer and digital automatic gain control circuit using the same |
JP2000059158A (en) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function |
KR20000044166A (en) * | 1998-12-30 | 2000-07-15 | 전주범 | Automatic gain control circuit of digital television receiving system and method for the same |
JP2001086010A (en) * | 1999-09-14 | 2001-03-30 | Nec Corp | Transmission power correction ciruit |
-
2001
- 2001-05-24 KR KR1020010028713A patent/KR100664017B1/en not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH033409A (en) * | 1989-05-31 | 1991-01-09 | Canon Inc | Automatic digital gain control system |
KR19990060369A (en) * | 1997-12-31 | 1999-07-26 | 윤종용 | Automatic Gain Control of Received Signal in Digital Mobile Communication System |
KR20000006067A (en) * | 1998-06-10 | 2000-01-25 | 가네코 히사시 | Digital automatic gain control linearizer and digital automatic gain control circuit using the same |
JP2000059158A (en) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | Automatic digital gain control method and device and radio communication equipment provided with automatic gain control function |
KR20000044166A (en) * | 1998-12-30 | 2000-07-15 | 전주범 | Automatic gain control circuit of digital television receiving system and method for the same |
JP2001086010A (en) * | 1999-09-14 | 2001-03-30 | Nec Corp | Transmission power correction ciruit |
Also Published As
Publication number | Publication date |
---|---|
KR20020089792A (en) | 2002-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2885269B2 (en) | Adaptive control filter | |
JP3008763B2 (en) | Method and apparatus for system identification with adaptive filters | |
EP2058945A1 (en) | Audio processing apparatus and program | |
KR100514340B1 (en) | Digital data converter | |
US6317063B1 (en) | Inverse quantization using table with reduced size | |
EP1054536B1 (en) | Non-recursive adaptive filter, with variable orders of non-linear processing | |
KR100664017B1 (en) | Apparatus for digital automatic gain control | |
JP3858785B2 (en) | Digital signal processing apparatus and digital signal processing method | |
JP4901416B2 (en) | Digital filter device | |
JPH08102644A (en) | Adaptive filter system | |
JPH06164277A (en) | Signal processor | |
JP2000224047A (en) | Digital signal processing circuit | |
JP3804496B2 (en) | Adaptive step size control adaptive filter and adaptive scale factor control method | |
JP2001345762A (en) | Method for generating signal | |
KR19990066518A (en) | Mode conversion control device of adaptive equalizer | |
JP3683978B2 (en) | Saturation signal processor | |
JPH076159A (en) | Method fna apparatus for normalization of component of complex signal | |
US5513267A (en) | Signal strength adapter circuit | |
JP3055559B2 (en) | How to change filter coefficient of digital filter | |
EP0598440B1 (en) | Signal strength adapter circuit | |
JP2671648B2 (en) | Digital data interpolator | |
KR100625238B1 (en) | Apparatus for automatically controlling gain in orthogonal frequency division multiple access system | |
JP4783319B2 (en) | Dynamic range scale circuit | |
JP3687096B2 (en) | Acoustic signal compressor | |
JPH06188681A (en) | Discrimination feedback equalizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |