KR100662967B1 - Method for forming semiconductor wiring to use silicide - Google Patents

Method for forming semiconductor wiring to use silicide Download PDF

Info

Publication number
KR100662967B1
KR100662967B1 KR1020040105972A KR20040105972A KR100662967B1 KR 100662967 B1 KR100662967 B1 KR 100662967B1 KR 1020040105972 A KR1020040105972 A KR 1020040105972A KR 20040105972 A KR20040105972 A KR 20040105972A KR 100662967 B1 KR100662967 B1 KR 100662967B1
Authority
KR
South Korea
Prior art keywords
layer
forming
silicide
wiring
titanium
Prior art date
Application number
KR1020040105972A
Other languages
Korean (ko)
Other versions
KR20060068047A (en
Inventor
이재석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040105972A priority Critical patent/KR100662967B1/en
Publication of KR20060068047A publication Critical patent/KR20060068047A/en
Application granted granted Critical
Publication of KR100662967B1 publication Critical patent/KR100662967B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Abstract

본 발명은 반도체 배선 형성방법에 관한 것으로, 반도체 기판상에 형성된 소자들을 전기적으로 연결하는 배선을 형성함에 있어서 실리사이드를 적용하여 종래 단일 금속으로 된 구조를 개선함으로써 특히 고전압하에서도 우수한 일렉트로마이그레이션 및 스트레스마이크레이션 특성을 나타내는 효과를 갖는다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor wiring, and in forming a wiring for electrically connecting elements formed on a semiconductor substrate, by applying a silicide to improve the structure of the conventional single metal, an excellent electromigration and stress microphone is possible even under high voltage. Has the effect of representing properties.

이를 위한 본 발명은, 반도체 기판의 절연막에 하부장벽층을 형성하는 단계, 상기 하부장벽층의 상면으로 실리사이드 배선층을 형성하는 단계, 상기 실리사이드 배선층의 상면으로 상부장벽층을 형성하는 단계, 상기 상부장벽층의 상면으로 감광막을 도포하고 포토 공정으로 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 실리사이드 배선층을 식각하여 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. The present invention for this purpose, forming a lower barrier layer on the insulating film of the semiconductor substrate, forming a silicide wiring layer on the upper surface of the lower barrier layer, forming an upper barrier layer on the upper surface of the silicide wiring layer, the upper barrier And applying a photoresist to the upper surface of the layer and forming a photoresist pattern by a photo process, and etching the silicide wiring layer using the photoresist pattern as a mask to form a wiring.

화학기상증착, 마스크, 포토레지스트, 일렉트로마이그레이션, 스트레스마이크레이션, 실리사이드, 스퍼터링Chemical Vapor Deposition, Mask, Photoresist, Electromigration, Stress Migration, Silicide, Sputtering

Description

실리사이드를 이용한 반도체 배선 형성방법 { Method for forming semiconductor wiring to use silicide } Method for forming semiconductor wiring using silicide {method for forming semiconductor wiring to use silicide}             

도 1은 종래 기술에 따른 반도체 배선 형성 과정을 도시한 도면, 1 is a view showing a semiconductor wiring formation process according to the prior art;

도 2 내지 도 6은, 본 발명에 따른 반도체 배선 형성 과정을 순차적으로 도시한 도면이다. 2 to 6 are diagrams sequentially illustrating a process of forming a semiconductor wiring according to the present invention.

♧ 도면의 주요부분에 대한 부호의 설명 ♧♧ description of symbols for the main parts of the drawing

10 -- 절연막 20a, 20b -- 장벽층10-insulating film 20a, 20b-barrier layer

30 -- 티타늄층 40 -- 실리콘층30-Titanium Layer 40-Silicon Layer

50 -- 티타늄 실리사이드 배선층 60 -- 포토레지스트 패턴50-Titanium Silicide Wiring Layer 60-Photoresist Pattern

본 발명은 반도체 배선 형성방법에 관한 것으로, 보다 상세하게는 반도체 기판상에 형성된 소자들을 전기적으로 연결하는 배선을 형성함에 있어서 실리사이드 를 적용하여 종래 금속 배선 구조를 개선한 실리사이드를 이용한 반도체 배선 형성방법에 관한 것이다. The present invention relates to a method for forming a semiconductor wiring, and more particularly, to a method for forming a semiconductor wiring using silicide in which a silicide is applied to form a wiring for electrically connecting elements formed on a semiconductor substrate. It is about.

현대 사회에는 컴퓨터나 텔레비젼과 같은 각종 전자 제품이 매우 다양하게 사용되는데, 상기 전자 제품에는 필수적으로 다이오드나 트랜지스터와 같은 반도체 소자가 집적된 회로기판이 포함된다. 위와 같은 반도체 제조를 위한 공정은, 고순도의 실리콘을 단결정으로 성장시켜 반도체 기판을 만들고 이로부터 전기적 활성영역을 형성하는 공정과 상기 활성영역을 전기적으로 연결시키는 공정으로 구분된다. 본 발명은 후자의 배선 공정에 속하며, 배선 공정을 통하여 반도체 기판상에 전기적으로 활성된 영역들의 회로 소자들이 금속배선에 의해 전기적으로 통하게 된다. In today's society, various electronic products such as computers and televisions are used in a variety of ways, which include circuit boards in which semiconductor devices such as diodes and transistors are integrated. The semiconductor manufacturing process as described above is divided into a process of forming a semiconductor substrate by growing silicon of high purity into a single crystal and forming an electrically active region therefrom and electrically connecting the active region. The present invention belongs to the latter wiring process, in which circuit elements of electrically active regions on the semiconductor substrate are electrically communicated by metal wiring through the wiring process.

도 1은 이러한 배선 형성 과정에 대한 종래 기술을 도시한 도면이다. 1 is a diagram illustrating a prior art for such a wiring formation process.

먼저 도 1(a)을 참조하면, 반도체 기판상에 절연막(1)이 형성되고 상기 절연막(1)의 상면으로 하부장벽층(2a)이 형성된다. 최근 반도체 소자가 점차 고집적화됨에 따라 다층 배선 기술이 개발되어, 금속배선층과 절연막이 번갈아가며 회로 소자를 포함하는 반도체 기판 상부에 형성되므로, 상기 절연막은 반도체 기판상에 형성되거나 또는 상층 구조에 형성된 것일 수도 있다. 상기 하부장벽층(2a)은 Ti(티타늄) 또는 TiN(질화티타늄)의 단일막으로 이루어지거나 또는 Ti/TiN 의 적층막으로 이루어지며, 이들은 화학기상증착(Chemical Vapor Deposition; CVD) 또는 스퍼터링(Sputtering) 등을 이용하여 형성된다. 다음으로 금속배선층(3)이 형성되는데 통상 알루미늄을 증착하여 이루어지고, 상기 금속배선층(3)의 상면으로 다시 비반사층(anti reflective coating; ARC)용 상부장벽층(2b)이 하부장벽층(2a)과 동일한 방식으로 형성된다.First, referring to FIG. 1A, an insulating film 1 is formed on a semiconductor substrate, and a lower barrier layer 2a is formed on an upper surface of the insulating film 1. Recently, as semiconductor devices have been increasingly integrated, a multilayer wiring technology has been developed, and the metal wiring layer and the insulating film are alternately formed on the semiconductor substrate including the circuit device. Thus, the insulating film may be formed on the semiconductor substrate or the upper layer structure. have. The lower barrier layer 2a is made of a single layer of Ti (titanium) or TiN (titanium nitride) or a layer of Ti / TiN, which is formed by chemical vapor deposition (CVD) or sputtering (Sputtering). ) And the like. Next, a metal wiring layer 3 is formed, which is usually formed by depositing aluminum, and the upper barrier layer 2b for anti reflective coating (ARC) is formed on the upper surface of the metal wiring layer 3 again. In the same way.

도 1(b)를 참조하면, 다음 단계에서는 상기 상부장벽층(2b)의 상면으로 감광막을 도포한 후 포토 공정을 통하여 감광된 특정 부분의 감광막을 제거하고 포토레지스트 패턴(4)을 형성한다. Referring to FIG. 1B, in the next step, the photoresist film is applied to the upper surface of the upper barrier layer 2b, and then the photoresist film of the specific portion exposed through the photo process is removed to form the photoresist pattern 4.

도 1(c)를 참조하면, 마지막으로 포토레지스트 패턴(4)을 마스크로 하여 상부장벽층(2b), 금속배선층(3), 하부장벽층(2a)을 순차적으로 식각함으로써 금속배선을 형성한다. Referring to FIG. 1C, a metal wiring is formed by sequentially etching the upper barrier layer 2b, the metal wiring layer 3, and the lower barrier layer 2a by using the photoresist pattern 4 as a mask. .

그러나 위와 같은 종래 금속 배선 형성 방법에는 다음과 같은 문제가 있다. 금속배선층을 위한 재료로는, 종래 알루미늄(Al)이 주로 사용되었으나, 최근에는 구리(Cu)가 알루미늄에 비하여 비저항이 작다는 장점이 있어서 이를 많이 활용하고 있다. 구리의 전기적 특성으로 인하여 최근 고집적화 경향에 따라 미세한 배선의 폭이 좁아지는 경우에도 구리가 유용하게 사용될 수 있지만, 구리는 알루미늄과 달리 금속막에 직접적으로 식각하기가 어렵기 때문에 패턴을 미리 형성하고 상기 패턴의 형상에 따라 배선을 형성하는 다마신(damascene) 공정이 적용되어야 하고 이 공정은 양산성을 갖추려면 도금법 등 별도의 기술이 필요한 문제가 있고, 알루미늄이든 구리든 고전압이 인가되어 고밀도 전류가 흐르는 경우에는 일렉트로마이그레이션(Electro Migration; EM)이나 스트레스마이크레이션(Stress Migration; SM)에 의한 문제가 발생한다. However, the conventional metal wiring forming method as described above has the following problems. As a material for the metallization layer, conventionally, aluminum (Al) has been mainly used, but recently, copper (Cu) has a lot of advantages in that the specific resistance is smaller than that of aluminum. Copper may be useful even when the width of the fine wiring becomes narrow due to the recent trend of high integration due to the electrical characteristics of copper, but unlike aluminum, copper is difficult to directly etch into a metal film, thus forming a pattern in advance. The damascene process of forming wiring according to the shape of the pattern should be applied, and this process requires a separate technology such as plating method in order to achieve mass production, and high voltage, whether aluminum or copper, is applied to flow a high density current. In this case, problems may occur due to electromigration (EM) or stress migration (SM).

일반적으로 일렉트로마이그레이션이란, 배선에 전류가 흐를 때 배선을 구성하는 원자가 주울열(Joule-Heating)에 의한 온도 상승으로 전자(Election)의 흐름에 밀려 이동(Migration)하는 현상으로, 금속 배선의 내구성을 저하시킨다. 마찬가지로 스트레스마이그레이션이란 스트레스에 의한 이동을 의미하며, 이러한 물성은 배선의 종류(재질, 결정구조), 선폭, 두께, 전류 밀도 등에 의하여 영향을 받는다. 물론 구리가 알루미늄에 비하여 무거운 입자이므로 상대적으로 일렉트로마이그레이션이나 스트레스마이크레이션 특성이 우수하지만 구리나 알루미늄과 같이 단일한 금속 재질로 배선을 형성하는 경우에는 고전압하에서는 일정한 한계가 있다. In general, electromigration refers to a phenomenon in which, when current flows through a wire, atoms constituting the wire are moved by the flow of electrons due to a temperature rise due to Joule-Heating, which causes durability of the metal wire. Lowers. Similarly, stress migration means movement by stress, and these properties are affected by the type of wiring (material, crystal structure), line width, thickness, and current density. Of course, since copper is a heavier particle than aluminum, the electromigration or stress migration characteristics are relatively good. However, when wiring is made of a single metal material such as copper or aluminum, there is a certain limit under high voltage.

본 발명은 상기한 사정을 감안하여 이를 해소하고자 발명된 것으로, 반도체 배선을 형성하는 재료로서 종래 사용되었던 알루미늄이나 구리와 같은 단일의 금속 재료를 대신하여 실리사이드를 사용함으로써 특히 고전압하에서도 우수한 일렉트로마이그레이션 및 스트레스마이크레이션 특성을 나타내는 실리사이드를 이용한 반도체 배선 형성방법을 제공하고자 함을 그 목적으로 한다.
The present invention has been invented to solve this problem in view of the above circumstances, and by using silicide in place of a single metal material, such as aluminum or copper, which has been conventionally used as a material for forming a semiconductor wiring, an excellent electromigration even under high voltage, and It is an object of the present invention to provide a method for forming semiconductor wirings using silicides exhibiting stress migration characteristics.

상기한 목적을 실현하기 위한 본 발명 실리사이드를 이용한 반도체 배선 형 성방법은, 반도체 기판의 절연막에 하부장벽층을 형성하는 단계, 상기 하부장벽층의 상면으로 실리사이드 배선층을 형성하는 단계, 상기 실리사이드 배선층의 상면으로 상부장벽층을 형성하는 단계, 상기 상부장벽층의 상면으로 감광막을 도포하고 포토 공정으로 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 실리사이드 배선층을 식각하여 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. The method for forming a semiconductor wiring using the silicide of the present invention for achieving the above object comprises the steps of: forming a lower barrier layer on the insulating film of the semiconductor substrate, forming a silicide wiring layer on the upper surface of the lower barrier layer, Forming an upper barrier layer on an upper surface, applying a photoresist film to an upper surface of the upper barrier layer, forming a photoresist pattern by a photo process, and etching a silicide wiring layer using the photoresist pattern as a mask to form wiring It is characterized by comprising.

또한 상기 방법에 있어서, 상기 실리사이드 배선층은 티타늄 실리사이드로 된 것을 특징으로 한다. In the above method, the silicide wiring layer is made of titanium silicide.

나아가 상기 방법에 있어서, 상기 티타늄 실리사이드 배선층을 형성하는 단계는, 하부 장벽층의 상면으로 티타늄층을 형성하는 단계와 상기 티타늄층의 상면으로 실리콘층을 형성하는 단계 및 열처리로 티타늄과 실리콘이 반응하여 티타늄 실리사이드층을 형성하는 단계로 이루어진 것을 특징으로 한다. In the above method, the forming of the titanium silicide wiring layer may include forming a titanium layer on the upper surface of the lower barrier layer, forming a silicon layer on the upper surface of the titanium layer, and reacting titanium and silicon by heat treatment. Forming a titanium silicide layer is characterized by.

이하 예시 도면을 참조하여 본 발명의 구성을 상세하게 살펴보도록 한다.Hereinafter, the configuration of the present invention will be described in detail with reference to the exemplary drawings.

도 2 내지 도 6은, 본 발명에 따른 반도체 배선 형성 과정을 순차적으로 도시한 도면이다. 2 to 6 are diagrams sequentially illustrating a process of forming a semiconductor wiring according to the present invention.

도 2를 참조하면, 먼저 반도체 기판상에 절연막(10)이 형성되고 상기 절연막(10)의 상면으로 하부장벽층(20a)이 형성된다. 상기 하부장벽층(20a)은 Ti(티타늄) 또는 TiN(질화티타늄)의 단일막으로 이루어지거나 또는 Ti/TiN 의 적층막으로 이루어지며, 이들은 화학기상증착(CVD)이나 스퍼터링(Sputtering)를 이용하여 형성된 다. Referring to FIG. 2, first, an insulating film 10 is formed on a semiconductor substrate, and a lower barrier layer 20a is formed on an upper surface of the insulating film 10. The lower barrier layer 20a may be formed of a single layer of Ti (titanium) or TiN (titanium nitride) or a laminated layer of Ti / TiN, which may be formed by chemical vapor deposition (CVD) or sputtering. Formed.

도 3을 참조하면, 다음으로 실리사이드 배선층이 형성되는데, 이는 종래 알루미늄과 같은 금속을 사용한 배선층을 개선한 것이다. Referring to FIG. 3, a silicide wiring layer is formed next, which is an improvement of a wiring layer using a metal such as aluminum.

일반적으로 실리사이드(Silicide)란 금속과 실리콘의 화합물(금속 규소화물)을 지칭하는 것으로, 가령 모스(MOS)형 트랜지스터의 RC 지연시간을 줄이기 위하여 트랜지스터의 게이트 전극, 소오스/드레인 영역의 표면에 사용하는 경우와 같이, 반도체 제조 공정에서는 소자 표면의 면저항(Sheet Resistance)을 감소시키기 위해서 사용된다. 반도체 소자에 적용되는 실리사이드로는 텅스텐(WSi2), 티타늄(TiSi2), 코발트(CoSi2) 등이 있으며 금속의 종류에 따라서 저항률이나 안정적인 열범위가 다르다. 본 발명에서는 이러한 실리사이드를 금속배선층의 용도로 적용한 것으로, 특히 낮은 비저항과 고온 안정성등의 잇점을 가진 티타늄 실리사이드를 이용한다.Generally, silicide refers to a compound of metal and silicon (metal silicide). For example, silicide is used for the gate electrode of the transistor and the surface of the source / drain region to reduce the RC delay time of the MOS transistor. As in the case, it is used in the semiconductor manufacturing process to reduce the sheet resistance of the surface of the device. Silicides applied to semiconductor devices include tungsten (WSi 2 ), titanium (TiSi 2 ), cobalt (CoSi 2 ), and the like, and resistivity and stable thermal range vary depending on the type of metal. In the present invention, such silicide is applied to the use of the metal wiring layer, and in particular, titanium silicide having advantages such as low specific resistance and high temperature stability is used.

본 발명의 실리사이드 배선층의 형성 단계는, 도 3(a)와 같이 하부장벽층(20a)의 상면으로 티타늄층(30)을 형성하고, 도 3(b)와 같이 상기 티타늄층(30)의 상면으로 실리콘층(40)을 형성한 후, 도 3(c)와 같이 열처리를 통하여 티타늄과 실리콘이 반응하여 티타늄 실리사이드층(50)을 형성하는 것으로 이루어진다. In the forming of the silicide wiring layer of the present invention, the titanium layer 30 is formed on the upper surface of the lower barrier layer 20a, as shown in FIG. 3 (a), and the upper surface of the titanium layer 30, as shown in FIG. After the silicon layer 40 is formed, titanium and silicon react through heat treatment as shown in FIG. 3 (c) to form a titanium silicide layer 50.

상기 티타늄층(30) 및 실리콘층(40)은, 반도체 기판을 별도의 공정챔버로 이 송하고 원자층 증착(Atomic Layer Deposition; ALD) 방법에 의해 순차적으로 형성된다. 여기서 원자층 증착 방법이란 화학기상증착의 한 유형으로 유입된 소스가스를 반도체 기판 표면에 화학적으로 흡착시키고 나머지 소스가스를 퍼지시킨 후, 상기 흡착된 소스가스로부터 물질층을 형성하는 방법이다. 즉, 소스가스의 유입→퍼지의 사이클을 반복하여 원하는 두께의 물질층을 형성하며, 이 방법으로 통상 원자층 단위로 물질층의 두께를 조절할 수 있으므로, 우수한 단차도포성을 가진 물질층을 형성할 수 있으며 물질층 내에 함유된 불순물의 농도도 매우 낮게 된다. The titanium layer 30 and the silicon layer 40 are transferred to a separate process chamber and sequentially formed by an atomic layer deposition (ALD) method. Here, the atomic layer deposition method is a method of chemically adsorbing a source gas introduced as a type of chemical vapor deposition onto a surface of a semiconductor substrate, purging the remaining source gas, and then forming a material layer from the adsorbed source gas. In other words, by repeating the cycle of source gas inlet → purge to form a material layer having a desired thickness, and in this way it is possible to control the thickness of the material layer in units of atomic layers, thereby forming a material layer having excellent step coverage. And the concentration of impurities contained in the material layer is very low.

이와 같은 원자층 증착 과정은 10회 이상 반복하여 10층 이상의 티타늄층(30)/실리콘층(40)의 다층 구조를 가짐이 바람직한데, 이는 실리사이드 배선층(50)을 울퉁불퉁하지 않고 평탄하게 형성될 수 있도록 하는 장점이 있다. 또한 각각의 티타늄층(30)/실리콘층(40)의 두께는 10 ~ 100 Å 가 적당한데, 이는 10 Å 이하에서는 작업자가 컨트롤하기 어렵고 100 Å 이상에서는 실리사이드 배선층(50)이 고르지 못하기 때문이다.The atomic layer deposition process may be repeated 10 or more times to have a multi-layered structure of 10 or more titanium layers 30 / silicon layers 40, which may be formed to be flat without bumpy silicide wiring layer 50. There is an advantage to this. In addition, the thickness of each of the titanium layer 30 / silicon layer 40 is 10 ~ 100 적당한 is suitable because it is difficult for the operator to control below 10 Å and the silicide wiring layer 50 is uneven at 100 Å or more. .

티타늄 실리사이드를 형성하기 위해서는, 열처리를 통하여 상기 티타늄층(30)과 실리콘층(40)에서 확산이 진행되어 티타늄과 실리콘이 상호 반응해야 한다. 이러한 열처리 장치는 '로'(furnace)외에 고온에서 급속열처리(Rapid Thermal Process; RTP) 장치가 있다. 본 발명에서도 이러한 급속열처리 방법을 사용함으로써, 극히 짧은 시간에 반응이 진행되어 불순물이 확산되는 등의 부작용을 방지할 수 있다. 본 발명의 급속열처리 과정은 2차에 걸쳐서 어닐링(annealing)을 수행하 여, 안정한 상태의 'C49 상'(Orthorhombic base-centered phase) 구조의 티타늄 실리사이드가 형성되도록 한다. 여기서 배선층의 상태에 따라 필요한 경우 티타늄 실리사이드 배선층(50)을 화학기계적연마(Chemical Mechanical Polishing; CMP)를 통하여 평탄화 할 수 있다. In order to form titanium silicide, diffusion is performed in the titanium layer 30 and the silicon layer 40 through heat treatment, and titanium and silicon must react with each other. Such a heat treatment apparatus includes a rapid thermal process (RTP) apparatus at a high temperature besides a furnace. Also in the present invention, by using such a rapid heat treatment method, it is possible to prevent side effects such that the reaction proceeds in a very short time and impurities are diffused. In the rapid heat treatment process of the present invention, annealing is performed twice to form titanium silicide having a stable 'C49 phase' (Orthorhombic base-centered phase) structure. If necessary, the titanium silicide wiring layer 50 may be planarized through chemical mechanical polishing (CMP), depending on the state of the wiring layer.

위와 같이 티타늄 실리사이드 배선층이 형성되면, 이 후의 과정은 종래 금속배선층의 경우와 유사하게 진행된다. When the titanium silicide wiring layer is formed as described above, the subsequent process proceeds similarly to the case of the conventional metal wiring layer.

도 4를 참조하면, 도 2와 마찬가지로 티타늄 실리사이드 배선층(50)의 상면으로 스퍼터링을 이용하여 비반사층(anti reflective coating; ARC)용 Ti/TiN 상부장벽층(20b)이 형성된다. Referring to FIG. 4, a Ti / TiN upper barrier layer 20b for an anti reflective coating (ARC) is formed on the upper surface of the titanium silicide wiring layer 50 by sputtering, similarly to FIG. 2.

도 5를 참조하면, 다음 단계에서는 상기 상부장벽층(20b)의 상면으로 감광막을 도포한 후 포토 공정을 통하여 감광된 특정 부분의 감광막을 제거하고 포토레지스트 패턴(60)을 형성한다. Referring to FIG. 5, in the next step, the photoresist film is applied to the upper surface of the upper barrier layer 20b, and then the photoresist film of the specific portion exposed through the photo process is removed to form the photoresist pattern 60.

도 6을 참조하면, 마지막으로 포토레지스트 패턴(60)을 마스크로 하여 상부장벽층(20b), 실리사이드 배선층(50), 하부장벽층(20a)을 순차적으로 식각함으로써 금속배선을 형성하고, 에싱(ashing)을 통하여 잔류 포토레지스트를, 솔벤트로 세정을 실시하여 각종 이물질을 제거한다.Referring to FIG. 6, finally, the upper barrier layer 20b, the silicide interconnect layer 50, and the lower barrier layer 20a are sequentially etched using the photoresist pattern 60 as a mask to form metal wires and ashing ( Through ashing, the remaining photoresist is washed with a solvent to remove various foreign substances.

이상에서 살펴 본 바와 같이 본 발명 실리사이드를 이용한 반도체 배선 형성 방법에 의하면, 종래 단일한 금속으로 이루어진 배선 구조를 티타늄을 이용한 실리사이드 구조로 개선함으로써, 고전압·고전류밀도하에서도 우수한 일렉트로마이그레이션이나 스트레스마이크레이션 특성을 나타내어 반도체 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, according to the method for forming a semiconductor wiring using the silicide of the present invention, the conventional wiring structure made of a single metal is improved to the silicide structure using titanium, thereby providing excellent electromigration and stress migration characteristics even under high voltage and high current density. This has the effect of improving the reliability of the semiconductor device.

Claims (6)

고전력용 비메모리 반도체 기판의 절연막에 하부장벽층을 형성하는 단계, 상기 하부장벽층의 상면으로 실리사이드 배선층을 형성하는 단계, 상기 실리사이드 배선층의 상면으로 상부장벽층을 형성하는 단계, 상기 상부장벽층의 상면으로 감광막을 도포하고 포토 공정으로 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴을 마스크로 실리사이드 배선층을 식각하여 배선을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.Forming a lower barrier layer on an insulating film of a high power non-memory semiconductor substrate, forming a silicide wiring layer on an upper surface of the lower barrier layer, forming an upper barrier layer on an upper surface of the silicide wiring layer, Forming a wiring by applying a photoresist film to an upper surface and forming a photoresist pattern by a photo process, and etching the silicide wiring layer using the photoresist pattern as a mask to form a wiring; Wiring formation method. 제 1항에 있어서, 상기 실리사이드 배선층은 티타늄 실리사이드로 된 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.The method of claim 1, wherein the silicide interconnection layer is made of titanium silicide. 제 2항에 있어서, 상기 티타늄 실리사이드 배선층을 형성하는 단계는, 하부 장벽층의 상면으로 티타늄층을 형성하는 단계와 상기 티타늄층의 상면으로 실리콘층을 형성하는 단계 및 열처리로 티타늄과 실리콘이 반응하여 티타늄 실리사이드층을 형성하는 단계로 이루어진 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.The method of claim 2, wherein the forming of the titanium silicide wiring layer comprises: forming a titanium layer on an upper surface of a lower barrier layer, forming a silicon layer on an upper surface of the titanium layer, and reacting titanium and silicon by heat treatment. A method for forming a high power non-memory semiconductor wiring using a silicide, comprising the step of forming a titanium silicide layer. 제 3항에 있어서, 상기 티타늄층과 실리콘층은 원자층 증착 방법으로 10회 이상 반복 형성하는 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.The method of claim 3, wherein the titanium layer and the silicon layer are repeatedly formed at least 10 times by an atomic layer deposition method. 제 3항에 있어서, 상기 열처리 단계는 급속열처리 방법으로 2회 이상 실시하는 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.4. The method of claim 3, wherein the heat treatment is performed at least twice by a rapid heat treatment method. 제 3항 내지 제 5항 중 어느 한 항에 있어서, 상기 티타늄층과 실리콘층은 각각 10 ~ 100 Å 두께로 형성하는 것을 특징으로 하는 실리사이드를 이용한 고전력용 비메모리 반도체 배선 형성방법.6. The method of claim 3, wherein the titanium layer and the silicon layer are each formed in a thickness of 10 to 100 microseconds.
KR1020040105972A 2004-12-15 2004-12-15 Method for forming semiconductor wiring to use silicide KR100662967B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040105972A KR100662967B1 (en) 2004-12-15 2004-12-15 Method for forming semiconductor wiring to use silicide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105972A KR100662967B1 (en) 2004-12-15 2004-12-15 Method for forming semiconductor wiring to use silicide

Publications (2)

Publication Number Publication Date
KR20060068047A KR20060068047A (en) 2006-06-21
KR100662967B1 true KR100662967B1 (en) 2006-12-28

Family

ID=37162405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105972A KR100662967B1 (en) 2004-12-15 2004-12-15 Method for forming semiconductor wiring to use silicide

Country Status (1)

Country Link
KR (1) KR100662967B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196142A (en) * 1988-02-01 1989-08-07 Hitachi Ltd Semiconductor device
KR970030362A (en) * 1995-11-30 1997-06-26 김광호 Interlayer contact method of semiconductor device using polyside

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196142A (en) * 1988-02-01 1989-08-07 Hitachi Ltd Semiconductor device
KR970030362A (en) * 1995-11-30 1997-06-26 김광호 Interlayer contact method of semiconductor device using polyside

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
01196142 *
1019970030362 *

Also Published As

Publication number Publication date
KR20060068047A (en) 2006-06-21

Similar Documents

Publication Publication Date Title
US20220115505A1 (en) Copper-filled trench contact for transistor performance improvement
US6998342B2 (en) Electronic device manufacturing method
US11309217B2 (en) Contact plug and method of formation
KR20080047383A (en) Metal interconnect structure for a microelectronic element
JP2701751B2 (en) Method for manufacturing semiconductor device
US20090032958A1 (en) Intermetallic conductors
US6235632B1 (en) Tungsten plug formation
KR100667905B1 (en) Method of forming a copper wiring in a semiconductor device
KR100662967B1 (en) Method for forming semiconductor wiring to use silicide
KR100701673B1 (en) METHOD FOR FORMING Cu WIRING OF SENICONDUCTOR DEVICE
KR100552813B1 (en) Metal line formation method of semiconductor device
KR101132700B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
KR100672726B1 (en) Method for forming metal line of semiconductor device
KR100685899B1 (en) method for forming metal line of semiconductor device
KR20030059489A (en) Method of manufacturing semiconductor device having diffusion barrier layer in metal interconnection
KR0167237B1 (en) Method for wiring line on a semiconductor device
KR100727691B1 (en) Method for forming semiconductor device metal-wiring
KR100935193B1 (en) Metal layer of semiconductor device and method for manufacturing the same
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof
KR100920040B1 (en) Line of semiconductor device and method for manufacturing the same
KR20040037305A (en) Method of forming a metal wiring in a semiconductor device
KR20220061819A (en) method for fabricating semiconductor device
JP2003100663A (en) METHOD OF MANUFACTURING TaCN BARRIER LAYER IN COPPER METALLIZATION PROCESS AND COPPER METAL LAYER STRUCTURE WITH TaCN BARRIER LAYER
KR0161875B1 (en) Method of forming wiring on semiconductor device
JPH04324636A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee