KR100661195B1 - 전자회로용 기판의 처리막 형성방법 - Google Patents

전자회로용 기판의 처리막 형성방법 Download PDF

Info

Publication number
KR100661195B1
KR100661195B1 KR1019990040394A KR19990040394A KR100661195B1 KR 100661195 B1 KR100661195 B1 KR 100661195B1 KR 1019990040394 A KR1019990040394 A KR 1019990040394A KR 19990040394 A KR19990040394 A KR 19990040394A KR 100661195 B1 KR100661195 B1 KR 100661195B1
Authority
KR
South Korea
Prior art keywords
substrate
electronic circuit
liquid
acceleration
circuit board
Prior art date
Application number
KR1019990040394A
Other languages
English (en)
Other versions
KR20010028243A (ko
Inventor
무꼬우조노요시노부
시까타신지로
Original Assignee
사쯔마 쓰우싱 코우교우 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사쯔마 쓰우싱 코우교우 가부시끼가이샤 filed Critical 사쯔마 쓰우싱 코우교우 가부시끼가이샤
Priority to KR1019990040394A priority Critical patent/KR100661195B1/ko
Publication of KR20010028243A publication Critical patent/KR20010028243A/ko
Application granted granted Critical
Publication of KR100661195B1 publication Critical patent/KR100661195B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02027Setting crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Abstract

기판 본체와, 상기 기판 본체에 액침에 의해 형성되는 전자회로 형성처리를 수행하기 위한 처리막으로 이루어지며, 상기 처리막은, 기판 본체의 동일 표면 상의 일측 부분과 타측 부분으로 이루어지며, 상기 일측 부분은 단층이며 상기 타측 부분은 복층인 전자회로용 기판의 처리막 형성방법에 있어서, 기판을 액체 속에 하강시키고, 상기 기판을 상기 액체로부터 들어올리며, 그 하측 부분이 액체 속에 완전히 잠긴 상태에서 상기 기판을 들어올리는 도중에 상기 기판의 속도를 변경함으로써 상기 기판에 대해 상기 기판면에 부착되어 있는 상기 액체에 가속도를 부여하는 제 1 단계를 포함하며, 연직 상방을 향해 좌표축 Y를 설정하고, 시간 좌표를 t로 표시하며, 상기 기판 좌표를 Y(t)로 표시하면, 상기 기판의 속도V(Y)는 V(Y)=dY(t)/dt에 의해 표시되며, 상기 속도V(Y)는 프로그램에 의해 결정됨으로써, 막 두께 조정이 자유자재이며, 또한 그 막 두께의 균일화가 프로그램의 변경에 의해 용이하게 이루어진다.
전자회로용기판, 처리막형성, 레지시트층, 순환반송로, 매니스커스

Description

전자회로용 기판의 처리막 형성방법{A Process of Forming a Thin Layer on Electronic Circuit Plate}
도 1은 본 발명에 의한 함침식 기판면 레지시트층 형성장치의 반송경로를 나타내는 개념도,
도 2는 그립기구와 기판의 그립관계를 나타내는 정면도,
도 3(a) 내지 도 3(i)는 본 발명에 의한 전자회로용기판의 처리막 형성 방법의 실시 형태의 액침과정을 나타내는 개념도,
도 4는 액침과정의 속도/가속도 제어를 나타내는 그래프,
도 5는 액침과정에서의 레지스트층의 추정복층을 나타내는 단면도,
도 6은 액절과정을 나타내는 단면도,
도 7(a) 내지 도 7(c)는 승강수단을 취충하여 나타내는 정면도,
도 8(a) 및 도 8(b)는 매니스커스를 나타내는 단면도,
도 9(a) 및 도 9(b)는 다른 매니스커스를 나타내는 단면도,
도 10은 매니스커스의 주행을 나타내는 단면도,
도 11(a) 내지 도 11(e)는 기판의 하단연부의 레지스트층의 두께를 나타내는 정면도,
도 12는 도 11의 일부의 평면도,
도 13(a) 및 도 13(b)은 도 12의 측면의 단면도,
도 14는 종래의 기판을 나타내는 단면도,
도 15는 기판의 하단연부의 레지스트층의 두께를 나타내는 단면도,
도 16은 기판의 측정점을 나타내는 정면도이다.
<도면의 주요부분의 부호의 설명>
1 : 순환반송로(주회반송수단) 2 : 일측방향반송로(왕복반송수단)
3 : 그립기구 4 : 전자회로용기판
8 : 레지스트액통 M : 매니스커스
본 발명은 전자회로용 기판의 처리막 형성방법에 관한 것으로, 더욱 상세하게는 전자회로용 기판을 감광레지스트액(저항액)에 담갔다 들어올릴 때에 정량의 액체를 전자회로용 기판에 도포하는 전자회로용 기판의 처리막 형성방법에 관한 것이다.
전극 기판 등의 가판의 제조 공정 중에는 기판에 감광 레지스트액 등의 액체를 도포하여 기판면에 박막을 형성하는 공정이 있다. 이와 같은 공정에는 원료에 대한 제품 비율, 생산능률 등에 있어서의 극단적인 코스트 다운과 고밀도화가 요구된다.
이와 같은 요청 하에서, 박막의 균일한 두께가 요청되고 있으며, 기판 재료를 승강시켜 감광레지스트액에 함침한 후 꺼내 도포하는 액침식의 경우에, 레지스트액을 건조후에도 균일한 두께로 도포할 수 있는 것도 요청되고 있다. 기판 재료의 상승속도와 박막의 두께에 관한 관계식은 잘 알려져 있다. 그러나, 액체가 제거되는 기판재료의 하단 연부의 액체의 막 두께에 관한 식은 알려져 있지 않다.
일반적으로, 액체를 제거하는 하단 연부의 액체의 두께는 두꺼워 진다. 액체 제거부의 두께를 얇게 하는 것은 전체의 균일성과 관계가 있다. 이와 같은 관계를 충족시키기 위한 공지 수단으로써, 일본 특허 공개공보 평8-51268호에 기재된 기술이 알려져 있다. 이 공지 기술은 기판 재료가 레지스트액으로부터 떨어진 직후에 액체 제거하는 하단 연부의 선을 액체면에 대해 경사지게 하여 액체 제거를 하기 때문에 기판 재료의 액체를 확실히 제거한다는 점에서는 우수하다. 또한, 이 공지 기술에서는 액면과 기판 재료의 하단 연부와의 사이에 형성되는 매니스커스의 이동이 빠르기 때문에 액체 제거 시간이 짧아 생산능률이 높다.
단, 매니스커스가 이동하는 최후 시점에서, 즉, 하단 연부의 한쪽 측의 두께가 다른 부분에 비해 두꺼워 지는 경향이 있다. 그러나, 두꺼워 진 부분의 기판 재료를 최종 공정에서 잘라내 버리는 것은 바람직하지 않다. 즉, 후 공정에서 여러 가지 문제가 발생한다. 예를 들면, 노광 시에 그 부분의 건조가 좋지 않을 경우, 노광용 필름에 레지스트액이 부착되어 필름과의 밀착성이 나빠지며, 패턴이 비선명하게 되는 등의 문제가 발생한다.
또한, 배선용의 구리패턴 형성 공정에서 본래 박리되어야 할 부분이 두껍게 도포되어 있기 때문에 박리되지 않고 레지스트가 남아 동(銅)이 잔류하게 되는 원인이 되며, 후공정의 적층프레스 시에 간극이 발생하여 불량의 원인이 되는 문제가 있다.
이와 같은 문제를 해결하기 위해 하단 연부인 액체제거(液切り) 연부의 막 두께를 균일화하고, 그 부분에서의 막 두께를 제로(zero)화하는 것이 요청된다. 이와 같은 요청은 액체제거 시의 속도 제어에 의해 달성할 수 있다는 것이 후에 판명되었다. 그 속도 제어 방법은 본 발명자에 의한 발명인 일본 특허 공개공보 평10-256703호에 상세히 설명되어 있다.
그러나, 이와 같은 속도제어방법에 의해 얇은 플로피인 기판의 하단 연부의 문제는 해소되었지만, 하단 연부의 막 두께 제어의 정밀도의 향상에 의해 다른 하나의 문제가 잔존하고 있다는 것이 후에 판명되었다. 하단 연부의 막 두께 제어의 정밀도 향상에 의해 상단 연부를 포함하는 상부의 넓은 영역, 예를 들면, 상측의 반쪽 부분의 막 두께가 평균막 두께에 비해 얇아지는 경향이 있다는 것이 판명되었다. 구체적으로 설명하면, 평균 막 두께가 10㎛인 경우에 상측 반쪽 부분이 이것에 의해 2㎛~4㎛정도 얇아지는 경향이 있다.
알려져 있는 이론에 의한 막 두께(H)는, 기판을 연직면에서 상승시킨 경우 다음 [식1]로 나타낼 수 있다.
[식 1]
Figure 111999011652409-pat00001
여기서, v는 기판 상승 속도,
Figure 111999011652409-pat00050
는 레지스트액의 점도,
Figure 111999011652409-pat00051
는 레지스트액의 밀도, g는 중력가속도,
Figure 111999011652409-pat00052
는 레지스트액의 표면장력이다.
[식1]에서 알 수 있는 바와 같이, 막 두께H 또는 H0은 속도, 점도, 밀도, 중력가속도, 표면 장력에 의존하지만, 기판의 높이 위치(연직면 내에 있는 기판에 고정된 좌표계에서의 높이 방향위치)에는 의존하지 않는다. 다시 말해, 상기 [식1]은 막 두께 H 또는 H0은 상승속도(일정)에 의존하지만 기판 전체에 균일하다는 것을 나타내고 있다.
그러나, 최근의 기판에 요청되는 막 두께가 10㎛ 이하가 되면, 1㎛의 정밀도가 요구될 경우 막 두께를 나타내는 상기 [식1]은 그다지 좋은 근사식은 아니다.
따라서, 본 발명은 이와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은, 막 두께가 보다 균일화되는 전자회로용 기판의 처리막 형성 방법을 제공하는 것이다
본 발명의 다른 목적은, 원료에 대한 제품 비율이 보다 좋은 전자회로용 기판의 처리막 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은, 원료에 대한 제품 비율이 보다 좋으며 실질적으로 생산능률을 저하시키지 않는 전자회로용 기판의 처리막 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 하단부의 막 두께를 얇게 하는 전자회로용 기판의 처리막 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 하단부의 막 두께를 실질적으로 0㎛로 하면서 그 부분을 제외하고 막 두께가 보다 균일화되는 전자회로용 기판의 처리막 형성 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 하기의 실시예의 설명을 통해 보다 구체적으로 밝혀질 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 전자회로용 기판의 처리막 형성 방법은, 기판을 액체 속에 하강시키고, 상기 기판을 상기 액체로부터 들어올리며, 그 하측 부분이 액체 속에 완전히 잠긴 상태에서 상기 기판을 들어올리는 도중에 상기 기판의 속도를 변경함으로써 상기 기판에 대해 상기 기판면에 부착되어 있는 상기 액체에 가속도를 부여하는 제 1 단계를 포함하며, 연직 상방을 향해 좌표축 Y를 설정하고, 시간 좌표를 t로 표시하며, 상기 기판 좌표를 Y(t)로 표시하면, 상기 기판의 속도V(Y)는 V(Y)=dY(t)/dt에 의해 표시되며, 상기 속도V(Y)는 프로그램에 의해 결정된다.
기판을 액체 속에 하강시키는 회수 및 상기 기판을 들어올리는 회수는 적어도 2회이거나 2회 이상이어도 좋다.
주지의 이론에 의해 알려져 있는 식;
[식2]
Figure 111999011652409-pat00005
에 의하면, 기판에 도포되는 액체의 막 두께는 그 기판의 상승 속도의 2/3승에 비례한다는 것이 다음의 해석으로부터 알 수 있다([식2]는 액체의 유동에 관여하는 운동 방정식에 의해 논리적으로 구해진 것이다. 이것은 원해석으로부터 구할 수 있지만, 이 경우는 계수 0.94는 실험값이다). 그 제 1 식의 제 2 항은, 1보다 충분히 작은 보정항이며, 두께H는 근사적으로는(H0)으로 표시된다. 근사값(H0)은 중력가속도 g의 1/2승에 역비례한다. 또한, [식2]와 상술한 [식1]은 동일식이며, 이하 상술한 [식1]을 [식2]라 한다.
따라서, 두께(H0)는 중력가속도(g)에 외관 중력가속도(g')를 부가함으로써 변경할 수 있다. 이와 같은 외관 중력가속도(g')는, 기판의 속도를 변경함으로써 얻을 수 있다. 상기 [식2] 중의 g는 g+g'로 치환할 수 있으며, 여기서, g'는 기판 의 가속도에 근사하는 가속도, 예를 들면, 평균가속도(가속도를 시간에 관해서 적분한 적분값을 그 적분 구간의 시간 간격으로 나눈 값)이다. 이 경우, 상기 식 중의 속도는 그 평균가속도에 그 시간 간격을 곱한 값이다.
실험에 의하면, 일정 속도로 기판을 들어올린 경우, 상측 반절 부분, 특히, 상단 부분에서 막 두께가 얇아진다. 상승 중의 기판에 하향의 가속도를 부여하면, 기판 상에서 상대적으로 하측으로 유동하지만 기판 면에 점착하고 있는 레지스트액 등의 액체는 기판에 대해 상대적으로 상향의 가속도를 얻기 때문에 하방으로 흐르는 양이 적어져 막 두께가 증대된다. 이 경우, 이와 같은 가속도dV(Y(t))/dt는, 일정 시간 동안은 마이너스이다.
가속도를 변경하는 제어, 즉, 속도제어는 프로그램에 의해 이루어지며 그 프로그램은 자유롭게 속도 변경이 가능한 프로그램 형식인 것이 바람직하다.
기판의 상승 개시 시점을 T0로 나타내고, 상승 속도인 상기 속도(V)를 다음식
Figure 111999011652409-pat00006
로 나타내면, V2〈V1 이다. 이와 같은 제어는 기판이 시각(T1)과 시각(T2) 사이에서 액체 속에 있는 동안 이루어진다. 기판의 하단 연부가 액체 면을부터 완전히 들어올려진 후에는 이와 같은 제어는 당연히 의미를 잃는다. 즉, 후술하는 바와 같이, 기판의 하단 연부와 액면의 사이에 매니스커스가 형성되어 있는 경우에만 속도 제어는 유효하다는 것은 당연하다.
시간(t)이 T0<t<T2 사이에서, 상승 속도는 dV(Y(t))/dt<0인 경우에, 막 두께를 보다 두껍게 할 수 있다. 일반적으로, 기판의 하측부분이 상방의 상측부분 보다 두꺼워 지는 것은 당연하기 때문에 기판에 균일한 두께의 도포층을 부여하고 싶은 경우는 상승하는데 따라 하향 가속도를 크게 하면 좋다. 즉, 상승에 따라 속도를 늦춰 두면 좋다. 건조시간이 짧은 액체를 이용하는 경우는 즉, 건조에 의해 점성이 급격히 높아지는 액체를 이용하는 경우에는, 반대로 기판의 하향부분에서 두께가 상측부분 보다 얇아지는 경우를 생각할 수 있다. 이와 같은 경우에는 반대로 상향의 가속도를 부여하게 된다. 가속과 감속을 여러번 나누어 조합시키는 것도 가능하다.
도 10에 나타낸 바와 같이, 기판의 액체를 제거하기 직전에 상기 기판과 상기 액체의 액체면 사이에서 매니스커스가 상기 기판의 일단으로부터 타단으로 진행되는 동안, 기판의 속도는 실질적으로 0에 가까워지도록 제어한다. 이와 같은 경우에도 하향가속도가 부여되지만 이와 같은 경우의 하향가속도는 기판의 하단 연부에 대해 상방부분의 두께를 두껍게 하기 위한 것은 아니다. 매니스커스가 진행되는 상태가 되기 전에 일단 상향의 가속도를 부여해 둔 후, 속도 0제어에 들어가는 것이 바람직하다.
상기 스텝은 상기 기판을 상승시켜 상기 액체로부터 완전히 들어올린 후에 수평방향 성분을 가지게 하여 수평방향으로 이동시키는 과정을 더 포함하여 이루어진다. 상기 상승과 상기 이동은 기계적으로 독립인 것이 바람직하다.
본 발명에 의한 전자회로용 기판 및 그 처리막 형성 방법은, 기판을 그립하는 그립기구를 돌리기 위한 주회반송수단과, 상기 그립기구를 연직방향 성분의 선상에서 왕복운동시키는 왕복반송수단으로 이루어지며, 상기 왕복반송수단은, 상기 왕복운동의 상기 그립기구의 운동속도를 가변하기 위한 속도가변수단을 구비하며, 상기 운동속도는 상기 기판의 상승 중에 감속되는 것이지만, 상기 주회반송수단과 상기 왕복반송수단은 기계적으로는 독립인 것이 특히 바람직하다.
본 발명에 의한 전자회로용 기판은, 기판 본체와, 상기 기판 본체에 액침에 의해 형성되는 전자회로 형성처리를 수행하기 위한 처리막으로 이루어지며, 상기 처리막은, 기판 본체의 동일 표면상의 일측 부분과 타측 부분으로 이루어지며, 상기 일측 부분은 단층이며 상기 타측 부분은 복층이다, 복층인 이유는 하기 실시예에서 설명되지만 복층화에 의해 막 두께 조정을 용이하게 할 수 있다.
본 발명에 따른 전자회로용 기판의 처리막 형성 방법은, 막 두께 조정이 자유자재이다. 또한 그 막 두께의 균일화가 프로그램의 변경에 의해 용이하게 이루어진다.
이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 의한 전자회로용 기판 및 그 처리막 형성 방법의 실시 형태를 나타낸다.
장치계는 순환반송로(1)와 일측방향반송로(2)로 구성되어 있다. 순환반송로(1)는 다수의 그립기구(3)를 순서대로 반송하기 위한 순환반송용의 모든 장치를 포함하고 있다. 이 순환반송의 모든 장치는 반송용 레일(미도시), 벨트, 튜브 등의 반송용 기구(미도시), 그 반송용기구를 구동시키기 위한 모터와 유압기기 등의 구동원 등(미도시)을 구비하고 있다.
이와 같은 순환반송용 장치들은, 반송로의 부분마다 다른 기기, 기구가 각각 조합되어 이용되고 있다. 이와 같은 순환반송용 장치계 및 후술하는 일측방향반송로(2)를 구성하는 일측방향장치들은, 일본 특허 공개공보 평10-256703호에 상세히 설명되어 있다. 일측방향장치들도 그 반송로 부분마다 다른 기기, 기구가 각각 조합되어 사용되고 있다.
일측방향반송로(2)는 워크인 전자회로용 기판(4)를 일측 방향으로 반송한다. 순환반송로(1)와 일측방향반송로(2)는 합류점(P1)과 분기점(P2)을 공유하고 있다. 합류점(P1)에서 분기점(P2)까지의 반송구간은 그립기구(3)와 전자회로용기판(4)이 동일 반송로 상에서 동시에 반송되는 합류구간(P1~P2)이다. 순환반송로(1)상에서 반송되는 그립기구(3)의 반송방향은 화살표(A)로 나타낸다.
일측방향반송로(2)상에서 반송되는 전자회로용기판(4)의 반송방향은 화살표(B)로 나타낸다. 합류구간(P1~P2)는 기도구간(寄道區間)(P3~P4)을 포함하고 있다. 기도개시점(P3)과 기도종료점(P4) 사이는 왕복구간이다. 순환반송로(1)는 대기점(P5)을 가지고 있다. 대기점(P5)에는 스토퍼(미도시)가 설치되며, 대기점(P5) 보다 후방의 반송로 상에서 복수의 그립기구(3)가 대기하고 있다.
자동반송시스템에 의해 대기중인 그립기구(3) 중 그 선두의 그립기구(3)가 하나씩 연속하여 흐름 속으로 투입된다. 순환반송로(1) 상에서 그립기구(3)는 대기점(P5)으로부터 회전적 운동을 개시하고, 합류점(P1)에서 전자회로용기판(4)와 합류하며, 기도개시점(P3)에서 연직면 상에서 하향으로 연직 방향으로 하강하고, 기 도종료점(P4)에서 되꺽여 기도시점(P3)까지 연직 방향으로 상승하고, 전자회로용기판(4)과 동체적으로 분기점(P2)까지 평행방향으로 이동하며, 분기점(P2)에서 전자회로용기판(4)을 이탈시켜 다시 유로 상으로 나아가 대기점(P5)로 일주하여 되돌아온다.
일측방향반송로(2)는 합류구간(P1~P2) 보다 전방의 반입부분(2A)과 후방의 반출부분(2B)을 가지고 있다. 전자회로용기판(4)은 반입부분(2A) 상에서 수평자세로부터 연직자세로 변환되면서 합류점(P1)으로 향한다. 전자회로용기판(4)은 반출부분(2B)상에서 분기점(P2)으로부터 다음 공정을 향하는 동안 연직자세로부터 수평자세로 변환된다.
도 2는 그립기구(3)를 나타낸다. 그립기구(3)는 주행용의 긴 차축을 구비한 차륜(5)과 그립동작기구(6)로 형성되어 있다. 그립동작기구(6)는 항상 닫히는 방향으로 용수철로 부세되어 있는 그립퍼(7)를 여는 방향으로 구동하기 위한 동작기구(미도시)를 구비하고 있다. 그 동작기구는 합류점(P1)과 분기점(P2)로 설비되어 있는 구동기구(미도시)에 의해 구동된다.
합류점P1에서는 그립퍼(7)가 열렸다 닫히는 사이에 전자회로용기판(4)이 그립퍼(7)에 삽입되며, 그립기구(3)와 전자회로용기판(4)과의 동체화가 이루어진다. 분기점(P2)에서는 그립퍼(7)가 다시 열렸다 닫히는 사이에 전자회로용기판(4)이 그립퍼(7)로부터 배출되며, 그립기구(3)와 전자회로용기판(4)의 분리가 이루어진다.
전자회로용기판(4)은 타원형이며 그 사이즈는 다양하다. 전자회로용기판(4)에는 통상적으로 예를 들면, 에폭시계 수지 필름이 이용된다. 그 두께는 100㎛에서 0.3㎜이기 때문에, 플로피, 즉, 매우 얇은 형태로, 제조실 내의 바람, 후술하는 액체의 유동 등에 의해 용이하게 물결형상으로 요동한다. 전자회로용기판(4)에는 도포공정에서 깨끗한 운동이 요구된다.
이와 같은 전자회로용기판(4)에, 일반적으로 10㎛ 이하 두께의 레지스트층이 형성된다. 전자회로용기판(4)은 그 상단부가 그립퍼(7)에 의해 그립되며, 연직면 상에 있도록 늘여뜨려진다. 그립퍼(7)의 그립면은 정확하게 연직대향면을 형성하고 있다.
도 1에 도시된 바와 같이, 레지스트액통(8)이 기도구간(P3~P4)의 직하방에 배치되어 있다. 레지스트액 순환계는 레지스트액통(8), 순환액체탱크(9), 순환용펌프(11), 액체도입구(12), 액체배출구(13)을 포함하고 있다. 액체도입구(12)와 액체배출구(13)는 레지스트액통(8)에 설치되어 있다.
액체배출구(13)이 설치되어 있는 높이 위치가 레지스트액(14)의 액면의 높이 위치를 결정한다. 레지스트액통(8)은 이른바 오버플로우형이다. 그 외, 레지스트액의 농도를 일정하게 제어하기 위한 희석액 보급수단(미도시)이 설치되어 있다.
기도구간(P3~P4)를 구성하는 도포공정기계계(주지의 내용이므로 미도시함)는, 차륜(5)을 재치하기 위한 승강대, 그 승강대의 연직 방향의 왕복운동을 안내하기 위한 리니어베어링을 포함하는 승강궤도, 그 승강대에 양단이 고착된 타이밍벨트, 그 타이밍벨트의 왕복운동을 구동하기 위한 모터 등을 포함하고 있다.
기도구간(P3~P4)을 제외한 합류구간(P1~P2)을 구성하는 도포를 위한 전처리 등의 복수의 비도포공정기기계(미도시)는, 체인과 그 체인을 구동하기 위한 모터 등을 포함한다. 특히, 도포공정기계계가 비도포공정기기계로부터 기계적으로 독립하고 있는 것이 바람직하다. 기계적 독립이라는 것은 비도포공정기계계의 운동, 진동이 도포공정기계계에 직접적으로 전달되지 않는 것을 의미한다. 이와 같은 기계적 독립을 위해 기도시점(P3)에서 비도포공정기계계와 도포공정기계계의 사이에서 전자회로용기판(4)을 전치하기 위한 전치수단이 이용되고 있다.
도 3(a)~(i)는 본 발명에 의한 전자회로용기판의 처리막 형성 방법의 가속도 제어를 나타낸다.
도 3a는 도 1에서 그립기구(3)가 기도시점(P3)에 위치할 때의 전자회로용기판(4)과 레지스트액통(8)의 상대적 위치관계를 나타내고 있다. 도 3a에 나타낸 전자회로용기판(4)은 기도구간(P3~P4) 사이에서 최고 위치에 있다. 전자회로용기판(4)의 최저위치를 0을 기준으로하여 상향으로 높이 좌표축(Y)을 레지스트액통(8)에 고정하여 설정한다.
도 4는 가로축을 높이 좌표축(Y)으로 하고 세로축을 속도좌표로 하는 좌료계 중에 기록하는 속도에 관한 타이밍챠트를 나타낸다.
도 4의 높이 Yz(z=a~i)의 첨자z는 이하, 도 3(a)~(i)의 a~i의 상태에 대응시킨다. 높이(Ya)의 위치의 전자회로용기판(4)은 비교적 빠른 등속도(V1)으로 하강한다. 등속도(V1)은 예를 들면, -150㎜/sec이다.
도 4중의 원 속(O)의 숫자는 시간순서를 나타낸다. 도 3b의 위치의 전자회로용기판(4)에 대해, Yb=0o, 도 3(a)~(i)에 도시되는 공정 중에서 도 3(a)와 도 3(i)의 공정개시 시와 공정종료 시를 제외하고, 전자회로용기판(4)의 정지시간은 약 10 초 정도이지만 설명을 위해 정지시간이 없다고 가정한다. 따라서, 도 4의 타이밍챠트 내에 휴지시간은 없다(정지는 잠깐이다).
전자회로용기판(4)의 높이 폭은 350㎜이며, 그립퍼(7)로 그립되어 액에 잠기지 않는 부분의 높이 폭은 5㎜로 한다. 도 3(b)에 나타낸 바와 같이, 전자회로용기판(4)은 최고위치로부터 단숨에 최저위치까지 하강한다. 그 하강 속도는 도 4에 나타낸 바와 같이, 최고속도(-)인 150㎜/sec이다. 액침 개시 후에 속도를 떨어뜨릴 수 있다.
도 3(b)~도 3(e)은 제 1 상승공정을 나타낸다. 제 1 상승공정은 3단계로 나누어진다. 제 1 상승공정의 제 1 단계(도 3(b)~도 3(c))의 상승폭(W1)은 W3×0.5로 설정되어 있다. 그 상승 속도는 도 4에 나타낸 바와 같이, 40㎜/sec이다. 도 3(c)~도 3(d)은 제 1 상승 공정의 제 2 단계를 나타낸다. 제 2 단계의 상승폭(W2)은 W3×0.8로 설정되어 있다. 그 상승 속도는 도 4에 나타낸 바와 같이 6㎜/sec이다.
도 3(d)~도 3(e)은 제 1 상승 공정의 제 3 단계를 나타낸다. 제 3 단계의 상승폭(W3)은 1㎜부터 100㎜의 사이에서 가변한다. 그 상승속도는 도 4에 나타낸 바와 같이 2㎜/sec이다. 제 1 단계로부터 제 3 단계까지의 각각의 속도는 각각 설정값으로써는 일정하지만, 속도가 일정값에서 순간적으로 0이 되는 것은 물리학적으로 당연한 것이다. 속도가 디지털 제어되고 있더라도 속도가 변경되는 한 가속도가 있다. 도 3(e)의 상태에서 정지시간을 갖고 있는 0~99초 사이에서 설정할 수 있다.
이와 같이 제 1 단계에서 제 3 단계까지 순서대로 상승 속도가 느려지는 것은 레지스트액과 전자회로용기판(4)의 상대적 연동계수의 측면에서 보면 실질적으 로 원활한 가변속도제어가 이루어지고 있다. 각 단계에서 원활한 가변속도제어를 수행하는 것도 가능하다. 가변속도제어는 가변정수를 설정할 수 있는 프로그램에 의해 동작하는 서보모터에 의해 간단히 수행할 수 있다.
도 3(c)~도 3(e)의 공정에서는 전자회로용기판(4)이 레지스트액통(8)에 대해 하향으로 가속되고 있다. 이 하향가속은 전자회로용기판(4)에 부착되어 있는 레지스트액에 전자회로용기판(4)에 대해서 적극적인 상향가속에 상응한다.
도 3(e)~도 3(f)은 제 2 하강공정을 나타낸다. 제 2 하강공정의 하강폭은 기술한 상승폭(W3)과 일치한다. 그 하강 속도는 도 4에 나타낸 바와 같이 -50㎜/sec이다. 이 하강 속도는 일정하지만 전자회로용기판(4)에 고정되지 않는 점성저항을 가지며 전자회로용기판(4)에 부착되어 유동성을 갖는 레지스트액에 대해서는 상향 가속도를 적극적으로 부여할 경우가 있다. 이와 같은 소극적 가속도를 부여하는가 아닌가는 각 단계의 속도, 각 단계의 승강폭인 패러미터의 크기에 의존한다.
일반적으로 말하면, 그와 같은 패러미터를 경시적으로 변경하여, 전자회로용기판(4)과 그것에 부착되어 층류를 형성하는 레지스트액의 각 유동층의 사이의 점성저항을 계수로 하는 연립 미분 연동방정식을 풀면, 사실상의 가속도가 유동층 마다 양자간에 나타난다. 따라서, 도 5에 나타낸 바와 같이, 내측유동층(21)이 전자회로용기판(4)에 대해 상향 가속도를 가지며, 중간유동층(22)이 전자회로용기판(4)에 대해 가속도를 갖지 않으며, 외측유동층(23)이 전자회로용기판(4)에 대해 하향 가속도를 갖는 경우도 있다.
도 3(f)~도 3(i)은 제 2 상승공정을 나타낸다. 제 2 상승공정은 제 3 단계의 상승공정을 포함하고 있다. 도 3(f)~도 3(g)은 제 2 상승공정의 제 1 단계를 나타낸다. 도 4에 나타낸 바와 같이, 그 상승속도는 비교적 빠르며, 40㎜/sec이다. 이와 같이 비교적 빠른 상승속도는 1공정의 사이클타임을 단축하기 위한 것이며, 레지스트막의 균일성에는 그다지 영향을 미치지 않는다는 것을 알 수 있다.
도 3(g)~도 3(h)은 제 2 상승공정의 제 2 단계를 나타낸다. 도 4에 나타낸 바와 같이 그 상승 속도는 매우 느리며 0.1~1㎜/sec이다. 이와 같이 상승속도를 매우 느리게 하는 것은 후술하는 바와 같이 액체 제거현상시의 막 두께 제어를 위한 것이다(기술한 명세서에 의해 상세히 서술되어 있다). 도 3(h)의 공정 후에 전자회로용기판(4)은 완전히 액면으로부터 이탈한다. 그 이탈 후부터 도 3(i)에 나타낸 원점복귀까지의 공정은 제 2 상승 공정이 제 4 단계를 나타낸다. 그 제 3 단계는 후술한다. 제 4 단계의 상승 속도는 최고 상승속도이며 150㎜/sec이다.
상기 실시 형태 중의 속도에 관한 예는 레지스트액의 점성계수가 35cps이며, 전자회로용기판(4)의 두께가 0.5㎜이며, 얻고자 하는 레지스트막 두께가 8㎛인 경우가 가장 바람직한 실시 예이며, 점도, 레지스트막 두께의 변경에 따라 기술한 속도는 모두 변경된다.
기술한 [식2]는 높이 방향으로 무한히 긴 판이 일정속도로 들어올려지는 경우의 일반식이며, 이용하는 액의 재료가 같으면, 즉, 액체의 점성저항
Figure 111999011652409-pat00053
, 그 밀도
Figure 111999011652409-pat00054
, 그 표면장력
Figure 111999011652409-pat00055
가 같으면, 소망하는 두께(H)의 변경은 속도(v)의 변경에 의해서 이루어질 수밖에 없다. 그러나, 현실의 도포처리는 유한의 길이, 예를 들 면, 상하방향의 길이가 300㎜의 짧은 전자회로용기판에 대해 이루어지며, 점성저항이 낮은 유체가 연직기판면 상을 흘러내릴 때의 층류는 다층류가 되어 있으며, 상기 이론에 의한 막 두께 형성을 위한 상술한 [식2]로는 표현할 수 없다. 특히, 막 두께가 10㎛이하로 매우 얇은 경우에는 [식2]는 좋은 근사식이 된다.
이용하는 액체는 같기 때문에 본 발명은 [식2] 중의 표면 중력가속도를 변경함으로써 과제를 해결하고 있다. 즉, 본 발명에 의하면, [식2]는 하기의 [식3]으로 변경된다.
[식3]
Figure 111999011652409-pat00010
여기서, g'는 외관의 중력가속도이며, 일반적으로는 g'는 중력가속도g와 방향이 반대이다. 수식표현 상으로는 g'와 g를 같은 것으로 하여 취급하며, g'의 앞의 부호를 마이너스로 하고 있다. 중력가속도(g')가 상향이면, 상술한 [식3] 중의 패러미터인 v, g, g'는 모두 절대치로 표현되고 있다.
이 외관상의 중력가속도(g')는 전자회로용기판(4)의 레지스트액통(8)에 대한 가속도에 강하게 관계하는 양이며, 전자회로용기판(4)에 부착하는 레지스트액이 가속되는 전자회로용기판(4)으로부터 받는 힘을 단위체적당의 질량으로 나눈 값이며, 레지스트액이 전자회로용기판(4)으로부터 현실적으로 받는 가속도는 아니다. 이와 같은 의미에서 g'를 외관상의 중력가속도라 한다.
외관상의 시시각각의 중력가속도(G)는 다음 식으로 표현되는 계수이다. G=G(Y(t)). 이 G는 g'와 일치하지 않는 것은 당연하다. [식3]중에 표현되는 g'는 다음 식으로 근사되는 유효(평균) 외관상의 중력가속도이다.
[식4]
Figure 111999011652409-pat00011
이 식에서 (t2-t1)는 예를 들면 도 4 중에 번호④ 내지 ⑨로 나타내는 사이의 시간 간격의 개시시점 시각과 종료시점 시각에 해당한다. 이 경우, ④ 내지 ⑨의 각각의 속도는 일정하지만 원부호로 나타내는 절곡선의 절곡점 사이을 각각 직선으로 연결한 속도계수로 취급한다.
[식3]은 도 5에 나타내는 내측유동층(21)~(23)에 의해 변경된다. [식3] 중의 계수 0.94도 변경되며, g'도 변경된다. 이 경우는 각 유동층마다 [식3]으로부터 Ho1, Ho2, Ho3을 구하며, Ho는 다음 식으로 구할 수 있다.
[식5]
Figure 111999011652409-pat00012
도 4에서 나타낸 번호⑫ 내지 ⑬으로 2회 도포가 이루어진다. 첫 회째의 도포공정의 전자회로용기판(4)을 완전히 액면 상으로 탈출시켜 충분히 도포액을 건조시킨 후 2회째의 도포를 실행한 경우는 [식2]에 의한 막 두께(H)의 전자회로용기판(4)을 가하면 좋다.
[식6]
Figure 111999011652409-pat00013
그러나, ④ 내지 ⑨의 도포공정과 ⑫ 내지 ⑬의 도포공정은 대개 연속적으로 이루어지기 때문에 이 경우 상술한 [식6]은 적당하지 않다. 도 3(b)과 도 3(f)은 동일한 물리상태이기 때문에 도 3(c) 내지 도 3(e)의 삽입공정인 제 1 상승공정은 무의미하다고 생각할 수 있지만 실험결과는 이 삽입공정의 삽입에 이해 전혀 다른 현상이 나타나고 있다.
상술한 [식2] 중의 속도는 어느 시간 폭에서 평균속도라고 생각하면, 근사적으로 바른 결과를 얻을 수 있다. 혹은 H는 순간마다의 막 두께로 볼 수 있다.
도 3(e) 내지 도 3(f)의 공정 도중에서 얻을 수 있는 막 두께는, 공정 중이기 때문에 발명자는 실측하지 않았지만, 8㎛의 막 두께가 형성되어 있다고 추정된다.
도 6는 도 3(f)의 상태에서 추정한 막두께를 나타낸다. 이 막두께는 도 3(e) 내지 도 3(f)의 공정도중에 이미 형성되어 있는 8㎛의 막 두께의 레지스트층이 다시 액침함으로써 8㎛ 중 외측 7㎛만큼이 삭감되어, ΔHo=1㎛ 내지 3㎛의 가상막두께 ΔHo의 가상레지스트층(24)이 형성되어 있다고 추정할 수 있다.
제 2 상승공정의 도 3(f) 내지 도 3(h)에서, [식2]에 기초하여 도포가 이루어지며, 5㎛ 내지 7㎛의 레지스트층이 새롭게 형성되어, 결국, 8㎛의 레지스트층을 최종적으로 얻을 수 있다고 추정하면 실험결과를 설명할 수 있다. 따라서, [식3]은 공정도중의 막두께를 결정하지만 [식3]에 의해 최종막 두께를 기술할 수는 없다.
g'는 패러미터를 여러 종류로 변경하여 1회 도포에 관해서 얻어지는 실험값으로부터 역산하여 구할 수 있다. 이상은 2회 도포의 실시 형태에 대해 설명하였지만, 관계식V(Y);
V(Y)=V(Y(t))=dY(t)/dt
로 표현되는 속도관계식을 시행착오에 의해 발견함으로써 소망하는 균일한 막 두께의 레지스트층을 전자회로용기판(4)에 형성할 수 있다. 표현 dY(t)/dt는 속도가 높이 위치에서 결정되고 높이 위치는 시간으로 결정되는 것을 의미하는 복관계수을 나타내고 있다. 시시각각 변화하는 가속도가 경우에 따라서 규정되어 있는 것이 가속도제어에 의한 막 두께 조정을 위해 필수적이다. 이와 같은 미세한 막 두께 제어는 액침 중의 전자회로용기판(4)이 깨끗하게 운동함으로써 보증된다.
도 3(h)의 위치로부터 액체 제거까지의 미소한 높이 범위는 특수한 속도제어가 이루어진다. 도 7(a) 내지 도 7(c)는 도 3(h)의 위치로부터 액체을 제거한 직후의 위치까지 전자회로용기판(4)이 상승하는 과정을 나타낸다. 그립부, 즉, 상연부는 잔류하여 거의 전부가 액침한 상태의 전자회로용기판(4)이 그 하한정지상태로부터 일정한 속도로 상승을 시작한다.
도 7(b)은 기판의 하단 연부가 약간 상하폭 만큼 액침한 상태를 나타내며, 도 3(h)에 해당한다. 도 7(c)는 일반적인 표준액면(S)보다 전자회로용기판(4)의 하단 연부가 약간 높은 위치인 액체 제거가 불완전한 상태를 나타낸다. 도 8(a)~도 8(b)는 도 9(a)에 나타낸 바와 같이 유효한 제 1 세로 매니스커스(M1)이 형성되어 있는 상태를 나타낸다.
레지스트액의 표면장력에 의해 형성되는 제 1 세로 매니스커스(M1)는 전자회로용기판(4)의 양측면에 발생하고 있다. 전자회로용기판(4)에는 이미 일정 두께의 막 두께부분(T1)과 액면 근처의 매니스커스에 의해 불룩한 부분을 갖고 있기 때문에 일정하지 않은 두께의 막 두께부분(T2)이 형성되어 있다. 유효한 제 1 세로 매니스커스(M1)이라는 것은 막 두께부분(T2)이 표면장력 및 중력의 영향으로 표준액면(S)측으로 인장되어 하방으로 유동하는 량이 유효량이 되어 있는 상태의 매니스커스를 말한다.
도 7(c)은 기판의 하단 연부가 먼 쪽의 액면 보다도 높은 위치에 위치한 상태를 나타낸다. 표면장력이 없으면 전자회로용기판(4)은 액체로부터 완전히 이탈되어 있는 상승상태이다. 그러나 도 8(b), 도 9(b)에 나타낸 바와 같이, 유효한 제 2 세로 매니스커스(M2)가 표면장력에 의해 형성되어 있는 상태이다.
제 2 세로 매니스커스(M2)도 전자회로용기판(4)의 양측면에 발생하고 있다. 막 두께부분(T2)은 도 9(b)에 나타낸 바와 같이, 도 9(a)에 나타낸 상태보다 더 유동성이 강하다. 상기 정의와 마찬가지로 유효한 제 2 세로 매니스커스(M2)라는 것은 막 두께부분(T2)이 표면장력 및 중력의 영향으로 표준액면(S)측으로 인장되어 하방으로 유동하는 양이 유효량이 되어 있는 상태의 매니스커스를 말한다.
이와 같은 상태는 전자회로용기판(4)의 속도가 늦으면 늦을수록 길게 유지된다. 이와 같은 상태가 지속되고 있을 때의 전자회로용기판(4)의 상승속도는, 매우작거나 0이다. 이와 같은 유효한 제 2 세로 매니스커스(M2)가 형성되어 있는 상태에서는 도 10에 나타낸 바와 같이 가로매니스커스(M3)가 형성된다. 도 10에는 3가 지 모양의 가로 매니스커스(M3a)(M3b)(M3c)가 도시되어 있다.
가로 매니스커스(M3)는 도면에서 좌측으로 진행하고 있다. 전자회로용기판(4)의 하단선과 표준액면(S)이 완전히 평행하면, 매니스커스의 진행방향은 정확하지 않지만, 기계오차, 전자회로용기판(4)의 형성오차의 범위에서 반드시 그 평행성은 깨져 있다. 만약, 양측에 매니스커스가 발생하더라도 어느 한 쪽은 소멸하거나 혹은 다른 쪽으로 흡수되며, 반드시 1개의 매니스커스가 한쪽으로부터 반대측으로 진행하여, 막 두께부분(T2)을 주사하여 그것을 액면측으로 흡수한다.
가로 매니스커스(M3)가 진행되고 있는 동안 전자회로용기판(4)은 상승한다. 따라서, 가로 매니스커스(M3a)와 가로 매니스커스(M3b)와 가로 매니스커스(M3c)는 형태가 다르지만 작용은 실질적으로 같다. 즉, 매니커스를 통해서 막 두께부분(T2)이 액면측으로 인장되는 작용이 계속되는 한 실질적으로 같다. 전자회로용기판(4)의 늦는 정도는 가로 매니스커스(M3)가 한쪽에서 발생하여 다른 측까지 진행될 수 있는 정도이다. 상승속도가 빠른 경우에는 가로 매니스커스(M3)는 도중에서 잘려서 소멸된다.
유효 세로 매니스커스 및 가로 매니스커스가 형성되는 시간대에서는 구체적으로는 점도가 40cps이하이고, 전자회로용기판(4)의 하단부의 폭은 수㎜이하이며, 먼쪽의 액면과 전자회로용기판(4)의 하단선 사이의 거리는 2 내지 3㎜정도이다. 이와 같은 가로 매니스커스를 통해서 막 두께부분(T2)의 불룩한 부분은 매니스커스의 주사과정에서 제거된다. 그 제거상황은 실시예로써 후술한다.
전자회로용기판(4)의 하단연부의 선과 표준액면(S) 사이의 각도로써 정의되는 액체제거각도(θ)는 본 발명의 성립과정의 초기단계에서는 매우 작지만 0이 아닌 어떤 값이 적극적으로 부여되었지만 현재 그 각도는 0이 좋다는 것을 알 수 있다.
도 11은 종래 예의 기판과 본 발명에 의한 전자회로용기판(4)의 실시 예를 나타낸다. 액체제거 과정의 기판상승속도는 Hz수의 변경에 의해 서보모터의 회전수의 제어에 의해 결정된다. 도 11(a)에서는 1Hz, (b)에서는 3Hz, (c)에서는 5Hz, (d)에스는 7Hz, (e)에서는 종래와 마찬가지로 100Hz이다. 도 11(e)의 도포완료기판(4a)은 도면 중의 지시위치단면을 도 14에 나타낸 바와 같이 하단연부에서 팽창부(203)가 양면에 형성되어 있다.
도 11(a) 내지 도 11(d)에 나타낸 비부착부분(204)은 모두 레지스트액이라고 해도 좋을 정도로 전자회로용기판(4)에 부착되어 있지 않는 부분이다. 도 11(c)에 도시되는 전자회로용기판(4)의 레지스트액 비부착부분(204)은 규정대로 연부를 따라(매니스커스의 진행방향)형성되어 있다. 폭 300㎜의 기판에서 이와 같은 레지스트액 비부착부분(204)의 개수는 약 50이다.
레지스트액 부착부분(205)와 레지스트액 비부착부분(204)이 도 12에 도시된 바와 같이 규정대로 교대로 물결형상으로 나란히 있다. 도 11(c)중의 2개소의 지시위치단면을 도 13(a), 도 13(b)에 나타낸 바와 같이, 레지스트액 비부착부분(205)은 그것의 중앙(내측)으로부터의 부분(206)의 두께보다 얇고, 레지스트액 비부착부분(204)의 막두께는 실질적으로 0이다.
상승속도가 7Hz인 경우는 레지스트액 비부착부분(204)의 면적은 작아진다. 사이즈에 대해서 설명하면, 도 13에서 전자회로용기판(4)의 두께는 1㎜이며, 부분(206)의 두게는 10미크론 정도이다.
도 12에 나타낸 바와 같이, 교대로 물결형상의 막 두께가 형성되는 이유는 다음과 같이 추정된다. 가로 매니스커스의 이동에 의해 하단 연부의 액이 매니스커스의 진행방향으로 유도되어 이동할 경우의 운동량과, 이 이동을 저지하려고 하는 반작용과 저절로 상면장력에 의해 진동이 발생하여 기판 면의 액면에 물결형상의 부풀어오른 부분이 발생함과 동시에 세로 매니스커스에 의해 하방으로 그 부풀어오른 부분은 인장되어 액면 측으로 흡수된다고 추정된다.
도 12는 도 3에 나타낸 2회 도포 공정에 의해 양면에 레지스트층(25)가 형성된 전자회로용기판(4)를 나타낸다. 전자회로용기판(4)의 상반부분에서 레지스트층은 2층으로 형성되어 있다. 이와 같은 2층의 형성은 전자현미경에 의해 확인된다. 그 상측 반절부분의 레지스트층(25)은 내측층(26)과 외측층(27)으로 형성되어 있다. 내측층(26)은 3㎛이며 외측층(27)은 5㎛이다. 전자회로용기판(4)의 하단 연부에서는 두꺼운 부분이 7㎛, 얇은 부분이 0㎛이다.
[실시예 1과 데이터]
도 16은 실험에 이용하는 기판의 측정개소를 나타낸다. 테스트기판의 형상은 구형(矩形)이고, 두께, 가로, 세로의 사이즈가 0.1×528×350㎛이며, 액침 시의 연직 상하 방향의 길이(세로)가 350㎜이다. 레지스트액의 비중은 0.943~0.944, 그 온 도는 21℃~22℃, 액침 후의 건조온도는 87℃이다. 기판의 측정개소는 상측 모서리부터 15㎜ 내려 온 높이위치와 하측 모서리로부터 20㎜ 올라간 높이위치 사이를 4등분한 5개의 높이 위치이다.
실험은 도 3(b)~(e)의 3단계 상승과는 달리, 1단계 상승에 의해 이루어진다. 하기 [표1]의 1회째 상승속도는 도 3(b)~(e)의 3개의 속도가 같은 경우에 해당하며, [표1]의 2회 째의 상승속도는 도 3(h)~(i)의 속도에 해당한다. [표1] 중 속도의 단위는 ㎜/sec, 재액침 깊이는 ㎜, 정지시간(도 3(f) 상태의 정지시간)은 초(秒)이다. 실험번호 No. 1 ~ 2 및 No. 14 ~ 15는 도 3(a)과 도 3(b)과 도 3(i)의 3개의 도만으로 표시되는 1회 도포(싱글딥핑)한 비교실험이며, 그 외는 모두 본 발명에 의한 2회 도포(더블딥핑)한 본 발명 실험이다. 이들 실험은 2일간에 걸쳐 이루어졌기 때문에 실온과 밀도가 조금 다르지만 얻어진 데이터의 해석에는 전혀 영향을 미치지 않는다.
[표1]
1회째 상승속도 2회째 상승속도 3회째 상승속도 4회째 상승속도
No. 1 45.0 - - 0
No. 2 40.0 - - 0
No. 3 30.0 30.0 50 2.5
No. 4 45.0 45.0 50 2.5
No. 5 30.0 30.0 50 5.0
No. 6 45.0 45.0 50 5.0
No. 7 55.0 55.0 50 5.0
No. 8 30.0 30.0 25 5.0
No. 9 45.0 45.0 25 5.0
No. 10 50.0 50.0 20 7.0
No. 11 50.0 50.0 100 5.0
No. 12 50.0 50.0 35 10.0
No. 13 50.0 50.0 200 5.0
No. 14 50.0 - - 0
No. 15 25.0 - - 0
No. 16 75.0 50.0 100 5.0
No. 17 100.0 50.0 50 5.0
[표2]는 각각에 5개소의 레지스트막의 두께를 나타내는 데이터표이다. [표2] 중, 데이터 수의 단위는 모두 ㎛이며, 좌란은 우란보다 높은 위치의 측정값이다. 각각의 데이터는 각각 5회의 평균이다. 비교 예와 본 발명 예에 공통되는 현상은 인상속도가 늦어질수록 평균형성 막 두께가 얇아지고 막의 표면의 불균일성(irregularity)이 작아지며, 상단부분이 얇아진다는 2가지이다. 비교 예 No. 15는 비교 예 중에서 인상속도가 가장 늦고 표면불균일성도 가장 작지만 평균막 두께는 얇다.
[표2]
No. 1 4.1 7.5 6.9 8.2 8.4
No. 2 4.4 6.0 7.8 7.4 7.1
No. 3 4.0 7.1 7.7 7.3 5.8
No. 4 5.2 9.1 7.9 8.1 9.3
No. 5 6.3 6.3 6.5 6.4 5.4
No. 6 6.1 10.0 7.6 8.4 8.2
No. 7 5.5 9.6 10.0 10.1 10.2
No. 8 5.5 6.3 6.1 6.9 6.4
No. 9 4.7 7.5 7.5 8.2 9.1
No. 10 6.0 9.0 8.8 9.6 9.3
No. 11 6.9 10.6 8.8 9.5 8.7
No. 12 6.1 9.0 8.7 9.2 9.3
No. 13 6.9 10.4 10.4 8.1 8.2
No. 14 4.5 8.1 8.9 9.4 8.7
No. 15 4.0 6.3 5.8 5.8 5.0
No. 16 7.8 11.2 10.3 10.6 10.6
No. 17 6.9 10.0 10.0 10.4 10.7
비교 예No.1과 비교 예No.15에서 보는 바와 같이, 평균 막 두께는 두꺼워지지만 표면의 불균일성은 극단적으로 커진다. 비교 예에서는 속도인 1변수에 따라 표면의 불균일성과 두께 2가지의 물리량이 한꺼번에 결정되기 때문에 속도의 변경만으로 소망하는 막 두께를 얻을 수는 있지만 표면 불균일성이 작은 것을 얻는 것 은 불가능하다.
본 발명예에서 보는 바와 같이, 속도와 가속도의 2변수의 변경이 가능하기 때문에(즉, 가속도를 적분하여 얻어지는 속도는 초기 조건이 다르면 다르다: 적분정수가 다르다), 즉, 연립방정식화되기 때문에 두께와 표면거칠기의 2개의 물리량을 동시에 제어할 수 있다. 본 발명 예 No.3~No.13에서 보는 바와 같이, 속도를 변경함으로써(1회째 상승속도는 반드시 가속도를 동반한다), 두께와 표면의 불균일성 사이의 명백한 상관관계를 발견할 수 없다. No.8은 표면의 불균일성은 작지만 No.11과 같은 두꺼운 막 두께는 얻어지지 않는다.
No.16과 No.17은 상승속도가 빠르고 두께가 크지만 최상방향부분에서 표면 불균일성이 발생한다. 이와 같은 현상은 본 발명의 약점은 아니다. 2변수의 변경에 의해 2개의 물리량을 동시에 임의로 변경할 수 있는 것은 수학상의 공리이다(단, 3번째의 변수가 없는 경우). 상단부분이 얇아지는 것은 일반적인 경향이지만 허용범위 내에서 불균일하도록 하는 속도를 시행착오로 발견하는 것은 불가능하다.
이와 같은 경향은 실시형태에서 상세하게 설명한 바와 같이, 1회째 상승속도는 다단계로 하거나 1회째 상승속도와 2회째 상승속도를 상관적으로 변경함으로써 수정할 수 있다. 2회 도포를 실행하지 않더라도 시간을 변수로하는 적정한 상승속도계수을 시험착오로 발견하면, 1회 도포로 허용범위의 표면불균일성으로 임의의 두께의 리지스트층을 형성할 수 있다.
[실시예 2와 그 데이터]
1회째 상승속도와 2회째 상승속도를 상관적으로 변경함으로써 두께가 크고 표면불균일성이 작은 실시예2를 [표3], [표4]에 나타낸다. [표4]에 나타낸 바와 같이 측정 개소가 6위치인 점을 제외하면 [표3], [표4]는 [표1], [표2]와 같은 표현이다.
[표3]
1회째 상승속도 2회째 상승속도 재 액침 깊이 정지시간
No.1 40.0 20.0 20 0
No.2 75.0 30.0 30 0
[표4]
No.1 6.1 6.6 7.4 7.2 6.9 6.5
No.2 7.3 9.7 9.1 9.2 9.5 9.3
본 발명은 막 두께가 보다 균일화되는 전자회로용 기판의 처리막 형성방법을 제공할 수 있다.
본 발명은 또한 원료에 대한 제품 비율이 보다 좋은 전자회로용 기판의 처리막 형성 방법을 제공할 수 있다.
본 발명은 또한 원료에 대한 제품 비율이 보다 좋으며 실질적으로 생산 능률을 저하시키지 않는 전자회로용 기판의 처리막 형성방법을 제공할 수 있다.
본 발명은 또한 하단부의 막 두께를 얇게 하는 전자 회로용 기판의 처리막 형성방법을 제공할 수 있다.
본 발명은 또한 하단부의 막 두께를 실질적으로 0㎛로 하면서 그 부분을 제외하고 막 두께가 보다 균일화되는 전자회로용 기판의 처리막 형성방법을 제공할 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 기판을 레지스트액 속에 하강시키고, 상기 기판을 상기 레지스트액으로부터 들어올리며, 상기 기판의 하측 부분이 상기 레지스트액 속에 완전히 잠긴 상태에서, 상기 기판을 들어올리는 도중에 상기 기판의 속도를 변경함으로써 상기 기판에 대해서 상기 기판면에 부착되어 있는 상기 레지스트액에 가속도를 부여하는 제 1 스텝을 포함하며,
    연직 상방을 향해 좌표축 Y를 설정하고, 시간 좌표를 t로 표시하며, 상기 기판 좌표를 Y(t)로 표시하면,
    상기 기판의 속도V(Y)는 V(Y)=dY(t)/dt에 의해 표시되며, 상기 속도V(Y)는 프로그램에 의해 결정되는 전자회로용 기판의 처리막 형성방법에 있어서,
    가속도 dV(Y(t))/dt는 일정시간 동안은 마이너스이며, 상기 기판면 상으로의 상기 액체의 계수로써의 도포 두께를 Ho으로 표시하면, 상기 기판 상에 도포되는 상기 액체의 도포 두께(H)는 다음 식;
    Figure 112006038704192-pat00014
    (여기서, v는 평균기판 상승속도, η는 레지스트액의 점도,
    Figure 112006038704192-pat00058
    는 레지스트액의 밀도, g는 중력가속도(절대치 표현), g'는 보정가속도(절대치 표현),
    Figure 112006038704192-pat00059
    는 레지스트액의 표면장력, k는 1보다 충분히 작은 보정항, K는 실험값 또는 이론값)
    으로 근사적으로 표현되며,
    상기 보정가속도(g')는 상기 가속도 dV(Y(t))/dt의 평균가속도로 근사되는 가속도인 것을 특징으로 하는 전자회로용 기판의 처리막 형성 방법.
  5. 삭제
  6. 제 4 항에 있어서, 상기 기판의 가속도A(Y)는 A(Y)=dV(Y(t))/dt로 표시되며,
    상기 가속도는 상기 프로그램에 의해 결정되는 것을 특징으로 하는 전자회로용 기판의 처리막 형성 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
KR1019990040394A 1999-09-20 1999-09-20 전자회로용 기판의 처리막 형성방법 KR100661195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990040394A KR100661195B1 (ko) 1999-09-20 1999-09-20 전자회로용 기판의 처리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990040394A KR100661195B1 (ko) 1999-09-20 1999-09-20 전자회로용 기판의 처리막 형성방법

Publications (2)

Publication Number Publication Date
KR20010028243A KR20010028243A (ko) 2001-04-06
KR100661195B1 true KR100661195B1 (ko) 2006-12-22

Family

ID=37527114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990040394A KR100661195B1 (ko) 1999-09-20 1999-09-20 전자회로용 기판의 처리막 형성방법

Country Status (1)

Country Link
KR (1) KR100661195B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968521B1 (ko) * 2008-06-09 2010-07-08 (주)둔포기계 폴리실리콘 에칭 처리장치

Also Published As

Publication number Publication date
KR20010028243A (ko) 2001-04-06

Similar Documents

Publication Publication Date Title
US7534361B2 (en) Methods for making laminated member for circuit board, making circuit board and laminating flexible film
EP0464238A1 (en) Method and apparatus for patch coating printed circuit boards
US5623872A (en) Apparatus and method for separating a mask plate and printed circuit board
EP2052787A2 (en) Coating method and coating apparatus
US7997288B2 (en) Single phase proximity head having a controlled meniscus for treating a substrate
KR100293454B1 (ko) 압축성형방법
US20180332711A1 (en) Method for creating patterned coatings on a molded article, and device for carrying out said method
KR100661195B1 (ko) 전자회로용 기판의 처리막 형성방법
KR101659507B1 (ko) 처리 방법 및 처리 시스템
TW201840257A (zh) 基板塗覆設備和方法
KR20010030099A (ko) 전자 디바이스 제조용 유체 운반 시스템
JP3701465B2 (ja) 電子回路用基板の処理膜形成方法
KR101212814B1 (ko) 개선된 코팅 영역의 기판 부상 장치 및 부상 방법, 및 이를 구비한 코팅 장치
CN110708895B (zh) 一种铝基板加工工艺
JPS586264A (ja) 塗工硬化方法及び塗工硬化装置
JP2004344734A (ja) 単板塗布装置
JP4101134B2 (ja) 樹脂充填装置
JPH10256703A (ja) 電子回路用基板及びその薄膜形成方法
JP2920701B2 (ja) レジストの現像方法及びその装置
JPH0614583B2 (ja) 両面スル―ホール基板にパターン形成用レジストをコーティングする方法及びコーティング装置
JPH11297662A (ja) 基板処理方法及び装置
EP0863437B1 (en) A method for forming a resist layer on a circuit base plate
KR20050113042A (ko) 습식 식각 방법
JPH0677624A (ja) プリント配線板のエッチング方法とエッチング装置
EP0612463B2 (en) Device for formation of a film on the walls of holes in printed circuit boards

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111213

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee