KR100660533B1 - 평판 디스플레이 장치의 전압 지연 회로 - Google Patents

평판 디스플레이 장치의 전압 지연 회로 Download PDF

Info

Publication number
KR100660533B1
KR100660533B1 KR1020000012775A KR20000012775A KR100660533B1 KR 100660533 B1 KR100660533 B1 KR 100660533B1 KR 1020000012775 A KR1020000012775 A KR 1020000012775A KR 20000012775 A KR20000012775 A KR 20000012775A KR 100660533 B1 KR100660533 B1 KR 100660533B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
turn
gate turn
gate
Prior art date
Application number
KR1020000012775A
Other languages
English (en)
Other versions
KR20010091264A (ko
Inventor
유봉현
김명철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000012775A priority Critical patent/KR100660533B1/ko
Publication of KR20010091264A publication Critical patent/KR20010091264A/ko
Application granted granted Critical
Publication of KR100660533B1 publication Critical patent/KR100660533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Pulse Circuits (AREA)

Abstract

여기에 개시되는 평판 디스플레이 장치의 전압 지연 회로는 게이트 턴-온 전압을 적분파형으로 변환하는 전압 적분회로와, 게이트 턴-온 전압을 이용하여 기준전압을 발생하는 기준전압 발생회로와, 적분된 게이트 턴-온 전압과 기준전압을 비교하는 비교회로를 포함한다. 입력전압이 평판 디스플레이 패널 내 화소들에 구비된 박막 트랜지스터의 게이트를 턴-온 시키는 전압으로 변압되어 게이트 드라이버에 인가될 때 전압 지연 회로를 거치게 한다. 턴-온 전압은 적분된 게이트 턴-온 전압과 기준전압을 비교하는 과정에서 소정 시간 지연된 후 게이트 드라이버에 인가된다.
또한, 턴-온 전압이 전압 지연 회로를 거치면서 생기는 지연시간을 조정할 수 있도록하여 게이트 드라이버의 래치업 특성을 개선시킬 수 있다.

Description

평판 디스플레이 장치의 전압 지연 회로{VOLTAGE DELAY CIRCUIT IN FLAT DISPLAY DEVICE}
도 1은 본 발명의 바람직한 실시예를 보여주는 블럭도;
도 2는 도 2의 전압 지연 회로의 상세 회로도;그리고
도 3은 도 2에 도시된 회로의 동작을 보여주는 타이밍도이다.
*도면의 주요부분에 대한 부호 설명*
10 : 전압 변압 회로 20 : 전압 지연 회로
30 : 게이트 드라이버 40 : 평판 디스 플레이 패널
본 발명은 평판 디스플레이 장치에 관한 것으로, 구체적으로는 화소들에 구비된 박막 트랜지스터를 턴-온 시키는 전압을 소정 시간 지연하는 전압 지연 회로에 관한 것이다.
일반적으로 평판 디스플레이 장치(예를 들면, LCD 혹은 프라즈마 디스플레이 장치)는 평판 디스플레이 패널과 구동 드라이버와 전압 변압 회로 및 각종 제어회로로 구성된다. 평판 디스플레이 패널에는 색상을 표시하는 다수의 화소들이 있고 화소들은 게이트 입력단과 소스에 연결된 커패시터를 가지고 있다. 평판 디스플레 이 장치에 외부로부터 입력된 화상 신호를 디스플레이 패널에 표시하려면 화상 신호를 패널내 화소들의 커패시터로 전달해야한다. 외부로 부터 화상 신호가 입력되면 제어신호에 의해 평판 디스플레이 장치의 게이트 드라이버는 화소들의 게이트를 동작시키는데 게이트를 턴-온/턴-오프시키기 위해서는 게이트 드라이버의 PMOS 트랜지스터 전원단에 대략 20V 정도의 고전압이, NMOS 트랜지스터 전원단에는 -5 ~ -10V 정도의 음의 전압이 공급되어야 한다. 평판 디스플레이 장치내 게이트 드라이버는 화상 신호를 전달하고자 하는 화소들의 게이트를 턴-온시키고 화상 신호를 전달하는 과정이 끝나면 화소들의 게이트를 턴-오프시킨다. 턴-온 전압과 턴-오프 전압이 게이트 드라이버에 인가될때에는 CMOS 구조인 게이트 드라이버에서 래치업(Latch up)이 발생할 수 있으므로 턴-오프 전압을 먼저 인가하고 소정의 지연시간이 있은 후 턴- 온 전압을 게이트 드라이버에 인가하는 것이 일반적이다.
종래의 경우 턴-오프 전압이 일정한 전압레벨에 도달하면 트랜지스터를 구동시켜 턴-온 전압을 게이트에 인가하는 방식을 취하였다. 이 경우 트랜지스터의 온도특성이나 여러가지 특성에 의해 지연시간에 변화가 생길 경우 턴-오프 전압과 턴 -온 전압간 충분한 지연시간을 갖지 못해서 래치업이 발생할 수 있다.
게이트 드라이버에 인가되는 턴-오프 전압과 턴-온 전압간의 지연시간을 변화요인에 따라 보정할 수 있도록 하는 것이다.
(구성)
본 발명의 특징에 따르면 입력전압을 게이트 턴-온 전압으로 변압하는 변압 회로와; 상기 게이트 턴-온 전압을 입력받아 적분파형으로 변환하는 전압 적분회로와, 상기 전압 적분회로로부터의 적분파형으로 변환된 상기 게이트 턴-온 전압과 상기 기준전압 발생회로로부터의 상기 기준전압을 입력받아 상기 적분파형으로 변환된 상기 게이트 턴-온 전압과 상기 기준전압을 비교하고, 그 결과에 따라 상기 지연된 게이트 턴-온 전압을 출력전압으로 출력하는 비교회로를 구비하여, 상기 게이트 턴-온 전압을 소정의 시간 동안 지연시키는 지연회로와; 상기 지연된 게이트 턴-온 전압으로 평판 디스플레이 패널 내의 화소들에 구비된 박막 트랜지스터의 게이트를 구동시키는 게이트 드라이버를 포함한다.
이 실시예에 있어서, 상기 전압 적분회로는 직렬로 연결된 저항 및 커패시터로 구성된다. 여기서, 상기 저항의 일단은 상기 변압회로로부터의 게이트 턴-온 전압에 연결되고, 상기 커패시터의 일단은 상기 저항의 타단과 전기적으로 연결되며, 상기 커패시터의 타단은 접지전압에 연결되는 R-C 회로이다.
이 실시예에 있어서, 상기 전압 적분회로의 상기 저항 및 커패시터 중 적어도 하나의 값은 가변할 수 있다.
이 실시예에 있어서, 상기 전압 지연 회로에는 정전압 유지수단이 포함될 수 있다.
(작용)
이러한 장치에 의하면 턴-온 전압을 게이트 드라이버에 인가할 때 지연시간을 조정할 수 있다.
(실시예)
이하, 본 발명의 실시예들이 참조 도면에 의거하여 상세히 설명된다
도 1은 본 발명의 바람직한 실시예를 보여주는 블럭도이다. 도 1을 참조하여, 본 실시예의 평판 디스플레이 장치는 전압 변압 회로(10), 전압 지연 회로(20), 게이트 드라이버(30) 및 평판 디스플레이 패널(40)로 구성된다.
전원 전압(Vdd)이 인가되면 전압 변압 회로(10)는 평판 디스플레이 패널(40)내 화소들의 게이트를 턴-온시키는 전압(Von)과 턴-오프시키는 전압(Voff)으로 변압시킨다. 변압된 턴-온 전압(Von)은 전압 지연 회로(20)를 거쳐서 소정 시간 동안 지연된다. 다음에 소정 시간 지연된 턴-온 전압(Von1)은 게이트 드라이버(30)에 인가되고 게이트 드라이버(30)는 평판 디스플레이 패널(40)의 화소 게이트를 구동시킨다.
도 2는 본 발명의 바람직한 실시예 도 1의 전압 지연 회로(20)의 상세 회로도이다. 도 2를 참조하면, 전압 적분회로(21), 기준전압 발생회로(22), 비교회로(23)로 구성된다.
전압 적분회로(21)는 입력된 턴-온 전압을 적분 파형으로 변환하는 부분으로 턴-온 전압(Von) 입력단에 가변 가능한 저항(R1)의 일단이 연결되고, 커패시터(C1)의 일단이 상기 저항(R1)의 타단에 전기적으로 연결되며, 상기 커패시터의 타단은 접지전압(Vss) 단자에 연결된다.
기준전압 발생회로(22)는 입력된 턴-온 전압(Von)을 전압 분배하여 기준 전압을 생성하는 부분으로 턴-온 전압(Von) 입력단에 저항들(R2, R3)이 직렬 연결되고 저항(R3)은 접지전압(Vss)단자에 연결된다. 비교회로(23)는 전압 적분회로(21)의 전압과 기준전압 발생회로(22)의 전압을 비교하여 출력하는 부분으로 비교기(comparator)의 비반전 입력단은 N1 노드에 연결되고 반전 입력단은 N2 노드에 연결된다. 비교기(comparator)의 V(+) 전원은 턴-온 전압(Von) 입력단에 연결되고 저항(R4)이 V(+) 전압과 출력단 사이에 연결된다. 비교기(comparator)의 V(-) 전압은 접지전압(Vss) 단자에 연결된다. 다이오드(D1)는 입력되는 턴-온 전압을 정전압으로 유지하는 부분으로 다이오드(D1)의 캐소우드는 N1 노드에 연결되고, 애노우드는 턴-온 전압(Von) 입력단에 연결된다.
회로의 동작을 보면 다음과 같다. 턴-온 전압(Von)이 입력되면 전압 적분회로(21)에 의해 적분파형의 전압으로 변환되고, 적분된 턴-온 전압(Von)은 비교기(comparator)의 입력전압(Vin)이 된다. 기준전압 발생회로(22)를 거친 턴-온 전압(Von)은 저항들(R2, R3)에 의해 전압 분배되어 비교기(comparator)의 기준전압(Vref)이 된다. 입력전압(Vin)이 기준전압(Vref)보다 낮으면 비교기 출력은 V(-) 전압, 접지전압(Vss)을 출력한다. 입력전압(Vin)이 기준전압(Vref)보다 높으면 비교기의 출력은 V(+) 전압, 턴-온 전압(Von)을 출력한다. 적분파형으로 변환된 입력전압(Vin)이 최대치에 도달하는 까지는 저항(R1)과 커패시터(C1)의 시정수(τR1C1, R1 * C1) 이상의 시간이 걸린다. 시정수(τR1C1) 동안은 입력전압(Vin)이 기준 전압(Vref)보다 낮기 때문에, 비교기(comparator)가 V(+) 전압을 출력하기까지는 시정수(τR1C1)만큼의 지연이 필요해 진다. 예를 들어 R1 이 20㏀이고 C1 이 1㎌이라면, 20 * 1000 * 1 * 0.000001 = 0.02 즉 20 ㎳ 의 지연이 발생한다.
도 3은 도 2에 도시된 전압 지연회로의 동작을 보여주는 타이밍도이다.
전원 전압(Vdd)이 인가되면 전압 변압 회로(10)에서 턴-온 전압(Von)과 턴- 오프 전압(Voff)으로 변압된다. 전압 지연 회로(20)의 전압 적분 회로(21)와 기준 전압 발생회로(22)에서 출력되는 입력전압(Vin)과 기준전압(Vref), 비교기(comparator)의 출력전압(Von1)을 나타내었다. 입력전압(Vin)이 기준전압(Vref)보다 낮으면 접지전압(Vss)을 출력하고 시정수(τR1C1)만큼 지연된 후입력전압(Vin)이 기준전압(Vref) 보다 높아지면 턴 온 전압(Von)을 출력하는 파형이 된다. 전압 지연 회로(20)를 거친 출력전압(Von1)은 턴- 오프 전압(Voff)에 비해 지연시간(T)만큼 지연된다.
전압 적분 회로(21)의 저항(R1)과 커패시터(C1)는 가변적으로 조정할 수 있으므로, 외부의 변화요인에 의하여 지연시간(T)이 충분하지 못해 래치업이 발생 할 경우 지연시간(T) 조정이 가능해 진다.
게이트 드라이버로 인가되는 턴-온 전압이 여러가지 요인에 의해 턴-오프 전압과 충분한 지연시간을 갖지 못할 경우 지연시간을 조정함으로써 래치업을 막을 수있다.

Claims (4)

  1. 입력전압을 게이트 턴-온 전압으로 변압하는 변압 회로와;
    상기 게이트 턴-온 전압을 소정의 시간 동안 지연시키는 지연회로 및;
    상기 지연된 게이트 턴-온 전압으로 평판 디스플레이 패널 내의 화소들에 구비된 박막 트랜지스터의 게이트들을 구동하기 위한 게이트 드라이버를 포함하되,
    상기 지연회로는,
    상기 게이트 턴-온 전압을 입력받아 적분파형으로 변환하는 전압 적분회로와,
    상기 게이트 턴-온 전압을 입력받아 기준전압을 발생하는 기준전압 발생회로 및,
    상기 전압 적분회로로부터의 적분파형으로 변환된 상기 게이트 턴-온 전압과 상기 기준전압 발생회로로부터의 상기 기준전압을 입력받아 상기 적분파형으로 변환된 상기 게이트 턴-온 전압과 상기 기준전압을 비교하고, 그 결과에 따라 상기 지연된 게이트 턴-온 전압을 출력전압으로 출력하는 비교회로를 포함하여,
    상기 비교회로의 출력 전압은 상기 지연된 게이트 턴-온 전압으로서 상기 게이트 드라이버로 제공되는 것을 특징으로 하는 평판 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 전압 적분회로는 직렬로 연결된 저항 및 커패시터로 구성되며, 상기 저항의 일단은 상기 변압회로로부터의 게이트 턴-온 전압에 연결되고, 상기 커패시터의 일단은 상기 저항의 타단과 전기적으로 연결되며, 상기 커패시터의 타단은 접지전압에 연결되는 R-C 회로인 것을 특징으로 하는 평판 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 지연 회로는 상기 변압회로로부터의 게이트 턴-온 전압을 정전압으로 유지하는 정전압유지수단을 더 포함하며, 상기 정전압유지수단은 상기 저항에 병렬로 연결되는 것을 특징으로 하는 평판 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 적분회로의 저항 및 커패시터 중 적어도 하나의 값을 가변할 수 있는 것을 특징으로 하는 평판 디스플레이 장치.
KR1020000012775A 2000-03-14 2000-03-14 평판 디스플레이 장치의 전압 지연 회로 KR100660533B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000012775A KR100660533B1 (ko) 2000-03-14 2000-03-14 평판 디스플레이 장치의 전압 지연 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000012775A KR100660533B1 (ko) 2000-03-14 2000-03-14 평판 디스플레이 장치의 전압 지연 회로

Publications (2)

Publication Number Publication Date
KR20010091264A KR20010091264A (ko) 2001-10-23
KR100660533B1 true KR100660533B1 (ko) 2006-12-22

Family

ID=19655008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000012775A KR100660533B1 (ko) 2000-03-14 2000-03-14 평판 디스플레이 장치의 전압 지연 회로

Country Status (1)

Country Link
KR (1) KR100660533B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9265123B2 (en) 2011-10-07 2016-02-16 Rohm Co., Ltd. Controlling brightness of lamp in display device

Also Published As

Publication number Publication date
KR20010091264A (ko) 2001-10-23

Similar Documents

Publication Publication Date Title
US7961158B2 (en) Constant-current driving circuit
US5185538A (en) Output circuit for semiconductor integrated circuits having controllable load drive capability and operating method thereof
US7623109B2 (en) Display device
US7812660B2 (en) Level shift circuit
US20060197572A1 (en) Delay Circuit and Ring Oscillator Using The Same
CN110619853B (zh) 具有电流匹配的功率转换器
KR100963310B1 (ko) Ｄｃ／ｄｃ 컨버터의 제어 회로 및 ｄｃ／ｄｃ 컨버터
US11398178B2 (en) Pixel driving circuit, method, and display apparatus
US10143054B2 (en) Light-emitting diode driver
US20080157825A1 (en) Driving apparatus and driving method thereof
US7863946B2 (en) Electric signal outputting apparatus with a switching part, an impedance matching part, and an auxiliary switching part
WO2020007059A1 (zh) 移位寄存器单元、驱动方法、发光控制栅极驱动电路和显示装置
US11081036B1 (en) Slew rate enhancement circuit
US5304863A (en) Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles
JPH09222591A (ja) オフ電圧発生回路
US6753707B2 (en) Delay circuit and semiconductor device using the same
US6380792B1 (en) Semiconductor integrated circuit
KR100660533B1 (ko) 평판 디스플레이 장치의 전압 지연 회로
US6043970A (en) High voltage driving circuit reducing a transient current
US6894574B2 (en) CR oscillation circuit
US11353909B2 (en) Operational amplifier, integrated circuit, and method for operating the same
JP2001217706A (ja) バッファ回路及びバッファ回路を備えるドライバ
TWI653838B (zh) 數位時間轉換器及其方法
US6621322B2 (en) Voltage generating circuit, level shift circuit and semiconductor device
US5235520A (en) Integrated circuit having a function for generating a constant voltage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111115

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee