KR100655778B1 - Active matrix oled driving circuit with current feedback - Google Patents
Active matrix oled driving circuit with current feedback Download PDFInfo
- Publication number
- KR100655778B1 KR100655778B1 KR1020050096958A KR20050096958A KR100655778B1 KR 100655778 B1 KR100655778 B1 KR 100655778B1 KR 1020050096958 A KR1020050096958 A KR 1020050096958A KR 20050096958 A KR20050096958 A KR 20050096958A KR 100655778 B1 KR100655778 B1 KR 100655778B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- oled
- current
- transistor
- source
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Abstract
Description
도 1은 종래의 전류 피드백을 이용한 OLED 구동회로를 나타낸 도.1 illustrates an OLED driving circuit using a conventional current feedback.
도 2는 본 발명에 따른 전류 피드백을 이용한 AMOLED 구동회로를 나타낸 도.2 illustrates an AMOLED driving circuit using current feedback in accordance with the present invention.
도 3은 도 2의 동작 타이밍도.3 is an operation timing diagram of FIG. 2.
도 4a 내지 도 4h는 본 발명에 따른 전류 피드백을 이용한 AMOLED 구동회로를 통해 구동 가능한 픽셀 구조도.4A to 4H are pixel structure diagrams that can be driven through an AMOLED driving circuit using current feedback according to the present invention.
도 5는 도 2의 전류 미러의 다른 구성 예도.5 is another configuration example of the current mirror of FIG. 2;
도 6은 본 발명의 상보형 회로 구성도.6 is a complementary circuit block diagram of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 픽셀회로 110 : 전류 미러100: pixel circuit 110: current mirror
120 : 구동전류 안정화부 130a,130b : 정 전류원120: drive
140 : 입력 전류원 150 : 루프 특성 보상부 140: input current source 150: loop characteristic compensation unit
160 : 영점 삽입부 170 : 이득 제어부 160: zero insertion unit 170: gain control unit
본 발명은 평판 디스플레이 구동회로에 관한 것으로, 특히 디스플레이 시스템을 구성하는 소자들의 불균일성으로 인한 밝기 불균일을 해소할 수 있도록 하는 전류 피드백을 이용한 전류 프로그램 방식의 AMOLED 구동회로에 관한 것이다.BACKGROUND OF THE
OLED(Organic Light Emitting Diode)는 LCD, PDP와 더불어 매우 유망한 디스플레이 소자로 손꼽히고 있다. 특히, 두께가 가장 얇고, 무게가 가볍고, 색 재현성이 매우 좋은 등의 장점을 가지고 있다. OLED (Organic Light Emitting Diode) is considered as a very promising display device along with LCD and PDP. In particular, it has the advantages of being the thinnest, lightest in weight, and very good in color reproduction.
OLED는 전압으로 밝기 조절을 하는 LCD와는 다르게, 전류로서 그 밝기를 조절하는 특성을 가지고 있다.OLEDs have a characteristic of controlling their brightness as a current, unlike LCDs that use brightness to control voltage.
최근 들어, 더 크고, 더 많은 색을 재현하고, 더 빠른 응답 속도를 가지는 평판 디스플레이가 요구됨에 따라, 종래의 패시브 매트릭스(Passive Matrix) 형태의 평판 디스플레이에서 액티브 매트릭스(Active Matrix) 형태의 평판 디스플레이로 전환되는 추세이다. Recently, as a flat panel display having a larger, more color reproduction, and a faster response speed is required, a flat panel display in the form of an active matrix is replaced with a flat panel display in the form of an active matrix. The trend is to shift.
액티브 매트릭스 형태의 OLED 디스플레이는 많은 수의 OLED 소자를 2차원적으로 분포시키고, 각각의 OLED를 유리기판 위에 집적할 수 있는 TFT(Thin-Film Transistor)로 순차적으로 접근해서 전류를 제어한다. An active matrix OLED display distributes a large number of OLED elements in two dimensions and controls current by sequentially approaching a thin-film transistor (TFT) that can integrate each OLED onto a glass substrate.
종래의 액티브 매트릭스 형태의 OLED 디스플레이에서는, 각 픽셀별로 입력된 디지털 그래픽 데이터를 디지털-아날로그 변환을 거쳐 아날로그 전압으로 변환한 다음, OLED와 직렬로 연결된 구동 TFT의 게이트-소스 사이의 전압으로 인가하고, 이 전압을 저장 캐패시터(storage capacitor)를 통하여 유지하는 방법을 채택하여 왔다. In the conventional active matrix OLED display, the digital graphic data input for each pixel is converted into an analog voltage through digital-to-analog conversion, and then applied as a voltage between the gate and the source of the driving TFT connected in series with the OLED, The method of maintaining this voltage through a storage capacitor has been adopted.
이러한 방식에서는, 아모퍼스 실리콘(amorphous silicone; a-Si) 또는 폴리 실리콘(poly-silicone; p-Si) 기반의 공정으로 만드는 TFT의 불균일성으로 인해 OLED의 전류, 나아가 밝기의 제어를 균일하게 하는 것이 매우 어렵다는 문제가 있다. In this way, uniformity control of the current and even brightness of the OLED is due to the non-uniformity of the TFT, which makes it a process based on amorphous silicon (a-Si) or poly-silicone (p-Si). There is a problem that is very difficult.
이러한 전압 구동 방식의 문제점을 해결하기 위하여, 전류원 또는 전류 미러를 이용한 픽셀 구조가 제안되어 왔다.In order to solve the problem of the voltage driving method, a pixel structure using a current source or a current mirror has been proposed.
전류 구동 방식의 픽셀에서는, 전류에 비례하는 밝기를 보이는 OLED의 기본적인 특성에 부합할 뿐만 아니라, 전류를 입력으로 하므로 구동 TFT의 불균일성에도 불구하고 균일한 밝기 조절이 가능하다는 장점을 가지고 있다. In the current-driven pixel, it not only meets the basic characteristics of the OLED showing brightness proportional to the current, but also has the advantage of uniform brightness control despite the nonuniformity of the driving TFT because the current is input.
그러나, 이러한 구동 방식에서는, 작은 전류를 구동할 때 OLED의 전류가 안정화될 때까지 매우 긴 시간이 걸리는 문제점을 가지고 있다. 이 문제는 패널이 대형화되어 픽셀을 구성하는 라인(line)의 기생 저항 및 캐패시턴스가 커질수록 심각하여, 대형 패널에서는 이러한 전류 구동 방식을 사용하기가 매우 어렵다고 알려져 있다. However, this driving method has a problem that it takes a very long time until the current of the OLED is stabilized when driving a small current. This problem is serious as the parasitic resistance and capacitance of the line constituting the pixel becomes larger due to the enlargement of the panel, and it is known that such a current driving method is very difficult to use in a large panel.
상술한 전압 구동 및 전류 구동을 절충한 전류 피드백 OLED 구동회로에 대하여 US 6,433,488를 참조로 설명한다.The current feedback OLED drive circuit which combines the above-mentioned voltage drive and current drive is described with reference to US Pat. No. 6,433,488.
도 1은 US 6,433,488의 OLED 구동회로를 나타낸 것으로, 픽셀 회로에서는 구동 TFT(T1)가 OLED와 직렬로 연결되고, 다수개의 스위칭용 TFT(T2~T4)가 구비되어 있으며, 스캔신호(Scan)가 하이가 되어 특정 픽셀이 선택되면 TFT(T2),(T3)가 턴 온 되고, 이때 OLED에 전류가 프로그램 된다. 1 shows an OLED driving circuit of US 6,433,488. In the pixel circuit, the driving TFT T1 is connected in series with the OLED, and a plurality of switching TFTs T2 to T4 are provided. When high and a specific pixel is selected, the TFTs T2 and T3 are turned on, and current is programmed in the OLED.
한 픽셀이 선택되는 시간은 패널의 크기 및 초당 프레임 수에 따라 결정된다. 특정 픽셀의 스캔 시간이 끝나면 스캔 신호는 다음 픽셀을 선택하고, TFT(T2),(T3)는 턴 오프 되고, TFT(T4)가 턴 온되어 기 프로그램 된 OLED 전류는 다음 프로그램 시간까지 전원 Vs로부터 흐른다. The time a pixel is selected depends on the size of the panel and the number of frames per second. At the end of the scan time of a specific pixel, the scan signal selects the next pixel, the TFT (T2), (T3) is turned off, and the TFT (T4) is turned on so that the pre-programmed OLED current is from the power supply Vs until the next program time. Flow.
도 1의 구동회로 부분은, 디지털 그래픽 데이터를 전류로 변환하는 회로(도시하지 않음)를 거쳐 결정된 기준 전류(Iref)를 복사하는 PMOS 트랜지스터(P1),(P2)로 구성된 전류 미러와, 픽셀, 즉 OLED에 흐르는 전류를 복사하는 PMOS 트랜지스터(P3),(P4)로 구성된 전류 미러와, 상기 두 전류를 비교하는 NMOS 트랜지스터(N1),(N2)로 구성된 전류 비교기와, 전류 비교의 결과를 증폭하는 증폭용 NMOS 트랜지스터(N3)로 구성되어 있다. The driving circuit portion of FIG. 1 includes a current mirror composed of PMOS transistors P1 and P2 for copying a reference current Iref determined through a circuit (not shown) for converting digital graphic data into a current, a pixel, That is, a current mirror composed of PMOS transistors P3 and P4 radiating current flowing through the OLED, and a current comparator composed of NMOS transistors N1 and N2 comparing the two currents, and amplify the result of the current comparison. Is composed of an amplifying NMOS transistor N3.
상기 구동회로에서 스캔신호(Scan)가 하이일 때, 즉 프로그램 시간일 때, IOLED<Iref이면 전류 비교기의 출력, 즉 NMOS 트랜지스터(N2)의 드레인 전압이 낮아지고, 구동회로의 출력, 즉 NMOS 트랜지스터(N3)의 드레인 전압은 증가하여 픽셀 구동 TFT(T1)의 게이트 전압이 상승하여 OLED 전류가 증가하도록 동작한다. When the scan signal Scan is high in the driving circuit, i.e., at the program time, if I OLED < The drain voltage of the transistor N3 increases so that the gate voltage of the pixel driving TFT T1 increases so that the OLED current increases.
반면, IOLED>Iref이면 구동 TFT(T1)의 게이트 전압이 낮아지도록 동작하여 OLED 전류가 감소한다. 상기 회로는 이와 같은 부귀환 동작을 통해 IOLED=Iref가 되도록 동작할 수 있도록 하고 있다.On the other hand, if I OLED > Iref, the gate current of the driving TFT T1 is operated to be low, thereby reducing the OLED current. The circuit enables the operation such that I OLED = Iref through such a negative feedback operation.
상기 회로가 정상적으로 동작하기 위해서는 루프 이득이 에러를 보정할 수 있도록 충분히 커야 하고, 부귀환 루프가 안정해야 하고, 루프의 대역폭이 충분해서 충분히 빠른 시간 내에 원하는 전류로 안정될 수 있어야 한다. In order for the circuit to operate normally, the loop gain must be large enough to compensate for errors, the negative feedback loop must be stable, and the bandwidth of the loop should be sufficient to stabilize at the desired current within a sufficiently fast time.
그런데, 실제의 OLED 디스플레이 패널에서는 구동회로와 픽셀회로 사이의 연결선에 기생 저항과 캐패시턴스가 존재하는데, 패널의 크기가 커질수록 이러한 기생 저항과 캐패시턴스가 증가한다.However, in an actual OLED display panel, parasitic resistance and capacitance exist in the connection line between the driving circuit and the pixel circuit. As the size of the panel increases, the parasitic resistance and capacitance increase.
도 1에서는 PMOS 트랜지스터(P3)의 드레인과 TFT(T3)를 연결하는 부분과 NMOS 트랜지스터(N3)의 드레인과 TFT(T2)를 연결하는 부분이 여기에 해당한다. In FIG. 1, this corresponds to a portion connecting the drain of the PMOS transistor P3 and the TFT T3 and a portion connecting the drain of the NMOS transistor N3 and the TFT T2.
이 부분의 기생 저항과 캐패시턴스를 고려하면, 도 1의 회로는 충분한 대역폭 및 안정도를 얻기 어렵고, NMOS 트랜지스터(N3)만으로 구성된 증폭기로는 충분한 루프 이득을 얻을 수 없다. Considering the parasitic resistance and capacitance of this part, the circuit of Fig. 1 is difficult to obtain sufficient bandwidth and stability, and sufficient loop gain cannot be obtained with an amplifier composed only of the NMOS transistor N3.
또한, 도 1의 단순한 형태의 전류 미러(Simple Curret Mirror)로는 오차가 많아서 매우 작은 전류의 구동이 어렵다. In addition, since the simple curret mirror of FIG. 1 has a large error, it is difficult to drive a very small current.
뿐만 아니라, 도 1의 픽셀회로에서는 하나의 구동 TFT와 3개의 스위칭 TFT, 즉 4개의 TFT가 사용됨으로써 TFT가 차지하는 면적이 증가하여, 픽셀의 개구율(Aperture Ratio)이 낮은 문제점이 있다. In addition, in the pixel circuit of FIG. 1, the area occupied by the TFT is increased by using one driving TFT and three switching TFTs, that is, four TFTs, resulting in a problem of low aperture ratio of the pixel.
본 발명은 이러한 점을 감안한 것으로, 본 발명의 목적은 전류 피드백을 이용한 정확한 전류 구동을 구현하여 구동 TFT의 밝기 불균일성을 극복할 수 있도록 한 전류 피드백을 이용한 AMOLED 구동회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in view of this point, and an object of the present invention is to provide an AMOLED driving circuit using current feedback, which enables accurate current driving using current feedback to overcome brightness unevenness of the driving TFT.
본 발명의 다른 목적은 루프의 안정성을 보장함과 더불어 충분한 루프 이득 및 빠른 안정화 속도를 구현할 수 있도록 한 전류 피드백을 이용한 AMOLED 구동회로를 제공함에 있다.Another object of the present invention is to provide an AMOLED driving circuit using current feedback to ensure loop stability and to realize sufficient loop gain and fast settling speed.
본 발명의 또 다른 목적은 픽셀을 구성하는 TFT의 수를 줄여 개구율을 높일 수 있도록 한 픽셀 구조를 갖는 전류 피드백을 이용한 AMOLED 구동회로를 제공함에 있다.It is still another object of the present invention to provide an AMOLED driving circuit using current feedback having a pixel structure in which the number of TFTs constituting pixels can be reduced to increase the aperture ratio.
상기 목적을 달성하기 위한 본 발명에 따른 전류 피드백을 이용한 AMOLED 구동회로는, OLED 및 이를 구동하는 구동 트랜지스터를 포함하는 픽셀회로; 상기 픽셀회로의 OLED를 흐르는 전류와 입력 전류를 비교하기 위한 전류 미러; 상기 전류 미러의 일측에 서로 병렬로 연결된 정전류원 및 입력 전류원; 상기 전류 미러의 타측에 연결되며, 상기 픽셀회로와 픽셀회로의 구동회로를 연결하는 제1 연결 라인에 존재하는 제1 기생 저항 및 제1 기생 캐패시터를 안정화하여 픽셀 전류를 안정화하는 구동전류 안정화부; 및 상기 픽셀회로와 구동회로를 연결하는 제2 연결 라인에 존재하는 제2 기생 저항 및 제2 기생 캐패시터에 그 출력단이 연결되며, 상기 정 전류원 및 입력 전류원 사이에 그 입력단이 연결되어 전체 부귀한 루프를 형성하며, 상기 픽셀회로의 OLED를 구동하는 구동 트랜지스터의 특성 변화에 따른 전체 부귀환 루프의 이득 및 대역폭 특성을 보상하는 루프 특성 보상부;를 포함하는 것 을 특징으로 하는 한다.AMOLED driving circuit using a current feedback according to the present invention for achieving the above object, the pixel circuit including an OLED and a driving transistor for driving the same; A current mirror for comparing an input current with a current flowing through the OLED of the pixel circuit; A constant current source and an input current source connected in parallel to one side of the current mirror; A driving current stabilizer connected to the other side of the current mirror and stabilizing pixel current by stabilizing a first parasitic resistor and a first parasitic capacitor present in a first connection line connecting the pixel circuit and the driving circuit of the pixel circuit; And an output terminal of the second parasitic resistor and a second parasitic capacitor in the second connection line connecting the pixel circuit and the driving circuit, the input terminal of which is connected between the constant current source and the input current source so that the entire loop And a loop characteristic compensator configured to compensate for gain and bandwidth characteristics of the entire negative feedback loop according to the characteristic change of the driving transistor for driving the OLED of the pixel circuit.
상기 픽셀회로는 애노드단이 공급전압에 연결된 OLED; 상기 OLED의 캐소드에 드레인단이 연결되고 소우스단은 접지에 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 및 상기 구동 트랜지스터의 게이트단 및 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1, 제2 스위칭용 트랜지스터;로 구성됨이 바람직하다.The pixel circuit includes an OLED having an anode terminal connected to a supply voltage; A driving transistor having a drain terminal connected to the cathode of the OLED and a source terminal connected to ground; A storage capacitor connected between the gate terminal and the ground of the driving transistor; And first and second switching transistors each having a source terminal connected to the gate terminal and the drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal.
상기 픽셀회로의 다른 실시 예에 의하면, OLED; 상기 OLED의 캐소드단에 드레인단이 연결되고 소우스단은 접지에 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 상기 구동 트랜지스터의 게이트단에 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 스위칭용 트랜지스터; 상기 OLED의 애노드단에 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제2 스위칭용 트랜지스터; 및 상기 OLED의 애노드단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 소우스단이 연결되며, 드레인단은 공급전압에 연결되어, 게이트단에 입력되는 상기 픽셀선택신호와 반대로 동작하는 픽셀선택 바신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED; A driving transistor having a drain terminal connected to a cathode terminal of the OLED and a source terminal connected to ground; A storage capacitor connected between the gate terminal and the ground of the driving transistor; A first switching transistor having a source terminal connected to a gate terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A second switching transistor having a source terminal connected to an anode terminal of the OLED and controlled on / off by a pixel selection signal input to a gate terminal; And a source terminal connected to an anode terminal of the OLED and a source terminal of the second switching transistor, and a drain terminal connected to a supply voltage so as to operate opposite to the pixel selection signal input to the gate terminal. And a third switching transistor controlled on / off by a bar signal.
상기 픽셀회로의 또 다른 실시 예에 의하면, 공급전압에 애노드단이 연결된 OLED; 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 및 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 및 상기 구동 트랜지스터의 드레인단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 소우스단이 연결되며, 상기 OLED의 캐소스단에 드레인단이 연결되어, 게이트단에 입력되는 상기 픽셀선택신호와 반대로 동작하는 픽셀선택 바신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED having an anode terminal connected to a supply voltage; Drive transistors; First and second switching transistors each having a source terminal connected to a gate terminal and a drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A storage capacitor connected between the gate terminal and the ground of the driving transistor; A source terminal is connected to a drain terminal of the driving transistor and a source terminal of a second switching transistor, and a drain terminal is connected to a source terminal of the OLED, and the pixel selection signal input to a gate terminal is connected to the source terminal of the driving transistor. And a third switching transistor controlled on / off by a pixel selection bar signal operating in reverse.
상기 픽셀회로의 또 다른 실시 예에 의하면, OLED; 상기 OLED의 캐소드단에 드레인단이 연결되며, 소우스단은 접지에 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 및 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 및 상기 OLED의 애노드단에 소우스단이 연결되고, 드레인단은 공급전압에 연결되며, 게이트단에 입력되는 상기 픽셀선택신호와 반대로 동작하는 픽셀선택 바신호에 의해 온/오프 제어되는 제4 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED; A drain terminal is connected to the cathode terminal of the OLED, and a source transistor is connected to ground; First and second switching transistors each having a source terminal connected to a gate terminal and a drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A storage capacitor connected between the gate terminal and the ground of the driving transistor; And a fourth switching on / off controlled by a pixel selection bar signal which is connected to a source terminal of the OLED terminal, a drain terminal of the drain terminal of the OLED, and an opposite operation of the pixel selection signal input to the gate terminal of the OLED. It is preferable that the transistor is configured.
상기 픽셀회로의 또 다른 실시 예에 의하면, OLED; 상기 OLED의 캐소드단에 드레인단이 연결되고 소우스단은 접지에 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 상기 구동 트랜지스터의 게이트단에 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 스위칭용 트랜지스터; 상기 OLED의 애노드단에 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제2 스위칭용 트 랜지스터; 및 상기 OLED의 애노드단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 드레인단이 연결되며, 소우스단은 공급전압에 연결되며, 게이트단에 입력되는 상기 픽셀선택신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터; 로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED; A driving transistor having a drain terminal connected to a cathode terminal of the OLED and a source terminal connected to ground; A storage capacitor connected between the gate terminal and the ground of the driving transistor; A first switching transistor having a source terminal connected to a gate terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A second switching transistor having a source connected to an anode of the OLED and controlled on / off by a pixel selection signal input to a gate; And a drain terminal is connected to an anode terminal of the OLED and a source terminal of a second switching transistor, and a source terminal is connected to a supply voltage, and is controlled on / off by the pixel selection signal input to a gate terminal. A third switching transistor; It is preferable that it consists of.
상기 픽셀회로의 또 다른 실시 예에 의하면, 공급전압에 애노드단이 연결된 OLED; 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 및 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 및 상기 구동 트랜지스터의 드레인단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 드레인단이 연결되며, 상기 OLED의 캐소스단에 소우스단 연결되어, 상기 픽셀선택신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED having an anode terminal connected to a supply voltage; Drive transistors; First and second switching transistors each having a source terminal connected to a gate terminal and a drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A storage capacitor connected between the gate terminal and the ground of the driving transistor; And a drain terminal is connected to a drain terminal of the driving transistor and a source terminal of the second switching transistor, and a source terminal is connected to a source terminal of the OLED, and controlled on / off by the pixel selection signal. And a third switching transistor.
상기 픽셀회로의 또 다른 실시 예에 의하면, OLED; 상기 OLED의 캐소드단에 드레인단이 연결되며, 소우스단은 접지에 연결된 구동 트랜지스터; 상기 구동 트랜지스터의직하다. 게이트단과 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1 및 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 및 상기 OLED의 애노드단에 드레인단이 연결되고, 소우스단은 공급전압에 연결되며, 게이트단에 입력되는 상기 픽셀선택신호에 의해 온/오프 제어되는 제4 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED; A drain terminal is connected to the cathode terminal of the OLED, and a source transistor is connected to ground; The drive transistor is direct. First and second switching transistors each having a source terminal connected to the gate terminal and the drain terminal and controlled on / off by a pixel selection signal input to the gate terminal; A storage capacitor connected between the gate terminal and the ground of the driving transistor; And a fourth switching transistor connected to the anode terminal of the OLED, the source terminal connected to a supply voltage, and controlled on / off by the pixel selection signal input to the gate terminal. .
상기 픽셀회로의 또 다른 실시 예에 의하면, 캐소드단이 접지에 연결된 OLED; 소우스단에 상기 OLED의 애노드단이 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 상기 구동 트랜지스터의 게이트단 및 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1, 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 드레인단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 소우스단이 연결되고, 드레인단은 공급전압에 연결되어, 게이트단에 입력되는 상기 픽셀선택신호와 반대로 동작하는 픽셀선택 바신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED having a cathode end connected to ground; A driving transistor having an anode end of the OLED connected to a source end; A storage capacitor connected between the gate terminal and the ground of the driving transistor; First and second switching transistors each of which has a source terminal connected to the gate terminal and the drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A source terminal is connected to a drain terminal of the driving transistor and a source terminal of the second switching transistor, and a drain terminal is connected to a supply voltage so that pixel selection operates in a manner opposite to the pixel selection signal input to the gate terminal. And a third switching transistor controlled on / off by a bar signal.
상기 픽셀회로의 또 다른 실시 예에 의하면, 캐소드단이 접지에 연결된 OLED; 소우스단에 상기 OLED의 애노드단이 연결된 구동 트랜지스터; 상기 구동 트랜지스터의 게이트단과 접지 사이에 연결된 저장 캐패시터; 상기 구동 트랜지스터의 게이트단 및 드레인단에 각각 소우스단이 연결되며, 게이트단에 입력되는 픽셀선택신호에 의해 온/오프 제어되는 제1, 제2 스위칭용 트랜지스터; 상기 구동 트랜지스터의 드레인단과 제2 스위칭용 트랜지스터의 소우스단의 연결단에 드레인단이 연결되고, 소우스단은 공급전압에 연결되어, 게이트단에 입력되는 상기 픽셀선택신호에 의해 온/오프 제어되는 제3 스위칭용 트랜지스터;로 구성됨이 바람직하다.According to another embodiment of the pixel circuit, an OLED having a cathode end connected to ground; A driving transistor having an anode end of the OLED connected to a source end; A storage capacitor connected between the gate terminal and the ground of the driving transistor; First and second switching transistors each of which has a source terminal connected to the gate terminal and the drain terminal of the driving transistor and controlled on / off by a pixel selection signal input to the gate terminal; A drain terminal is connected to a drain terminal of the driving transistor and a source terminal of the second switching transistor, and a source terminal is connected to a supply voltage to control on / off by the pixel selection signal input to a gate terminal. And a third switching transistor.
상기 전류 미러는 게이트가 서로 연결된 제1, 제2 PMOS 트랜지스터 중 어느 하나는 게이트와 드레인단이 연결된 형태의 제1 전류 미러에, 상기 제1 전류 미러와 동일 형태의 제3, 제4 PMOS 트랜지스터로 이루어지는 제2 전류 미러를 적층하여 서 된 캐스코우드 전류 미러인 것이 바람직하다.The current mirror may include one of the first and second PMOS transistors having gates connected to each other, and the third and fourth PMOS transistors having the same shape as the first current mirror. It is preferable that it is the caswood current mirror which laminated | stacked the 2nd current mirror which consists of.
또한, 전류 미러는 공급전압에 각각 소우스단이 연결되고, 게이트단이 서로 연결된 제1, 제2 PMOS 트랜지스터로 제1 전류 미러를 형성하고, 상기 제1, 제2 PMOS 트랜지스터의 드레인단에 각각 소우스단이 연결되며, 게이트단에는 소정의 바이어스 전압이 연결되는 제3, 제4 PMOS 트랜지스터로 제2 전류 미러를 형성하되, 상기 제1, 제2 PMOS 트랜지스터의 게이트단에 제4 PMOS 트랜지스터의 드레인단이 연결된 것이 바람직하다.In addition, the current mirror has first and second PMOS transistors having a source terminal connected to a supply voltage and a gate terminal connected to each other, and a first current mirror formed at a drain terminal of each of the first and second PMOS transistors. A second current mirror is formed of third and fourth PMOS transistors having a source terminal connected thereto and a predetermined bias voltage connected thereto, and a second current mirror is formed at the gate terminal of the first and second PMOS transistors. It is preferable that the drain end is connected.
상기 구동전류 안정화부는 상기 전류 미러에 드레인단이 연결된 NMOS 트랜지스터; 상기 NMOS 트랜지스터의 게이트단에 그 출력단이 연결되고, 비반전 입력단에는 소정 전압이 입력되며, 반전 입력단은 상기 픽셀회로와 구동회로의 제1 연결 라인에 연결된 차동 증폭기; 및 상기 NMOS 트랜지스터의 소우스단에 직렬 연결되며, 상기 정 전류원과 동일한 값의 정 전류원;으로 구성됨이 바람직하다.The driving current stabilizer may include an NMOS transistor having a drain terminal connected to the current mirror; A differential amplifier connected to a gate terminal of the NMOS transistor, a predetermined voltage is input to a non-inverting input terminal, and an inverting input terminal connected to a first connection line of the pixel circuit and a driving circuit; And a constant current source connected in series with a source terminal of the NMOS transistor and having the same value as the constant current source.
상기 루프 특성 보상부는 상기 제2 연결 라인에 그 출력단이 연결되며, 비반전 입력단에는 소정 전압이 인가되며, 반전 입력단은 상기 정 전류원 및 입력 전류원 사이에 연결된 가변이득 증폭기로 구성됨이 바람직하다.Preferably, the loop characteristic compensator has an output terminal connected to the second connection line, a predetermined voltage is applied to a non-inverting input terminal, and an inverting input terminal is configured as a variable gain amplifier connected between the constant current source and an input current source.
상기 가변이득 증폭기의 반전 입력단과 출력단 사이를 연결하는 스위치를 더 구비하여 픽셀이 선택되지 않을 경우 상기 가변이득 증폭기를 이득이 1인 증폭기로 사용할 수 있도록 함이 바람직하다.It is preferable to further include a switch connecting the inverting input terminal and the output terminal of the variable gain amplifier so that the variable gain amplifier can be used as an amplifier having a gain of 1 when no pixel is selected.
또한, 상기 루프 특성 보상부에, 구동회로와 픽셀회로 사이의 제1 및 제2 연결 라인에 존재하는 기생 저항 및 기생 캐패시턴스에 의해 전체 구동회로의 주파수 특성이 열화되는 것을 완화하기 위한 영점 삽입부를 구비함이 바람직하다.In addition, the loop characteristic compensator includes a zero insertion unit for mitigating deterioration of frequency characteristics of the entire driving circuit due to parasitic resistance and parasitic capacitance present in the first and second connection lines between the driving circuit and the pixel circuit. It is preferable to.
이하, 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 단, 하기 실시 예는 본 발명을 예시하는 것일 뿐 본 발명의 내용이 하기 실시 예에 한정되는 것은 아니다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the following examples are merely to illustrate the present invention is not limited to the contents of the present invention.
도 2는 본 발명에 따른 전류 피드백을 이용한 AMOLED 구동회로를 나타낸 것이다.2 illustrates an AMOLED driving circuit using current feedback according to the present invention.
도시한 바와 같이, 픽셀회로(100), 상기 픽셀회로(100)의 OLED를 흐르는 전류와 입력 전류를 비교하기 위한 전류 미러(110), 상기 전류 미러(110)의 일측에 서로 병렬로 연결된 정전류원(130a) 및 디지털 그래픽 데이터에 상응하는 입력 전류원(140), 상기 전류 미러(110)의 타측에 연결되며, 픽셀회로(100)와 픽셀회로(100)의 구동회로(도 2에서 A, B의 좌측) 사이에 존재하는 기생 저항(RD) 및 기생 캐패시터(CD)을 빠르게 안정화하여 픽셀 전류를 빠르게 안정화하는 구동전류 안정화부(120), 상기 픽셀회로(100)와 픽셀회로(100)의 구동회로 사이에 존재하는 기생 저항(RG) 및 기생 용량인 기생 캐패시터(CG)에 그 출력단이 연결되며, 상기 정전류원(130a) 및 입력 전류원(140) 사이에 그 입력단이 연결되어 전체 부귀한 루프를 형성하며, 상기 픽셀회로(100)의 구동 트랜지스터(T11)의 특성 변화에 따른 전체 부귀환 루프의 이득 및 대역폭 특성을 보상하는 루프 특성 보상부(150)로 구성된다. As shown, a
또한, 상기 루프 특성 보상부(150)에 영점을 삽입하여 루프 안정도를 개선하는 영점 삽입(Lead Compensation)부(160), 상기 입력 전류원(140)과 루프 특성 보 상부(150) 사이에 연결되어 상기 입력 전류원(140)을 입력으로 하여 루프 특성 보상부(150)의 이득을 조절하는 이득 제어부(170)로 구성된다.In addition, a zero
상기 픽셀회로(100)는 OLED에 직렬로 N타입 TFT인 구동 트랜지스터(T11)가 연결되고, 상기 OLED의 애노드단은 공급전압(VDD)에 연결된다. 또한, 구동 트랜지스터(T11)의 게이트단과 드레인단에는 픽셀선택신호(SEL)에 의해 온/오프 제어되는 N타입 TFT인 스위칭용 트랜지스터(T12) 및 스위칭용 트랜지스터(T13)의 소우스단 또는 드레인단 중 일단이 각각 연결되고, 상기 트랜지스터(T12) 및 트랜지스터(T13)의 다른 일단은 연결 라인(line1),(line2)을 통하여 구동회로와 연결된다. The
상기 연결 라인(line1),(line2)에는 기생 저항 및 기생 용량이 존재하는데, 상기 트랜지스터(T13)을 통하여 상기 구동 트랜지스터(T11)의 드레인단과 연결되는 부분에는 기생 저항(RD) 및 기생 캐패시터(CD)가 존재하고, 상기 트랜지스터(T12)를 통하여 상기 구동 트랜지스터(T1)의 게이트단과 연결되는 부분에는 기생 저항(RG) 및 기생 캐패시터(CG)가 각각 존재한다.Parasitic resistance and parasitic capacitance exist in the connection lines line1 and line2, and the parasitic resistance RD and the parasitic capacitor CD are connected to the drain terminal of the driving transistor T11 through the transistor T13. ) And a parasitic resistor RG and a parasitic capacitor CG, respectively, at a portion connected to the gate terminal of the driving transistor T1 through the transistor T12.
또한, 상기 구동 트랜지스터(T11)의 게이트단과 접지 사이에는 상기 픽셀선택신호(SEL)가 끝난 후에 상기 구동 트랜지스터(T11)의 게이트 전압을 유지하기 위한 저장 캐패시터(CS)이 연결된다.In addition, a storage capacitor CS is connected between the gate terminal of the driving transistor T11 and the ground to maintain the gate voltage of the driving transistor T11 after the pixel selection signal SEL is finished.
상기 전류 미러(110)는 소우스단이 공급전압(VDDA)에 연결되고, 게이트단이 서로 연결된 두 PMOS 트랜지스터(M11),(M12) 중 트랜지스터(M12)는 게이트단과 드레인단이 연결되는 전류 미러를 구성하고, 이와 동일한 형태의 전류 미러를 형성하는 PMOS 트랜지스터(M13),(M14)을 적층하여 정밀한 캐스코우드(Cascode) 전류 미러 를 형성한다.The
상기 구동전류 안정화부(120)는 NMOS 트랜지스터(M15)와 차동 증폭기(AMP2)로 구성되는 것으로, 상기 전류 미러(110)의 PMOS 트랜지스터(M14)의 드레인단에 NMOS 트랜지스터(M15)의 드레인단이 연결되며, 상기 NMOS 트랜지스터(M15)의 소우스단에는 상기 PMOS 트랜지스터(M13)의 드레인단에 연결된 정 전류원(130a)과 동일한 값의 정 전류원(130b)이 직렬로 연결되며, 상기 NMOS 트랜지스터(M15)의 소우스단과 상기 정 전류원(130b) 사이에 상기 연결 라인(line1)이 연결된다.The driving
또한, 상기 차동 증폭기(AMP2)는 그 출력단이 상기 NMOS 트랜지스터(M15)의 게이트단에 연결되고, 비반전 입력단(+)에는 기준전압(VB2)이 입력되고, 반전 입력단(-)은 상기 연결 라인(line1)에 연결된다.In addition, the differential amplifier AMP2 has an output terminal thereof connected to a gate terminal of the NMOS transistor M15, a non-inverting input terminal (+) receives a reference voltage VB2, and an inverting input terminal (−) connected to the connection line. is connected to (line1).
상기 루프 특성 보상부(150)는 가변이득 증폭기(AMP1)로 구성되는 것으로, 그 출력이 상기 라인(line2)에 연결되고, 비반전 입력단(+)에는 기준전압(VB1)이 입력되며, 반전 입력단(-)은 상기 전류 미러(110)의 PMOS 트랜지스터(M13)의 드레인단 및 입력 전류원(140) 사이에 연결된다. The loop
또한, 상기 영점 삽입부(160)는 상기 가변이득 증폭기(AMP1)의 출력단과 반전 입력단(-) 사이에 연결되며, 역시 상기 가변이득 증폭기(AMP1)의 출력단과 반전 입력단(-) 사이에는 상기 픽셀선택신호(SEL)와 반대로 동작하는 픽셀선택 바신호(SEL_b)에 의해 스위칭 제어되는 스위치(SW1)가 연결된다.In addition, the zero
상기와 같이 구성된 본 발명을 도 3의 타이밍도와 함게 설명한다.The present invention configured as described above will be described with the timing chart of FIG.
먼저, 픽셀이 새로운 전류로 프로그램 되기 위하여 선택되기 전, 즉 발광 기 간(Illumination period) 동안을 살펴본다. First, we look at the pixel before it is selected to be programmed with a new current, that is, during the illumination period.
픽셀선택신호(SEL)는 로우이므로 스위칭용 트랜지스터인 트랜지스터(T12) 및 트랜지스터(T13)는 오프되고, 구동 트랜지스터(T11) 및 OLED는 이전 프로그램 구간동안 프로그램된 전류가 흐르고 있다. Since the pixel selection signal SEL is low, the transistors T12 and T13, which are switching transistors, are turned off, and the driving transistors T11 and OLED are programmed to flow during the previous program period.
또한, 전류 미러(110)의 양 가지에는 같은 전류(I1)가 흐르고 있다.In addition, the same current I1 flows through both kinds of the
픽셀선택 바신호(SEL_b)에 의해 가변이득 증폭기(Amp1)의 반전 입력단(-)과 출력단 사이의 스위치(SW1)가 온되며, 이에 따라 가변이득 증폭기(Amp1)는 이득 1인 증폭기로 동작하여 가변이득 증폭기(AMP1)의 출력라인 즉, 연결 라인(line2)의 전압은 가변이득 증폭기(AMP1)의 비반전 입력단(+)과 동일한 전압(VB1)이 된다. 이때, 연결 라인(line2)에 연결된 기생 캐패시터(CG)도 같은 전압(VB1)이 충전된다.The switch SW1 between the inverting input terminal (-) and the output terminal of the variable gain amplifier Amp1 is turned on by the pixel selection bar signal SEL_b. Accordingly, the variable gain amplifier Amp1 operates as an amplifier having a gain of 1 and is variable. The output line of the gain amplifier AMP1, that is, the voltage of the connection line line2, becomes the same voltage VB1 as the non-inverting input terminal (+) of the variable gain amplifier AMP1. At this time, the same voltage VB1 is also charged in the parasitic capacitor CG connected to the connection line line2.
설계시 상기 전압(VB1)은 임의의 전압을 선택할 수 있으나, 구동 트랜지스터(T11)의 문턱(Threshold) 전압과 가까운 전압에 두는 것이 작은 구동 전류의 안정화에 도움이 된다. The voltage VB1 may be selected at design time, but the voltage VB1 may be set to a voltage close to the threshold voltage of the driving transistor T11 to help stabilize the small driving current.
마찬가지로, 연결 라인(line1)의 전압은 차동 증폭기(AMP2) 및 트랜지스터(M15)에 의해 전압(VB2)이 되고, 연결 라인(line1)에 연결된 기생 캐패시터(CD)도 같은 전압(VB2)이 충전된다.Similarly, the voltage of the connection line line1 becomes the voltage VB2 by the differential amplifier AMP2 and the transistor M15, and the parasitic capacitor CD connected to the connection line line1 is also charged with the same voltage VB2. .
상기 전압(VB2)은 프로그램 기간에서 OLED의 캐소드 전압이 되므로, 다음과 같은 관계식을 만족해야 한다. Since the voltage VB2 becomes the cathode voltage of the OLED in the program period, the following relation must be satisfied.
VB2 > VDD - Von,OLED 식(1)VB2> VDD-Von, OLE expression (1)
여기서, Von,OLED는 OLED가 켜지기 시작할 때의 OLED의 전압 강하이다. Here, Von and OLED are voltage drops of the OLED when the OLED starts to turn on.
이 관계식을 만족하면 프로그램 기간 동안 OLED에 전류가 흐르는 것을 방지할 수 있고, 픽셀 전류가 모두 구동 트랜지스터(T11)를 통해 흘러서 정확한 전류 프로그램이 가능해진다. When this relation is satisfied, the current can be prevented from flowing through the OLED during the program period, and all the pixel currents flow through the driving transistor T11 to enable accurate current programming.
프로그램 기간이 시작되어 픽셀선택신호(SEL)가 하이가 되면, 트랜지스터(T12),(T13)가 온되어 연결 라인(line2) - 구동 트랜지스터(T11) - 연결 라인(line1) - 전류 미러(110) - 가변이득 증폭기(AMP1) - 연결 라인(line2)으로 구성되는 전체 루프가 형성된다.When the program period starts and the pixel selection signal SEL becomes high, the transistors T12 and T13 are turned on so that the connection line line2-the driving transistor T11-the connection line line1-the
이어 입력 전류원(140)에 의해 원하는 픽셀 구동 전류(IDATA)가 입력되면, 전류 미러(110)의 PMOS 트랜지스터(M13)의 드레인 전류는 I1+IDATA가 되고, PMOS 트랜지스터(M14)의 드레인 전류는 여전히 I1이므로 PMOS 트랜지스터(M13)의 드레인단 측 노드(C)의 전압은 낮아지게 된다. Then, when the desired pixel driving current IDATA is input by the input
따라서 가변이득 증폭기(Amp1)에 의해 연결 라인(line2)의 전압 즉, 구동 트랜지스터(T11)의 게이트 전압이 증가하여 연결 라인(line1)을 흐르는 전류인 Ipixel이 증가하게 된다. Accordingly, the voltage of the connection line line2, that is, the gate voltage of the driving transistor T11 is increased by the variable gain amplifier Amp1, thereby increasing the Ipixel which is a current flowing through the connection line line1.
루프가 안정적으로 동작하면 전류 미러(110)의 양 가지의 전류가 같도록, 즉 I1+IDATA = I1+Ipixel이 만족되도록 제어되어, 결국 Ipixel = IDATA가 된다. When the loop operates stably, the
그리고 상기 차동 증폭기(Amp2) 및 트랜지스터(M15)는 프로그램 기간의 시작 시에 연결 라인(line1)의 전압이 거의 변화가 없도록 안정화하여 구동 전류가 안정화하는데 걸리는 시간을 줄이게 된다.The differential amplifier Amp2 and the transistor M15 are stabilized so that the voltage of the connection line line1 is almost unchanged at the beginning of the program period, thereby reducing the time required for the drive current to stabilize.
상기 차동 증폭기(Amp2) 및 트랜지스터(M15)가 없을 경우, 기생 캐패시터 (CD)를 충방전하는 전류는 작은 픽셀전류이므로 기생 캐패시터(CD)의 전압을 안정화 하는데 긴 시간이 걸리게 된다. In the absence of the differential amplifier Amp2 and the transistor M15, since the current charging and discharging the parasitic capacitor CD is a small pixel current, it takes a long time to stabilize the voltage of the parasitic capacitor CD.
따라서 상기 차동 증폭기(Amp2)와 트랜지스터(M15)로 구성되는 부귀한 루프는 이득과 대역폭이 충분히 크도록 설계되어야 한다. Therefore, the poor loop composed of the differential amplifier Amp2 and the transistor M15 should be designed so that the gain and bandwidth are sufficiently large.
한편, 연결 라인(line2) - 구동 트랜지스터(T11) - 연결 라인(line1) - 전류 미러(110) - 노드(C) - 가변이득 증폭기(AMP1) - 연결 라인(line2)으로 형성되는 전체 루프의 대표적인 극점의 위치를 보면, 기생 캐패시터(CG)와 연결 라인(line2)의 등가 저항으로 이루어지는 극점(fA)과, 기생 캐패시터(CD)와 연결 라인(line1)의 등가 저항으로 이루어지는 극점(fB), 그리고, 노드(C)의 등가 저항과 기생 캐패시터로 이루어지는 극점(fC) 등이 있다. On the other hand, representative of the entire loop formed of the connection line (line2)-driving transistor (T11)-connection line (line1)-current mirror 110-node (C)-variable gain amplifier (AMP1)-connection line (line2) In view of the position of the pole, the pole fA made up of the equivalent resistance of the parasitic capacitor CG and the connection line line2, the pole fB made up of the equivalent resistance of the parasitic capacitor CD and the connection line line1, and And the pole fC composed of the equivalent resistance of the node C and the parasitic capacitor.
상기 연결 라인(line2)의 등가 저항은 기생 저항(RG)과 가변이득 증폭기(Amp1)의 출력 저항의 합으로 볼수 있다. The equivalent resistance of the connection line line2 can be viewed as the sum of the parasitic resistance RG and the output resistance of the variable gain amplifier Amp1.
또한, 연결 라인(line1)의 등가 저항은 기생 저항(RD)과 트랜지스터(M15)의 소우스를 들여다 본 저항의 합으로 볼 수 있는데, 트랜지스터(M15)의 소우스를 들여다 본 저항은 차동 증폭기(Amp2)를 이용한 부귀환 회로에 의해 작은 값이 되므로, 연결 라인(line1)의 등가 저항은 기생 저항(RD)과 거의 같다고 볼 수 있다.In addition, the equivalent resistance of the connection line line1 may be regarded as the sum of the resistance of the parasitic resistance RD and the source of the transistor M15. The resistance of the source of the transistor M15 is a differential amplifier ( Since the negative feedback circuit using Amp2 has a small value, the equivalent resistance of the connection line line1 can be considered to be almost equal to the parasitic resistance RD.
노드(C)의 등가 저항은 정 전류원(130a), 입력 전류원(140)의 출력 저항과 전류 미러(110)의 PMOS 트랜지스터(M13)의 드레인으로 들여다 본 저항의 병렬 연결로 볼 수 있다. The equivalent resistance of the node C may be regarded as a parallel connection of the constant
상기 세 극점의 상대적인 위치는 가변이득 증폭기(Amp1), 차동 증폭기(Amp2) 및 정 전류원(130a), 입력 전류원(140), 전류 미러(110)의 설계에 따라 달라진다. The relative positions of the three poles depend on the design of the variable gain amplifier Amp1, the differential amplifier Amp2 and the constant
전체 루프의 안정도를 확보하기 위해서는 우세 극점(Dominant Pole)을 제외한 모든 극점들이 루프 이득(Loop Gain)이 0보다 작은 주파수보다 높은 곳에 위치하여야 한다. To ensure the stability of the entire loop, all the poles except the dominant pole must be located above the frequency where the loop gain is less than zero.
그런데, 극점을 결정하는 기생 캐패시터(CG),(CD)가 매우 큰 값을 가지면서 패널의 크기 및 픽셀의 구조에 의해 정해져 버림으로써 안정된 루프 특성을 확보하는 데에 어려움이 있을 수 있다. 이때, 가변이득 증폭기(Amp1)에 영점을 추가하는 영접 삽입부(160)를 추가하여 성능을 개선할 수 있게 된다.However, since the parasitic capacitors CG and CD that determine the poles have very large values and are determined by the panel size and the pixel structure, it may be difficult to secure stable loop characteristics. At this time, it is possible to improve the performance by adding a zero
한편, 구동 트랜지스터(T11)는 구동전류가 변화함에 따라 그 동작점, 즉 트랜스컨덕턴스(Transconductance) 및 출력 저항 등이 크게 변화하여 전체 루프의 이득 및 대역폭이 변화하여 안정도 및 동작 속도에 영향을 주게 된다. On the other hand, as the driving current changes, the driving transistor T11 changes its operating point, that is, its transconductance and output resistance, so that the gain and bandwidth of the entire loop change to affect stability and operating speed. .
이러한 점을 보완하기 위하여 이득 제어부(170)를 통해 가변이득 증폭기(Amp1)의 이득을 조절한다. 즉, OLED의 구동 전류가 작은 경우에는 가변이득 증폭기(Amp1)의 이득을 증가시키고, OLED의 구동 전류가 큰 경우에는 가변이득 증폭기(Amp1)의 이득을 감소시키게 된다.To compensate for this, the gain of the variable gain amplifier Amp1 is adjusted through the
도 4은 본 발명에 따른 전류 피드백을 이용한 AMOLED 구동회로로 구동하는 다양한 구조의 픽셀 회로를 나타낸 것이다.4 illustrates a pixel circuit of various structures driven by an AMOLED driving circuit using current feedback according to the present invention.
이는 도 2에서 전압(VB2)를 식 (1)과 같이 정할 수 없거나 식 (1)의 Von,OLED를 정확히 알 수 없을 때 프로그램 구간 동안 OLED로 흐르는 전류를 막기 위하여 별도의 스위치를 추가한 픽셀 구조이다. This is because, in FIG. 2, when the voltage VB2 cannot be determined as shown in Equation (1) or when the Von and OLED of Equation (1) are not known correctly, an additional switch is added to prevent current flowing to the OLED during the program period. to be.
도 4a는 OLED의 캐소드를 구동 트랜지스터(T11)의 드레인에 연결하고, 픽셀 전류를 구동회로로 연결하는 트랜지스터(T13)를 OLED의 애노드에 연결하고, 또 다른 N타입 TFT인 스위칭용 트랜지스터(T4)를 상기 트랜지스터(T13)와 OLED의 연결점과 공급전압(VDD) 사이에 연결한 구조이다. 상기 트랜지스터(T14)의 게이트 신호는 상기 픽셀선택 바신호(SEL_b)에 의해 온/오프 제어된다.4A shows a switching transistor T4 which connects a cathode of the OLED to the drain of the driving transistor T11 and a transistor T13 which connects a pixel current to the driving circuit to the anode of the OLED, which is another N-type TFT. Is connected between the connection point of the transistor T13 and the OLED and the supply voltage VDD. The gate signal of the transistor T14 is controlled on / off by the pixel selection bar signal SEL_b.
도 4b는 도 2의 경우처럼 OLED의 애노드를 공급전압(VDD)에 연결하고, OLED의 캐소드와 트랜지스터(T13)와 트랜지스터(T11)의 드레인의 연결점 사이에 또 다른 N타입 TFT로 구성되는 스위칭용 트랜지스터(T14)를 연결한 구조이다. FIG. 4B is for switching, which is composed of another N-type TFT between the anode of OLED and the connection point of the drain of transistor T13 and transistor T11, connecting the anode of OLED to the supply voltage VDD as in the case of FIG. The transistor T14 is connected.
상기 트랜지스터(T14)의 게이트 신호는 픽셀선택신호(SEL)와 반대로 동작하는 픽셀선택 바신호(SEL_b)에 의해 온/오프 제어된다.The gate signal of the transistor T14 is controlled on / off by the pixel select bar signal SEL_b which operates in opposition to the pixel select signal SEL.
도 4c는 도 2의 경우처럼 OLED의 캐소드를 트랜지스터(T13)와 구동 트랜지스터(T11)의 드레인의 연결점에 연결하고, OLED의 애노드와 공급전압(VDD) 사이에 또 다른 N타입 TFT인 스위칭용 트랜지스터(T14)를 연결한 구조이다. 상기 트랜지스터(T14)의 게이트 신호는 픽셀선택신호(SEL)과 반대로 동작하는 픽셀선택 바신호(SEL_b)에 의해 온/오프 제어된다.4C is a switching transistor connected to the cathode of the OLED at the junction of the transistor T13 and the drain of the driving transistor T11, as in the case of FIG. 2, and another N-type TFT between the anode of the OLED and the supply voltage VDD. It is the structure which connected (T14). The gate signal of the transistor T14 is controlled on / off by the pixel select bar signal SEL_b which operates in opposition to the pixel select signal SEL.
도 4d는 상기 도 4a의 구조에서 트랜지스터(T14)를 P타입의 TFT로 교체하고, 상기 트랜지스터(T14)의 게이트 신호는 트랜지스터(T12),(T13)의 제어 신호인 픽셀선택신호(SEL)에 의해 온/오프 제어 되는 구조이다. FIG. 4D replaces the transistor T14 with a P-type TFT in the structure of FIG. 4A, and the gate signal of the transistor T14 is connected to the pixel selection signal SEL which is a control signal of the transistors T12 and T13. It is a structure that is controlled by on / off.
도 4e는 상기 도 4b의 구조에서 트랜지스터(T14)를 P타입의 TFT로 교체하고, 상기 트랜지스터(T14)의 게이트 신호는 트랜지스터(T12),(T13)의 제어 신호인 픽셀 선택신호(SEL)에 의해 온/오프 제어되는 구조이다. 4E replaces the transistor T14 with a P-type TFT in the structure of FIG. 4B, and the gate signal of the transistor T14 is applied to the pixel select signal SEL which is a control signal of the transistors T12 and T13. By the on / off control.
도 4f는 상기 도 4c의 구조에서 트랜지스터(T14)를 P타입의 TFT로 교체하고, 상기 트랜지스터(T14)의 게이트 신호는 트랜지스터(T12),(T13)의 제어 신호인 픽셀선택신호(SEL)에 의해 온/오프 제어되는 구조이다. 4F replaces the transistor T14 with a P-type TFT in the structure of FIG. 4C, and the gate signal of the transistor T14 is connected to the pixel selection signal SEL which is a control signal of the transistors T12 and T13. By the on / off control.
도 4g는 상기 도 4a 내지 도 4c의 구조에서 OLED를 구동 트랜지스터(T11)의 소우스단과 접지 사이에 연결한 구조로, 구동 트랜지스터(T11) 및 트랜지스터(T12-T14)의 동작은 상기 도 4a 내지 도 4c와 동일하다.4G is a structure in which the OLED is connected between the source terminal of the driving transistor T11 and the ground in the structure of FIGS. 4A to 4C. Operation of the driving transistors T11 and the transistors T12-T14 is described with reference to FIGS. 4A to 4C. Same as FIG. 4C.
도 4h는 상기 도 4g의 구조에서 트랜지스터(T14)를 P타입 TFT로 교체하고, 상기 트랜지스터(T14)의 게이트 신호는 트랜지스터(T12),(T13)의 제어 신호인 픽셀선택신호(SEL)에 의해 온/오프 제어되는 구조이다. 4H shows that the transistor T14 is replaced with a P-type TFT in the structure of FIG. 4G, and the gate signal of the transistor T14 is controlled by the pixel selection signal SEL which is a control signal of the transistors T12 and T13. On / off controlled structure.
도 5는 상기 도 2의 전류 미러(110)의 다른 구현 예를 나타낸 것이다.5 illustrates another embodiment of the
PMOS 트랜지스터(M12),(M14)의 드레인과 게이트를 바로 연결하지 않고, PMOS 트랜지스터(M12)의 게이트와 PMOS 트랜지스터(M14)의 드레인을 연결하고, PMOS 트랜지스터(M13),(M14)의 게이트는 별도의 같은 바이어스 전압(Vbias)에 연결하는 구조로, 본 발명에서의 동작은 상기 도 2와 동일하다.Instead of directly connecting the drain and gate of the PMOS transistors M12 and M14, the gate of the PMOS transistor M12 and the drain of the PMOS transistor M14 are connected, and the gates of the PMOS transistors M13 and M14 are connected. In the structure connected to the same bias voltage (Vbias), the operation in the present invention is the same as FIG.
도 6은 상기 도 2의 구동회로 및 픽셀회로(100)의 트랜지스터를 N타입은 P타입으로, P타입은 N타입으로 바꾸어 도 2와 상보(Complementary) 관계를 갖도록 한 것으로, 구동회로 및 픽셀회로(100)의 동작은 상기 도 2로부터 당업자라면 이해 가능하므로 이에 대한 상세한 설명은 약한다. FIG. 6 illustrates a transistor having the complementary relationship with FIG. 2 by changing the transistor of the driving circuit and the
상술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art various modifications of the present invention without departing from the spirit and scope of the invention described in the claims below Or it may be modified.
이상에서 살펴본 바와 같이, 본 발명은 다음과 같은 효과를 갖게 된다.As described above, the present invention has the following effects.
첫째, 전류 피드백 방식을 채택함으로써 구동 TFT의 불균일성으로 인한 전압 구동 방식에서의 밝기 불균일성을 극복하고, 전류 피드백 방식을 구현함에 있어 정밀한 전류 미러를 이용한 전류 비교를 통해 매우 작은 전류를 정확히 구동할 수 있게 된다.First, by adopting the current feedback method, it overcomes the brightness unevenness in the voltage driving method due to the nonuniformity of the driving TFT, and in implementing the current feedback method, it is possible to accurately drive very small current through current comparison using a precise current mirror. do.
둘째, 전류 비교를 위해 픽셀의 전류를 구동회로로 전달하는 연결 라인에 생기는 큰 기생 저항 및 캐패시턴스를 이득이 크고 대역폭이 넓은 증폭기를 이용한 부귀환 회로를 통해 빠르게 안정화하여 픽셀 전류를 안정화하는데 걸리는 시간을 단축시키고, 전체 부귀환 루프내의 증폭기의 이득을 가변함으로써, 구동 전류의 크기에 따른 구동 트랜지스터의 특성 변화에 의해 전체 부귀환 루프의 이득 및 대역폭의 특성이 악화되는 것을 방지할 수 있게 된다.Second, the large parasitic resistance and capacitance in the connection line that delivers the current of the pixel to the driving circuit for current comparison can be quickly stabilized by the negative feedback circuit using a large gain and wide bandwidth amplifier to stabilize the pixel current. By shortening and varying the gain of the amplifier in the entire negative feedback loop, it is possible to prevent deterioration of the gain and bandwidth characteristics of the entire negative feedback loop due to the characteristic change of the driving transistor according to the magnitude of the driving current.
셋째, 전체 부귀환 루프에 영점을 삽입할 수 있도록 함으로써 구동회로와 픽셀을 연결하는 라인의 기생 캐패시턴스와 저항으로 인해 전체 부귀환 루프의 안정도, 대역폭 등의 성능이 제한되는 것을 완화하고, 구동회로내의 기준 전압을 적절히 선택하는 자유도를 제공함으로써 픽셀 구조를 3개의 TFT 만으로도 구성할 수 있 도록 하여 디스플레이의 개구율을 높일 수 있게 된다.Third, by allowing zero insertion in the entire negative feedback loop, the parasitic capacitance and resistance of the line connecting the driving circuit and the pixel are alleviated to limit the performance of the stability and bandwidth of the entire negative feedback loop. By providing the freedom of selecting the reference voltage properly, the pixel structure can be made up of only three TFTs, thereby increasing the aperture ratio of the display.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096958A KR100655778B1 (en) | 2005-10-14 | 2005-10-14 | Active matrix oled driving circuit with current feedback |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050096958A KR100655778B1 (en) | 2005-10-14 | 2005-10-14 | Active matrix oled driving circuit with current feedback |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100655778B1 true KR100655778B1 (en) | 2006-12-13 |
Family
ID=37732712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050096958A KR100655778B1 (en) | 2005-10-14 | 2005-10-14 | Active matrix oled driving circuit with current feedback |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100655778B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390316B1 (en) | 2007-10-30 | 2014-04-29 | 엘지디스플레이 주식회사 | AMOLED and driving method thereof |
US9064454B2 (en) | 2008-12-02 | 2015-06-23 | Samsung Display Co., Ltd. | Display device and method of driving the same |
CN105139799A (en) * | 2015-06-26 | 2015-12-09 | 中山大学 | AMOLED display pixel point driving circuit and method |
WO2020192734A1 (en) * | 2019-03-27 | 2020-10-01 | 京东方科技集团股份有限公司 | Display driver circuit and driving method therefor, display panel, and display device |
US11217130B2 (en) | 2018-08-20 | 2022-01-04 | Samsung Display Co., Ltd. | Wiring-disconnection detecting circuit and organic light emitting display device including the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140613A (en) | 2001-11-08 | 2003-05-16 | Canon Inc | Active matrix type display |
JP2004125852A (en) | 2002-09-30 | 2004-04-22 | Pioneer Electronic Corp | Display panel and display device |
JP2005055722A (en) | 2003-08-06 | 2005-03-03 | Nec Corp | Display driving circuit and display device using the same |
KR20060073696A (en) * | 2004-12-24 | 2006-06-28 | 삼성에스디아이 주식회사 | Data integrated circuit and driving method of light emitting display using the same |
KR20060092716A (en) * | 2005-02-18 | 2006-08-23 | 박준배 | Display device, pixel circuit of display device and feedback circuit of compensating luminance error |
-
2005
- 2005-10-14 KR KR1020050096958A patent/KR100655778B1/en not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140613A (en) | 2001-11-08 | 2003-05-16 | Canon Inc | Active matrix type display |
JP2004125852A (en) | 2002-09-30 | 2004-04-22 | Pioneer Electronic Corp | Display panel and display device |
JP2005055722A (en) | 2003-08-06 | 2005-03-03 | Nec Corp | Display driving circuit and display device using the same |
KR20060073696A (en) * | 2004-12-24 | 2006-06-28 | 삼성에스디아이 주식회사 | Data integrated circuit and driving method of light emitting display using the same |
KR20060092716A (en) * | 2005-02-18 | 2006-08-23 | 박준배 | Display device, pixel circuit of display device and feedback circuit of compensating luminance error |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390316B1 (en) | 2007-10-30 | 2014-04-29 | 엘지디스플레이 주식회사 | AMOLED and driving method thereof |
US9064454B2 (en) | 2008-12-02 | 2015-06-23 | Samsung Display Co., Ltd. | Display device and method of driving the same |
CN105139799A (en) * | 2015-06-26 | 2015-12-09 | 中山大学 | AMOLED display pixel point driving circuit and method |
CN105139799B (en) * | 2015-06-26 | 2018-02-06 | 中山大学 | A kind of AMOLED display pixels point drive circuit and its driving method |
US11217130B2 (en) | 2018-08-20 | 2022-01-04 | Samsung Display Co., Ltd. | Wiring-disconnection detecting circuit and organic light emitting display device including the same |
WO2020192734A1 (en) * | 2019-03-27 | 2020-10-01 | 京东方科技集团股份有限公司 | Display driver circuit and driving method therefor, display panel, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11282462B2 (en) | Electronic display with hybrid in-pixel and external compensation | |
US8471633B2 (en) | Differential amplifier and data driver | |
JP5688051B2 (en) | Display device and control circuit for optical modulator | |
US9424770B2 (en) | Error compensator and organic light emitting display device using the same | |
US8502751B2 (en) | Pixel driver circuit with load-balance in current mirror circuit | |
JP5129247B2 (en) | Active matrix display compensation | |
US20030174152A1 (en) | Display apparatus with function which makes gradiation control easier | |
US7570244B2 (en) | Display device | |
JP2007506145A (en) | Circuit and method for driving an array of light emitting pixels | |
JP2006293370A (en) | Active-matrix display and driving method | |
US8610695B2 (en) | Drive circuit and drive method of light emitting display apparatus | |
KR20100134125A (en) | System and driving method for light emitting device display | |
KR101362037B1 (en) | Driving apparatus, oled panel and oled panel driving method | |
JP4662698B2 (en) | Current source circuit and current setting method | |
US10665163B2 (en) | Pixel circuit, driving method thereof, array substrate and display device | |
CN111583864B (en) | Display driving circuit, driving method thereof and display device | |
KR100655778B1 (en) | Active matrix oled driving circuit with current feedback | |
US7586468B2 (en) | Display device using current driving pixels | |
KR20200036588A (en) | Organic Light Emitting Display having a Compensation Circuit for Driving Characteristic | |
WO2021193371A1 (en) | Driving circuit, display device, and driving method | |
WO2021153352A1 (en) | Display device | |
US10878744B2 (en) | Pixel driving circuit and operating method thereof | |
CN101140733A (en) | Driver circuit having electromechanical excitation light dipolar body and driving method thereof | |
US7573442B2 (en) | Display, active matrix substrate, and driving method | |
KR101390316B1 (en) | AMOLED and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100830 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20121205 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |