JP2003140613A - Active matrix type display - Google Patents
Active matrix type displayInfo
- Publication number
- JP2003140613A JP2003140613A JP2001342644A JP2001342644A JP2003140613A JP 2003140613 A JP2003140613 A JP 2003140613A JP 2001342644 A JP2001342644 A JP 2001342644A JP 2001342644 A JP2001342644 A JP 2001342644A JP 2003140613 A JP2003140613 A JP 2003140613A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- switch circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 58
- 238000006243 chemical reaction Methods 0.000 claims abstract description 34
- 239000003990 capacitor Substances 0.000 claims description 66
- 239000010409 thin film Substances 0.000 claims description 62
- 230000005669 field effect Effects 0.000 claims description 45
- 230000001276 controlling effect Effects 0.000 claims description 29
- 238000005070 sampling Methods 0.000 claims description 14
- 230000000694 effects Effects 0.000 claims description 9
- 230000002596 correlated effect Effects 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 230000003503 early effect Effects 0.000 abstract description 7
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 39
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 22
- 230000006870 function Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 18
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 16
- 101100214494 Solanum lycopersicum TFT4 gene Proteins 0.000 description 12
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 101150114630 mtcA2 gene Proteins 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、有機エレクトロル
ミネッセンス素子(有機EL素子)などの、素子に流れ
る電流によって輝度が制御される発光素子を各画素に備
えたディスプレイに関するものであり、より詳しくは、
絶縁ゲート型電界効果トランジスタなどの能動素子によ
って発光素子に電流を供給するアクティブマトリックス
型ディスプレイに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display in which each pixel is provided with a light emitting element such as an organic electroluminescence element (organic EL element) whose brightness is controlled by a current flowing through the element. ,
The present invention relates to an active matrix type display that supplies a current to a light emitting element by an active element such as an insulated gate field effect transistor.
【0002】[0002]
【従来の技術】近年、有機EL素子を用いたディスプレ
イが開発されており、その駆動方法として、単純マトリ
ックス方式とアクティブマトリックス方式がある。前者
は構造が単純であるが大型且つ高精細のディスプレイの
実現が困難である為に、アクティブマトリックス方式の
開発が盛んに行われている。2. Description of the Related Art In recent years, a display using an organic EL element has been developed, and its driving method includes a simple matrix method and an active matrix method. The former has a simple structure, but since it is difficult to realize a large-sized and high-definition display, active matrix methods have been actively developed.
【0003】有機EL素子を多数使用しアクティブマト
リックス回路により駆動する場合、各画素には、発光素
子に電流供給を制御する絶縁ゲート型電界効果トランジ
スタ、所謂薄膜トランジスタ(TFT)が接続されてお
り、このTFTを制御することで有機EL素子の発光動
作を制御している。When a large number of organic EL elements are used and driven by an active matrix circuit, an insulated gate field effect transistor, so-called thin film transistor (TFT), for controlling current supply to the light emitting element is connected to each pixel. The light emitting operation of the organic EL element is controlled by controlling the TFT.
【0004】(従来例1)図15は、特開平8−234
683号公報に示す1画素分の等価回路を示す。(Prior art example 1) FIG.
An equivalent circuit for one pixel shown in Japanese Patent No. 683 is shown.
【0005】画素は、発光素子OLED、第1の薄膜ト
ランジスタTFT1、第2の薄膜トランジスタTFT
2、および、コンデンサCから構成される。有機EL素
子は一般的に整流特性があるため、OLED(有機発光
ダイオード)と呼ばれる場合があり、図中では、ダイオ
ードの記号を用いている。ただし、発光素子は必ずしも
OLEDに限るものではなく、素子に流れる電流によっ
て輝度が制御される発光素子であればよいし、また、必
ずしも整流特性が要求されるものでもない。Pixels include a light emitting element OLED, a first thin film transistor TFT1, and a second thin film transistor TFT.
2 and a capacitor C. Since an organic EL element generally has a rectifying characteristic, it may be called an OLED (organic light emitting diode), and the symbol of diode is used in the drawing. However, the light emitting element is not necessarily limited to the OLED, and may be any light emitting element whose brightness is controlled by the current flowing through the element, and the rectifying characteristic is not necessarily required.
【0006】図15では、p型トランジスタTFT1の
ソースを電源電位Vddに、ドレインは発光素子OLE
Dのアノードに接続し、発光素子OLEDのカソードは
GND電位に接続されている。一方、p型トランジスタ
TFT2のゲートは走査線Scanに、ソースはデータ
線Dataに、ドレインはコンデンサC及びTFT1の
ゲートに接続され、コンデンサの他端は電源電位Vdd
に接続されている。In FIG. 15, the source of the p-type transistor TFT1 is at the power supply potential Vdd, and the drain is the light emitting element OLE.
It is connected to the anode of D and the cathode of the light emitting element OLED is connected to the GND potential. On the other hand, the gate of the p-type transistor TFT2 is connected to the scanning line Scan, the source is connected to the data line Data, the drain is connected to the capacitor C and the gate of the TFT1, and the other end of the capacitor is the power supply potential Vdd.
It is connected to the.
【0007】画素を動作させる為に、まず、走査線Sc
anによりTFT2をON状態にし、データ線Data
に輝度情報を表すデータ電位Vwを印加するとコンデン
サCの充電または放電が行われ、TFT1のゲート電位
はデータ電位Vwに一致する。走査線ScanによりT
FT2がOFF状態になると、TFT1のゲート電位は
コンデンサCによって保持され、TFT1のゲート・ソ
ース電圧Vgsに応じた電流が発光素子OLEDに供給
され、その電流量に応じた輝度で発光しつづける。In order to operate the pixel, first, the scanning line Sc
The TFT2 is turned on by an, and the data line Data
When the data potential Vw representing the luminance information is applied to the capacitor C, the capacitor C is charged or discharged, and the gate potential of the TFT 1 matches the data potential Vw. T by scanning line Scan
When the FT2 is turned off, the gate potential of the TFT1 is held by the capacitor C, a current corresponding to the gate-source voltage Vgs of the TFT1 is supplied to the light emitting element OLED, and light emission is continued with a brightness according to the amount of the current.
【0008】(従来例2)図16は、特開2001−5
6667号公報に示す1画素分の等価回路を示す。(Prior art example 2) FIG.
An equivalent circuit for one pixel shown in Japanese Patent No. 6667 is shown.
【0009】画素は、発光素子OLEDと、信号電流を
電圧に変換する或いは発光素子OLEDに電流を供給す
る第1のトランジスタTFT1と、第1のトランジスタ
の動作状態を制御する第2のトランジスタTFT2と、
信号電流を取り込む或いは発光素子OLEDに電流を供
給する状態を選択する第3のトランジスタTFT3、第
4のトランジスタTFT4と、電圧を保持するコンデン
サCで構成されている。The pixel includes a light emitting element OLED, a first transistor TFT1 for converting a signal current into a voltage or supplying a current to the light emitting element OLED, and a second transistor TFT2 for controlling the operating state of the first transistor. ,
It is composed of a third transistor TFT3 and a fourth transistor TFT4 for selecting a state of taking in a signal current or supplying a current to the light emitting element OLED, and a capacitor C for holding a voltage.
【0010】図16では、TFT1のソースは電源電位
Vddに接続され、ゲートはTFT2のソースとコンデ
ンサCが接続されている。コンデンサCの他端は電源電
位Vddに接続されている。TFT1のドレインはTF
T2のドレイン、TFT3のドレイン、TFT4のドレ
インに接続されている。TFT4のソースは発光素子O
LEDのアノードに接続され、発光素子のカソードはG
ND電位に接続されている。TFT3のソースはデータ
信号線Dataに接続され、TFT2、TFT3、TF
T4のゲートは全て走査線Scanに接続されている。In FIG. 16, the source of the TFT1 is connected to the power supply potential Vdd, and the gate is connected to the source of the TFT2 and the capacitor C. The other end of the capacitor C is connected to the power supply potential Vdd. The drain of TFT1 is TF
It is connected to the drain of T2, the drain of TFT3, and the drain of TFT4. The source of the TFT4 is the light emitting element O
It is connected to the anode of the LED and the cathode of the light emitting element is G
It is connected to the ND potential. The source of the TFT3 is connected to the data signal line Data, and TFT2, TFT3, TF
The gates of T4 are all connected to the scanning line Scan.
【0011】画素を動作させる為に、まず、走査線Sc
anによりTFT2、TFT3はON状態に、TFT4
はOFF状態になると、信号電流IwをTFT1に取り
込む、TFT1のゲートには信号電流Iwを流す為に必
要なゲート・ソース電圧Vgsが発生し、この電圧Vg
sをコンデンサCに保持する。走査線Scanによって
TFT2、TFT3がOFF状態、TFT4がON状態
になると、TFT1はコンデンサCに保持されている電
圧に基づいて電流を発光素子に流し続け、発光素子はそ
の電流量に相当した輝度で発光し続ける。In order to operate the pixel, first, the scanning line Sc
TFT2 and TFT3 are turned on by an and TFT4
Is turned off, a signal current Iw is taken into the TFT1, and a gate-source voltage Vgs necessary for flowing the signal current Iw is generated in the gate of the TFT1. This voltage Vg
Hold s in capacitor C. When the scanning line Scan turns off the TFT2 and TFT3 and turns on the TFT4, the TFT1 continues to flow a current to the light emitting element based on the voltage held in the capacitor C, and the light emitting element has a brightness corresponding to the current amount. It keeps emitting light.
【0012】(従来例3)図17は、特開2001−1
47659号公報に示す1画素分の等価回路を示す。(Prior art example 3) FIG.
An equivalent circuit for one pixel shown in Japanese Patent No. 47659 is shown.
【0013】画素は、発光素子に流れる駆動電流を制御
する第1のトランジスタTFT1、信号電流を電圧に変
換する変換用の第2のトランジスタTFT2、走査線S
canAによって画素回路とデータ線とを接続もしくは
遮断する取込用の第3のトランジスタTFT3、走査線
ScanBによって輝度情報書き込み中にTFT2のゲ
ート・ドレイン間を短絡するスイッチ用の第4のトラン
ジスタTFT4、TFT1のゲート・ソース電圧を輝度
情報書き込み終了後も保持するコンデンサC、及び発光
素子OLEDから構成される。The pixel includes a first transistor TFT1 for controlling a drive current flowing through the light emitting element, a second transistor TFT2 for conversion for converting a signal current into a voltage, and a scanning line S.
a third transistor TFT3 for connection that connects or disconnects the pixel circuit and the data line with canA; a fourth transistor TFT4 for switching that short-circuits the gate and drain of the TFT2 during writing of luminance information by the scanning line ScanB; It is composed of a capacitor C which holds the gate-source voltage of the TFT 1 even after the writing of the luminance information and a light emitting element OLED.
【0014】図17では、TFT1、TFT2のソース
は電源電位Vddに接続され、TFT1のゲートはTF
T2のゲートとコンデンサCとTFT4のドレインに接
続されている。コンデンサCの他端は電源電位Vddに
接続されている。TFT1のドレインは発光素子OLE
Dのアノードに接続され、発光素子OLEDのカソード
はGND電位に接続されている。TFT2のドレインは
TFT4のソースとTFT3のドレインに接続される。
TFT3のソースはデータ信号線Dataに接続されて
いる。TFT3のゲートは走査線ScanA、TFT4
のゲートは走査線ScanBに接続されている。In FIG. 17, the sources of TFT1 and TFT2 are connected to the power supply potential Vdd, and the gate of TFT1 is TF.
It is connected to the gate of T2, the capacitor C, and the drain of TFT4. The other end of the capacitor C is connected to the power supply potential Vdd. The drain of the TFT1 is a light emitting element OLE.
It is connected to the anode of D and the cathode of the light emitting element OLED is connected to the GND potential. The drain of TFT2 is connected to the source of TFT4 and the drain of TFT3.
The source of the TFT 3 is connected to the data signal line Data. The gate of the TFT3 has a scanning line ScanA and a TFT4.
The gate of is connected to the scan line ScanB.
【0015】画素を動作させる為に、まず、走査線Sc
anA、ScanBによりTFT3、TFT4がON状
態になると、TFT1とTFT2はカレントミラー構造
を有することになり、信号電流IwをTFT2に取り込
み、TFT1はカレントミラー比に従って電流を発光素
子OLEDに流すと同時に、TFT1のゲートに発生し
た電圧をコンデンサCに保持する。走査線ScanA、
ScanBによりTFT3、TFT4がOFF状態にな
ると、TFT1とTFT2のカレントミラー構造は解除
され、コンデンサCに保持された電圧に従ってTFT1
が電流を発光素子OLEDに流し続け、発光素子はその
電流量に相当した輝度で発光し続ける。In order to operate the pixel, first, the scanning line Sc
When the TFT3 and the TFT4 are turned on by anA and ScanB, the TFT1 and the TFT2 have a current mirror structure, the signal current Iw is taken into the TFT2, and the TFT1 causes the current to flow to the light emitting element OLED according to the current mirror ratio. The voltage generated at the gate of the TFT 1 is held in the capacitor C. Scan line ScanA,
When the TFT3 and the TFT4 are turned off by the ScanB, the current mirror structure of the TFT1 and the TFT2 is released, and the TFT1 according to the voltage held by the capacitor C is released.
Keeps flowing the current to the light emitting element OLED, and the light emitting element continues to emit light with the brightness corresponding to the amount of the current.
【0016】[0016]
【発明が解決しようとしている課題】アクティブマトリ
ックス型ディスプレイにおいて、能動素子である薄膜ト
ランジスタは、通常、一枚のガラス基板上に同時にアモ
ルファスシリコン或いはポリシリコンを用いて形成され
る。In the active matrix type display, the thin film transistor which is an active element is usually formed on one glass substrate at the same time by using amorphous silicon or polysilicon.
【0017】しかしながら、アモルファスシリコン或い
はポリシリコンを用いて形成されたTFTは、単結晶シ
リコンに比べて、結晶性が悪く、伝導機構の制御性が悪
い為、その特性のばらつきが大きいことが知られてい
る。従って、同一基板上に形成されたTFTでも、その
しきい値電圧Vthが画素毎によって数百mV、場合に
よっては1V以上ばらつくことも稀ではない。この場
合、例えば異なる画素に対して同じ信号電位Vwを書き
込んでも画素によってVthがばらつきにより、OLE
Dに流れる電流が違えば、所望の輝度が得られずディス
プレイとして高い画質を期待することができない。However, a TFT formed using amorphous silicon or polysilicon has poor crystallinity and poor controllability of the conduction mechanism as compared with single crystal silicon, and thus it is known that its characteristics vary widely. ing. Therefore, even in a TFT formed on the same substrate, it is not uncommon for the threshold voltage Vth thereof to vary by several hundred mV depending on the pixel, or 1 V or more in some cases. In this case, even if the same signal potential Vw is written to different pixels, for example, Vth varies depending on the pixel, and
If the current flowing through D is different, desired brightness cannot be obtained and high image quality cannot be expected as a display.
【0018】従来例1(特開平8−234683号公
報)の構成の場合は、この問題が顕著に表れやすい。ま
た、従来例2(特開2001−56667号公報)は、
しきい値電圧のバラツキ問題を解決しているが、信号電
流を電圧に変換するときのTFT1のソース・ドレイン
電圧VdsとOLEDに電流を供給しているときのソー
ス・ドレイン電圧Vdsが違うため、トランジスタのア
ーリー効果によって信号電流を正確に発光素子に流すこ
とができない。また、従来例3(特開2001−147
659号公報)は、しきい値電圧のばらつきに関する問
題をTFT1とTFT2で構成されるカレントミラーの
誤差レベルにして低減しているが、根本的にばらつき問
題を解決していない。さらに、TFT1のソース・ドレ
イン電圧Vds1とTFT2のソース・ドレイン電圧V
ds2が異なるために、従来例2と同様に、トランジス
タのアーリー効果によって信号電流を正確に発光素子に
流すことができない。さらに、発光素子として有機EL
素子を用いた場合には、有機EL素子の経時劣化によっ
て発光素子の動作電圧が大きくなり、TFT1のソース
・ドレイン電圧が十分に確保できず3極管領域で動作し
た場合に、所望の駆動電流から大きく外れた電流を発光
素子に供給することになる。In the case of the structure of the conventional example 1 (Japanese Patent Laid-Open No. 8-234683), this problem is likely to be noticeable. Further, the conventional example 2 (Japanese Patent Laid-Open No. 2001-56667) is
Although the problem of threshold voltage variation is solved, the source / drain voltage Vds of the TFT 1 when converting the signal current into a voltage is different from the source / drain voltage Vds when supplying the current to the OLED. Due to the Early effect of the transistor, the signal current cannot be accurately passed through the light emitting element. In addition, the conventional example 3 (Japanese Patent Laid-Open No. 2001-147)
Japanese Patent No. 659) reduces the problem regarding the variation of the threshold voltage to the error level of the current mirror formed by the TFT1 and the TFT2, but does not fundamentally solve the variation problem. Further, the source-drain voltage Vds1 of the TFT1 and the source-drain voltage Vds of the TFT2
Since ds2 is different, the signal current cannot accurately flow to the light emitting element due to the Early effect of the transistor, as in the second conventional example. Furthermore, as a light emitting element, an organic EL
When an element is used, the operating voltage of the light emitting element increases due to the deterioration of the organic EL element over time, and the source / drain voltage of the TFT 1 cannot be sufficiently secured. The current largely deviated from is supplied to the light emitting element.
【0019】本発明は、しきい値電圧Vthのばらつき
による発光素子への供給電流のばらつき問題や、アーリ
ー効果による影響の問題を解決し、高品質なディスプレ
イを実現するアクティブマトリックス型ディスプレイを
提供することにある。The present invention provides an active matrix type display which solves the problem of the variation of the current supplied to the light emitting element due to the variation of the threshold voltage Vth and the problem of the influence of the Early effect and realizes a high quality display. Especially.
【0020】[0020]
【課題を解決するための手段】上記課題を解決するため
の第1の発明は、発光素子を少なくとも含む画素回路を
備えた画素をマトリックス状に複数配置し、前記画素回
路の制御を行うための走査側駆動回路とデータ側駆動回
路とを少なくとも有するアクティブマトリックス型ディ
スプレイであって、前記画素回路は、前記発光素子と、
第1の電圧制御電流源と、第1のスイッチ回路と、駆動
電流電圧変換素子と、第2の電圧制御電流源と、第2の
スイッチ回路と、第3のスイッチ回路と、を少なくとも
含み、前記走査側駆動回路は、少なくとも、前記第1の
スイッチ回路と前記第2のスイッチ回路と前記第3のス
イッチ回路とに接続され、前記第1のスイッチ回路、前
記第2のスイッチ回路及び前記第3のスイッチ回路の夫
々を導通状態或いは非導通状態に制御する機能を有し、
前記データ側駆動回路は、制御回路と、基準電圧源と、
選択スイッチ回路と、を少なくとも含み、(1−a)前
記画素回路において、(1)前記発光素子は、該発光素
子に流れる駆動電流に応じて輝度が変化する電流制御型
の発光素子であり、(2)前記第1の電圧制御電流源
は、制御電圧により制御される能動素子と該制御電圧を
記憶できる記憶回路とを少なくとも含み、前記制御電圧
に基づいて前記駆動電流を発生させる機能を有し、前記
能動素子の前記制御電圧を入力するための制御端子は前
記第1のスイッチ回路を介して前記データ側駆動回路に
接続され、(3)前記駆動電流電圧変換素子は、前記駆
動電流が流れる電流経路に対して直列に接続され、前記
駆動電流を電圧に変換する機能を有し、(4)前記第2
の電圧制御電流源は、前記駆動電流電圧変換素子の出力
電圧に基づいて前記駆動電流に相関するモニタ電流を発
生させる機能を有し、該モニタ電流を出力する出力端子
は前記第2のスイッチ回路を介して前記データ側駆動回
路に接続され、(5)前記第3のスイッチ回路は、前記
データ側駆動回路内に設けられた基準電圧源と前記発光
素子との間に接続され、(1−b)前記データ側駆動回
路において、(1)前記制御回路は、前記モニタ電流に
基づいて前記発光素子に流す駆動電流が所望の輝度を得
る為に必要な電流値となるように前記第1の電圧制御電
流源を制御する機能を有し、(2)前記基準電圧源は、
前記発光素子の端子間電圧を所定の電圧値にするための
リセット電位を出力する機能を有し、(3)前記選択ス
イッチ回路は、前記制御回路と前記基準電圧源とのうち
のどちらの出力を前記画素回路へ出力するかを選択する
機能を有し、前記第1のスイッチ回路及び前記第2のス
イッチ回路が共に導通状態にあり且つ前記第3のスイッ
チ回路が非導通状態にあり前記選択スイッチ回路により
前記制御回路の出力が選択されているときに、前記モニ
タ電流に基づいて前記制御回路により前記第1の電圧制
御電流源を制御する機能と、前記制御期間の直前の、少
なくとも前記第3のスイッチ回路が導通状態にあり前記
選択スイッチ回路により前記基準電圧源の出力が選択さ
れているときに、前記発光素子の端子間電圧を所定の電
圧値に制御する機能とを有することを特徴とする。According to a first aspect of the invention for solving the above-mentioned problems, a plurality of pixels each having a pixel circuit including at least a light-emitting element are arranged in a matrix, and the pixel circuit is controlled. An active matrix type display having at least a scanning side driving circuit and a data side driving circuit, wherein the pixel circuit includes the light emitting element,
At least a first voltage control current source, a first switch circuit, a drive current voltage conversion element, a second voltage control current source, a second switch circuit, and a third switch circuit, The scan side drive circuit is connected to at least the first switch circuit, the second switch circuit, and the third switch circuit, and the first switch circuit, the second switch circuit, and the second switch circuit. 3 has a function of controlling each of the switch circuits into a conductive state or a non-conductive state,
The data side drive circuit, a control circuit, a reference voltage source,
And a selection switch circuit. (1-a) In the pixel circuit, (1) the light emitting element is a current control type light emitting element whose brightness changes according to a drive current flowing in the light emitting element, (2) The first voltage controlled current source includes at least an active element controlled by a control voltage and a storage circuit capable of storing the control voltage, and has a function of generating the drive current based on the control voltage. And a control terminal for inputting the control voltage of the active element is connected to the data side drive circuit via the first switch circuit, and (3) the drive current / voltage conversion element outputs the drive current. Connected in series to a flowing current path and having a function of converting the drive current into a voltage, (4) the second
Has a function of generating a monitor current correlated with the drive current based on the output voltage of the drive current / voltage conversion element, and the output terminal for outputting the monitor current has the second switch circuit. (5) The third switch circuit is connected between a reference voltage source provided in the data side drive circuit and the light emitting element, and (1-) b) In the data side drive circuit, (1) the control circuit sets the first drive circuit so that the drive current supplied to the light emitting element based on the monitor current has a current value necessary for obtaining a desired brightness. (2) the reference voltage source has a function of controlling a voltage controlled current source,
(3) The selection switch circuit has a function of outputting a reset potential for setting a voltage between terminals of the light emitting element to a predetermined voltage value, and (3) the selection switch circuit outputs one of the control circuit and the reference voltage source. Is output to the pixel circuit, both the first switch circuit and the second switch circuit are in a conductive state, and the third switch circuit is in a non-conductive state. A function of controlling the first voltage-controlled current source by the control circuit based on the monitor current when the output of the control circuit is selected by the switch circuit, and at least the first voltage control current source immediately before the control period. A device for controlling the inter-terminal voltage of the light emitting element to a predetermined voltage value when the switch circuit of No. 3 is conductive and the output of the reference voltage source is selected by the selection switch circuit. Characterized in that it has and.
【0021】本発明は、上記第1の発明において、「前
記第1の電圧制御電流源において、前記能動素子は絶縁
ゲート型電界効果トランジスタであり、該能動素子の制
御端子は絶縁ゲート型電界効果トランジスタのゲート端
子であって、前記記憶回路はコンデンサからなり、前記
絶縁ゲート型電界効果トランジスタの第1端子は前記発
光素子の第1端子及び前記第3のスイッチ回路に接続さ
れ、前記発光素子の第2端子は全画素共通電位に接続さ
れ、前記絶縁ゲート型電界効果トランジスタの第2端子
は前記駆動電流電圧変換素子に接続され、前記絶縁ゲー
ト型電界効果トランジスタのゲート端子は前記コンデン
サの第1端子及び前記第1のスイッチ回路に接続され、
前記コンデンサの第2端子は全画素共通電位に接続され
ていること」、「前記絶縁ゲート型電界効果トランジス
タの第1端子に接続された前記第3のスイッチ回路の他
方の端子が、前記絶縁ゲート型電界効果トランジスタの
ゲート端子に接続されていること」、をその好ましい態
様として含むものである。According to the first aspect of the present invention, in the first voltage-controlled current source, the active element is an insulated gate field effect transistor, and the control terminal of the active element is an insulated gate field effect transistor. A gate terminal of a transistor, wherein the storage circuit comprises a capacitor, a first terminal of the insulated gate field effect transistor is connected to a first terminal of the light emitting element and the third switch circuit, and A second terminal is connected to a common potential for all pixels, a second terminal of the insulated gate field effect transistor is connected to the drive current / voltage conversion element, and a gate terminal of the insulated gate field effect transistor is the first of the capacitor. Connected to a terminal and the first switch circuit,
The second terminal of the capacitor is connected to a common potential for all pixels "," the other terminal of the third switch circuit connected to the first terminal of the insulated gate field effect transistor is the insulated gate Connected to the gate terminal of the field effect transistor ”is included as a preferable mode.
【0022】上記課題を解決するための第2の発明は、
発光素子を少なくとも含む画素回路を備えた画素をマト
リックス状に複数配置し、前記画素回路の制御を行うた
めの走査側駆動回路とデータ側駆動回路とを少なくとも
有するアクティブマトリックス型ディスプレイであっ
て、前記画素回路は、前記発光素子と、第1の電圧制御
電流源と、第1のスイッチ回路と、駆動電流電圧変換素
子と、第2の電圧制御電流源と、第2のスイッチ回路
と、を少なくとも含み、前記走査側駆動回路は、少なく
とも、前記第1のスイッチ回路と前記第2のスイッチ回
路とに接続され、前記第1のスイッチ回路及び前記第2
のスイッチ回路を導通状態或いは非導通状態に制御する
機能を有し、前記データ側駆動回路は、サンプルホール
ド回路を備えた制御回路と、入出力切り替えスイッチ
と、を少なくとも含み、(2−a)前記画素回路におい
て、(1)前記発光素子は、該発光素子に流れる駆動電
流に応じて輝度が変化する電流制御型の発光素子であ
り、(2)前記第1の電圧制御電流源は、制御電圧によ
り制御される能動素子と該制御電圧を記憶できる記憶回
路とを少なくとも含み、前記制御電圧に基づいて前記駆
動電流を発生させる機能を有し、前記能動素子の前記制
御電圧を入力するための制御端子は前記第1のスイッチ
回路を介して前記データ側駆動回路に接続され、(3)
前記駆動電流電圧変換素子は、前記駆動電流が流れる電
流経路に対して直列に接続され、前記駆動電流を電圧に
変換する機能を有し、(4)前記第2の電圧制御電流源
は、前記駆動電流電圧変換素子の出力電圧に基づいて前
記駆動電流に相関するモニタ電流を発生させる機能を有
し、該モニタ電流を出力する出力端子は前記第2のスイ
ッチ回路を介して前記データ側駆動回路に接続され、
(5)前記第1のスイッチ回路及び前記第2のスイッチ
回路の前記データ側駆動回路に接続される側の端子は短
絡され、(2−b)前記データ側駆動回路において、
(1)前記サンプルホールド回路を備えた制御回路は、
前記モニタ電流に相関のある信号をサンプリング、ホー
ルドし、該ホールドされた信号をもとに前記発光素子に
流す駆動電流が所望の輝度を得る為に必要な電流値とな
るように前記第1の電圧制御電流源を制御する機能を有
し、(2)前記入出力切り替えスイッチは、前記制御回
路と前記画素回路との間に接続され、前記第1のスイッ
チ回路及び前記第2のスイッチ回路と同期動作して、前
記画素回路からモニタ電流を入力する入力状態と前記画
素回路へ制御電圧を出力する出力状態とに切り替える機
能を有し、前記第1のスイッチ回路が非導通状態にあり
且つ前記第2のスイッチ回路が導通状態にあるときに前
記入出力切り替えスイッチを入力状態とし、前記モニタ
電流を入力して該モニタ電流に相関のある信号を前記サ
ンプルホールド回路でサンプリングし、前記第1のスイ
ッチ回路が導通状態にあり且つ前記第2のスイッチ回路
が非導通状態にあるときに前記入出力切り替えスイッチ
を出力状態とし、前記サンプルホールド回路をホールド
状態として該サンプルホールド回路でホールドされてい
る信号に基づいて前記第1の電圧制御電流源を制御する
機能を有することを特徴とする。A second invention for solving the above problems is as follows.
An active matrix display in which a plurality of pixels each including a pixel circuit including at least a light-emitting element are arranged in a matrix, and at least a scanning side driving circuit and a data side driving circuit for controlling the pixel circuit are provided. The pixel circuit includes at least the light emitting element, a first voltage control current source, a first switch circuit, a drive current / voltage conversion element, a second voltage control current source, and a second switch circuit. The scanning side drive circuit is connected to at least the first switch circuit and the second switch circuit, and includes the first switch circuit and the second switch circuit.
(2a), the data side drive circuit includes at least a control circuit having a sample hold circuit and an input / output changeover switch. In the pixel circuit, (1) the light emitting element is a current control type light emitting element whose brightness changes according to a drive current flowing in the light emitting element, and (2) the first voltage control current source is a control circuit. For inputting the control voltage of the active element, including at least an active element controlled by a voltage and a memory circuit capable of storing the control voltage, having a function of generating the drive current based on the control voltage The control terminal is connected to the data side drive circuit via the first switch circuit, and (3)
The drive current-voltage conversion element is connected in series with a current path through which the drive current flows, and has a function of converting the drive current into a voltage. (4) The second voltage-controlled current source, It has a function of generating a monitor current correlated with the drive current based on the output voltage of the drive current / voltage conversion element, and an output terminal for outputting the monitor current has the data side drive circuit via the second switch circuit. Connected to the
(5) The terminals of the first switch circuit and the second switch circuit on the side connected to the data side drive circuit are short-circuited, (2-b) in the data side drive circuit,
(1) The control circuit including the sample hold circuit is
A signal having a correlation with the monitor current is sampled and held, and based on the held signal, the drive current supplied to the light emitting element has a current value necessary for obtaining a desired brightness. (2) The input / output change-over switch is connected between the control circuit and the pixel circuit, and has a function of controlling a voltage-controlled current source, and includes the first switch circuit and the second switch circuit. It has a function of performing a synchronous operation to switch between an input state in which a monitor current is input from the pixel circuit and an output state in which a control voltage is output to the pixel circuit, and the first switch circuit is in a non-conductive state and When the second switch circuit is in the conductive state, the input / output changeover switch is set to the input state, the monitor current is input, and a signal having a correlation with the monitor current is sampled and held. And the second switch circuit is in the non-conductive state, the input / output changeover switch is in the output state, and the sample / hold circuit is in the hold state. It has a function of controlling the first voltage-controlled current source based on the signal held by the hold circuit.
【0023】本発明は、上記第2の発明において、「前
記サンプルホールド回路におけるサンプリングと、該サ
ンプルホールド回路にホールドされた信号に基づいた前
記第1の電圧制御電流源の制御とを、時分割制御で交互
に行うこと」、「前記第1の電圧制御電流源において、
前記能動素子は絶縁ゲート型電界効果トランジスタであ
り、該能動素子の制御端子は絶縁ゲート型電界効果トラ
ンジスタのゲート端子であって、前記記憶回路はコンデ
ンサからなり、前記絶縁ゲート型電界効果トランジスタ
の第1端子は前記発光素子の第1端子に接続され、前記
発光素子の第2端子は全画素共通電位に接続され、前記
絶縁ゲート型電界効果トランジスタの第2端子は前記駆
動電流電圧変換素子に接続され、前記絶縁ゲート型電界
効果トランジスタのゲート端子は前記コンデンサの第1
端子及び前記第1のスイッチ回路と接続され、前記コン
デンサの第2端子は全画素共通電位に接続されているこ
と」、をその好ましい態様として含むものである。In the present invention according to the second aspect, "sampling in the sample-hold circuit and control of the first voltage-controlled current source based on a signal held in the sample-hold circuit are time-divided. Alternating with control "," in the first voltage controlled current source,
The active element is an insulated gate field effect transistor, the control terminal of the active element is a gate terminal of the insulated gate field effect transistor, the memory circuit is composed of a capacitor, One terminal is connected to the first terminal of the light emitting element, the second terminal of the light emitting element is connected to a common potential for all pixels, and the second terminal of the insulated gate field effect transistor is connected to the drive current / voltage conversion element. And a gate terminal of the insulated gate field effect transistor is a first gate of the capacitor.
A terminal and the first switch circuit, and the second terminal of the capacitor is connected to the common potential of all pixels ”.
【0024】上記課題を解決するための第3の発明は、
発光素子を少なくとも含む画素回路を備えた画素をマト
リックス状に複数配置し、前記画素回路の制御を行うた
めの走査側駆動回路とデータ側駆動回路とを少なくとも
有するアクティブマトリックス型ディスプレイであっ
て、前記画素回路は、前記発光素子と、第1の電圧制御
電流源と、第1のスイッチ回路と、駆動電流電圧変換素
子と、第2の電圧制御電流源と、第2のスイッチ回路
と、第3のスイッチ回路と、を少なくとも含み、前記走
査側駆動回路は、少なくとも、前記第1のスイッチ回
路、前記第2のスイッチ回路及び前記第3のスイッチ回
路とに接続され、前記第1のスイッチ回路、前記第2の
スイッチ回路及び前記第3のスイッチ回路の夫々を導通
状態或いは非導通状態に制御する機能を有し、前記デー
タ側駆動回路は、サンプルホールド回路を備えた制御回
路と、基準電圧源と、選択スイッチ回路と、入出力切り
替えスイッチと、を少なくとも含み、(3−a)前記画
素回路において、(1)前記発光素子は、該発光素子に
流れる駆動電流に応じて輝度が変化する電流制御型の発
光素子であり、(2)前記第1の電圧制御電流源は、制
御電圧により制御される能動素子と該制御電圧を記憶で
きる記憶回路とを少なくとも含み、前記制御電圧に基づ
いて前記駆動電流を発生させる機能を有し、前記能動素
子の前記制御電圧を入力するための制御端子は前記第1
のスイッチ回路を介して前記データ側駆動回路に接続さ
れ、(3)前記駆動電流電圧変換素子は、前記駆動電流
が流れる電流経路に対して直列に接続され、前記駆動電
流を電圧に変換する機能を有し、(4)前記第2の電圧
制御電流源は、前記駆動電流電圧変換素子の出力電圧に
基づいて前記駆動電流に相関するモニタ電流を発生させ
る機能を有し、該モニタ電流を出力する出力端子は前記
第2のスイッチ回路を介して前記データ側駆動回路に接
続され、(5)前記第3のスイッチ回路は、前記データ
側駆動回路内に設けられた基準電圧源と前記発光素子と
の間に接続され、(6)前記第1のスイッチ回路及び前
記第2のスイッチ回路の前記データ側駆動回路に接続さ
れる側の端子は短絡され、(3−b)前記データ側駆動
回路において、(1)前記サンプルホールド回路を備え
た制御回路は、前記モニタ電流に相関のある信号をサン
プリング、ホールドし、該ホールドされた信号をもとに
前記発光素子に流す駆動電流が所望の輝度を得る為に必
要な電流値となるように前記第1の電圧制御電流源を制
御する機能を有し、(2)前記基準電圧源は、前記発光
素子の端子間電圧を所定の電圧値にするためのリセット
電位を与える機能を有し、(3)前記選択スイッチ回路
は、前記制御回路と前記基準電圧源とのうちのどちらの
出力を前記画素回路に出力するかを選択する機能を有
し、(4)前記入出力切り替えスイッチは、前記制御回
路と前記画素回路との間に接続され、前記第1のスイッ
チ回路、前記第2のスイッチ回路及び前記第3のスイッ
チ回路と同期動作して、前記画素回路から前記モニタ電
流を入力する入力状態と前記画素回路へ制御電圧又はリ
セット電位を出力する出力状態とに切り替える機能を有
し、前記第2のスイッチ回路が非導通状態にあり且つ前
記第3のスイッチ回路が導通状態にあるときに前記選択
スイッチ回路により前記基準電圧源の出力を選択して、
前記リセット電位を前記画素回路に出力して前記発光素
子の端子間電圧を所定の電圧値に制御し、前記第2のス
イッチ回路が導通状態にあり且つ前記第1のスイッチ回
路及び前記第3のスイッチ回路が共に非導通状態にある
ときに前記入出力切り替えスイッチを入力状態として、
前記モニタ電流を入力して該モニタ電流に相関のある信
号を前記サンプルホールド回路でサンプリングし、前記
第1のスイッチ回路が導通状態にあり且つ前記第2のス
イッチ回路及び前記第3のスイッチ回路が共に非導通状
態にあるときに前記入出力切り替えスイッチは出力状態
とし前記選択スイッチ回路により前記制御回路の出力を
選択して、前記サンプルホールド回路をホールド状態と
して該サンプルホールド回路でホールドされている信号
に基づいて前記第1の電圧制御電流源を制御する機能を
有することを特徴とする。A third invention for solving the above problems is as follows.
An active matrix display in which a plurality of pixels each including a pixel circuit including at least a light-emitting element are arranged in a matrix, and at least a scanning side driving circuit and a data side driving circuit for controlling the pixel circuit are provided. The pixel circuit includes the light emitting element, a first voltage control current source, a first switch circuit, a drive current / voltage conversion element, a second voltage control current source, a second switch circuit, and a third switch circuit. The switch circuit is connected to at least the first switch circuit, the second switch circuit and the third switch circuit, the first switch circuit, The data-side drive circuit has a function of controlling each of the second switch circuit and the third switch circuit into a conductive state or a non-conductive state, and At least a control circuit including a hold circuit, a reference voltage source, a selection switch circuit, and an input / output changeover switch are included. (3-a) In the pixel circuit, (1) the light emitting element is the light emitting element. Is a current-controlled light-emitting element whose brightness changes according to a drive current flowing through the device. (2) The first voltage-controlled current source is an active element controlled by a control voltage and a memory circuit capable of storing the control voltage. And a control terminal for inputting the control voltage of the active element, the control terminal having the function of generating the drive current based on the control voltage.
Is connected to the data side drive circuit via the switch circuit of (3), and (3) the drive current / voltage conversion element is connected in series to a current path through which the drive current flows, and has a function of converting the drive current into a voltage. (4) The second voltage controlled current source has a function of generating a monitor current correlated with the drive current based on the output voltage of the drive current / voltage conversion element, and outputs the monitor current. And an output terminal connected to the data side drive circuit via the second switch circuit, and (5) the third switch circuit includes a reference voltage source and the light emitting element provided in the data side drive circuit. And (6) the terminals of the first switch circuit and the second switch circuit on the side connected to the data side drive circuit are short-circuited, and (3-b) the data side drive circuit. At (( ) A control circuit including the sample hold circuit samples and holds a signal correlated with the monitor current, and a drive current flowing through the light emitting element based on the held signal obtains a desired brightness. The reference voltage source has a function of controlling the first voltage controlled current source so as to have a necessary current value, and (2) the reference voltage source resets the terminal voltage of the light emitting element to a predetermined voltage value. (3) the selection switch circuit has a function of selecting which of the control circuit and the reference voltage source to output to the pixel circuit, ) The input / output changeover switch is connected between the control circuit and the pixel circuit, and operates in synchronization with the first switch circuit, the second switch circuit and the third switch circuit, circuit Has a function of switching between an input state in which the monitor current is input and an output state in which a control voltage or a reset potential is output to the pixel circuit, the second switch circuit is in a non-conductive state, and the third switch Selecting the output of the reference voltage source by the selection switch circuit when the circuit is in a conducting state,
The reset potential is output to the pixel circuit to control the inter-terminal voltage of the light emitting element to a predetermined voltage value, the second switch circuit is in a conductive state, and the first switch circuit and the third switch circuit are in a conductive state. When the switch circuits are both in the non-conducting state, the input / output switch is set to the input state,
The monitor current is input, a signal correlated with the monitor current is sampled by the sample hold circuit, the first switch circuit is in a conductive state, and the second switch circuit and the third switch circuit are The signal held by the sample-hold circuit when the input / output changeover switch is in the output state and the output of the control circuit is selected by the selection switch circuit when both are in the non-conduction state and the sample-hold circuit is in the hold state. It has a function of controlling the first voltage controlled current source based on the above.
【0025】本発明は、上記第3の発明において、「前
記サンプルホールド回路におけるサンプリングと、該サ
ンプルホールド回路にホールドされた信号に基づいた前
記第1の電圧制御電流源の制御とを、時分割制御で交互
に行うこと」「前記第1の電圧制御電流源において、前
記能動素子は絶縁ゲート型電界効果トランジスタであ
り、該能動素子の制御端子は絶縁ゲート型電界効果トラ
ンジスタのゲート端子であって、前記記憶回路はコンデ
ンサからなり、前記絶縁ゲート型電界効果トランジスタ
の第1端子は前記発光素子の第1端子及び前記第3のス
イッチ回路に接続され、前記発光素子の第2端子は全画
素共通電位に接続され、前記絶縁ゲート型電界効果トラ
ンジスタの第2端子は前記駆動電流電圧変換素子に接続
され、前記絶縁ゲート型電界効果トランジスタのゲート
端子は前記コンデンサの第1端子及び前記第1のスイッ
チ回路に接続され、前記コンデンサの第2端子は全画素
共通電位に接続されていること」、「前記絶縁ゲート型
電界効果トランジスタの第1端子に接続された前記第3
のスイッチ回路の他方の端子が、前記絶縁ゲート型電界
効果トランジスタのゲート端子に接続されているこ
と」、をその好ましい態様として含むものである。In the third aspect of the present invention, "the sampling in the sample-hold circuit and the control of the first voltage-controlled current source based on the signal held in the sample-hold circuit are time-divided. Alternately performing control "" In the first voltage controlled current source, the active element is an insulated gate field effect transistor, and the control terminal of the active element is a gate terminal of the insulated gate field effect transistor. The memory circuit is composed of a capacitor, the first terminal of the insulated gate field effect transistor is connected to the first terminal of the light emitting element and the third switch circuit, and the second terminal of the light emitting element is common to all pixels. A second terminal of the insulated gate field effect transistor is connected to the drive current / voltage conversion element, and the insulated gate field effect transistor is connected to the insulated gate field effect transistor. The gate terminal of the field effect transistor is connected to the first terminal of the capacitor and the first switch circuit, and the second terminal of the capacitor is connected to the common potential of all pixels. The third transistor connected to the first terminal of the effect transistor
The other terminal of the switch circuit is connected to the gate terminal of the insulated gate field effect transistor ”.
【0026】また本発明は、上記第1から第3の発明に
おいて、「前記駆動電流電圧変換素子と前記第2の電圧
制御電流源とは、絶縁ゲート型電界効果トランジスタで
構成されたカレントミラー構造であること」、「絶縁ゲ
ート型電界効果トランジスタは同一基板上に形成された
薄膜トランジスタであること」、をその好ましい態様と
して含むものである。In the present invention, in the above-mentioned first to third inventions, "the drive current-voltage conversion element and the second voltage-controlled current source are current mirror structures composed of insulated gate field effect transistors. And "the insulated gate field effect transistor is a thin film transistor formed on the same substrate".
【0027】本発明において好ましく用いられる発光素
子である有機EL素子(OLED)は、等価回路では自
己放電回路を持つ容量性素子であると考えられる。図1
2の点線で囲んだ7の部分である。6の部分は自己放電
回路である。An organic EL element (OLED) which is a light emitting element preferably used in the present invention is considered to be a capacitive element having a self-discharge circuit in an equivalent circuit. Figure 1
It is the part 7 surrounded by the dotted line of 2. The portion 6 is a self-discharge circuit.
【0028】そこで、例えば、画素サイズが100μm
×300μmで、1画素あたりのOLEDが持つ容量値
を60pFとし、電圧電流特性を図13に示す特性
((A)は縦軸(電流)を実数で表現、(B)は縦軸
(電流)を対数で表現)であると仮定した場合、図12
に示す実験回路で駆動電流I0を10μAとして、SW
1をON状態で10μAの電流を注入し安定状態になっ
た後、SW1をOFF状態にした時のOLEDのアノー
ド端の電圧変化に対するシミュレーションを行った。図
14がその結果である。図14の横軸は時間軸であり、
時間0secでSW1がOFFに変化した時の(アノー
ド−カソード間電圧)の電圧変化を縦軸に示している。
この結果は、最大輝度レベルから最小輝度レベルに変化
した場合、駆動電流設定制御時間内(走査時間内)に制
御が完全に収束しないという可能性があることを示して
いる。本発明のように基準電圧源によりOLEDに蓄え
られた電化を速やかに放電させることによって、このよ
うな課題をも解決することができる。Therefore, for example, if the pixel size is 100 μm
X300 μm, the capacitance value of an OLED per pixel is 60 pF, and the voltage-current characteristics are shown in FIG. 13 ((A) represents vertical axis (current) in real number, (B) represents vertical axis (current)). Is expressed as a logarithm), FIG.
In the experimental circuit shown in, the drive current I0 is set to 10 μA and SW
A simulation was performed with respect to a voltage change at the anode end of the OLED when SW1 was turned off after injecting a current of 10 μA in the ON state for 1 and becoming a stable state. FIG. 14 shows the result. The horizontal axis of FIG. 14 is the time axis,
The vertical axis indicates the voltage change (anode-cathode voltage) when SW1 changes to OFF at time 0 sec.
This result indicates that when the maximum brightness level changes to the minimum brightness level, the control may not completely converge within the drive current setting control time (within the scanning time). Such a problem can be solved by promptly discharging the charge stored in the OLED by the reference voltage source as in the present invention.
【0029】[0029]
【発明の実施の形態】本発明において、トランジスタの
第1端子、第2端子とは、ゲート端子以外の2端子、即
ちソース端子とドレイン端子とのいずれかを表してお
り、回路を流れる電流の方向、トランジスタのP型、N
型などの条件によって、第1、第2端子のどちらがソー
ス端子、ドレイン端子となるかは異なるが、説明の便宜
上、以下に示す夫々の実施の形態においては電流の方向
を片方に仮定して、ソース、ドレインのいずれかとなる
2端子をソース、ドレインと固定して表すこととする。BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, a first terminal and a second terminal of a transistor represent two terminals other than a gate terminal, that is, a source terminal and a drain terminal. Direction, P-type of transistor, N
Depending on conditions such as type, which of the first terminal and the second terminal is the source terminal or the drain terminal is different, but for convenience of description, in each of the following embodiments, the current direction is assumed to be one, Two terminals that are either the source or the drain are fixed and shown as the source and the drain.
【0030】また、発光素子の第1端子、第2端子や、
コンデンサの第1端子、第2端子は、それぞれ2端子の
うちのいずれかを表しており、これも上記トランジスタ
の説明と同様で具体的な回路構成によって適宜極性等を
選択する。The first and second terminals of the light emitting element,
The first terminal and the second terminal of the capacitor respectively represent either one of the two terminals, and the polarity and the like are appropriately selected according to the specific circuit configuration as in the description of the transistor.
【0031】さらに、発光素子として、大面積化、フル
カラー化が容易などの利点を有する有機EL素子(OL
ED)を用いた好ましい形態を示すが、発光素子は必ず
しもOLEDに限るものではなく、素子に流れる電流に
よって輝度が制御される発光素子であればよいし、必ず
しも整流特性が要求されるものでもない。Furthermore, as a light emitting element, an organic EL element (OL) having advantages such as large area and easy full colorization is obtained.
Although a preferable mode using ED) is shown, the light emitting element is not necessarily limited to the OLED, and may be any light emitting element whose brightness is controlled by the current flowing through the element, and does not necessarily require rectification characteristics. .
【0032】(実施の形態1)図1は本発明のアクティ
ブマトリックス型ディスプレイの実施の形態1に含まれ
る回路構成を示す構成図である。(Embodiment 1) FIG. 1 is a configuration diagram showing a circuit configuration included in Embodiment 1 of an active matrix type display of the present invention.
【0033】まず、本実施の形態の構成を説明する。First, the configuration of this embodiment will be described.
【0034】画素回路1は、第1のn型薄膜トランジス
タT1のソースにOLEDのアノードが接続されてお
り、ソースフォロアを構成している。また、T1のゲー
トにはコンデンサCの一端と第2のn型薄膜トランジス
タT4のドレインが接続されており、T1のドレインに
は第1のp型薄膜トランジスタT2のドレインとゲート
及び第2のp型薄膜トランジスタT3のゲートが接続さ
れている。OLEDのカソードとコンデンサの他端はG
NDに接続されている。T2,T3のソースは電源電位
Vddに接続されている。T3のドレインは第3のn型
薄膜トランジスタT5のドレインが接続されT5のソー
スからモニタ電流Imが出力される。T4のソースが制
御電圧入力端子となる。なお、T4,T5は電気的に導
通状態或いは非導通状態になるスイッチ動作をするもの
である。T5のゲートには画素領域外部に設置された走
査側駆動回路(図中に記載していない)から出力される
制御信号ScanAが入力されており、T4のゲートに
は前記走査側駆動回路から出力される制御信号Scan
Bが入力されている。本実施の形態が示す構造におい
て、T2とT3は、カレントミラー構造に成っていると
言ってもよい。In the pixel circuit 1, the anode of the OLED is connected to the source of the first n-type thin film transistor T1 and constitutes a source follower. Further, one end of the capacitor C and the drain of the second n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the first p-type thin film transistor T2 and the second p-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The cathode of the OLED and the other end of the capacitor are G
It is connected to ND. The sources of T2 and T3 are connected to the power supply potential Vdd. The drain of T3 is connected to the drain of the third n-type thin film transistor T5, and the monitor current Im is output from the source of T5. The source of T4 becomes the control voltage input terminal. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state. A control signal ScanA output from a scanning side drive circuit (not shown in the drawing) installed outside the pixel region is input to the gate of T5, and output from the scanning side drive circuit to the gate of T4. Control signal Scan
B has been entered. In the structure described in this embodiment, T2 and T3 can be said to be a current mirror structure.
【0035】上記構成に、さらに、第4のn型薄膜トラ
ンジスタT6のドレインをOLEDのアノード端に接続
し、T6のソースをT1のゲートに接続している。T6
のゲートには前記走査側駆動回路から出力されている制
御信号ScanCが入力されている。T6はスイッチと
して動作する。なお、T6のソースはT4のソース側に
接続する形態も可能であるが、本実施の形態のようにT
1のゲートとソースとに接続されることが好ましい。こ
れにより、リセット期間にはT1のゲート、ソース間の
電圧は0となり、駆動電流は流れないので発光素子の不
要な発光を防ぐことが出来る。In addition to the above structure, the drain of the fourth n-type thin film transistor T6 is connected to the anode end of the OLED, and the source of T6 is connected to the gate of T1. T6
The control signal ScanC output from the scanning side drive circuit is input to the gate of the. T6 operates as a switch. The source of T6 may be connected to the source side of T4, but as in the present embodiment,
It is preferably connected to the gate and the source of one. As a result, the voltage between the gate and the source of T1 becomes 0 during the reset period, and the drive current does not flow, so that unnecessary light emission of the light emitting element can be prevented.
【0036】これらの画素回路の構成要素において、本
実施の形態及び下記の実施の形態3では、薄膜トランジ
スタT1とコンデンサCとが第1の電圧制御電流源に、
薄膜トランジスタT2が駆動電流電圧変換素子に、薄膜
トランジスタT3が第2の電圧制御電流源に、薄膜トラ
ンジスタT4が第1のスイッチ回路に、薄膜トランジス
タT5が第2のスイッチ回路に、薄膜トランジスタT6
が第3のスイッチ回路に、それぞれ対応している。In the constituent elements of these pixel circuits, in the present embodiment and the following third embodiment, the thin film transistor T1 and the capacitor C serve as the first voltage controlled current source,
The thin film transistor T2 serves as a drive current / voltage conversion element, the thin film transistor T3 serves as a second voltage control current source, the thin film transistor T4 serves as a first switch circuit, the thin film transistor T5 serves as a second switch circuit, and the thin film transistor T6.
Correspond to the third switch circuits, respectively.
【0037】データ側駆動回路2は、輝度情報を持つ基
準電流Irを抵抗R1に流し電圧Vrを発生させ、画素
回路1から出力されたモニタ電流Imを抵抗R2に流し
電圧(モニタ電圧)Vmを発生させ、電圧比較回路AM
P1の正極入力端子にVrを、負極入力端子にVmを入
力し、AMP1の出力は第1のnMOSトランジスタM
1のソースと接続されている。M1のドレインは第2の
nMOSトランジスタM2のドレインと信号線Vwを介
して画素回路1のT4のソースに接続されている。M2
のソースには基準電圧源Vsが接続されている。この基
準電圧源VsはGND電位を基準に作られており、電圧
VsはOLEDの端子間の電圧を発光しきい値電圧以下
の固定電圧にするか、或いは、輝度情報に応じて、その
駆動電流に対応する平均的なOLEDの動作電圧Von
に等しい電圧を与えることが望ましい。この基準電圧源
を用いてOLEDの蓄える電荷を急速に放出させること
で、速やかに輝度を変化させることが出来、高速性が改
善される。The data side drive circuit 2 causes a reference current Ir having luminance information to flow through the resistor R1 to generate a voltage Vr, and causes a monitor current Im output from the pixel circuit 1 to flow through the resistor R2 and a voltage (monitor voltage) Vm. Generate and generate voltage comparison circuit AM
Vr is input to the positive input terminal of P1 and Vm is input to the negative input terminal of P1, and the output of AMP1 is the first nMOS transistor M.
1 connected to the source. The drain of M1 is connected to the drain of the second nMOS transistor M2 and the source of T4 of the pixel circuit 1 via the signal line Vw. M2
The reference voltage source Vs is connected to the source of the. The reference voltage source Vs is made with the GND potential as a reference, and the voltage Vs is a fixed voltage equal to or lower than the light emission threshold voltage of the voltage between the terminals of the OLED, or the drive current thereof according to the brightness information. Average OLED operating voltage Von corresponding to
It is desirable to apply a voltage equal to By rapidly discharging the electric charge stored in the OLED by using this reference voltage source, the brightness can be changed promptly and the high speed performance is improved.
【0038】これらのデータ側駆動回路の構成要素にお
いて、本実施の形態及び下記の実施の形態3では、電圧
比較回路AMP1と抵抗R1、R2と基準電流源Irと
が制御回路に、MOSトランジスタM1、M2が選択ス
イッチ回路に、それぞれ対応している。In the components of these data side drive circuits, in the present embodiment and the following third embodiment, the voltage comparison circuit AMP1, the resistors R1 and R2, and the reference current source Ir are provided in the control circuit, and the MOS transistor M1 is provided. , M2 correspond to the selection switch circuits, respectively.
【0039】次に本実施の形態の動作を説明する。Next, the operation of this embodiment will be described.
【0040】まず、所望の輝度で画素を発光させる為の
駆動電流設定制御を行う前に、OLEDのアノード端を
制御初期電圧設定制御を行う。First, before the drive current setting control for causing the pixel to emit light with a desired brightness, the anode end of the OLED is subjected to control initial voltage setting control.
【0041】OLED初期電圧設定制御は、まず、デー
タ側駆動回路内の制御信号S1をロウレベルにしM1を
OFF状態にし、制御信号S2をハイレベルにしM2を
ON状態にする。次に、走査信号ScanBをハイレベ
ルにしT4をON状態にした後、走査信号ScanCを
ハイレベルにしてT6をON状態にする。この状態でT
1のゲート電圧及びOLEDのアノード端電圧はVsに
設定することができる。また、T1のゲート・ソース間
電圧が0Vなので、T1のソース・ドレイン間に流れる
電流は0Aである。また、OLED初期電圧設定制御終
了にあたっては、走査信号ScanCをロウレベルにし
T6をOFF状態にした後、制御信号S2をロウレベル
にしM2をOFF状態にする。In the OLED initial voltage setting control, first, the control signal S1 in the data side drive circuit is set to low level, M1 is turned off, the control signal S2 is set to high level, and M2 is turned on. Next, after the scanning signal ScanB is set to the high level to turn on T4, the scanning signal ScanC is set to the high level to turn on T6. T in this state
The gate voltage of 1 and the anode voltage of the OLED can be set to Vs. Since the gate-source voltage of T1 is 0V, the current flowing between the source and drain of T1 is 0A. When the OLED initial voltage setting control ends, the scanning signal ScanC is set to the low level and T6 is turned off, and then the control signal S2 is set to the low level and M2 is turned off.
【0042】そして、T4がON状態のまま、駆動電流
設定制御に移行する。Then, the drive current setting control is performed while T4 is in the ON state.
【0043】駆動電流設定制御では、駆動電流を決定す
る制御電圧(T1のゲート電圧)を設定する。In the drive current setting control, a control voltage (gate voltage of T1) that determines the drive current is set.
【0044】この制御を開始するにあたって、まず、走
査信号ScanAをハイレベルにしT5をON状態にし
た後、制御信号S1をハイレベルにしM1をON状態に
し、制御可能状態にする。なお、この制御で決定される
制御電圧は、OLEDの発光時の動作電圧VonにT1
のゲート・ソース間電圧Vgsを加算した電圧となる。To start this control, first, the scanning signal ScanA is set to the high level to turn on T5, and then the control signal S1 is set to the high level to turn on M1 to set the controllable state. The control voltage determined by this control is the operating voltage Von when the OLED emits light, which is equal to T1.
It is a voltage obtained by adding the gate-source voltage Vgs.
【0045】制御可能状態になったならば、データ側駆
動回路内2のAMP1の出力電圧Vwを、T4を介して
T1のゲートに与えたときにOLEDに流れる電流Id
をT1のソース側に設置されたT2,T3で構成される
カレントミラーで検出し、この検出された電流をデータ
側駆動回路2にモニタ電流Imとして渡す。データ側駆
動回路2では、輝度情報を持つ基準電流Idが抵抗R1
によって電圧Vrに変換され、また、モニタ電流Imが
抵抗R2によって電圧Vmに変換され、VrとVmが等
しくなるようにAMP1の出力電圧Vwを制御する。V
rとVmが等しくなったとき、OLEDに流れる電流I
dは、所望の輝度を得る為に必要な駆動電流になってい
る。なお、AMP1の出力電圧VwをT1のゲートに書
き込むと同時にこれに接続されたコンデンサCにもその
電圧Vwを書き込む。Once in the controllable state, the current Id flowing through the OLED when the output voltage Vw of the AMP1 in the data side drive circuit 2 is applied to the gate of T1 via T4.
Is detected by a current mirror composed of T2 and T3 installed on the source side of T1, and the detected current is passed to the data side drive circuit 2 as a monitor current Im. In the data side drive circuit 2, the reference current Id having the brightness information is applied to the resistor R1.
Is converted into a voltage Vr by the resistor R2, and the monitor current Im is converted into a voltage Vm by the resistor R2, and the output voltage Vw of the AMP1 is controlled so that Vr and Vm become equal. V
When r and Vm become equal, the current I flowing through the OLED
d is a drive current required to obtain a desired brightness. The output voltage Vw of the AMP1 is written in the gate of T1 and at the same time, the voltage Vw is also written in the capacitor C connected thereto.
【0046】駆動電流が設定されたならば、走査信号S
canBをロウレベルにしT4をOFF状態(非導通状
態)にした後、走査信号ScanAをロウレベルにしT
5をOFF状態(非道通状態)にする。この状態では、
データ側駆動回路2からの駆動電流設定制御は行われ
ず、画素回路1のコンデンサCに記録された電圧Vwは
保持され、この保持された電圧VwによってT1のゲー
ト電圧が制御され駆動電流IdをOLEDに供給しつづ
ける。If the drive current is set, the scan signal S
After setting canB to the low level and turning T4 to the OFF state (non-conduction state), the scanning signal ScanA is set to the low level and T
5 is turned off (non-communication state). In this state,
The drive current setting control from the data side drive circuit 2 is not performed, the voltage Vw recorded in the capacitor C of the pixel circuit 1 is held, and the gate voltage of T1 is controlled by this held voltage Vw to drive the drive current Id. Will continue to be supplied.
【0047】なお、制御電圧をコンデンサCに正確に書
き込む為には、制御終了時に走査信号ScanA,Sc
anBの変化を同時に行わず、先に説明した順番をもっ
て行うことが望ましい。In order to accurately write the control voltage to the capacitor C, the scan signals ScanA and Sc at the end of the control.
It is desirable that the changes in anB are not performed simultaneously, but in the order described above.
【0048】以上説明した本実施の形態の構成を用いる
と、所望の光量が得られる電流値が発光素子に流れるよ
うにOLEDの発光時の動作電圧Vonと駆動電流発生
トランジスタのVgsを加算した電圧を制御するので、
駆動電流発生トランジスタのしきい値電圧Vth及びO
LEDの動作電圧Vonが共にばらついても各画素ごと
の輝度が変わるといった問題は発生しない。また、駆動
電流設定時と保持時では、駆動電流が流れる経路に変化
が無いので、駆動電流発生トランジスタのアーリー効果
に関しては完全に関係ないものになっている。When the configuration of the present embodiment described above is used, a voltage obtained by adding the operating voltage Von at the time of light emission of the OLED and the Vgs of the drive current generating transistor so that a current value for obtaining a desired light amount flows in the light emitting element. Control
Threshold voltage Vth and O of drive current generating transistor
Even if the operating voltage Von of the LEDs varies, the problem that the brightness of each pixel changes does not occur. In addition, since there is no change in the path through which the drive current flows when the drive current is set and when it is held, the Early effect of the drive current generation transistor is completely unrelated.
【0049】さらに、駆動電流を発生するトランジスタ
のソース・ドレイン電圧が、OLEDの発光動作時のア
ノード・カソード端電圧(ON電圧)が輝度によって大
きく変化したり、あるいは、経時劣化によってON電圧
が大きく上昇して十分に取れず3極管領域での動作状態
になったとしても、安定且つ正確に駆動電流をOLED
に供給することができる。Further, the source-drain voltage of the transistor for generating the drive current, the anode-cathode end voltage (ON voltage) at the time of the light emitting operation of the OLED greatly changes depending on the brightness, or the ON-voltage becomes large due to deterioration over time. Even if the temperature rises and the operation state in the triode region is not obtained enough, the drive current is stable and accurate.
Can be supplied to.
【0050】また、配線の寄生容量に対してモニタ電流
Imが小さく、制御が安定に行えない危険性がある場合
は、T2,T3のカレントミラーのミラー比を適切に設
計し、これに伴い、データ側駆動回路内の抵抗値を変更
すればよい。Further, when the monitor current Im is small with respect to the parasitic capacitance of the wiring and there is a risk that control cannot be performed stably, the mirror ratio of the current mirrors of T2 and T3 is appropriately designed, and accordingly, The resistance value in the data side drive circuit may be changed.
【0051】さらに、本実施の形態の説明では、輝度情
報を基準電流Irに持たせたが、これに限らず、基準電
流Irを一定にし、抵抗R1の抵抗値を可変すること
で、輝度情報に応じた発光輝度を制御することも可能で
あるし、基準電流Ir及び抵抗R1の抵抗値を一定に
し、抵抗R2の抵抗値を可変し発光輝度を制御すること
も可能である。Further, in the description of the present embodiment, the luminance information is given to the reference current Ir, but the present invention is not limited to this, and the reference current Ir is made constant, and the resistance value of the resistor R1 is changed, whereby the luminance information is changed. It is also possible to control the light emission luminance according to the above, or it is possible to control the light emission luminance by keeping the resistance value of the reference current Ir and the resistance R1 constant and varying the resistance value of the resistor R2.
【0052】また、本実施の形態における画素回路のT
4,T5はn型薄膜トランジスタとなっているが、先述
したようにこのトランジスタはスイッチとして動作する
ものであり、p型薄膜トランジスタを用いても構わな
い。ただし、p型薄膜トランジスタを使用した場合は、
反転した制御信号をゲートに入力しなければならない。Further, the T of the pixel circuit in the present embodiment is
Although 4 and T5 are n-type thin film transistors, these transistors operate as switches as described above, and p-type thin film transistors may be used. However, when a p-type thin film transistor is used,
The inverted control signal must be input to the gate.
【0053】なお、本実施の形態では、アモルファスシ
リコン或いはポリシリコンを用いた絶縁ゲート型薄膜ト
ランジスタを念頭において説明してきたが、必ずしもシ
リコン系材料によるトランジスタを使用することに限ら
ず、化合物半導体或いは有機半導体などで形成されたト
ランジスタでも同様の効果を得ることができるのであれ
ば、本発明に用いるトランジスタの種類は限定されるも
のでない。In the present embodiment, the insulated gate type thin film transistor using amorphous silicon or polysilicon has been described in mind, but the invention is not limited to the use of a transistor made of a silicon material, but a compound semiconductor or an organic semiconductor. The type of transistor used in the present invention is not limited as long as the same effect can be obtained with a transistor formed by the above method.
【0054】(実施の形態2)本実施の形態は、実施の
形態1で示した回路構成を持つアクティブマトリックス
型ディスプレイの全体の構成を示すものである。図10
はその構成図であり、図11は本実施の形態のアクティ
ブマトリックス型ディスプレイの動作を説明する為のタ
イミングチャートである。(Embodiment 2) This embodiment shows the overall structure of an active matrix type display having the circuit structure shown in Embodiment 1. Figure 10
11 is a configuration diagram thereof, and FIG. 11 is a timing chart for explaining the operation of the active matrix type display of the present embodiment.
【0055】図10では、M×N個の画素を有するディ
スプレイの一部を示している。データ線方向に並ぶ画素
回路(図10中では縦方向に並ぶ画素回路)のVw端子
は全て接続されており、同様にVm端子も全て接続さ
れ、データ側駆動回路に接続されている。また、走査線
方向に並ぶ画素回路(図10中では横方向に並ぶ画素回
路)のScanA,ScanBは各々全て走査側駆動回
路のScanA,ScanBに接続されている。なお、
走査側駆動回路とデータ側駆動回路は、同期して動作す
る必要があるので、タイミングの制御を行う信号供給回
路5が設置されている。輝度情報のデータ(Data)
とクロック(Ck)は、まず信号供給回路5に入力さ
れ、Dataはデータ側駆動回路2に、Ckはデータ側
駆動回路2と走査側駆動回路3に出力される。FIG. 10 shows a part of a display having M × N pixels. Vw terminals of pixel circuits arranged in the data line direction (pixel circuits arranged in the vertical direction in FIG. 10) are all connected, and similarly, all Vm terminals are also connected and connected to the data side drive circuit. Further, ScanA and ScanB of the pixel circuits arranged in the scanning line direction (pixel circuits arranged in the horizontal direction in FIG. 10) are all connected to ScanA and ScanB of the scanning side drive circuit. In addition,
Since the scanning side driving circuit and the data side driving circuit need to operate in synchronization with each other, a signal supply circuit 5 for controlling timing is provided. Luminance information data (Data)
First, the clock (Ck) is input to the signal supply circuit 5, Data is output to the data side drive circuit 2, and Ck is output to the data side drive circuit 2 and the scan side drive circuit 3.
【0056】本実施の形態での動作を説明する。The operation of this embodiment will be described.
【0057】まず、1ライン目の走査が開始すると、ま
ず走査信号ScanAはハイレベルになり、同時にデー
タ側駆動回路内の基準電流源は画像情報に基づいた電流
値を設定する。つぎに走査信号ScanBはハイレベル
になり、選択された各画素回路は駆動電流設定制御が開
始される。First, when the scanning of the first line is started, the scanning signal ScanA first becomes high level, and at the same time, the reference current source in the data side drive circuit sets the current value based on the image information. Next, the scanning signal ScanB becomes high level, and the drive current setting control is started for each selected pixel circuit.
【0058】規定時間内で1ライン目の駆動電流設定制
御は終了し、続いて2ライン目の制御が行われる。制御
終了は、まず走査信号ScanBをロウレベルにし、つ
づいて走査信号ScanAがロウレベルになる。これと
同時に2ライン目の動作が開始される。駆動電流設定制
御が終了し、次回の走査まで、画素回路ではコンデンサ
に保持された電圧に基づいて駆動電流がOLEDに供給
されOLEDは発光しつづける。The drive current setting control for the first line is completed within the specified time, and then the control for the second line is performed. To end the control, first, the scanning signal ScanB is set to low level, and then the scanning signal ScanA is set to low level. At the same time, the operation of the second line is started. Until the driving current setting control ends and the next scanning, the driving current is supplied to the OLED based on the voltage held in the capacitor in the pixel circuit, and the OLED continues to emit light.
【0059】本実施の形態における制御信号のタイミン
グは、図11に示す関係が望ましい。It is desirable that the timings of the control signals in this embodiment have the relationship shown in FIG.
【0060】各画素の発光動作の詳細な説明は、実施の
形態1に示しているので、ここでは省略する。A detailed description of the light emitting operation of each pixel has been given in the first embodiment, and will not be repeated here.
【0061】なお、本実施の形態においては実施の形態
1で示した回路構成を持つアクティブマトリックス型デ
ィスプレイを示したが、以下の実施の形態3〜7に示す
構成の回路を用いても、同様にしてアクティブマトリッ
クス型ディスプレイを作製し、動作させることができ
る。Although the active matrix type display having the circuit configuration shown in the first embodiment is shown in the present embodiment, the same applies to the circuits having the configurations shown in the following third to seventh embodiments. Thus, an active matrix type display can be manufactured and operated.
【0062】(実施の形態3)図2は本発明のアクティ
ブマトリックス型ディスプレイの実施の形態3に含まれ
る回路構成を示す構成図である。(Third Embodiment) FIG. 2 is a configuration diagram showing a circuit configuration included in a third embodiment of an active matrix type display of the present invention.
【0063】本実施の形態の実施の形態1との違いは、
OLEDを電源電位側に配置したことである。まず、本
実施の形態の構成を説明する。The difference between this embodiment and the first embodiment is that
That is, the OLED is arranged on the power supply potential side. First, the configuration of the present embodiment will be described.
【0064】画素回路1は、第1のp型薄膜トランジス
タT1のソースにOLEDのカソードが接続されてお
り、ソースフォロアを構成している。また、T1のゲー
トにはコンデンサCの一端と第1のn型薄膜トランジス
タT4のドレインが接続されており、T1のドレインに
は第2のn型薄膜トランジスタT2のドレインとゲート
及び第3のn型薄膜トランジスタT3のゲートが接続さ
れている。OLEDのアノードとコンデンサの他端は電
源電位Vddに接続されている。T2,T3のソースは
GNDに接続されている。T3のドレインは第4のn型
薄膜トランジスタT5のソースが接続されT5のドレイ
ンからモニタ電流Imが出力される。T4のソースが制
御電圧入力端子となる。なお、T4,T5は電気的に導
通状態或いは非導通状態になるスイッチ動作をするもの
である。T5のゲートには画素領域外部に設置された走
査側駆動回路(図中に記載していない)から出力される
制御信号ScanAが入力されており、T4のゲートに
は前記走査側駆動回路から出力される制御信号Scan
Bが入力されている。本実施の形態が示す構造におい
て、T2とT3は、カレントミラー構造になっていると
言ってもよい。In the pixel circuit 1, the cathode of the OLED is connected to the source of the first p-type thin film transistor T1 and constitutes a source follower. Further, one end of the capacitor C and the drain of the first n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the second n-type thin film transistor T2 and the third n-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The anode of the OLED and the other end of the capacitor are connected to the power supply potential Vdd. The sources of T2 and T3 are connected to GND. The drain of T3 is connected to the source of the fourth n-type thin film transistor T5, and the monitor current Im is output from the drain of T5. The source of T4 becomes the control voltage input terminal. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state. A control signal ScanA output from a scanning side drive circuit (not shown in the drawing) installed outside the pixel region is input to the gate of T5, and output from the scanning side drive circuit to the gate of T4. Control signal Scan
B has been entered. In the structure shown in this embodiment, T2 and T3 can be said to have a current mirror structure.
【0065】上記構成に、さらに、第5のn型薄膜トラ
ンジスタT6のドレインをOLEDのカソードに接続
し、T6のソースをT1のゲートに接続されている。T
6のゲートには前記走査側駆動回路から出力されている
走査信号ScanCが入力されている。T6はスイッチ
として動作する。In addition to the above structure, the drain of the fifth n-type thin film transistor T6 is connected to the cathode of the OLED, and the source of T6 is connected to the gate of T1. T
The scanning signal ScanC output from the scanning-side drive circuit is input to the gate of 6. T6 operates as a switch.
【0066】データ側駆動回路2は、輝度情報を持つ基
準電流Irを抵抗R1に流し電圧Vrを発生させ、画素
回路1から出力されたモニタ電流Imを抵抗R2に流し
電圧(モニタ電圧)Vmを発生させ、電圧比較回路AM
P1の正極入力端子にVrを、負極入力端子にVmを入
力し、AMP1の出力は第1のnMOSトランジスタM
1のソースと接続されている。M1のドレインは第2の
nMOSトランジスタM2のドレインと信号線Vwを介
して画素回路1のT4のソースに接続されている。M2
のソースには基準電圧源Vsが接続されている。この基
準電圧源Vsは電源電位Vddを基準に作られており、
電圧VsはOLEDの端子間電圧を発光しきい値電圧以
下の固定電圧にするか、或いは、輝度情報に応じて、そ
の駆動電流に対応する平均的なOLEDの動作電圧Vo
nに等しい電圧を与えることが望ましい。The data side driving circuit 2 causes the reference current Ir having the luminance information to flow through the resistor R1 to generate the voltage Vr, and causes the monitor current Im output from the pixel circuit 1 to flow through the resistor R2 to generate the voltage (monitor voltage) Vm. Generate and generate voltage comparison circuit AM
Vr is input to the positive input terminal of P1 and Vm is input to the negative input terminal of P1, and the output of AMP1 is the first nMOS transistor M.
1 connected to the source. The drain of M1 is connected to the drain of the second nMOS transistor M2 and the source of T4 of the pixel circuit 1 via the signal line Vw. M2
The reference voltage source Vs is connected to the source of the. This reference voltage source Vs is made with reference to the power supply potential Vdd,
The voltage Vs is a fixed voltage equal to or lower than the light emission threshold voltage of the OLED, or an average operating voltage Vo of the OLED corresponding to the drive current according to the brightness information.
It is desirable to provide a voltage equal to n.
【0067】本実施の形態の動作は、極性の変化に注意
すれば実施の形態1の動作方法と同様の方法で可能であ
るので説明は省略する。The operation of the present embodiment can be performed by the same method as the operation method of the first embodiment if attention is paid to the change in polarity, and therefore the description thereof will be omitted.
【0068】以上に示した本実施の形態の構成を用いる
ことで、実施の形態1と同様な効果が得られる。By using the structure of the present embodiment shown above, the same effect as that of the first embodiment can be obtained.
【0069】モニタ電流の小さい場合の対処に対して
も、実施の形態1と同様にカレントミラー比を適切に設
計すればよい。As for the case where the monitor current is small, the current mirror ratio may be appropriately designed as in the first embodiment.
【0070】本実施の形態の説明でも輝度情報を基準電
流Irに持たせたが、この限りでなく実施の形態1で示
したように、抵抗に持たせても構わない。Although the reference current Ir is provided in the reference current Ir also in the description of the present embodiment, the present invention is not limited to this, and the resistor may be provided as described in the first embodiment.
【0071】また、本実施の形態で画素回路のT4,T
5,T6、及び、データ側駆動回路内のM1,M2はn
型のトランジスタとなっているが、先述したようにこの
トランジスタはスイッチとして動作するものであり、p
型のトランジスタを用いても構わない。ただし、p型の
トランジスタを使用した場合は、反転した制御信号をゲ
ートに入力しなければならない。Further, in the present embodiment, the pixel circuits T4 and T4 are
5, T6, and M1 and M2 in the data side drive circuit are n
Although it is a p-type transistor, as described above, this transistor operates as a switch.
Type transistor may be used. However, when a p-type transistor is used, an inverted control signal must be input to the gate.
【0072】なお、使用するトランジスタの種類に関し
ては、実施の形態1と同様である。The type of transistor used is the same as in the first embodiment.
【0073】(実施の形態4)カラーディスプレイの単
色1画素あたりの大きさを考えると、約300μm
(縦)×約100μm(横)程度となり、これを考慮す
ると、走査線、データ線はできる限り少ない方が望まし
い。本実施の形態はこれを考慮した本発明の具体的な実
施形態である。(Embodiment 4) Considering the size per pixel of a single color of a color display, it is about 300 μm.
It becomes about (vertical) × about 100 μm (horizontal), and considering this, it is desirable that the number of scanning lines and data lines is as small as possible. The present embodiment is a concrete embodiment of the present invention in consideration of this.
【0074】図3は本発明のアクティブマトリックス型
ディスプレイの実施の形態4に含まれる回路構成を示す
構成図である。FIG. 3 is a configuration diagram showing a circuit configuration included in the fourth embodiment of the active matrix type display of the present invention.
【0075】まず、本実施の形態の画素回路1の構成を
説明する。First, the configuration of the pixel circuit 1 of the present embodiment will be described.
【0076】画素回路1は、第1のn型薄膜トランジス
タT1のソースにOLEDのアノードが接続されてお
り、ソースフォロアを構成している。また、T1のゲー
トにはコンデンサCの一端と第2のn型薄膜トランジス
タT4のドレインが接続されており、T1のドレインに
は第1のp型薄膜トランジスタT2のドレインとゲート
及び第2のp型薄膜トランジスタT3のゲートが接続さ
れている。OLEDのカソードとコンデンサの他端はG
NDに接続されている。T2,T3のソースは電源電位
Vddに接続されている。T3のドレインは第3のn型
薄膜トランジスタT5のドレインが接続されている。T
4のソースとT5のソースは短絡しており、画素回路1
から出力される信号線は1本であり、この信号線名をV
cとする。なお、T4,T5は電気的に導通状態或いは
非導通状態になるスイッチ動作をするものである。T5
のゲートには画素領域外部に設置された走査側駆動回路
(図中に記載していない)から出力される制御信号Sc
anAが入力されており、T4のゲートには前記走査側
駆動回路から出力される制御信号ScanBが入力され
ている。本実施の形態が示す構造において、T2とT3
は、カレントミラー構造に成っていると言ってもよい。In the pixel circuit 1, the anode of the OLED is connected to the source of the first n-type thin film transistor T1 and constitutes a source follower. Further, one end of the capacitor C and the drain of the second n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the first p-type thin film transistor T2 and the second p-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The cathode of the OLED and the other end of the capacitor are G
It is connected to ND. The sources of T2 and T3 are connected to the power supply potential Vdd. The drain of T3 is connected to the drain of the third n-type thin film transistor T5. T
The source of 4 and the source of T5 are short-circuited, and the pixel circuit 1
There is only one signal line output from the
Let be c. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state. T5
A control signal Sc output from a scanning side drive circuit (not shown in the figure) installed outside the pixel region is applied to the gate of
anA is input, and the control signal ScanB output from the scanning side drive circuit is input to the gate of T4. In the structure shown in this embodiment mode, T2 and T3
Can be said to have a current mirror structure.
【0077】これらの画素回路の構成要素において、本
実施の形態及び下記の実施の形態5では、薄膜トランジ
スタT1とコンデンサCとが第1の電圧制御電流源に、
薄膜トランジスタT2が駆動電流電圧変換素子に、薄膜
トランジスタT3が第2の電圧制御電流源に、薄膜トラ
ンジスタT4が第1のスイッチ回路に、薄膜トランジス
タT5が第2のスイッチ回路に、それぞれ対応してい
る。In the constituent elements of these pixel circuits, in the present embodiment and the following fifth embodiment, the thin film transistor T1 and the capacitor C serve as the first voltage controlled current source,
The thin film transistor T2 corresponds to the drive current / voltage conversion element, the thin film transistor T3 corresponds to the second voltage controlled current source, the thin film transistor T4 corresponds to the first switch circuit, and the thin film transistor T5 corresponds to the second switch circuit.
【0078】データ側駆動回路内2の構成を説明する。The structure of the data side drive circuit 2 will be described.
【0079】画素回路1と接続されている信号線Vc
は、第1のnMOSトランジスタM1のドレインと第2
のnMOSトランジスタM2のドレインに接続されてい
る。M1のゲートには制御信号S1が、M2のゲートに
は制御信号S2が入力されている。M1のソースは抵抗
R2とサンプルホールド回路4に接続され、抵抗R2の
他端はGNDに接続されている。サンプルホールド回路
4には制御信号SHが入力されている。サンプルホール
ド回路4の出力は電圧比較回路AMP1の負入力端子に
接続されている。AMP1の出力はM2のソースに接続
されている。また、輝度情報を持つ基準電流Irは抵抗
R1とAMP1の正入力端子に接続され、抵抗R1の他
端はGNDに接続されている。なお、AMP1はMOS
トランジスタで構成され、出力端はチャージポンプ構成
になっていることが望ましい。本実施の形態の構成で
は、M1,M2はスイッチ回路として動作する。Signal line Vc connected to pixel circuit 1
Is the drain of the first nMOS transistor M1 and the second
Connected to the drain of the nMOS transistor M2. The control signal S1 is input to the gate of M1, and the control signal S2 is input to the gate of M2. The source of M1 is connected to the resistor R2 and the sample hold circuit 4, and the other end of the resistor R2 is connected to GND. The control signal SH is input to the sample hold circuit 4. The output of the sample hold circuit 4 is connected to the negative input terminal of the voltage comparison circuit AMP1. The output of AMP1 is connected to the source of M2. The reference current Ir having the brightness information is connected to the positive input terminals of the resistors R1 and AMP1, and the other end of the resistor R1 is connected to GND. AMP1 is a MOS
It is desirable that it is composed of a transistor and that the output end has a charge pump configuration. In the configuration of this embodiment, M1 and M2 operate as a switch circuit.
【0080】これらのデータ側駆動回路の構成要素にお
いて、本実施の形態及び下記の実施の形態5では、電圧
比較回路AMP1とサンプルホールド回路4と抵抗R
1、R2と基準電流源Irとが制御回路に、MOSトラ
ンジスタM1、M2が入出力切り替えスイッチに、それ
ぞれ対応している。In the components of these data side drive circuits, in the present embodiment and the following fifth embodiment, the voltage comparison circuit AMP1, the sample hold circuit 4 and the resistor R are provided.
1, R2 and the reference current source Ir correspond to the control circuit, and the MOS transistors M1 and M2 correspond to the input / output changeover switch.
【0081】先述したデータ側駆動回路内のサンプルホ
ールド回路4の構成は、例えば、図6に示す構成で実現
できる。The structure of the sample hold circuit 4 in the data side drive circuit described above can be realized by the structure shown in FIG. 6, for example.
【0082】図6に示すサンプルホールド回路の説明を
する。The sample hold circuit shown in FIG. 6 will be described.
【0083】入力端子となるVinは第1のnMOSト
ランジスタTS1のゲートに入力されている。TS1のソ
ースは第2のnMOSトランジスタTS2のソースと第
3のnMOSトランジスタTS3のドレインに接続され
ている。TS3のソースはGNDに接続され、TS3のド
レインに所望の定電流が発生できるようにTS3のゲー
トには電圧V1が入力されている。TS1のドレインは
第1のpMOSトランジスタTS4のドレインとゲート
及び第2のpMOSトランジスタTS5のゲートに接続
されている。TS4,TS5のソースは電源電位Vddに
接続されている。T S2のドレインはTS2のゲート及び
TS5のドレインに及び第4のnMOSトランジスタTS
6のドレインに接続されている。TS6のソースにはコ
ンデンサCSが接続されておりこの端が出力となる。TS
6のゲートには制御信号S3が入力されている。Vin serving as an input terminal is the first nMOS transistor.
Langista TSIt is input to the gate of 1. TSSeo of 1
Is the second nMOS transistor TSSource 2 and No. 2
NMOS transistor T of 3SConnected to the drain of 3
ing. TSThe source of 3 is connected to GND, TSDo of 3
T so that the desired constant current can be generated in the rainSGame of 3
The voltage V1 is input to the switch. TSThe drain of 1
First pMOS transistor TS4 drain and gate
And the second pMOS transistor TSConnect to gate 5
Has been done. TS4, TSThe source of 5 is the power supply potential Vdd
It is connected. T S2 drain is TS2 gates and
TSTo the drain of 5 and the fourth nMOS transistor TS
It is connected to the drain of 6. TS6 source is
Indexer CSIs connected and this end becomes the output. TS
A control signal S3 is input to the gate of 6.
【0084】この構造で、入力された電圧Vinと等し
い電圧がTS2のゲートに出力される。TS6が制御信号
S3によってON状態のとき、入力電圧Vinと等しい
電圧がが出力端子に出力されて、これと同時にコンデン
サCSにもその電圧が書き込まれる。TS6が制御信号S
3によってOFF状態のとき、コンデンサCSの電圧は
直前に書き込まれた電圧を保持される。With this structure, a voltage equal to the input voltage Vin is output to the gate of T S 2. When T S 6 is in the ON state by the control signal S3, a voltage equal to the input voltage Vin is output to the output terminal, and at the same time, the voltage is also written in the capacitor C S. T S 6 is the control signal S
In the OFF state by 3, the voltage of the capacitor C S is held at the voltage written immediately before.
【0085】次に、本実施の形態の動作の一例を、図5
に示すタイミングチャートを用いて説明する。Next, an example of the operation of this embodiment is shown in FIG.
This will be described with reference to the timing chart shown in FIG.
【0086】時間tcは走査選択時間であり、すなわち
駆動電流設定制御可能時間である。この時間内には、輝
度情報変換時間tsと駆動電流設定制御時間tn(n=
1〜5)があり、時間tn(n=1〜5)はモニタ電流
サンプリング時間tan(n=1〜5)と制御電圧書き
込み時間tbn(n=1〜5)で構成されている。本実
施の形態ではn=1〜5となっているが、この限りでな
く、時間の許す限り何度行っても良い。The time tc is the scan selection time, that is, the drive current setting controllable time. Within this time, the brightness information conversion time ts and the drive current setting control time tn (n =
1 to 5), and the time tn (n = 1 to 5) is composed of the monitor current sampling time tan (n = 1 to 5) and the control voltage writing time tbn (n = 1 to 5). In the present embodiment, n = 1 to 5, but it is not limited to this, and may be repeated as many times as the time permits.
【0087】まず、tsの時間では、輝度情報により基
準電流Irが変化し、これに伴い電圧Vrも変化する。First, at the time of ts, the reference current Ir changes according to the brightness information, and the voltage Vr also changes accordingly.
【0088】次に、ta1の時間では、
ScanA=ハイレベル →T5=ON
ScanB=ロウレベル →T4=OFF
S1=ハイレベル →M1=ON
S2=ロウレベル →M2=OFF
SH=ハイレベル →サンプリング状態
となる。この状態で、画素回路からのモニタ電流Imが
データ側駆動回路内でモニタ電圧Vm0に変換され、電
圧比較回路AMP1の負入力端子にサンプリング電圧V
mが入力される。この時点では、画素内のコンデンサに
書き込まれた電圧情報は、前回の情報から変化していな
いので、VmとVrには大きな電位差がある。この電位
差に基づいて電圧比較器AMP1はVmがVrと等しく
なるように強力な制御指令を発生させる。すなわち、A
MP1の出力端をチャージポンプ構成になっていたなら
ば、AMP1の出力はチャージポンプを構成する2つの
電流源の差電流となり、強力な制御指令というのは差電
流が最大ということである。Next, at time ta1, ScanA = high level → T5 = ON ScanB = low level → T4 = OFF S1 = high level → M1 = ON S2 = low level → M2 = OFF SH = high level → sampling state . In this state, the monitor current Im from the pixel circuit is converted into the monitor voltage Vm0 in the data side drive circuit, and the sampling voltage Vm0 is applied to the negative input terminal of the voltage comparison circuit AMP1.
m is input. At this point, the voltage information written in the capacitor in the pixel has not changed from the previous information, so there is a large potential difference between Vm and Vr. Based on this potential difference, the voltage comparator AMP1 generates a strong control command so that Vm becomes equal to Vr. That is, A
If the output end of MP1 had a charge pump configuration, the output of AMP1 would be the difference current between the two current sources that make up the charge pump, and a strong control command means that the difference current is maximum.
【0089】続いてtb1の時間では、
ScanA=ロウレベル →T5=OFF
ScanB=ハイレベル →T4=ON
S1=ロウレベル →M1=OFF
S2=ハイレベル →M2=ON
SH=ロウレベル →ホールド状態
となり、AMP1の出力信号(制御信号)を画素回路の
T1のゲート及びコンデンサに書き込み、これに従って
駆動電流Idが変化する。書き込む時間はtxで与えら
れ、この時間の大きさによって制御利得が決まる。Subsequently, at time tb1, ScanA = low level → T5 = OFF ScanB = high level → T4 = ON S1 = low level → M1 = OFF S2 = high level → M2 = ON SH = low level → hold state, and AMP1 The output signal (control signal) is written to the gate and capacitor of T1 of the pixel circuit, and the drive current Id changes accordingly. The writing time is given by tx, and the control gain is determined by the size of this time.
【0090】続いてta2の時間では、ta1の時間と
同様に、
ScanA=ハイレベル →T5=ON
ScanB=ロウレベル →T4=OFF
S1=ハイレベル →M1=ON
S2=ロウレベル →M2=OFF
SH=ハイレベル →サンプリング状態
となり、モニタ電流Imがモニタ電圧Vmに変換され、
モニタ電圧Vmがサンプリングされる。このとき、tb
1の時間で画素回路のコンデンサの電圧が書き換わった
為、VmとVrとの電位差は、ta1の時間のときに比
べ小さくなっているのでAMP1の出力は先ほどに比べ
ると弱い制御指令を発生している。Subsequently, at the time of ta2, like the time of ta1, ScanA = high level → T5 = ON ScanB = low level → T4 = OFF S1 = high level → M1 = ON S2 = low level → M2 = OFF SH = high Level → becomes the sampling state, the monitor current Im is converted to the monitor voltage Vm,
The monitor voltage Vm is sampled. At this time, tb
Since the voltage of the capacitor of the pixel circuit is rewritten in the time of 1, the potential difference between Vm and Vr is smaller than that in the time of ta1, so the output of AMP1 generates a weaker control command than before. ing.
【0091】続いてtb2の時間で再びtb1と同様
に、
ScanA=ロウレベル →T5=OFF
ScanB=ハイレベル →T4=ON
S1=ロウレベル →M1=OFF
S2=ハイレベル →M2=ON
SH=ロウレベル →ホールド状態
となり、画素回路のT1のゲート及びコンデンサにAM
P1の出力信号を書き込む。しかしながら、tb1のと
きに比べ、AMP1の出力信号(制御指令)は弱くなっ
ているので同じtxの時間で変化できる駆動電流の変化
量は少なくなっている。Subsequently, at the time of tb2, again like tb1, ScanA = low level → T5 = OFF ScanB = high level → T4 = ON S1 = low level → M1 = OFF S2 = high level → M2 = ON SH = low level → hold It becomes the state and AM is connected to the gate and capacitor of T1 of the pixel circuit
Write the output signal of P1. However, since the output signal (control command) of AMP1 is weaker than that at tb1, the amount of change in drive current that can be changed at the same time tx is small.
【0092】同様にta3→tb3→ta4→tb4と
順次制御を繰り返し、目標値に収束していく。Similarly, the control is sequentially repeated in the order of ta3 → tb3 → ta4 → tb4 to converge to the target value.
【0093】本実施の形態を示す図5のように、例え
ば、ta5の時間でVmとVrが等しくなったと判定さ
れたならば、tb5ではAMP1からの制御出力は前回
の制御電圧を保持するといった状態になる。As shown in FIG. 5 showing the present embodiment, for example, if it is determined that Vm and Vr become equal at the time of ta5, the control output from AMP1 holds the previous control voltage at tb5. It becomes a state.
【0094】以上説明した本実施の形態の構成を用いれ
ば、実施の形態1と同様に、アーリー効果の影響を受け
ることなく、しかも安定且つ正確に駆動電流をOLED
に供給することができる。If the structure of the present embodiment described above is used, as in the case of the first embodiment, a stable and accurate drive current can be obtained without being affected by the Early effect.
Can be supplied to.
【0095】また、画素回路から出力されたモニタ電流
の検出と駆動電流設定電圧制御をサンプリングホールド
回路を用いて順次交互に繰り返して行うことにより、所
望の輝度を得る為に必要な駆動電流を設定することがで
きる。そして、これにより画素回路とデータ側駆動回路
とを繋ぐ信号線を1本にすることができる。Further, the detection of the monitor current output from the pixel circuit and the control of the drive current setting voltage are sequentially and repeatedly performed by using the sampling and holding circuit to set the drive current necessary for obtaining the desired brightness. can do. Then, by this, the number of signal lines connecting the pixel circuit and the data side drive circuit can be made one.
【0096】なお、制御信号をコンデンサCに正確に書
き込む為には、図5で示すような順番でスイッチ動作す
ることが望ましい。In order to accurately write the control signal to the capacitor C, it is desirable to perform the switch operation in the order shown in FIG.
【0097】また、本実施の形態で画素回路のT4,T
5、及び、データ側駆動回路内のM1,M2はn型のト
ランジスタとなっているが、先述したようにこのトラン
ジスタはスイッチとして動作するものであり、p型のト
ランジスタを用いても構わない。ただし、p型のトラン
ジスタを使用した場合は、反転した制御信号をゲートに
入力しなければならない。Further, in this embodiment, the pixel circuits T4 and T4 are
5 and M1 and M2 in the data side drive circuit are n-type transistors, but as described above, this transistor operates as a switch, and a p-type transistor may be used. However, when a p-type transistor is used, an inverted control signal must be input to the gate.
【0098】モニタ電流の小さい場合の対処に対して
も、実施の形態1と同様にカレントミラー比を適切に設
計すればよい。The current mirror ratio may be appropriately designed as in the first embodiment to cope with the case where the monitor current is small.
【0099】本実施の形態の説明でも輝度情報を基準電
流Irに持たせたが、この限りでなく実施の形態1で示
したように、抵抗に持たせても構わない。Although the reference current Ir is provided in the reference current Ir also in the description of the present embodiment, the present invention is not limited to this, and the resistor may be provided as described in the first embodiment.
【0100】なお、使用するトランジスタの種類に関し
ては、実施の形態1と同様である。The types of transistors used are the same as those in the first embodiment.
【0101】(実施の形態5)図4は本発明のアクティ
ブマトリックス型ディスプレイの実施の形態5に含まれ
る回路構成を示す構成図である。(Fifth Embodiment) FIG. 4 is a configuration diagram showing a circuit configuration included in a fifth embodiment of an active matrix type display of the present invention.
【0102】本実施の形態の実施の形態4との違いは、
OLEDを電源電位側に配置したことである。動作概念
は実施の形態4と同じなので、本実施の形態の構成のみ
を説明する。The difference between this embodiment and the fourth embodiment is that
That is, the OLED is arranged on the power supply potential side. Since the operation concept is the same as that of the fourth embodiment, only the configuration of the present embodiment will be described.
【0103】画素回路1の構成は、第1のp型薄膜トラ
ンジスタT1のソースにOLEDのカソードが接続され
ており、ソースフォロアを構成している。また、T1の
ゲートにはコンデンサCの一端と第1のn型薄膜トラン
ジスタT4のドレインが接続されており、T1のドレイ
ンには第2のn型薄膜トランジスタT2のドレインとゲ
ート及び第3のn型薄膜トランジスタT3のゲートが接
続されている。OLEDのアノードとコンデンサの他端
は電源電位Vddに接続されている。T2,T3のソー
スはGNDに接続されている。T3のドレインは第4の
n型薄膜トランジスタT5のソースが接続されている。
T4のソースとT5のドレインは短絡しており、画素回
路1から出力される信号線は1本であり、この信号線名
をVcとする。なお、T4,T5は電気的に導通状態或
いは非導通状態になるスイッチ動作をするものである。
T5のゲートには画素領域外部に設置された走査側駆動
回路(図中に記載していない)から出力される制御信号
ScanAが入力されており、T4のゲートには前記走
査側駆動回路から出力される制御信号ScanBが入力
されている。本実施の形態が示す構造において、T2と
T3は、カレントミラー構造に成っていると言ってもよ
い。In the pixel circuit 1, the cathode of the OLED is connected to the source of the first p-type thin film transistor T1 to form a source follower. Further, one end of the capacitor C and the drain of the first n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the second n-type thin film transistor T2 and the third n-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The anode of the OLED and the other end of the capacitor are connected to the power supply potential Vdd. The sources of T2 and T3 are connected to GND. The drain of T3 is connected to the source of the fourth n-type thin film transistor T5.
The source of T4 and the drain of T5 are short-circuited, the number of signal lines output from the pixel circuit 1 is one, and the signal line name is Vc. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state.
A control signal ScanA output from a scanning side drive circuit (not shown in the drawing) installed outside the pixel region is input to the gate of T5, and output from the scanning side drive circuit to the gate of T4. The control signal ScanB is input. In the structure described in this embodiment, T2 and T3 can be said to be a current mirror structure.
【0104】データ側駆動回路2の構成を説明する。The structure of the data side drive circuit 2 will be described.
【0105】画素と接続されている信号線Vcは、第1
のnMOSトランジスタM1のソースと第2のnMOS
トランジスタM2のドレインに接続されている。M1の
ゲートには制御信号S1が、M2のゲートには制御信号
S2が入力されている。M1のドレインは抵抗R2とサ
ンプルホールド回路4に接続され、抵抗R2の他端は電
源電位Vddに接続されている。サンプルホールド回路
4には制御信号SHが入力されている。サンプルホール
ド回路4の出力は電圧比較回路AMP1の負入力端子に
接続されている。AMP1の出力はM2のソースに接続
されている。また、輝度情報を持つ基準電流Irは抵抗
R1とAMP1の正入力端子に接続され、抵抗R1の他
端は電源電位Vddに接続されている。なお、AMP1
はMOSトランジスタで構成され、出力端はチャージポ
ンプ構成になっていることが望ましい。本実施の形態の
構成では、M1,M2はスイッチ回路として動作する。The signal line Vc connected to the pixel is the first
Source of the nMOS transistor M1 and the second nMOS
It is connected to the drain of the transistor M2. The control signal S1 is input to the gate of M1, and the control signal S2 is input to the gate of M2. The drain of M1 is connected to the resistor R2 and the sample hold circuit 4, and the other end of the resistor R2 is connected to the power supply potential Vdd. The control signal SH is input to the sample hold circuit 4. The output of the sample hold circuit 4 is connected to the negative input terminal of the voltage comparison circuit AMP1. The output of AMP1 is connected to the source of M2. Further, the reference current Ir having the brightness information is connected to the positive input terminals of the resistors R1 and AMP1, and the other end of the resistor R1 is connected to the power supply potential Vdd. In addition, AMP1
Is preferably a MOS transistor, and the output end is preferably of a charge pump configuration. In the configuration of this embodiment, M1 and M2 operate as a switch circuit.
【0106】サンプルホールド回路4の構成は、実施の
形態4と同様に、例えば、図6に示す構成で実現でき
る。The structure of the sample hold circuit 4 can be realized, for example, by the structure shown in FIG. 6 as in the fourth embodiment.
【0107】本実施形態においても、実施の形態4と同
様の効果が得られる。Also in this embodiment, the same effect as in the fourth embodiment can be obtained.
【0108】また、構成の変更についても実施の形態4
と同様に可能である。Further, regarding the change of the configuration, the fourth embodiment is also adopted.
Is possible as well.
【0109】(実施の形態6)図7は本発明のアクティ
ブマトリックス型ディスプレイの実施の形態6に含まれ
る回路構成を示す構成図である。(Sixth Embodiment) FIG. 7 is a configuration diagram showing a circuit configuration included in a sixth embodiment of an active matrix type display of the present invention.
【0110】まず、本実施の形態の画素回路1の構造を
説明する。First, the structure of the pixel circuit 1 of the present embodiment will be described.
【0111】画素回路1は、第1のn型薄膜トランジス
タT1のソースにOLEDのアノードが接続されてお
り、ソースフォロアを構成している。また、T1のゲー
トにはコンデンサCの一端と第2のn型薄膜トランジス
タT4のドレインが接続されており、T1のドレインに
は第1のp型薄膜トランジスタT2のドレインとゲート
及び第2のp型薄膜トランジスタT3のゲートが接続さ
れている。OLEDのカソードとコンデンサの他端はG
NDに接続されている。T2,T3のソースは電源電位
Vddに接続されている。T3のドレインは第3のn型
薄膜トランジスタT5のドレインが接続されている。T
4のソースとT5のソースは短絡しており、画素回路1
から出力される信号線は1本であり、この信号線名をV
cとする。なお、T4,T5は電気的に導通状態或いは
非導通状態になるスイッチ動作をするものである。T5
のゲートには画素領域外部に設置された走査側駆動回路
(図中に記載していない)から出力される制御信号Sc
anAが入力されており、T4のゲートには前記走査側
駆動回路から出力される制御信号ScanBが入力され
ている。In the pixel circuit 1, the anode of the OLED is connected to the source of the first n-type thin film transistor T1 and constitutes a source follower. Further, one end of the capacitor C and the drain of the second n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the first p-type thin film transistor T2 and the second p-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The cathode of the OLED and the other end of the capacitor are G
It is connected to ND. The sources of T2 and T3 are connected to the power supply potential Vdd. The drain of T3 is connected to the drain of the third n-type thin film transistor T5. T
The source of 4 and the source of T5 are short-circuited, and the pixel circuit 1
There is only one signal line output from the
Let be c. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state. T5
A control signal Sc output from a scanning side drive circuit (not shown in the figure) installed outside the pixel region is applied to the gate of
anA is input, and the control signal ScanB output from the scanning side drive circuit is input to the gate of T4.
【0112】以上までの構成は、実施の形態4と同様で
ある。本実施の形態は、この構成に、さらに、第4のn
型薄膜トランジスタT6のドレインをOLEDのアノー
ド端に接続し、T6のソースをT1のゲートに接続して
いる。T6のゲートには前記走査側駆動回路から出力さ
れている制御信号ScanCが入力されている。T6は
スイッチとして動作する。なお、本実施の形態が示す構
造において、T2とT3は、カレントミラー構造に成っ
ていると言ってもよい。The configuration up to this point is similar to that of the fourth embodiment. The present embodiment has a configuration in which the fourth n
The drain of the thin film transistor T6 is connected to the anode end of the OLED, and the source of T6 is connected to the gate of T1. The control signal ScanC output from the scanning side drive circuit is input to the gate of T6. T6 operates as a switch. It should be noted that in the structure shown in this embodiment, T2 and T3 can be said to be a current mirror structure.
【0113】これらの画素回路の構成要素において、本
実施の形態及び下記の実施の形態7では、薄膜トランジ
スタT1とコンデンサCとが第1の電圧制御電流源に、
薄膜トランジスタT2が駆動電流電圧変換素子に、薄膜
トランジスタT3が第2の電圧制御電流源に、薄膜トラ
ンジスタT4が第1のスイッチ回路に、薄膜トランジス
タT5が第2のスイッチ回路に、薄膜トランジスタT6
が第3のスイッチ回路に、それぞれ対応している。In the constituent elements of these pixel circuits, in the present embodiment and the following seventh embodiment, the thin film transistor T1 and the capacitor C serve as the first voltage controlled current source,
The thin film transistor T2 serves as a drive current / voltage conversion element, the thin film transistor T3 serves as a second voltage control current source, the thin film transistor T4 serves as a first switch circuit, the thin film transistor T5 serves as a second switch circuit, and the thin film transistor T6.
Correspond to the third switch circuits, respectively.
【0114】画素領域外部に設置されたデータ側駆動回
路2について説明する。The data side drive circuit 2 installed outside the pixel region will be described.
【0115】画素回路1と接続されている信号線Vc
は、第1のnMOSトランジスタM1のドレインと、第
2のnMOSトランジスタM2のドレインと、第3のn
MOSトランジスタM3のドレインに接続されている。
M1のゲートには制御信号S1が、M2のゲートには制
御信号S2が、M3のゲートには制御信号S3が入力さ
れている。M1のソースは抵抗R2とサンプルホールド
回路4に接続され、R2の他端はGNDに接続されてい
る。サンプルホールド回路4には制御信号SHが入力さ
れている。サンプルホールド回路4の出力は電圧比較回
路AMP1の負入力端子に接続されている。AMP1の
出力はM2のソースに接続されている。また、輝度情報
を持つ基準電流Irは抵抗R1とAMP1の正入力端子
に接続され、抵抗R1の他端はGNDに接続されてい
る。なお、AMP1はMOSトランジスタで構成され、
出力端はチャージポンプ構成になっていることが望まし
い。M3のソースには基準電圧源Vsが接続されてい
る。この基準電圧源VsはGND電位を基準に作られて
おり、電圧VsはOLEDの発光しきい値電圧以下の固
定電圧にするか、或いは、輝度情報に応じて、その駆動
電流に対応する平均的なOLEDの動作電圧Vonに等
しい電圧を与えることが望ましい。Signal line Vc connected to pixel circuit 1
Is the drain of the first nMOS transistor M1, the drain of the second nMOS transistor M2, and the third nMOS transistor M2.
It is connected to the drain of the MOS transistor M3.
The control signal S1 is input to the gate of M1, the control signal S2 is input to the gate of M2, and the control signal S3 is input to the gate of M3. The source of M1 is connected to the resistor R2 and the sample hold circuit 4, and the other end of R2 is connected to GND. The control signal SH is input to the sample hold circuit 4. The output of the sample hold circuit 4 is connected to the negative input terminal of the voltage comparison circuit AMP1. The output of AMP1 is connected to the source of M2. The reference current Ir having the brightness information is connected to the positive input terminals of the resistors R1 and AMP1, and the other end of the resistor R1 is connected to GND. AMP1 is composed of MOS transistors,
It is desirable that the output end has a charge pump configuration. A reference voltage source Vs is connected to the source of M3. The reference voltage source Vs is made with the GND potential as a reference, and the voltage Vs is set to a fixed voltage equal to or lower than the light emission threshold voltage of the OLED, or an average value corresponding to the drive current according to the brightness information. It is desirable to provide a voltage equal to the operating voltage Von of the OLED.
【0116】サンプルホールド回路4は、例えば、図6
に示す構造を用いて構わない。The sample hold circuit 4 is, for example, as shown in FIG.
The structure shown in may be used.
【0117】これらのデータ側駆動回路の構成要素にお
いて、本実施の形態及び下記の実施の形態7では、電圧
比較回路AMP1とサンプルホールド回路4と抵抗R
1、R2と基準電流源Irとが制御回路に、MOSトラ
ンジスタM1、M2が入出力切り替えスイッチに、MO
SトランジスタM2、M3が選択スイッチ回路に、それ
ぞれ対応している。即ち、本実施の形態及び下記の実施
の形態7では、M2は2つのスイッチの構成要素を兼ね
る構成となっている。In the components of these data side drive circuits, in the present embodiment and the following seventh embodiment, the voltage comparison circuit AMP1, the sample hold circuit 4 and the resistor R are provided.
1, R2 and the reference current source Ir in the control circuit, the MOS transistors M1 and M2 in the input / output switch, and MO.
The S transistors M2 and M3 correspond to the selection switch circuits, respectively. That is, in the present embodiment and the following seventh embodiment, M2 has a configuration that also serves as a constituent element of two switches.
【0118】次に、本実施の形態の動作の一例を、図9
に示すタイミングチャートを用いて説明する。Next, an example of the operation of this embodiment is shown in FIG.
This will be described with reference to the timing chart shown in FIG.
【0119】時間tcは走査選択時間であり、すなわち
駆動電流設定制御可能時間である。この時間内には、輝
度情報変換およびOLEDアノード端電圧設定時間ts
と駆動電流設定制御時間tn(n=1〜5)があり、時
間tnはモニタ電流サンプリング時間tan(n=1〜
5)と制御電圧書き込み時間tbn(n=1〜5)で構
成されている。本実施の形態ではn=1〜5となってい
るが、この限りでなく、時間の許す限り何度行っても良
い。The time tc is the scan selection time, that is, the drive current setting controllable time. Within this time, brightness information conversion and OLED anode end voltage setting time ts
And the drive current setting control time tn (n = 1 to 5), and the time tn is the monitor current sampling time tan (n = 1 to 1).
5) and the control voltage writing time tbn (n = 1 to 5). In the present embodiment, n = 1 to 5, but it is not limited to this, and may be repeated as many times as the time permits.
【0120】まず、tsの時間で、
ScanA=ロウレベル →T5=OFF
ScanB=ハイレベル →T4=ON
ScanC=ハイレベル →T6=ON
S1=ロウレベル →M1=OFF
S2=ロウレベル →M2=OFF
S3=ハイレベル →M3=ON
SH=ロウレベル →ホールド状態
となり、データ側駆動回路内では、基準電流Irが変化
し、これに伴い電圧Vrも変化する。これと同時に、O
LEDのアノード端電圧を電圧Vsに設定する制御が行
われる。First, at time ts, ScanA = low level → T5 = OFF ScanB = high level → T4 = ON ScanC = high level → T6 = ON S1 = low level → M1 = OFF S2 = low level → M2 = OFF S3 = high Level → M3 = ON SH = Low level → Hold state, the reference current Ir changes in the data side drive circuit, and the voltage Vr also changes accordingly. At the same time, O
Control for setting the anode end voltage of the LED to the voltage Vs is performed.
【0121】続いて、ta1の時間で、
ScanA=ハイレベル →T5=ON
ScanB=ロウレベル →T4=OFF
ScanC=ロウレベル →T6=OFF
S1=ハイレベル →M1=ON
S2=ロウレベル →M2=OFF
S3=ロウレベル →M3=OFF
SH=ハイレベル →サンプリング状態
となる。この状態で、画素回路からのモニタ電流Imが
データ側駆動回路内でモニタ電圧Vm0に変換され、電
圧比較回路AMP1の負入力端子にサンプリング電圧V
mが入力される。この時点では、画素内のコンデンサに
書き込まれた電圧情報は、前回の情報のから変化してい
ないので、VmとVrには大きな電位差がある。Then, at time ta1, ScanA = high level → T5 = ON ScanB = low level → T4 = OFF ScanC = low level → T6 = OFF S1 = high level → M1 = ON S2 = low level → M2 = OFF S3 = Low level → M3 = OFF SH = High level → Sampling state. In this state, the monitor current Im from the pixel circuit is converted into the monitor voltage Vm0 in the data side drive circuit, and the sampling voltage Vm0 is applied to the negative input terminal of the voltage comparison circuit AMP1.
m is input. At this time, the voltage information written in the capacitor in the pixel has not changed from the previous information, and thus there is a large potential difference between Vm and Vr.
【0122】この電位差に基づいて電圧比較器AMP1
はVmがVrと等しくなるように強力な制御指令を発生
させる。すなわち、AMP1の出力端をチャージポンプ
構成にしていたならば、AMP1の出力はチャージポン
プを構成する2つの電流源の差電流となり、強力な制御
指令というのは差電流が大きいということである。Based on this potential difference, the voltage comparator AMP1
Generates a strong control command so that Vm becomes equal to Vr. That is, if the output end of the AMP1 has a charge pump structure, the output of the AMP1 becomes a difference current between two current sources forming the charge pump, and a strong control command means that the difference current is large.
【0123】続いてtb1の時間で、
ScanA=ロウレベル →T5=OFF
ScanB=ハイレベル →T4=ON
ScanC=ロウレベル →T6=OFF
S1=ロウレベル →M1=OFF
S2=ハイレベル →M2=ON
S3=ロウレベル →M3=OFF
SH=ロウレベル →ホールド状態
となり、AMP1の出力信号(制御信号)を画素回路の
T1のゲート及びコンデンサに書き込み、これに従って
駆動電流Idが変化する。書き込む時間はtxで与えら
れ、この時間の大きさによって制御利得が決まる。Subsequently, at time tb1, ScanA = low level → T5 = OFF ScanB = high level → T4 = ON ScanC = low level → T6 = OFF S1 = low level → M1 = OFF S2 = high level → M2 = ON S3 = low level → M3 = OFF SH = low level → Hold state, the output signal (control signal) of AMP1 is written to the gate and capacitor of T1 of the pixel circuit, and the drive current Id changes accordingly. The writing time is given by tx, and the control gain is determined by the size of this time.
【0124】続いてta2の時間では、ta1の時間と
同様に、
ScanA=ハイレベル →T5=ON
ScanB=ロウレベル →T4=OFF
ScanC=ロウレベル →T6=OFF
S1=ハイレベル →M1=ON
S2=ロウレベル →M2=OFF
S3=ロウレベル →M3=OFF
SH=ハイレベル →サンプリング状態
となり、モニタ電流Imがモニタ電圧Vmに変換され、
モニタ電圧Vmがサンプリングされる。このとき、tb
1の時間で画素回路のコンデンサの電圧が書き換わった
為、VmとVrとの電位差は、ta1の時間のときに比
べ小さくなっているのでAMP1の出力は先ほどに比べ
ると弱い制御指令を発生している。Subsequently, at the time of ta2, like the time of ta1, ScanA = high level → T5 = ON ScanB = low level → T4 = OFF ScanC = low level → T6 = OFF S1 = high level → M1 = ON S2 = low level → M2 = OFF S3 = Low level → M3 = OFF SH = High level → Sampling state, monitor current Im is converted to monitor voltage Vm,
The monitor voltage Vm is sampled. At this time, tb
Since the voltage of the capacitor of the pixel circuit is rewritten in the time of 1, the potential difference between Vm and Vr is smaller than that in the time of ta1, so the output of AMP1 generates a weaker control command than before. ing.
【0125】続いてtb2の時間で再びtb1と同様
に、
ScanA=ロウレベル →T5=OFF
ScanB=ハイレベル →T4=ON
ScanC=ロウレベル →T6=OFF
S1=ロウレベル →M1=OFF
S2=ハイレベル →M2=ON
S3=ロウレベル →M3=OFF
SH=ロウレベル →ホールド状態
となり、画素回路のT1のゲート及びコンデンサにAM
P1の出力信号を書き込む。しかしながら、tb1のと
きに比べ、AMP1の出力信号(制御指令)は弱くなっ
ているので同じtxの時間で変化できる駆動電流の変化
量は少なくなっている。Then, at the time of tb2, again like tb1, ScanA = low level → T5 = OFF ScanB = high level → T4 = ON ScanC = low level → T6 = OFF S1 = low level → M1 = OFF S2 = high level → M2 = ON S3 = Low level → M3 = OFF SH = Low level → Hold state, AM in the gate and capacitor of T1 of the pixel circuit
Write the output signal of P1. However, since the output signal (control command) of AMP1 is weaker than that at tb1, the amount of change in drive current that can be changed at the same time tx is small.
【0126】同様にta3→tb3→ta4→tb4と
順次制御を繰り返し、目標値に収束していく。Similarly, ta3 → tb3 → ta4 → tb4 is sequentially repeated to converge to the target value.
【0127】本実施の形態を示す図5のように、例え
ば、ta5の時間でVmとVrが等しくなったと判定さ
れたならば、tb5ではAMP1からの制御出力は前回
の制御電圧を保持するといった状態になる。As shown in FIG. 5 showing the present embodiment, for example, if it is determined that Vm and Vr become equal at the time of ta5, the control output from AMP1 holds the previous control voltage at tb5. It becomes a state.
【0128】本実施の形態によれば、実施の形態1の効
果と、実施の形態4の効果との両方の効果が得られる。According to this embodiment, both the effects of the first embodiment and the effects of the fourth embodiment can be obtained.
【0129】また、構成の変更についても実施の形態1
や4と同様に可能である。Further, regarding the change of the configuration, the first embodiment is also adopted.
It is possible in the same manner as in the case of 4 and 4.
【0130】(実施の形態7)図8は本発明のアクティ
ブマトリックス型ディスプレイの実施の形態7に含まれ
る回路構成を示す構成図である。(Embodiment 7) FIG. 8 is a configuration diagram showing a circuit configuration included in Embodiment 7 of an active matrix type display of the present invention.
【0131】本実施の形態の実施の形態6との違いは、
OLEDを電源電位側に配置したことである。動作概念
は実施の形態6と同じなので、本実施の形態の構成のみ
を説明する。The difference between this embodiment and the sixth embodiment is that
That is, the OLED is arranged on the power supply potential side. Since the operation concept is the same as that of the sixth embodiment, only the configuration of the present embodiment will be described.
【0132】画素回路1の構成は、第1のp型薄膜トラ
ンジスタT1のソースにOLEDのカソードが接続され
ており、ソースフォロアを構成している。また、T1の
ゲートにはコンデンサCの一端と第1のn型薄膜トラン
ジスタT4のドレインが接続されており、T1のドレイ
ンには第2のn型薄膜トランジスタT2のドレインとゲ
ート及び第3のn型薄膜トランジスタT3のゲートが接
続されている。OLEDのアノードとコンデンサの他端
は電源電位Vddに接続されている。T2,T3のソー
スはGNDに接続されている。T3のドレインは第4の
n型薄膜トランジスタT5のソースが接続されている。
T4のソースとT5のドレインは短絡しており、画素回
路1から出力される信号線は1本であり、この信号線名
をVcとする。なお、T4,T5は電気的に導通状態或
いは非導通状態になるスイッチ動作をするものである。
T5のゲートには画素領域外部に設置された走査側駆動
回路(図中に記載していない)から出力される制御信号
ScanAが入力されており、T4のゲートには前記走
査側駆動回路から出力される制御信号ScanBが入力
されている。In the configuration of the pixel circuit 1, the cathode of the OLED is connected to the source of the first p-type thin film transistor T1 to form a source follower. Further, one end of the capacitor C and the drain of the first n-type thin film transistor T4 are connected to the gate of T1, and the drain and gate of the second n-type thin film transistor T2 and the third n-type thin film transistor are connected to the drain of T1. The gate of T3 is connected. The anode of the OLED and the other end of the capacitor are connected to the power supply potential Vdd. The sources of T2 and T3 are connected to GND. The drain of T3 is connected to the source of the fourth n-type thin film transistor T5.
The source of T4 and the drain of T5 are short-circuited, the number of signal lines output from the pixel circuit 1 is one, and the signal line name is Vc. It should be noted that T4 and T5 perform a switch operation that brings them into an electrically conducting state or a non-conducting state.
A control signal ScanA output from a scanning side drive circuit (not shown in the figure) installed outside the pixel region is input to the gate of T5, and output from the scanning side drive circuit to the gate of T4. The control signal ScanB is input.
【0133】以上までの構成は、実施の形態5と同じで
ある。本実施の形態は、この構造に、さらに、第5のn
型薄膜トランジスタT6のドレインをOLEDのカソー
ド端に接続し、T6のソースをT1のゲートに接続して
いる。T6のゲートには前記走査側駆動回路から出力さ
れている制御信号ScanCが入力されている。T6は
スイッチとして動作する。なお、本実施の形態が示す構
造において、T2とT3は、カレントミラー構造に成っ
ていると言ってもよい。The configuration up to this point is the same as that of the fifth embodiment. In the present embodiment, in addition to this structure, the fifth n
The drain of the thin film transistor T6 is connected to the cathode end of the OLED, and the source of T6 is connected to the gate of T1. The control signal ScanC output from the scanning side drive circuit is input to the gate of T6. T6 operates as a switch. It should be noted that in the structure shown in this embodiment, T2 and T3 can be said to be a current mirror structure.
【0134】画素領域外部に設置されたデータ側駆動回
路2について説明する。The data side drive circuit 2 installed outside the pixel area will be described.
【0135】画素回路1と接続されている信号線Vc
は、第1のnMOSトランジスタM1のソースと、第2
のnMOSトランジスタM2のドレインと、第3のnM
OSトランジスタM3のドレインに接続されている。M
1のゲートには制御信号S1が、M2のゲートには制御
信号S2が、M3のゲートには制御信号S3が入力され
ている。M1のドレインは抵抗R2とサンプルホールド
回路4に接続され、R2の他端は電源電位Vddに接続
されている。サンプルホールド回路4には制御信号SH
が入力されている。サンプルホールド回路4の出力は電
圧比較回路AMP1の負入力端子に接続されている。A
MP1の出力はM2のソースに接続されている。また、
輝度情報を持つ基準電流Irは抵抗R1とAMP1の正
入力端子に接続され、抵抗R1の他端は電源電位Vdd
に接続されている。なお、AMP1はMOSトランジス
タで構成され、出力端はチャージポンプ構成になってい
ることが望ましい。M3のソースには基準電圧源Vsが
接続されている。この基準電圧源Vsは電源電位Vdd
を基準に作られており、電圧VsはOLEDの発光しき
い値電圧以下の固定電圧にするか、或いは、輝度情報に
応じて、その駆動電流に対応する平均的なOLEDの動
作電圧Vonに等しい電圧を与えることが望ましい。Signal line Vc connected to pixel circuit 1
Is the source of the first nMOS transistor M1 and the second
Drain of the nMOS transistor M2 and the third nM
It is connected to the drain of the OS transistor M3. M
The control signal S1 is input to the gate of 1, the control signal S2 is input to the gate of M2, and the control signal S3 is input to the gate of M3. The drain of M1 is connected to the resistor R2 and the sample hold circuit 4, and the other end of R2 is connected to the power supply potential Vdd. The sample hold circuit 4 has a control signal SH
Has been entered. The output of the sample hold circuit 4 is connected to the negative input terminal of the voltage comparison circuit AMP1. A
The output of MP1 is connected to the source of M2. Also,
The reference current Ir having luminance information is connected to the positive input terminals of the resistor R1 and AMP1, and the other end of the resistor R1 has the power supply potential Vdd.
It is connected to the. It is desirable that the AMP1 is composed of a MOS transistor and that the output terminal has a charge pump structure. A reference voltage source Vs is connected to the source of M3. This reference voltage source Vs has a power supply potential Vdd.
The voltage Vs is set to a fixed voltage equal to or lower than the light emitting threshold voltage of the OLED, or equal to the average operating voltage Von of the OLED corresponding to the drive current according to the brightness information. It is desirable to apply a voltage.
【0136】サンプルホールド回路4は、例えば、図6
に示す構造を用いて構わない。The sample hold circuit 4 is, for example, as shown in FIG.
The structure shown in may be used.
【0137】本実施の形態によれば、実施の形態3の効
果と、実施の形態5の効果との両方の効果が得られる。According to this embodiment, both the effects of the third embodiment and the effects of the fifth embodiment can be obtained.
【0138】また、構成の変更についても実施の形態3
や5と同様に可能である。In addition, regarding the change of the configuration, the third embodiment is also applicable.
It is possible in the same manner as in step 5 and step 5.
【0139】[0139]
【発明の効果】以上説明した様に本発明によれば、各画
素回路に設置された駆動電流源を構成するトランジスタ
のしきい値電圧のばらつきに影響されず安定且つ正確に
電流発光素子に供給できる。As described above, according to the present invention, stable and accurate supply to the current light emitting element is not affected by the variation in the threshold voltage of the transistor constituting the drive current source installed in each pixel circuit. it can.
【0140】また、駆動電流源の制御電圧を制御する期
間から、設定された制御電圧に基づいて一定の電流を発
光素子に流し続ける期間に移る段階において、駆動電流
源の入出力端子間電圧を変化させないようにできるた
め、駆動電流源として絶縁ゲート型電界効果トランジス
タを用いた場合に課題となっていたアーリー効果による
影響から完全に開放され、さらには、輝度によって、或
いは、経時劣化によってOLEDのアノード・カソード
電圧が大きく変化して、駆動電流を発生するトランジス
タのソース・ドレイン電圧が十分に確保できず、動作領
域が3極管領域になったとしても、安定かつ高精度に駆
動電流を発光素子に供給できる為、高精細な画像表示が
可能である。Further, at the stage of shifting from the period for controlling the control voltage of the driving current source to the period for continuously supplying a constant current to the light emitting element based on the set control voltage, the voltage between the input and output terminals of the driving current source is changed. Since it can be prevented from changing, it is completely free from the influence of the Early effect, which has been a problem when an insulated gate field effect transistor is used as a drive current source. Even if the source / drain voltage of the transistor that generates the drive current cannot be sufficiently secured due to the large change in the anode / cathode voltage and the operating region becomes the triode region, the drive current is emitted stably and accurately. Since it can be supplied to the device, high-definition image display is possible.
【図1】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 1 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図2】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 2 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図3】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 3 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図4】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 4 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図5】本発明のアクティブマトリックス型ディスプレ
イの一実施形態の動作を説明する為のタイミングチャー
トである。FIG. 5 is a timing chart for explaining the operation of the embodiment of the active matrix display of the present invention.
【図6】本発明のアクティブマトリックス型ディスプレ
イの一実施形態で用いるサンプルホールド回路である。FIG. 6 is a sample hold circuit used in one embodiment of the active matrix display of the present invention.
【図7】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 7 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図8】本発明のアクティブマトリックス型ディスプレ
イの一実施形態に含まれる回路構成を示す構成図であ
る。FIG. 8 is a configuration diagram showing a circuit configuration included in an embodiment of an active matrix type display of the present invention.
【図9】本発明のアクティブマトリックス型ディスプレ
イの一実施形態の動作を説明する為のタイミングチャー
トである。FIG. 9 is a timing chart for explaining the operation of the embodiment of the active matrix display of the present invention.
【図10】本発明のアクティブマトリックス型ディスプ
レイの一実施形態を示す構成図である。FIG. 10 is a configuration diagram showing an embodiment of an active matrix type display of the present invention.
【図11】本発明のアクティブマトリックス型ディスプ
レイの一実施の形態の動作を説明する為のタイミングチ
ャートである。FIG. 11 is a timing chart for explaining the operation of the embodiment of the active matrix display of the present invention.
【図12】OLEDモデルの放電特性を調べるシミュレ
ーション用回路図である。FIG. 12 is a simulation circuit diagram for examining discharge characteristics of an OLED model.
【図13】作成したOLEDモデルの電圧電流特性であ
る。FIG. 13 is a voltage-current characteristic of the created OLED model.
【図14】OLEDの放電特性シミュレーション結果で
ある。FIG. 14 is a result of OLED discharge characteristic simulation.
【図15】従来例1のアクティブマトリックス型ディス
プレイに含まれる回路構成を示す構成図である。FIG. 15 is a configuration diagram showing a circuit configuration included in an active matrix display of Conventional Example 1.
【図16】従来例2のアクティブマトリックス型ディス
プレイに含まれる回路構成を示す構成図である。16 is a configuration diagram showing a circuit configuration included in an active matrix display of Conventional Example 2. FIG.
【図17】従来例3のアクティブマトリックス型ディス
プレイに含まれる回路構成を示す構成図である。FIG. 17 is a configuration diagram showing a circuit configuration included in an active matrix display of Conventional Example 3.
OLED 発光素子 TFT1〜TFT4、T1〜T6 薄膜トランジスタ M1〜M3 MOSトランジスタ C コンデンサ R,R1,R2 抵抗 Ir 基準電流源 Vs 基準電圧源 AMP1 電圧比較回路 1 画素回路 2 データ側駆動回路 3 走査側駆動回路 4 サンプルホールド回路 5 信号供給回路 OLED light emitting element TFT1 to TFT4, T1 to T6 thin film transistor M1 to M3 MOS transistors C capacitor R, R1, R2 resistance Ir reference current source Vs reference voltage source AMP1 voltage comparison circuit 1 pixel circuit 2 Data side drive circuit 3 Scanning side drive circuit 4 sample and hold circuit 5 Signal supply circuit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 641 G09G 3/20 641D 642 642A H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29/78 614 Fターム(参考) 3K007 AB17 BA06 BB07 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD04 DD05 EE28 FF11 JJ02 JJ03 JJ04 JJ06 5F110 AA30 BB01 GG02 GG04 GG05 GG13 GG15 NN71 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 641 G09G 3/20 641D 642 642A H01L 29/786 H05B 33/14 A H05B 33/14 H01L 29 / 78 614 F term (reference) 3K007 AB17 BA06 BB07 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD04 DD05 EE28 FF11 JJ02 JJ03 JJ04 JJ06 5F110 AA30 BB01 GG02 GG04 GG05 GG13 GG15 NN71
Claims (12)
えた画素をマトリックス状に複数配置し、前記画素回路
の制御を行うための走査側駆動回路とデータ側駆動回路
とを少なくとも有するアクティブマトリックス型ディス
プレイであって、 前記画素回路は、前記発光素子と、第1の電圧制御電流
源と、第1のスイッチ回路と、駆動電流電圧変換素子
と、第2の電圧制御電流源と、第2のスイッチ回路と、
第3のスイッチ回路と、を少なくとも含み、 前記走査側駆動回路は、少なくとも、前記第1のスイッ
チ回路と前記第2のスイッチ回路と前記第3のスイッチ
回路とに接続され、前記第1のスイッチ回路、前記第2
のスイッチ回路及び前記第3のスイッチ回路の夫々を導
通状態或いは非導通状態に制御する機能を有し、 前記データ側駆動回路は、制御回路と、基準電圧源と、
選択スイッチ回路と、を少なくとも含み、(1−a)前
記画素回路において、 (1)前記発光素子は、該発光素子に流れる駆動電流に
応じて輝度が変化する電流制御型の発光素子であり、 (2)前記第1の電圧制御電流源は、制御電圧により制
御される能動素子と該制御電圧を記憶できる記憶回路と
を少なくとも含み、前記制御電圧に基づいて前記駆動電
流を発生させる機能を有し、前記能動素子の前記制御電
圧を入力するための制御端子は前記第1のスイッチ回路
を介して前記データ側駆動回路に接続され、 (3)前記駆動電流電圧変換素子は、前記駆動電流が流
れる電流経路に対して直列に接続され、前記駆動電流を
電圧に変換する機能を有し、 (4)前記第2の電圧制御電流源は、前記駆動電流電圧
変換素子の出力電圧に基づいて前記駆動電流に相関する
モニタ電流を発生させる機能を有し、該モニタ電流を出
力する出力端子は前記第2のスイッチ回路を介して前記
データ側駆動回路に接続され、 (5)前記第3のスイッチ回路は、前記データ側駆動回
路内に設けられた基準電圧源と前記発光素子との間に接
続され、(1−b)前記データ側駆動回路において、 (1)前記制御回路は、前記モニタ電流に基づいて前記
発光素子に流す駆動電流が所望の輝度を得る為に必要な
電流値となるように前記第1の電圧制御電流源を制御す
る機能を有し、 (2)前記基準電圧源は、前記発光素子の端子間電圧を
所定の電圧値にするためのリセット電位を出力する機能
を有し、 (3)前記選択スイッチ回路は、前記制御回路と前記基
準電圧源とのうちのどちらの出力を前記画素回路へ出力
するかを選択する機能を有し、 前記第1のスイッチ回路及び前記第2のスイッチ回路が
共に導通状態にあり且つ前記第3のスイッチ回路が非導
通状態にあり前記選択スイッチ回路により前記制御回路
の出力が選択されているときに、前記モニタ電流に基づ
いて前記制御回路により前記第1の電圧制御電流源を制
御する機能と、 前記制御期間の直前の、少なくとも前記第3のスイッチ
回路が導通状態にあり前記選択スイッチ回路により前記
基準電圧源の出力が選択されているときに、前記発光素
子の端子間電圧を所定の電圧値に制御する機能とを有す
ることを特徴とするアクティブマトリックス型ディスプ
レイ。1. An active matrix display in which a plurality of pixels each having a pixel circuit including at least a light-emitting element are arranged in a matrix and at least a scanning side driving circuit and a data side driving circuit for controlling the pixel circuit are provided. Wherein the pixel circuit includes the light emitting element, a first voltage controlled current source, a first switch circuit, a drive current / voltage conversion element, a second voltage controlled current source, and a second switch. Circuit,
At least a third switch circuit, wherein the scan side drive circuit is connected to at least the first switch circuit, the second switch circuit and the third switch circuit, and the first switch Circuit, said second
A switch circuit and a third switch circuit, each of which has a function of controlling a conductive state or a non-conductive state, the data side drive circuit, a control circuit, a reference voltage source,
A selection switch circuit, and (1-a) in the pixel circuit, (1) the light emitting element is a current control type light emitting element whose brightness changes according to a drive current flowing in the light emitting element, (2) The first voltage controlled current source includes at least an active element controlled by a control voltage and a storage circuit capable of storing the control voltage, and has a function of generating the drive current based on the control voltage. And a control terminal for inputting the control voltage of the active element is connected to the data side drive circuit via the first switch circuit, (3) the drive current / voltage conversion element outputs the drive current. It is connected in series to a flowing current path and has a function of converting the drive current into a voltage. (4) The second voltage control current source is based on an output voltage of the drive current / voltage conversion element. The output terminal for outputting a monitor current having a function of generating a monitor current correlated with the drive current is connected to the data side drive circuit via the second switch circuit, and (5) the third The switch circuit is connected between a reference voltage source provided in the data side drive circuit and the light emitting element, (1-b) in the data side drive circuit, (1) the control circuit is the monitor. (2) the reference voltage source, which has a function of controlling the first voltage-controlled current source so that the drive current flowing through the light-emitting element based on the current has a current value required to obtain a desired brightness. Has a function of outputting a reset potential for setting a voltage between terminals of the light emitting element to a predetermined voltage value, (3) the selection switch circuit is one of the control circuit and the reference voltage source. Output to the pixel circuit The selection switch circuit has a function of selecting whether to output, the first switch circuit and the second switch circuit are both in a conductive state, and the third switch circuit is in a non-conductive state. A function of controlling the first voltage controlled current source by the control circuit based on the monitor current when the output of the circuit is selected; and at least the third switch circuit immediately before the control period. An active matrix type having a function of controlling the terminal voltage of the light emitting element to a predetermined voltage value when the output of the reference voltage source is selected by the selection switch circuit in the conductive state. display.
記能動素子は絶縁ゲート型電界効果トランジスタであ
り、該能動素子の制御端子は絶縁ゲート型電界効果トラ
ンジスタのゲート端子であって、前記記憶回路はコンデ
ンサからなり、 前記絶縁ゲート型電界効果トランジスタの第1端子は前
記発光素子の第1端子及び前記第3のスイッチ回路に接
続され、前記発光素子の第2端子は全画素共通電位に接
続され、前記絶縁ゲート型電界効果トランジスタの第2
端子は前記駆動電流電圧変換素子に接続され、前記絶縁
ゲート型電界効果トランジスタのゲート端子は前記コン
デンサの第1端子及び前記第1のスイッチ回路に接続さ
れ、前記コンデンサの第2端子は全画素共通電位に接続
されていることを特徴とする請求項1に記載のアクティ
ブマトリックス型ディスプレイ。2. The first voltage controlled current source, wherein the active element is an insulated gate field effect transistor, and the control terminal of the active element is a gate terminal of the insulated gate field effect transistor. The circuit includes a capacitor, a first terminal of the insulated gate field effect transistor is connected to the first terminal of the light emitting element and the third switch circuit, and a second terminal of the light emitting element is connected to a common potential for all pixels. A second portion of the insulated gate field effect transistor
A terminal is connected to the drive current / voltage conversion element, a gate terminal of the insulated gate field effect transistor is connected to the first terminal of the capacitor and the first switch circuit, and a second terminal of the capacitor is common to all pixels. The active matrix type display according to claim 1, wherein the active matrix type display is connected to a potential.
の第1端子に接続された前記第3のスイッチ回路の他方
の端子が、前記絶縁ゲート型電界効果トランジスタのゲ
ート端子に接続されていることを特徴とする請求項2に
記載のアクティブマトリックス型ディスプレイ。3. The other terminal of the third switch circuit connected to the first terminal of the insulated gate field effect transistor is connected to the gate terminal of the insulated gate field effect transistor. The active matrix type display according to claim 2.
えた画素をマトリックス状に複数配置し、前記画素回路
の制御を行うための走査側駆動回路とデータ側駆動回路
とを少なくとも有するアクティブマトリックス型ディス
プレイであって、 前記画素回路は、前記発光素子と、第1の電圧制御電流
源と、第1のスイッチ回路と、駆動電流電圧変換素子
と、第2の電圧制御電流源と、第2のスイッチ回路と、
を少なくとも含み、 前記走査側駆動回路は、少なくとも、前記第1のスイッ
チ回路と前記第2のスイッチ回路とに接続され、前記第
1のスイッチ回路及び前記第2のスイッチ回路を導通状
態或いは非導通状態に制御する機能を有し、 前記データ側駆動回路は、サンプルホールド回路を備え
た制御回路と、入出力切り替えスイッチと、を少なくと
も含み、(2−a)前記画素回路において、 (1)前記発光素子は、該発光素子に流れる駆動電流に
応じて輝度が変化する電流制御型の発光素子であり、 (2)前記第1の電圧制御電流源は、制御電圧により制
御される能動素子と該制御電圧を記憶できる記憶回路と
を少なくとも含み、前記制御電圧に基づいて前記駆動電
流を発生させる機能を有し、前記能動素子の前記制御電
圧を入力するための制御端子は前記第1のスイッチ回路
を介して前記データ側駆動回路に接続され、 (3)前記駆動電流電圧変換素子は、前記駆動電流が流
れる電流経路に対して直列に接続され、前記駆動電流を
電圧に変換する機能を有し、 (4)前記第2の電圧制御電流源は、前記駆動電流電圧
変換素子の出力電圧に基づいて前記駆動電流に相関する
モニタ電流を発生させる機能を有し、該モニタ電流を出
力する出力端子は前記第2のスイッチ回路を介して前記
データ側駆動回路に接続され、 (5)前記第1のスイッチ回路及び前記第2のスイッチ
回路の前記データ側駆動回路に接続される側の端子は短
絡され、(2−b)前記データ側駆動回路において、 (1)前記サンプルホールド回路を備えた制御回路は、
前記モニタ電流に相関のある信号をサンプリング、ホー
ルドし、該ホールドされた信号をもとに前記発光素子に
流す駆動電流が所望の輝度を得る為に必要な電流値とな
るように前記第1の電圧制御電流源を制御する機能を有
し、 (2)前記入出力切り替えスイッチは、前記制御回路と
前記画素回路との間に接続され、前記第1のスイッチ回
路及び前記第2のスイッチ回路と同期動作して、前記画
素回路からモニタ電流を入力する入力状態と前記画素回
路へ制御電圧を出力する出力状態とに切り替える機能を
有し、 前記第1のスイッチ回路が非導通状態にあり且つ前記第
2のスイッチ回路が導通状態にあるときに前記入出力切
り替えスイッチを入力状態とし、前記モニタ電流を入力
して該モニタ電流に相関のある信号を前記サンプルホー
ルド回路でサンプリングし、 前記第1のスイッチ回路が導通状態にあり且つ前記第2
のスイッチ回路が非導通状態にあるときに前記入出力切
り替えスイッチを出力状態とし、前記サンプルホールド
回路をホールド状態として該サンプルホールド回路でホ
ールドされている信号に基づいて前記第1の電圧制御電
流源を制御する機能を有することを特徴とするアクティ
ブマトリックス型ディスプレイ。4. An active matrix display in which a plurality of pixels each having a pixel circuit including at least a light emitting element are arranged in a matrix and at least a scanning side drive circuit and a data side drive circuit for controlling the pixel circuit are provided. Wherein the pixel circuit includes the light emitting element, a first voltage controlled current source, a first switch circuit, a drive current / voltage conversion element, a second voltage controlled current source, and a second switch. Circuit,
The scan side drive circuit is connected to at least the first switch circuit and the second switch circuit, and the first switch circuit and the second switch circuit are in a conductive state or a non-conductive state. And a control circuit having a sample hold circuit, and an input / output changeover switch. (2-a) In the pixel circuit, (1) The above The light emitting element is a current control type light emitting element whose brightness changes according to a drive current flowing through the light emitting element, and (2) the first voltage controlled current source is an active element controlled by a control voltage, and A storage circuit capable of storing a control voltage, having a function of generating the drive current based on the control voltage, for inputting the control voltage of the active element The control terminal is connected to the data side drive circuit via the first switch circuit, (3) the drive current / voltage conversion element is connected in series to a current path through which the drive current flows, and (4) The second voltage controlled current source has a function of generating a monitor current correlated with the drive current based on the output voltage of the drive current / voltage conversion element. An output terminal for outputting the monitor current is connected to the data side drive circuit via the second switch circuit, (5) the data side drive circuit of the first switch circuit and the second switch circuit The terminal on the side connected to is short-circuited, (2-b) in the data side drive circuit, (1) the control circuit including the sample hold circuit is:
A signal having a correlation with the monitor current is sampled and held, and based on the held signal, the drive current supplied to the light emitting element has a current value necessary for obtaining a desired brightness. (2) The input / output changeover switch is connected between the control circuit and the pixel circuit, and has a function of controlling a voltage-controlled current source, and the first switch circuit and the second switch circuit. It has a function of performing a synchronous operation to switch between an input state in which a monitor current is input from the pixel circuit and an output state in which a control voltage is output to the pixel circuit, wherein the first switch circuit is in a non-conducting state, and When the second switch circuit is in the conducting state, the input / output changeover switch is set to the input state, the monitor current is input, and the signal having the correlation with the monitor current is sample-held. Sampled at road, the first switch circuit is in the conducting state and the second
The input / output changeover switch is set to the output state when the switch circuit is off, and the sample / hold circuit is set to the hold state based on the signal held by the sample / hold circuit. An active matrix type display characterized by having a function of controlling a display.
プリングと、該サンプルホールド回路にホールドされた
信号に基づいた前記第1の電圧制御電流源の制御とを、
時分割制御で交互に行うことを特徴とする請求項4に記
載のアクティブマトリックス型ディスプレイ。5. Sampling in the sample and hold circuit and control of the first voltage controlled current source based on the signal held in the sample and hold circuit,
The active matrix display according to claim 4, wherein the display is alternately performed by time division control.
記能動素子は絶縁ゲート型電界効果トランジスタであ
り、該能動素子の制御端子は絶縁ゲート型電界効果トラ
ンジスタのゲート端子であって、前記記憶回路はコンデ
ンサからなり、前記絶縁ゲート型電界効果トランジスタ
の第1端子は前記発光素子の第1端子に接続され、前記
発光素子の第2端子は全画素共通電位に接続され、前記
絶縁ゲート型電界効果トランジスタの第2端子は前記駆
動電流電圧変換素子に接続され、前記絶縁ゲート型電界
効果トランジスタのゲート端子は前記コンデンサの第1
端子及び前記第1のスイッチ回路と接続され、前記コン
デンサの第2端子は全画素共通電位に接続されているこ
とを特徴とする請求項4又は5に記載のアクティブマト
リックス型ディスプレイ。6. In the first voltage controlled current source, the active element is an insulated gate field effect transistor, and the control terminal of the active element is a gate terminal of the insulated gate field effect transistor. The circuit includes a capacitor, a first terminal of the insulated gate field effect transistor is connected to a first terminal of the light emitting element, a second terminal of the light emitting element is connected to a common potential for all pixels, and the insulated gate field effect transistor is connected. The second terminal of the effect transistor is connected to the drive current / voltage conversion element, and the gate terminal of the insulated gate field effect transistor is the first terminal of the capacitor.
The active matrix type display according to claim 4 or 5, wherein a terminal and the first switch circuit are connected, and a second terminal of the capacitor is connected to a common potential for all pixels.
えた画素をマトリックス状に複数配置し、前記画素回路
の制御を行うための走査側駆動回路とデータ側駆動回路
とを少なくとも有するアクティブマトリックス型ディス
プレイであって、 前記画素回路は、前記発光素子と、第1の電圧制御電流
源と、第1のスイッチ回路と、駆動電流電圧変換素子
と、第2の電圧制御電流源と、第2のスイッチ回路と、
第3のスイッチ回路と、を少なくとも含み、 前記走査側駆動回路は、少なくとも、前記第1のスイッ
チ回路、前記第2のスイッチ回路及び前記第3のスイッ
チ回路とに接続され、前記第1のスイッチ回路、前記第
2のスイッチ回路及び前記第3のスイッチ回路の夫々を
導通状態或いは非導通状態に制御する機能を有し、 前記データ側駆動回路は、サンプルホールド回路を備え
た制御回路と、基準電圧源と、選択スイッチ回路と、入
出力切り替えスイッチと、を少なくとも含み、(3−
a)前記画素回路において、 (1)前記発光素子は、該発光素子に流れる駆動電流に
応じて輝度が変化する電流制御型の発光素子であり、 (2)前記第1の電圧制御電流源は、制御電圧により制
御される能動素子と該制御電圧を記憶できる記憶回路と
を少なくとも含み、前記制御電圧に基づいて前記駆動電
流を発生させる機能を有し、前記能動素子の前記制御電
圧を入力するための制御端子は前記第1のスイッチ回路
を介して前記データ側駆動回路に接続され、 (3)前記駆動電流電圧変換素子は、前記駆動電流が流
れる電流経路に対して直列に接続され、前記駆動電流を
電圧に変換する機能を有し、 (4)前記第2の電圧制御電流源は、前記駆動電流電圧
変換素子の出力電圧に基づいて前記駆動電流に相関する
モニタ電流を発生させる機能を有し、該モニタ電流を出
力する出力端子は前記第2のスイッチ回路を介して前記
データ側駆動回路に接続され、 (5)前記第3のスイッチ回路は、前記データ側駆動回
路内に設けられた基準電圧源と前記発光素子との間に接
続され、 (6)前記第1のスイッチ回路及び前記第2のスイッチ
回路の前記データ側駆動回路に接続される側の端子は短
絡され、(3−b)前記データ側駆動回路において、 (1)前記サンプルホールド回路を備えた制御回路は、
前記モニタ電流に相関のある信号をサンプリング、ホー
ルドし、該ホールドされた信号をもとに前記発光素子に
流す駆動電流が所望の輝度を得る為に必要な電流値とな
るように前記第1の電圧制御電流源を制御する機能を有
し、 (2)前記基準電圧源は、前記発光素子の端子間電圧を
所定の電圧値にするためのリセット電位を与える機能を
有し、 (3)前記選択スイッチ回路は、前記制御回路と前記基
準電圧源とのうちのどちらの出力を前記画素回路に出力
するかを選択する機能を有し、 (4)前記入出力切り替えスイッチは、前記制御回路と
前記画素回路との間に接続され、前記第1のスイッチ回
路、前記第2のスイッチ回路及び前記第3のスイッチ回
路と同期動作して、前記画素回路から前記モニタ電流を
入力する入力状態と前記画素回路へ制御電圧又はリセッ
ト電位を出力する出力状態とに切り替える機能を有し、 前記第2のスイッチ回路が非導通状態にあり且つ前記第
3のスイッチ回路が導通状態にあるときに前記選択スイ
ッチ回路により前記基準電圧源の出力を選択して、前記
リセット電位を前記画素回路に出力して前記発光素子の
端子間電圧を所定の電圧値に制御し、 前記第2のスイッチ回路が導通状態にあり且つ前記第1
のスイッチ回路及び前記第3のスイッチ回路が共に非導
通状態にあるときに前記入出力切り替えスイッチを入力
状態として、前記モニタ電流を入力して該モニタ電流に
相関のある信号を前記サンプルホールド回路でサンプリ
ングし、 前記第1のスイッチ回路が導通状態にあり且つ前記第2
のスイッチ回路及び前記第3のスイッチ回路が共に非導
通状態にあるときに前記入出力切り替えスイッチは出力
状態とし前記選択スイッチ回路により前記制御回路の出
力を選択して、前記サンプルホールド回路をホールド状
態として該サンプルホールド回路でホールドされている
信号に基づいて前記第1の電圧制御電流源を制御する機
能を有することを特徴とするアクティブマトリックス型
ディスプレイ。7. An active matrix display in which a plurality of pixels each having a pixel circuit including at least a light emitting element are arranged in a matrix, and at least a scanning side driving circuit and a data side driving circuit for controlling the pixel circuit are provided. Wherein the pixel circuit includes the light emitting element, a first voltage controlled current source, a first switch circuit, a drive current / voltage conversion element, a second voltage controlled current source, and a second switch. Circuit,
At least a third switch circuit, the scan side drive circuit is connected to at least the first switch circuit, the second switch circuit and the third switch circuit, the first switch A circuit, a second switch circuit, and a third switch circuit, each of which has a function of controlling a conductive state or a non-conductive state, the data-side drive circuit, a control circuit including a sample hold circuit, and a reference At least a voltage source, a selection switch circuit, and an input / output changeover switch;
a) In the pixel circuit, (1) the light emitting element is a current control type light emitting element whose luminance changes according to a drive current flowing in the light emitting element, and (2) the first voltage control current source is And including at least an active element controlled by a control voltage and a storage circuit capable of storing the control voltage, having a function of generating the drive current based on the control voltage, and inputting the control voltage of the active element. Is connected to the data side drive circuit via the first switch circuit, and (3) the drive current / voltage conversion element is connected in series to a current path through which the drive current flows, A function of converting a drive current into a voltage, and (4) the second voltage-controlled current source generates a monitor current correlated with the drive current based on the output voltage of the drive current-voltage conversion element. And an output terminal for outputting the monitor current is connected to the data side drive circuit via the second switch circuit, and (5) the third switch circuit is provided in the data side drive circuit. Connected between a provided reference voltage source and the light emitting element, (6) terminals of the first switch circuit and the second switch circuit on the side connected to the data side drive circuit are short-circuited, (3-b) In the data side drive circuit, (1) the control circuit including the sample hold circuit is
A signal having a correlation with the monitor current is sampled and held, and based on the held signal, the drive current supplied to the light emitting element has a current value necessary for obtaining a desired brightness. (2) The reference voltage source has a function of applying a reset potential for setting a voltage between terminals of the light emitting element to a predetermined voltage value, and (3) the reference voltage source has a function of controlling a voltage controlled current source. The selection switch circuit has a function of selecting which output of the control circuit and the reference voltage source is to be output to the pixel circuit, (4) the input / output switch is the control circuit and An input state connected between the pixel circuit and the first switch circuit, the second switch circuit, and the third switch circuit in synchronization with each other to input the monitor current from the pixel circuit; Pixel A selection switch circuit having a function of switching to an output state of outputting a control voltage or a reset potential to a path, when the second switch circuit is in a non-conducting state and the third switch circuit is in a conducting state. The output of the reference voltage source is selected to output the reset potential to the pixel circuit to control the terminal voltage of the light emitting element to a predetermined voltage value, and the second switch circuit is in a conductive state. And the first
When both the switch circuit and the third switch circuit are in the non-conducting state, the input / output changeover switch is set to the input state, the monitor current is input, and a signal having a correlation with the monitor current is input to the sample hold circuit. Sampling, the first switch circuit is in a conducting state and the second switch circuit is in a conductive state.
When both the switch circuit and the third switch circuit are in the non-conducting state, the input / output changeover switch is set to the output state, the output of the control circuit is selected by the selection switch circuit, and the sample hold circuit is held. An active matrix type display having a function of controlling the first voltage controlled current source based on a signal held by the sample hold circuit.
プリングと、該サンプルホールド回路にホールドされた
信号に基づいた前記第1の電圧制御電流源の制御とを、
時分割制御で交互に行うことを特徴とする請求項7に記
載のアクティブマトリックス型ディスプレイ。8. Sampling in the sample and hold circuit and control of the first voltage controlled current source based on a signal held in the sample and hold circuit,
The active matrix display according to claim 7, wherein the display is alternately performed by time division control.
記能動素子は絶縁ゲート型電界効果トランジスタであ
り、該能動素子の制御端子は絶縁ゲート型電界効果トラ
ンジスタのゲート端子であって、前記記憶回路はコンデ
ンサからなり、 前記絶縁ゲート型電界効果トランジスタの第1端子は前
記発光素子の第1端子及び前記第3のスイッチ回路に接
続され、前記発光素子の第2端子は全画素共通電位に接
続され、前記絶縁ゲート型電界効果トランジスタの第2
端子は前記駆動電流電圧変換素子に接続され、前記絶縁
ゲート型電界効果トランジスタのゲート端子は前記コン
デンサの第1端子及び前記第1のスイッチ回路に接続さ
れ、前記コンデンサの第2端子は全画素共通電位に接続
されていることを特徴とする請求項7又は8に記載のア
クティブマトリックス型ディスプレイ。9. In the first voltage controlled current source, the active element is an insulated gate field effect transistor, and the control terminal of the active element is a gate terminal of the insulated gate field effect transistor, The circuit includes a capacitor, a first terminal of the insulated gate field effect transistor is connected to the first terminal of the light emitting element and the third switch circuit, and a second terminal of the light emitting element is connected to a common potential for all pixels. A second portion of the insulated gate field effect transistor
A terminal is connected to the drive current / voltage conversion element, a gate terminal of the insulated gate field effect transistor is connected to the first terminal of the capacitor and the first switch circuit, and a second terminal of the capacitor is common to all pixels. 9. The active matrix type display according to claim 7, which is connected to a potential.
タの第1端子に接続された前記第3のスイッチ回路の他
方の端子が、前記絶縁ゲート型電界効果トランジスタの
ゲート端子に接続されていることを特徴とする請求項9
に記載のアクティブマトリックス型ディスプレイ。10. The other terminal of the third switch circuit connected to the first terminal of the insulated gate field effect transistor is connected to the gate terminal of the insulated gate field effect transistor. Claim 9
Active matrix type display described in.
の電圧制御電流源とは、絶縁ゲート型電界効果トランジ
スタで構成されたカレントミラー構造であることを特徴
とする請求項1から10のうちのいずれか一項に記載の
アクティブマトリックス型ディスプレイ。11. The drive current-voltage conversion element and the second
11. The active matrix type display according to claim 1, wherein the voltage controlled current source has a current mirror structure composed of an insulated gate field effect transistor.
項に記載のアクティブマトリックス型ディスプレイにお
いて、絶縁ゲート型電界効果トランジスタは同一基板上
に形成された薄膜トランジスタであることを特徴とする
アクティブマトリックス型ディスプレイ。12. The active matrix type display according to claim 1, wherein the insulated gate field effect transistors are thin film transistors formed on the same substrate. Type display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001342644A JP3833100B2 (en) | 2001-11-08 | 2001-11-08 | Active matrix display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001342644A JP3833100B2 (en) | 2001-11-08 | 2001-11-08 | Active matrix display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140613A true JP2003140613A (en) | 2003-05-16 |
JP3833100B2 JP3833100B2 (en) | 2006-10-11 |
Family
ID=19156465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001342644A Expired - Fee Related JP3833100B2 (en) | 2001-11-08 | 2001-11-08 | Active matrix display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3833100B2 (en) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195806A (en) * | 2001-12-06 | 2003-07-09 | Pioneer Electronic Corp | Light emitting circuit of organic electroluminescence element and display device |
JP2005134640A (en) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | Optoelectronic device, driving method for optoelectronic device, and electronic equipment |
JP2005292436A (en) * | 2004-03-31 | 2005-10-20 | Nec Corp | Electric circuit, driving method for the same, pixel circuit of display apparatus, display apparatus and driving method for the same |
JP2006184906A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, light-emitting display device, and method for driving light-emitting display device |
JP2006184847A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, and light-emitting display device using the same, and drive method thereof |
JP2006184848A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, and light-emitting display device using the same, and drive method thereof |
JP2006184866A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Pixel, and light-emitting display device using the pixel |
KR100655778B1 (en) | 2005-10-14 | 2006-12-13 | 한국과학기술원 | Active matrix oled driving circuit with current feedback |
JP2007041523A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit and organic luminescence display device using the same |
JP2007041532A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit, organic luminescence display device using the same, and its drive method |
JP2007041531A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit, luminescence display device using the same, and its drive method |
JP2007041515A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data driving circuit, light emitting display device using same, and driving method thereof |
JP2007047721A (en) * | 2005-08-10 | 2007-02-22 | Samsung Sdi Co Ltd | Data driver, organic light emitting display device using the same, and method of driving the same |
JP2007506145A (en) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | Circuit and method for driving an array of light emitting pixels |
JP2007102229A (en) * | 2005-10-05 | 2007-04-19 | Korea Advanced Inst Of Science & Technol | Drive circuit using current feedback |
US7319447B2 (en) | 2003-02-11 | 2008-01-15 | Tpo Displays Corp. | Pixel driving circuit and method for use in active matrix electron luminescent display |
CN100430974C (en) * | 2004-12-03 | 2008-11-05 | 佳能株式会社 | Programming circuit, light emitting device using the same, and display device |
JP2009169432A (en) * | 2009-04-28 | 2009-07-30 | Casio Comput Co Ltd | Display device and driving method thereof |
JP2009271333A (en) * | 2008-05-08 | 2009-11-19 | Toshiba Mobile Display Co Ltd | El display device |
US7911427B2 (en) | 2005-08-01 | 2011-03-22 | Samsung Mobile Display Co., Ltd. | Voltage based data driving circuit, light emitting display using the same, and method of driving the light emitting display |
US8164546B2 (en) | 2008-01-07 | 2012-04-24 | Panasonic Corporation | Display device, electronic device, and driving method |
CN103377618A (en) * | 2012-04-23 | 2013-10-30 | 佳能株式会社 | Display apparatus and driving method for display apparatus |
US9812065B2 (en) | 2005-08-10 | 2017-11-07 | Samsung Display Co., Ltd. | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device |
CN109801604A (en) * | 2019-03-21 | 2019-05-24 | 惠科股份有限公司 | power supply control circuit, power supply circuit and display device |
JP7523106B2 (en) | 2020-02-12 | 2024-07-26 | 深▲セン▼通鋭微電子技術有限公司 | Display device |
-
2001
- 2001-11-08 JP JP2001342644A patent/JP3833100B2/en not_active Expired - Fee Related
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003195806A (en) * | 2001-12-06 | 2003-07-09 | Pioneer Electronic Corp | Light emitting circuit of organic electroluminescence element and display device |
US7319447B2 (en) | 2003-02-11 | 2008-01-15 | Tpo Displays Corp. | Pixel driving circuit and method for use in active matrix electron luminescent display |
JP2007506145A (en) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | Circuit and method for driving an array of light emitting pixels |
JP2005134640A (en) * | 2003-10-30 | 2005-05-26 | Seiko Epson Corp | Optoelectronic device, driving method for optoelectronic device, and electronic equipment |
JP2005292436A (en) * | 2004-03-31 | 2005-10-20 | Nec Corp | Electric circuit, driving method for the same, pixel circuit of display apparatus, display apparatus and driving method for the same |
CN100430974C (en) * | 2004-12-03 | 2008-11-05 | 佳能株式会社 | Programming circuit, light emitting device using the same, and display device |
JP4630790B2 (en) * | 2004-12-24 | 2011-02-09 | 三星モバイルディスプレイ株式會社 | Pixel and light-emitting display device using the pixel |
US8405579B2 (en) | 2004-12-24 | 2013-03-26 | Samsung Display Co., Ltd. | Data driver and light emitting diode display device including the same |
JP2006184866A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Pixel, and light-emitting display device using the pixel |
JP2010217902A (en) * | 2004-12-24 | 2010-09-30 | Samsung Mobile Display Co Ltd | Method of driving light emitting display |
JP2006184848A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, and light-emitting display device using the same, and drive method thereof |
JP4535441B2 (en) * | 2004-12-24 | 2010-09-01 | 三星モバイルディスプレイ株式會社 | Data integrated circuit, light emitting display device using the same, and driving method thereof |
JP4535442B2 (en) * | 2004-12-24 | 2010-09-01 | 三星モバイルディスプレイ株式會社 | Data integrated circuit, light emitting display device using the same, and driving method thereof |
JP2006184847A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, and light-emitting display device using the same, and drive method thereof |
US7692613B2 (en) | 2004-12-24 | 2010-04-06 | Samsung Mobile Display Co., Ltd. | Light emitting device including pixel circuits with switches turned on and off alternately in a horizontal period |
JP2006184906A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Data integrated circuit, light-emitting display device, and method for driving light-emitting display device |
JP2007041531A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit, luminescence display device using the same, and its drive method |
US7944418B2 (en) | 2005-08-01 | 2011-05-17 | Samsung Mobile Display Co., Ltd. | Data driving circuits capable of displaying images with uniform brightness and driving methods of organic light emitting displays using the same |
US8217866B2 (en) | 2005-08-01 | 2012-07-10 | Samsung Mobile Display Co., Ltd. | Data driving circuit and driving method of light emitting display using the same |
US7911427B2 (en) | 2005-08-01 | 2011-03-22 | Samsung Mobile Display Co., Ltd. | Voltage based data driving circuit, light emitting display using the same, and method of driving the light emitting display |
US7893898B2 (en) | 2005-08-01 | 2011-02-22 | Samsung Mobile Display Co, Ltd. | Voltage based data driving circuits and organic light emitting displays using the same |
JP2007041515A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data driving circuit, light emitting display device using same, and driving method thereof |
JP2007041532A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit, organic luminescence display device using the same, and its drive method |
JP4611930B2 (en) * | 2005-08-01 | 2011-01-12 | 三星モバイルディスプレイ株式會社 | Data driving circuit, organic light emitting display device using the same, and driving method thereof |
JP4612570B2 (en) * | 2005-08-01 | 2011-01-12 | 三星モバイルディスプレイ株式會社 | Data driving circuit, light emitting display device using the same, and driving method thereof |
JP2007041523A (en) * | 2005-08-01 | 2007-02-15 | Samsung Sdi Co Ltd | Data drive circuit and organic luminescence display device using the same |
US7893897B2 (en) | 2005-08-01 | 2011-02-22 | Samsung Mobile Display Co., Ltd. | Voltage based data driving circuits and driving methods of organic light emitting displays using the same |
US10192491B2 (en) | 2005-08-10 | 2019-01-29 | Samsung Display Co., Ltd. | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device |
JP2007047721A (en) * | 2005-08-10 | 2007-02-22 | Samsung Sdi Co Ltd | Data driver, organic light emitting display device using the same, and method of driving the same |
US9812065B2 (en) | 2005-08-10 | 2017-11-07 | Samsung Display Co., Ltd. | Data driver, organic light emitting display device using the same, and method of driving the organic light emitting display device |
JP2007102229A (en) * | 2005-10-05 | 2007-04-19 | Korea Advanced Inst Of Science & Technol | Drive circuit using current feedback |
KR100655778B1 (en) | 2005-10-14 | 2006-12-13 | 한국과학기술원 | Active matrix oled driving circuit with current feedback |
US8164546B2 (en) | 2008-01-07 | 2012-04-24 | Panasonic Corporation | Display device, electronic device, and driving method |
US8355016B2 (en) | 2008-01-07 | 2013-01-15 | Panasonic Corporation | Display device, electronic device, and driving method |
US8791939B2 (en) | 2008-01-07 | 2014-07-29 | Panasonic Corporation | Display device, electronic device, and driving method |
JP2009271333A (en) * | 2008-05-08 | 2009-11-19 | Toshiba Mobile Display Co Ltd | El display device |
JP2009169432A (en) * | 2009-04-28 | 2009-07-30 | Casio Comput Co Ltd | Display device and driving method thereof |
CN103377618A (en) * | 2012-04-23 | 2013-10-30 | 佳能株式会社 | Display apparatus and driving method for display apparatus |
US9035935B2 (en) | 2012-04-23 | 2015-05-19 | Canon Kabushiki Kaisha | Display apparatus and driving method for display apparatus |
CN109801604A (en) * | 2019-03-21 | 2019-05-24 | 惠科股份有限公司 | power supply control circuit, power supply circuit and display device |
JP7523106B2 (en) | 2020-02-12 | 2024-07-26 | 深▲セン▼通鋭微電子技術有限公司 | Display device |
Also Published As
Publication number | Publication date |
---|---|
JP3833100B2 (en) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3833100B2 (en) | Active matrix display | |
US6693388B2 (en) | Active matrix display | |
US11922883B2 (en) | Pixel, organic light emitting display device using the same, and method of driving the organic light emitting display device | |
TWI241550B (en) | Active matrix drive circuit | |
US9245481B2 (en) | Active-matrix display device, and active-matrix organic electroluminescent display device | |
US7995008B2 (en) | Drive circuit for electroluminescent device | |
JP4126909B2 (en) | Current drive circuit, display device using the same, pixel circuit, and drive method | |
CN109509428B (en) | Pixel driving circuit, pixel driving method and display device | |
JP4195337B2 (en) | Light emitting display device, display panel and driving method thereof | |
JP2003043993A (en) | Active matrix type display | |
TWI261218B (en) | Electronic circuit, electro-optic device, driving method of electro-optic device and electronic machine | |
US7432889B2 (en) | Active matrix type display apparatus, active matrix type organic electroluminescence display apparatus, and driving methods thereof | |
US20050243040A1 (en) | Pixel circuit for light emitting element | |
WO2015180419A1 (en) | Pixel circuit and drive method therefor, and display device | |
WO2017117940A1 (en) | Pixel drive circuit, pixel drive method, display panel and display device | |
US7737927B2 (en) | Organic light emitting display device and driving method | |
JP2001147659A (en) | Display device | |
TW200424992A (en) | Display device and driving method for the same | |
TW200402671A (en) | Display device and its drive method | |
TW200402667A (en) | Driving device, display apparatus using the same, and driving method therefor | |
CN114822396B (en) | Pixel driving circuit and display panel | |
JP2009169239A (en) | Self-luminous type display, and driving method therefor | |
WO2018054141A1 (en) | Pixel circuit, display panel, display device, and driving method | |
CN113744683A (en) | Pixel circuit, driving method and display device | |
CN100428312C (en) | Electrolumi nescence display device and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060718 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |