KR100650577B1 - Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system - Google Patents

Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system Download PDF

Info

Publication number
KR100650577B1
KR100650577B1 KR1020040099852A KR20040099852A KR100650577B1 KR 100650577 B1 KR100650577 B1 KR 100650577B1 KR 1020040099852 A KR1020040099852 A KR 1020040099852A KR 20040099852 A KR20040099852 A KR 20040099852A KR 100650577 B1 KR100650577 B1 KR 100650577B1
Authority
KR
South Korea
Prior art keywords
unit
data communication
multiplexing
communication channel
stm
Prior art date
Application number
KR1020040099852A
Other languages
Korean (ko)
Other versions
KR20060061007A (en
Inventor
홍승주
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR1020040099852A priority Critical patent/KR100650577B1/en
Publication of KR20060061007A publication Critical patent/KR20060061007A/en
Application granted granted Critical
Publication of KR100650577B1 publication Critical patent/KR100650577B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J14/00Optical multiplex systems
    • H04J14/02Wavelength-division multiplex systems
    • H04J14/0227Operation, administration, maintenance or provisioning [OAMP] of WDM networks, e.g. media access, routing or wavelength allocation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25Arrangements specific to fibre transmission
    • H04B10/2581Multimode transmission
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J14/00Optical multiplex systems
    • H04J14/02Wavelength-division multiplex systems
    • H04J14/0226Fixed carrier allocation, e.g. according to service
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J14/00Optical multiplex systems
    • H04J14/02Wavelength-division multiplex systems
    • H04J14/0278WDM optical network architectures
    • H04J14/0282WDM tree architectures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J2203/00Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
    • H04J2203/0001Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법을 제공하기 위한 것으로, DCC 신호를 다중화하고 역다중화하는 DCC 다중화 및 역다중화부와; 상기 DCC 다중화 및 역다중화부와 연결되어 프레임 정렬을 수행하는 프레임 정렬부를 포함하여 구성함으로써, 다수 개의 동기식 디지털 계위 신호의 상호 인터페이스를 위한 STM-1, STM-4 등의 유니트가 시스템에 실장 되어 운용시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인을 설계할 수 있게 되는 것이다.The present invention provides an apparatus and method for multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system, comprising: a DCC multiplexing and demultiplexing unit for multiplexing and demultiplexing a DCC signal; By including a frame alignment unit connected to the DCC multiplexing and demultiplexing unit to perform frame alignment, a unit such as STM-1, STM-4, etc. for interoperation of a plurality of synchronous digital boundary signals is mounted and operated in a system. The data communication channel backplane of the time-efficient synchronous optical subscriber network transmission system can be designed.

Description

동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법{Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system}Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system in synchronous optical subscriber network transmission system

도 1은 종래 동기식 광가입자망 전송시스템에서 HDLC가 있는 데이터 통신채널 처리 장치의 블록구성도이고,1 is a block diagram of a data communication channel processing apparatus with HDLC in a conventional synchronous optical subscriber network transmission system,

도 2는 종래 동기식 광가입자망 전송시스템에서 HDLC가 없는 데이터 통신채널 처리 장치의 블록구성도이며,2 is a block diagram of a data communication channel processing apparatus without HDLC in a conventional synchronous optical subscriber network transmission system.

도 3은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치의 블록구성도이고,3 is a block diagram of an apparatus for multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention;

도 4는 도 3에서 DCC 다중화 및 역다중화부의 상세블록도이며,4 is a detailed block diagram of a DCC multiplexing and demultiplexing unit of FIG. 3;

도 5는 도 3에서 제어부 유니트의 상세블록도이고,FIG. 5 is a detailed block diagram of the control unit in FIG. 3;

도 6은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법을 보인 흐름도이며,6 is a flowchart illustrating a multiplexing and demultiplexing method of a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention.

도 7은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법을 보인 흐름도이고,7 is a flowchart illustrating a multiplexing and demultiplexing method of a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention;

도 8은 본 발명에서 사용하는 프레임 구조의 예를 보인 구조도이며,8 is a structural diagram showing an example of a frame structure used in the present invention,

도 9는 본 발명을 동기식 광가입자망 전송시스템에 적용할 경우의 구성예를 보인 블록구성도이다.9 is a block diagram showing an example of the configuration when the present invention is applied to a synchronous optical subscriber network transmission system.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

31, 32 : STM-1 유니트 33, 34 : STM-4 유니트31, 32: STM-1 unit 33, 34: STM-4 unit

35 : 제어부 유니트 36 : 프로세서35 control unit 36 processor

37 : 프레임 정렬부 40 : DCC 다중화 및 역다중화부37: frame alignment unit 40: DCC multiplexing and demultiplexing unit

41 : 카운터 42, 45 : 제 1 플래그/아이들 패턴 제거부41: counter 42, 45: first flag / idle pattern removing unit

43, 46 : 버퍼 44, 47 : 플래그 삽입부43, 46: buffer 44, 47: flag insertion unit

51 : 오실레이터 52 : 통신포트51: oscillator 52: communication port

61 ~ 63 : DCC 다중화 및 역다중화 프레임 구조의 실시예61 to 63: embodiment of DCC multiplexing and demultiplexing frame structure

71 ~ 73 : 본 발명이 적용 가능한 시스템 형상의 실시예71 to 73: embodiment of a system configuration to which the present invention is applicable

본 발명은 동기식 광가입자망 전송시스템에서 데이터 통신채널(Data Communication Channel, DCC)의 다중화 및 역다중화 처리 장치 및 그 방법에 관한 것으로, 특히 다수 개의 동기식 디지털 계위(Synchronous Digital Hierarchy, SDH) 신호의 상호 인터페이스를 위한 STM-1(Synchronous Transport Module level 1, 동기 트랜스포트 모듈 1 (155.52Mbps)), STM-4(Synchronous Transport Module level 4, 동기 트랜스포트 모듈 4 (622.08Mbps)) 등의 유니트가 시스템에 실장 되어 운용 시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인(Backplane)을 설계하기에 적당하도록 한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and method for multiplexing and demultiplexing a data communication channel (DCC) in a synchronous optical subscriber network transmission system, and in particular, to a plurality of synchronous digital hierarchy (SDH) signals. Units such as STM-1 (Synchronous Transport Module level 1, 155.52Mbps) and STM-4 (Synchronous Transport Module level 4, Synchronous Transport Module 4 (622.08Mbps)) for interface The present invention relates to an apparatus and method for multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system suitable for designing a data communication channel backplane of an efficient synchronous optical subscriber network transmission system.

일반적으로 동기식 전송이란 수신 장치와 송신 장치가 계속 같은 주파수로 동작하며 일정 간격으로 위상을 조절 또는 보완하여 이루어지는 통신 형태를 말한다. 그리고 광가입자망 전송시스템이란 서로 대향되는 광단국 장치들로 광전송을 행할 경우에 양쪽의 광단국 장치와 광중계 장치, 광섬유 케이블 등을 말하는 것으로, 광단국 장치 사이의 모든 전송 매체를 의미한다.In general, synchronous transmission refers to a communication type in which a receiving device and a transmitting device continuously operate at the same frequency and adjust or supplement phases at regular intervals. The optical subscriber network transmission system refers to both optical end station devices, optical relay devices, and optical fiber cables when optical transmission is performed to optical end station devices facing each other, and means all transmission media between optical end station devices.

그리고 동기식 디지털 계위(Synchronous Digital Hierarchy) 신호의 광가입자망 전송시스템에서는 망의 운용 및 관리를 위해 오버헤드(Overhead)부에서 데이터 통신채널(Data Communication Channel, DCC)을 추출하거나 삽입하는 기능을 하며 제어부의 프로세서와 상호 연동을 한다.The optical subscriber network transmission system for synchronous digital hierarchy signals extracts and inserts data communication channels (DCCs) from the overhead section for network operation and management. Interoperate with your processor.

이때 기존의 동기식 디지털 계위(Synchronous Digital Hierarchy) 신호의 광가입자망 전송시스템에서는 다수 개의 STM-1, STM-4 상호 인터페이스 유니트에서 제어부 유니트까지 개별적인 STM-1, STM-4 단위 또는 유니트 단위로 송신 데이터 통신채널(Data Communication Channel) 데이터신호와 클럭신호, 수신 데이터 통신 채널(Data Communication Channel) 데이터신호와 클럭신호를 제어부 유니트의 HDLC(High-level Data Link Control) 제어기에 하드웨어적인 배선으로 연결하고, HDLC 제어기와 프로세서의 통신포트를 상호 인터페이스 시키는 방식을 사용해 왔다.At this time, in the optical subscriber network transmission system of the synchronous digital hierarchy signal, the transmission data of individual STM-1, STM-4 unit or unit unit from a plurality of STM-1, STM-4 mutual interface unit to the control unit Data Communication Channel Data signal and clock signal, Received Data Communication Channel Data signal and clock signal are connected to HDLC (High-level Data Link Control) controller of control unit by hardware wiring, HDLC The interface between the controller and the processor's communication port has been used.

그 외 HDLC 제어기를 사용하지 않는 다른 방법으로는 프로세서의 직렬통신제어기(Serial Communication Controllers) 중 데이터 통신채널(Data Communication Channel)로 사용이 가능한 직렬통신포트가 있는 경우, 직접 송신 데이터 통신채널데이터신호와 클럭신호, 수신 데이터 통신채널 데이터신호와 클럭신호를 하드웨어적으로 배선하여 연결하고 프로세서와 연동하는 방식을 사용해 왔다.Other methods that do not use the HDLC controller include a serial communication port that can be used as a data communication channel among the serial communication controllers of the processor. Clock Signals, Received Data Communication Channels Data signals and clock signals are wired in hardware and linked to a processor.

도 1은 종래 동기식 광가입자망 전송시스템에서 HDLC가 있는 데이터 통신채널 처리 장치의 블록구성도이다.1 is a block diagram of a data communication channel processing apparatus with HDLC in a conventional synchronous optical subscriber network transmission system.

여기서 참조번호 11, 12는 STM-1 인터페이스를 수행하는 STM-1 유니트이고, 13, 14는 STM-4 인터페이스를 수행하는 STM-4 유니트이며, 15는 제어부 유니트이고, 16은 제어부 유니트 내에 위치한 PowerPC 계열의 프로세서이며, 17은 HDLC 제어부이다.Here, reference numerals 11 and 12 are STM-1 units performing the STM-1 interface, 13 and 14 are STM-4 units performing the STM-4 interface, 15 are control units, and 16 are PowerPCs located in the control unit. It is a family of processors, and 17 is an HDLC control unit.

도 2는 종래 동기식 광가입자망 전송시스템에서 HDLC가 없는 데이터 통신채널 처리 장치의 블록구성도이다.2 is a block diagram of a data communication channel processing apparatus without HDLC in a conventional synchronous optical subscriber network transmission system.

여기서 참조번호 21, 22는 STM-1 인터페이스를 수행하는 STM-1 유니트이고, 23, 24는 STM-4 인터페이스를 수행하는 STM-4 유니트이며, 25는 제어부 유니트이고, 26은 제어부 유니트 내에 위치한 PowerPC 계열의 프로세서이며, 27은 직렬 통신포트이다.Here, reference numerals 21 and 22 are STM-1 units performing the STM-1 interface, 23 and 24 are STM-4 units performing the STM-4 interface, 25 are control units, and 26 are PowerPCs located in the control unit. It is a family of processors, and 27 is a serial communication port.

이와 같이 구성된 종래 기술의 동작을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.The operation of the prior art configured as described above will be described in detail with reference to the accompanying drawings.

먼저 도 1에서, 다수개의 동기식 디지털 계위 신호의 STM-1 유니트(11, 12) 와 STM-4 유니트(13, 14)는 망의 운용 및 관리를 위해 오버헤드(Overhead)부에서 추출 및 삽입할 데이터 통신채널을 송신 DCC 데이터신호와 클럭신호, 수신 DCC 데이터신호와 클럭신호로 구성한다.First, in FIG. 1, the STM-1 units 11 and 12 and the STM-4 units 13 and 14 of the plurality of synchronous digital phase signals are extracted and inserted in an overhead part for network operation and management. The data communication channel is composed of a transmission DCC data signal and a clock signal, and a reception DCC data signal and a clock signal.

그리고 STM-1 유니트의 #1에서 #N(11, 12)까지, STM-4 유니트의 #1에서 #M(13, 14)까지의 각각의 유니트는 자신의 데이터 통신채널을 위한 송신 DCC 데이터신호와 클럭신호, 수신 DCC 데이터신호와 클럭신호를 제어부 유니트(15)의 HDLC 제어부(17)에 각각 하드웨어적으로 배선을 연결하고, HDLC 제어부(17)는 프로세서(16)의 통신포트와 상호 연동하게 된다.Each unit from # 1 to #N (11, 12) of the STM-1 unit and # 1 to #M (13, 14) of the STM-4 unit transmits a DCC data signal for its own data communication channel. And wires are connected to the HDLC control unit 17 of the control unit unit 15 by hardware and the clock signal, the received DCC data signal and the clock signal, respectively, and the HDLC control unit 17 interoperates with the communication port of the processor 16. do.

한편 도 2에서는 HDLC 제어부를 제어부 유니트(25)에서 제거하고 프로세서(26)의 직렬통신제어기의 직렬통신포트(27)가 가용한 수만큼의 STM-1 유니트(21, 22) 또는 STM-4 유니트(23, 24)의 송신 DCC 데이터신호와 클럭신호, 수신 DCC 데이터신호와 클럭신호를 해당 통신포트에 직접적으로 배선하며 상호 연동하게 된다.Meanwhile, in FIG. 2, the HDLC control unit is removed from the control unit 25, and as many STM-1 units 21 and 22 or STM-4 units are available as the number of serial communication ports 27 of the serial communication controller of the processor 26. The transmission DCC data signal and clock signal of 23 and 24, and the reception DCC data signal and clock signal are directly wired to the corresponding communication port and interlocked with each other.

그러나 이러한 종래 기술은 다음과 같은 문제점이 있었다.However, this conventional technology has the following problems.

먼저 도 1과 같은 종래 기술의 경우, 백플레인(Backplane)에는 유니트당 4개의 회선(송신 DCC 데이터신호와 클럭신호, 수신 DCC 데이터신호와 클럭신호)이 필요하게 되므로, 총 4 x (N + M)의 ( N : 0에서 N까지 STM-1 유니트, M : 0에서 M까지 STM-4 유니트) 하드웨어적인 배선이 필요하게 된다.First, in the prior art as shown in FIG. 1, since 4 lines (transmitting DCC data signal and clock signal, receiving DCC data signal and clock signal) per unit are required for the backplane, a total of 4 x (N + M) (N: 0 to N STM-1 unit, M: 0 to M STM-4 unit) Hardware wiring is required.

이럴 경우 STM-1, STM-4 등의 유니트 실장이 많은 경우 백플레인에는 너무 많은 배선이 필요하게 되므로, 백플레인 설계시 효율적인 설계가 불가능하게 되며 비효율적으로 백플레인이 커지는 경우가 발생하게 된다.In this case, if there are many unit mountings such as STM-1 and STM-4, too much wiring is required on the backplane, which makes it impossible to design the backplane efficiently and inefficiently increases the backplane.

예를 들어, 실장 되는 유니트 중 STM-1 유니트(11, 12)가 8장, STM-4 유니트(13, 14)가 4장이라고 했을 때, 총 4 x (8 + 4) = 96개의 하드웨어적인 배선이 필요하게 된다.For example, if 8 units of STM-1 units (11, 12) are mounted and 4 units of STM-4 units (13, 14) are installed, total 4 x (8 + 4) = 96 hardware units. Wiring is required.

한편 도 2와 같은 종래 기술의 경우, HDLC 제어기가 필요없는 DCC 처리 방식이긴 하나, 프로세서의 직렬통신제어기 중 데이터 통신채널로 사용이 가능한 직렬통신포트의 수만큼 밖에 데이터 통신채널을 처리할 수 없기 때문에 실제로 다수 개의 STM-1 유니트와 STM-4 유니트의 데이터 통신채널을 처리하기에는 한계가 있다.On the other hand, the prior art as shown in FIG. 2 is a DCC processing method that does not require an HDLC controller, but can process data communication channels as many as the number of serial communication ports that can be used as data communication channels among the serial communication controllers of a processor. In practice, there are limitations in handling data communication channels of multiple STM-1 units and STM-4 units.

예를 들어, MPC860 프로세서의 경우는 최대 4개의 직렬통신채널이 가능한데. 이걸 모두 데이터 통신채널로 사용한다 해도 최대 4장의 STM-1 유니트 또는 STM-4유니트의 데이터 통신채널만 처리가 가능하게 되는 한계가 있게 된다.For example, up to four serial communication channels are available for the MPC860 processor. Even if all of them are used as data communication channels, only a maximum of four STM-1 units or STM-4 units of data communication channels can be processed.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 다수 개의 동기식 디지털 계위 신호의 상호 인터페이스를 위한 STM-1, STM-4 등의 유니트가 시스템에 실장 되어 운용시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인을 설계할 수 있는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법을 제공하는데 있다.Therefore, the present invention has been proposed to solve the conventional problems as described above, and an object of the present invention is to mount a unit such as STM-1, STM-4, etc. for the mutual interface of a plurality of synchronous digital step signal An apparatus and method for processing multiplexing and demultiplexing of a data communication channel in a synchronous optical subscriber network transmission system that can design an efficient data communication channel backplane of an synchronous optical subscriber network transmission system in operation.

상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예는 디지털계위신호들을 처리하는 광가입자망 전송시스템에서, 상기 전송시스템의 백플레인장치에 실장되고, DCC 다중화 및 역다중화부를 일체로 구비하여 디지털계위신호들을 다중화/역다중화하여 상호 인터페이스시키는 다수개의 유니트와, 상기 다수개의 유니트의 DCC 다중화 및 역다중화부에 백플레인을 경유하여 연결되고 그 입출력되는 프레임들을 정렬시키는 프레임 정렬부를 구비하여 상기 다수개의 유니트들을 제어하는 제어유니트를 포함하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치를 제공한다.In order to achieve the above object, an embodiment of the present invention is an optical subscriber network transmission system for processing digital phase signals, which is mounted on a backplane device of the transmission system, and includes a DCC multiplexing and demultiplexing unit integrally. The plurality of units are provided with a plurality of units for multiplexing / demultiplexing signals to interface with each other, and a frame aligning unit for arranging frames connected to and inputted through a backplane to the DCC multiplexing and demultiplexing units of the plurality of units. Provided is a multiplexing and demultiplexing apparatus for a data communication channel in a synchronous optical subscriber network transmission system including a controlling unit for controlling.

삭제delete

상기와 같은 목적을 달성하기 위하여 본 발명의 또다른 일실시예는 광가입자망 전송시스템에서, 프레임 펄스 신호, 클럭, 슬롯 아이디를 가지고 데이터 통신채널에서 해당 유니트의 슬롯에 맞는 타임 슬롯을 추출하는 제1단계와, 상기 제1단계 후에 HDLC 포맷의 데이터에서 플래그와 아이들 패턴을 제거한 다음 이중포트 버퍼에 정상적인 데이터를 저장하는 제2 단계를 포함하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법을 제공한다.Another embodiment of the present invention to achieve the above object is to extract a time slot for a slot of the unit in the data communication channel with a frame pulse signal, clock, slot ID in the optical subscriber network transmission system And a second step of removing flags and idle patterns from the HDLC format data after the first step, and then storing normal data in the dual port buffer. Provides a multiplexing method.

삭제delete

이하, 상기와 같은 본 발명, 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법의 기술적 사상에 따른 일실시예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention, the apparatus for multiplexing and demultiplexing a data communication channel and a method thereof in a synchronous optical subscriber network transmission system will be described with reference to the accompanying drawings.

도 3은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치의 블록구성도이고, 도 4는 도 3에서 DCC 다중화 및 역다중화부의 상세블록도이며, 도 5는 도 3에서 제어부 유니트의 상세블록도이다.3 is a block diagram of an apparatus for multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention, and FIG. 4 is a detailed block diagram of a DCC multiplexing and demultiplexing unit in FIG. 5 is a detailed block diagram of the controller unit of FIG. 3.

이에 도시된 바와 같이, DCC 신호를 다중화하고 역다중화하는 DCC 다중화 및 역다중화부(40)와; 상기 DCC 다중화 및 역다중화부(40)와 연결되어 프레임 정렬을 수행하는 프레임 정렬부(37)를 포함하여 구성된다.As shown therein, the DCC multiplexing and demultiplexing unit 40 multiplexes and demultiplexes DCC signals; And a frame alignment unit 37 connected to the DCC multiplexing and demultiplexing unit 40 to perform frame alignment.

상기에서 DCC 다중화 및 역다중화부(40)는, STM-1 유니트(31, 32)에 설치하는 것을 특징으로 한다.In the above, the DCC multiplexing and demultiplexing unit 40 is installed on the STM-1 units 31 and 32.

상기에서 DCC 다중화 및 역다중화부(40)는, STM-4 유니트(33, 34)에 설치하는 것을 특징으로 한다.In the above, the DCC multiplexing and demultiplexing unit 40 is installed on the STM-4 units 33 and 34.

상기에서 DCC 다중화 및 역다중화부(40)는, 일정한 데이터 스트림으로 다중화된 데이터 통신채널(DCC) 신호로부터 해당 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 슬롯에 해당하는 타임슬롯을 역다중화하고, 버퍼링을 통해 해당 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞는 타이밍에 데이터 통신채널을 송신하는 기능을 수행하며, 해당 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞게 오버헤드에서 추출된 데이터 통신채널을 버퍼링하며, 일정한 데이터 스트림에 해당 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 슬롯에 해당하는 타임슬롯에 다중화하는 것을 포함하여 수행함을 특징으로 한다.In the above, the DCC multiplexing and demultiplexing unit 40, from the data communication channel (DCC) signal multiplexed into a constant data stream into a slot of the corresponding STM-1 unit (31, 32) or STM-4 unit (33, 34) Demultiplex the corresponding timeslot, transmit the data communication channel at the timing that matches the synchronization clock of the STM-1 unit (31, 32) or STM-4 unit (33, 34) through buffering, It buffers the data communication channel extracted from the overhead in accordance with the synchronous clock of the corresponding STM-1 unit (31, 32) or the STM-4 unit (33, 34), and applies the corresponding STM-1 unit (31, 32) to a constant data stream. Or multiplexing into timeslots corresponding to the slots of the STM-4 units 33 and 34.

상기에서 DCC 다중화 및 역다중화부(40)는, 송수신되는 DCC의 신호를 카운트하는 카운트(41)와; HDLC 포맷의 데이터를 입력받으면 플래그(Flag)와 아이들(Idle) 패턴을 제거하는 플래그/아이들 패턴 제거부(42, 45)와; DCC 신호를 저장하는 이중포트 버퍼(43, 46)와; 상기 이중포트 버퍼(43, 46)에서 신호 출력시 플래그를 삽입하는 플래그 삽입부(44, 47)를 포함하여 구성된다.In the above, the DCC multiplexing and demultiplexing unit 40 includes: a count 41 for counting signals of the DCC to be transmitted and received; A flag / idle pattern remover 42 or 45 which removes a flag and an idle pattern upon receiving data in an HDLC format; Dual port buffers 43 and 46 for storing DCC signals; The dual port buffers 43 and 46 include flag inserters 44 and 47 for inserting flags when outputting signals.

상기에서 프레임 정렬부(37)는, STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 33)의 동작을 제어하는 제어부 유니트(35)에 설치하는 것을 특징으로 한다.The frame aligning unit 37 is characterized in that it is provided in the control unit 35 for controlling the operation of the STM-1 unit 31, 32 or the STM-4 unit 33, 33.

상기에서 제어부 유니트(35)는, 상기 프레임 정렬부(37)에 클럭을 공급하는 오실레이터(51)와; 상기 프레임 정렬부(37)와 연결되는 통신 포트(52)를 구비한 프로세서(36)를 더욱 포함하여 구성된다.The control unit 35 includes an oscillator 51 for supplying a clock to the frame alignment unit 37; It further comprises a processor 36 having a communication port 52 that is connected to the frame alignment unit 37.

상기에서 프레임 정렬부(37)는, 모든 유니트 슬롯 및 프로세서의 TDM 인터페이스를 위한 프레임 펄스 및 클럭을 발생하고, 백플레인(Backplane)에서 입력 및 출력되는 일정한 데이터 통신채널을 정렬하여 프로세서와의 상호 인터페이스를 수행하는 것을 포함하여 수행한다.In the above, the frame aligner 37 generates frame pulses and clocks for all the unit slots and the TDM interface of the processor, and arranges a predetermined data communication channel input and output in the backplane to form an interface with the processor. Doing includes performing.

도 6은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법을 보인 흐름도이다.6 is a flowchart illustrating a multiplexing and demultiplexing method of a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention.

이에 도시된 바와 같이, 프레임 펄스 신호, 클럭, 슬롯 아이디를 가지고 데이터 통신채널에서 해당 유니트의 슬롯에 맞는 타임 슬롯을 추출하는 제 1 단계(ST1)와; 상기 제 1 단계 후 HDLC 포맷의 데이터에서 플래그와 아이들 패턴을 제거한 다음 이중포트 버퍼(43, 46)에 정상적인 데이터를 저장하는 제 2 단계(ST2, ST3)를 포함하여 수행한다.As shown therein, a first step ST1 of extracting a time slot corresponding to a slot of a corresponding unit from a data communication channel using a frame pulse signal, a clock, and a slot ID; After the first step, a flag and an idle pattern are removed from the data in the HDLC format, and then the second steps ST2 and ST3 are stored in the dual port buffers 43 and 46.

상기에서 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법은, 상기 제 2 단계 후 송신 버퍼(43)에 데이터가 존재하면 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞는 데이터 통신채널 클럭에 타이밍을 맞추어 출력하고, 플래그를 삽입하는 제 3 단계(ST4 ~ ST6)를 더욱 포함하여 수행한다.In the synchronous optical subscriber network transmission system, the multiplexing and demultiplexing processing method of the data communication channel includes an STM-1 unit (31, 32) or an STM-4 unit if data exists in the transmission buffer 43 after the second step. The method further includes a third step (ST4 to ST6) of timing output to the data communication channel clock corresponding to the synchronization clock of (33, 34) and inserting a flag.

도 7은 본 발명의 일실시예에 의한 동기식 광가입자망 전송시스템에서 데이 터 통신채널의 다중화 및 역다중화 처리 방법을 보인 흐름도이다.7 is a flowchart illustrating a multiplexing and demultiplexing method of a data communication channel in a synchronous optical subscriber network transmission system according to an embodiment of the present invention.

이에 도시된 바와 같이, 데이터를 수신하면, 플래그와 아이들 패턴을 제거하는 제 11 단계(ST11, ST12)와; 상기 제 11 단계 후 이중포트 버퍼(43, 46)에 정상적인 데이터를 저장하는 제 12 단계(ST13)를 포함하여 수행한다.As shown therein, the eleventh steps ST11 and ST12 remove the flag and the idle pattern upon receiving the data; After the eleventh step, a twelfth step ST13 of storing normal data in the dual port buffers 43 and 46 is performed.

상기에서 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법은, 상기 제 12 단계 후에 수신버퍼에 데이터가 존재할 경우 백플레인의 클럭으로 출력하고 플래그를 삽입하는 제 13 단계(ST14 ~ ST16)를 더욱 포함하여 수행한다.In the synchronous optical subscriber network transmission system, a multiplexing and demultiplexing method of a data communication channel includes a thirteenth step of outputting a clock and inserting a flag when data exists in a receiving buffer after the twelfth step (ST14 to ST16). More).

이와 같이 구성된 본 발명에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법의 동작을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Operation of the multiplexing and demultiplexing apparatus and method of a data communication channel in a synchronous optical subscriber network transmission system according to the present invention configured as described above will be described in detail with reference to the accompanying drawings.

먼저 본 발명은 다수 개의 동기식 디지털 계위 신호의 상호 인터페이스를 위한 STM-1, STM-4 등의 유니트가 시스템에 실장 되어 운용시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인을 설계하고자 한 것이다.First of all, the present invention is to design a data communication channel backplane of a synchronous optical subscriber network transmission system that is efficient when a unit such as STM-1, STM-4, etc. is installed in a system for mutual interface of a plurality of synchronous digital hierarchy signals.

그래서 DCC 다중화 및 역다중화부(40)는 동기식 디지털 계위신호의 STM-1 유니트(31, 32) 및 STM-4 유니트(33, 34)에는 2Mbps의 데이터 스트림으로 다중화된 데이터 통신채널 신호로부터 해당 유니트의 슬롯에 해당하는 타임슬롯을 역다중화한다. 또한 DCC 다중화 및 역다중화부(40)는 버퍼링을 통해 해당 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞는 타이밍에 데이터 통신채널을 송신하는 기능을 수행한다. 또한 DCC 다중화 및 역다중화부(40)는 해당 STM-1 유니트(31, 33) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞게 오버헤드에서 추출된 데이터 통신채널을 버퍼링하고, 2Mbps의 데이터 스트림에 해당 유니트 슬롯에 해당하는 타임슬롯에 다중화하는 수신기능을 수행한다.Therefore, the DCC multiplexing and demultiplexing unit 40 is configured to convert the STM-1 units 31 and 32 and the STM-4 units 33 and 34 of the synchronous digital step signal from the data communication channel signal multiplexed into a data stream of 2 Mbps. Demultiplex the timeslot corresponding to the slot of. In addition, the DCC multiplexing and demultiplexing unit 40 performs a function of transmitting a data communication channel at a timing that matches the synchronization clock of the corresponding STM-1 unit 31 or 32 or the STM-4 unit 33 or 34 through buffering. do. In addition, the DCC multiplexing and demultiplexing unit 40 buffers the data communication channel extracted from the overhead according to the synchronous clock of the corresponding STM-1 unit 31 or 33 or the STM-4 unit 33 or 34, and performs a 2Mbps Performs a receiving function of multiplexing the data stream into timeslots corresponding to the corresponding unit slots.

또한 프레임 정렬부(37)는 제어부 유니트(35)에 구비되도록 하고, 모든 유니트 슬롯 및 프로세서의 TDM 인터페이스를 위한 프레임 펄스 및 클럭을 발생하고 백플레인에서 입력 및 출력되는 2Mbps의 데이터 통신채널을 정렬하여 프로세서(36)와의 상호 인터페이스를 원활하게 한다.In addition, the frame aligning unit 37 is provided in the control unit 35, generates the frame pulse and clock for the TDM interface of all the unit slots and the processor, and arranges the data communication channel of 2Mbps input and output in the backplane processor Smooth interaction with 36.

이러한 본 발명의 동작을 좀더 상세히 설명하면 다음과 같다.Referring to the operation of the present invention in more detail as follows.

먼저 제어부 유니트(35)의 프레임 정렬부(37)는 시스템 내부의 데이터 통신채널을 위한 8KHz 프레임 펄스신호 및 2MHz 클럭을 제어부 유니트(35)의 프로세서(36)의 TDM 인터페이스부(도면상에 미도시)와 동기식 디지털 계위신호의 STM-1 유니트(31, 32), STM-4 유니트(33, 34)가 실장되는 모든 유니트 슬롯에 공통적으로 제공한다.First, the frame aligning unit 37 of the control unit 35 transmits an 8 KHz frame pulse signal and a 2 MHz clock for the data communication channel in the system to the TDM interface unit of the processor 36 of the control unit 35 (not shown in the drawing). And STM-1 units (31, 32) and STM-4 units (33, 34) of the synchronous digital step signal are commonly provided.

또한 프레임 정렬부(37)는 다중화된 송수신 2Mbps 데이터 통신채널을 프로세서(36)의 통신포트(52)에 타이밍 정렬된 상태로 상호 인터페이스 되도록 한다.The frame aligner 37 also interfaces the multiplexed transmit / receive 2Mbps data communication channel to the communication port 52 of the processor 36 in a timing-aligned state.

그리고 시스템 슬롯에 실장된 STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 DCC 다중화 및 역다중화부(40)는 8KHz의 프레임 펄스신호와 2MHz의 클럭, 그리고 슬롯아이디를 가지고 2Mbps의 데이터 통신채널에서 해당 유니트 슬롯에 맞는 타임슬롯을 추출한다.In addition, the DCC multiplexing and demultiplexing unit 40 of the STM-1 units 31 and 32 or the STM-4 units 33 and 34 mounted in the system slot is configured to provide a frame pulse signal of 8 KHz, a clock of 2 MHz, and a slot ID. Extract the time slot that matches the unit slot from the data communication channel of 2Mbps.

그런 다음 HDLC 포맷의 데이터에서 플래그와 아이들 패턴을 제 1 플래그/아이들 패턴 제거부(42)에서 제거하고, 이중포트 버퍼(43, 46)에는 정상적인 데이터 만 저장한다.Then, the flag and idle pattern are removed from the HDLC format data by the first flag / idle pattern remover 42, and only normal data is stored in the dual port buffers 43 and 46.

그래서 송신 버퍼(43)에 데이터가 존재하면, STM-1 유니트(31, 32) 또는 STM-4 유니트(33, 34)의 동기 클럭에 맞는 데이터 통신채널 클럭에 타이밍을 맞추어 이중포트 버퍼에서 출력하면서 다시 제 1 플래그 삽입부(44)에서 플래그를 삽입한다.Thus, if data exists in the transmit buffer 43, the data is transmitted from the dual port buffer in synchronization with the clock of the data communication channel corresponding to the synchronous clock of the STM-1 unit 31 or 32 or the STM-4 unit 33 or 34. The flag is inserted again by the first flag inserter 44.

역으로 유니트 내부의 동기 클럭에 맞는 통신채널 클럭으로 데이터 통신채널을 이중포트 버퍼에 저장하기 전에, 제 2 플래그/아이들 패턴 제거부(45)에서 플래그와 아이들 패턴을 제거하고, 이중포트 버퍼(43, 46)에 정상적인 데이터만 저장되도록 한다.On the contrary, before the data communication channel is stored in the dual port buffer with the communication channel clock corresponding to the synchronization clock in the unit, the second flag / idle pattern removing unit 45 removes the flag and the idle pattern, and the dual port buffer 43 , 46) ensure that only normal data is stored.

그리고 해당 유니트의 슬롯에 맞는 타임슬롯에 수신 버퍼(46)로부터 데이터가 있을 경우에는 백플레인의 2MHz의 클럭으로 출력하며, 다시 제 2 플래그 삽입부(47)에서 플래그를 삽입하게 된다.When there is data from the reception buffer 46 in the time slot corresponding to the slot of the unit, the data is output as a clock of 2 MHz of the backplane, and the flag is inserted by the second flag inserter 47 again.

여기서 이중포트 버퍼(43, 46)에 데이터를 저장할 때 HDLC 플래그와 아이들 패턴을 제거하는 이유는 백플레인과의 인터페이스를 위한 클럭과 유니트 내부의 데이터 통신채널 클럭이 비동기이기 때문에 데이터 손실을 방지하기 위해 불필요한 데이터를 제거하고 타이밍 마진을 가지기 위한 것이다.The reason for eliminating the HDLC flag and idle pattern when storing data in the dual port buffers 43 and 46 is that the clock for the interface with the backplane and the data communication channel clock inside the unit are asynchronous, which is unnecessary to prevent data loss. To eliminate the data and have a timing margin.

이처럼 본 발명은 다수 개의 동기식 디지털 계위 신호의 상호 인터페이스를 위한 STM-1, STM-4 등의 유니트가 시스템에 실장 되어 운용시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인을 설계하게 되는 것이다.As described above, the present invention is to design a data communication channel backplane of the synchronous optical subscriber network transmission system that is effective when the units such as STM-1, STM-4 for the mutual interface of the synchronous digital hierarchy signal is mounted in the system.

도 8은 본 발명에서 사용하는 프레임 구조의 예를 보인 구조도이다.8 is a structural diagram showing an example of a frame structure used in the present invention.

여기서 참조번호 61은 DCC 다중화 및 역다중화 프레임 구조의 실시예 1이고, 62는 DCC 다중화 및 역다중화 프레임 구조의 실시예 2이며, 63은 DCC 다중화 및 역다중화 프레임 구조의 실시예 3이다.Here, reference numeral 61 is Embodiment 1 of the DCC multiplexing and demultiplexing frame structure, 62 is Embodiment 2 of the DCC multiplexing and demultiplexing frame structure, and 63 is Embodiment 3 of the DCC multiplexing and demultiplexing frame structure.

그래서 백플레인 인터페이스를 위한 2Mbps의 프레임 구조는 실장 되는 동기식 디지털 계위신호의 유니트 필요 숫자에 따라 참조번호 61 ~ 63과 같이 다양한 프레임 구조를 가질 수 있으며, 이를 응용한 다양한 프레임 구조가 가능하다. 또한 필요에 따라 이러한 2Mbps의 프레임 구조를 갖는 복수개의 백플레인 설계가 가능하다.Thus, the frame structure of 2Mbps for the backplane interface may have various frame structures as shown by reference numerals 61 to 63 according to the number of units of the synchronous digital boundary signal to be mounted, and various frame structures using the same are possible. It is also possible to design a plurality of backplanes having such a 2Mbps frame structure as needed.

도 9는 본 발명을 동기식 광가입자망 전송시스템에 적용할 경우의 구성예를 보인 블록구성도이다.9 is a block diagram showing an example of the configuration when the present invention is applied to a synchronous optical subscriber network transmission system.

여기서 참조번호 71 ~ 73은 본 발명이 적용 가능한 시스템 형상의 실시예를 보인 것이다.Reference numerals 71 to 73 show examples of system shapes to which the present invention is applicable.

그래서 동기식 광가입자망 전송시스템에서 (예를 들면, FLC(Fiber Loop Carrier), MSPP(Multi Service Provision Platform) 등) 다수 개의 동기식 디지털 계위신호의 STM-1 유니트, STM-4 유니트의 실장이 요구되는 중앙 기지국(73)이나 소형화가 요구되는 원격 기지국의 시스템(71, 72)에서 데이터 통신채널(DCC)을 원활하게 처리하고, 백플레인의 설계의 단순화를 통해 시스템 성능을 향상시키고자 하는 동기식 광가입자망 전송시스템에 적용이 가능하다.Therefore, in the synchronous optical subscriber network transmission system (e.g., FLC (Fiber Loop Carrier), MSPP (Multi Service Provision Platform, etc.), it is required to mount STM-1 units and STM-4 units of synchronous digital phase signals. Synchronous optical subscriber network to smoothly handle data communication channels (DCC) in central base station 73 or remote base station systems 71 and 72 that require miniaturization and improve system performance by simplifying backplane design Applicable to the transmission system.

또한 중앙 기지국이나 원격 기지국에 위치하며 STM-1 유니트 또는 STM-4 유니트를 이중화를 포함해 4장을 실장하는 경우의 셀프(Shelf) 형태의 시스템(71)과 소형 원격 기지국 시스템에 적용되는 박스 형태의 시스템(72), 그리고 중앙 기지국의 MSPP(Multi Service Provision Platform) 시스템(73)의 형태가 발명의 다른 실시 예라 하겠다.Also, it is located in the central base station or remote base station, and it is a box type that is applied to the self-type system 71 and the small remote base station system when 4 units including the STM-1 unit or the STM-4 unit are mounted. The system 72 and the form of the multi-service provisioning platform (MSPP) system 73 of the central base station are another embodiment of the invention.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiment of the present invention has been described above, the present invention may use various changes, modifications, and equivalents. It is clear that the present invention can be applied in the same manner by appropriately modifying the above embodiments. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치 및 그 방법은 다수 개의 동기식 디지털 계위 신호의 상호 인터페이스를 위한 STM-1, STM-4 등의 유니트가 시스템에 실장 되어 운용시 효율적인 동기식 광가입자망 전송시스템의 데이터 통신채널 백플레인을 설계할 수 있는 효과가 있게 된다.As described above, in the synchronous optical subscriber network transmission system according to the present invention, an apparatus for multiplexing and demultiplexing a data communication channel and a method thereof include STM-1, STM-4, and the like for mutual interface of a plurality of synchronous digital hierarchy signals. Is installed in the system, which makes it possible to design an efficient data communication channel backplane for the synchronous optical subscriber network transmission system.

또한 본 발명은 동기식 광가입자망 전송시스템에서 다수 개의 동기식 디지털 계위신호의 STM-1 유니트, STM-4 유니트의 데이터 통신채널(DCC)을 효과적으로 처리하여 백플레인의 효과적인 설계가 가능하도록 하며, 시스템 구조를 단순화하며 가격 측면에서도 장점을 갖게 된다.In addition, the present invention is to effectively handle the data communication channel (DCC) of the STM-1 unit, STM-4 unit of a plurality of synchronous digital phase signal in the synchronous optical subscriber network transmission system to enable the effective design of the backplane, and the system structure Simplify and have a price advantage.

Claims (12)

디지털계위신호들을 처리하는 광가입자망 전송시스템에 있어서, In the optical subscriber network transmission system for processing digital phase signals, 상기 전송시스템의 백플레인장치에 실장되고, DCC 다중화 및 역다중화부를 일체로 구비하여 디지털계위신호들을 다중화/역다중화하여 상호 인터페이스시키는 다수개의 유니트와, A plurality of units mounted on the backplane device of the transmission system and having a DCC multiplexing and demultiplexing unit integrally to interface with each other by multiplexing / demultiplexing digital phase signals; 상기 다수개의 유니트의 DCC 다중화 및 역다중화부에 백플레인을 경유하여 연결되고 그 입출력되는 프레임들을 정렬시키는 프레임 정렬부를 구비하여 상기 다수개의 유니트들을 제어하는 제어유니트를 포함하는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치.A synchronous optical subscriber network comprising a control unit for controlling the plurality of units having a frame alignment unit for connecting the input and output of the frame connected to the DCC multiplexing and demultiplexing unit of the plurality of units via a backplane Apparatus for multiplexing and demultiplexing data communication channels in a transmission system. 삭제delete 삭제delete 제1항에 있어서, 상기 DCC 다중화 및 역다중화부는 일정한 데이터 스트림으로 다중화된 데이터 통신채널 신호로부터 상기 STM-1 혹은 STM-4방식을 사용하는 유니트의 슬롯에 해당하는 타임슬롯으로 역다중화시키고, 버퍼링을 통해 상기 STM-1 혹은 STM-4 방식을 사용하는 유니트의 동기 클럭에 맞는 타이밍에 데이터 통신채널을 송신하는 기능을 수행하며, 해당 STM-1 혹은 STM-4 방식을 사용하는 유니트의 동기 클럭에 맞게 오버헤드에서 추출된 데이터 통신채널을 버퍼링하고, 일정한 데이터 스트림에 해당 STM-1 혹은 STM-4 방식을 사용하는 유니트의 슬롯에 해당하는 타임슬롯에 다중화하는 것을 포함하여 수행함을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치.The method of claim 1, wherein the DCC multiplexing and demultiplexing unit demultiplexes and buffers a data communication channel signal multiplexed into a constant data stream into a time slot corresponding to a slot of a unit using the STM-1 or STM-4 scheme. Transmits the data communication channel at a timing that matches the synchronization clock of the unit using the STM-1 or STM-4 scheme, and transmits the data communication channel to the synchronization clock of the unit using the STM-1 or STM-4 scheme. And buffering the data communication channel extracted from the overhead, and multiplexing the data communication channel to a time slot corresponding to a slot of a unit using a corresponding STM-1 or STM-4 method to a predetermined data stream. Device for multiplexing and demultiplexing data communication channels in a subscriber network transmission system. 제1항에 있어서, 상기 DCC 다중화 및 역다중화부는 송수신되는 DCC의 신호를 카운트하는 카운트와, HDLC 포맷의 데이터를 입력받으면 플래그와 아이들 패턴을 제거하는 플래그/아이들 패턴 제거부와, DCC 신호를 저장하는 이중포트 버퍼와, 상기 이중포트 버퍼에서 신호 출력시 플래그를 삽입하는 플래그 삽입부를 포함하여 구성된 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치.The DCC multiplexing and demultiplexing unit of claim 1, wherein the DCC multiplexing and demultiplexing unit stores a count to count signals of the DCC to be transmitted and received, a flag / idle pattern removing unit to remove a flag and an idle pattern upon receiving data in HDLC format, and a DCC signal. And a flag insertion unit for inserting a flag when a signal is output from the dual port buffer. 7. The multiplexing and demultiplexing apparatus of a data communication channel in a synchronous optical subscriber network transmission system, comprising: a dual port buffer; 삭제delete 제1항에 있어서, 상기 제어부 유니트는 프레임 정렬부에 클럭을 공급하는 오실레이터와, 상기 프레임 정렬부와 연결되는 통신 포트를 구비한 프로세서를 더 포함하여 구성되는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치.The synchronous optical subscriber network transmission system according to claim 1, wherein the control unit further comprises a processor having an oscillator for supplying a clock to the frame alignment unit and a communication port connected to the frame alignment unit. Multiplexing and demultiplexing apparatus for data communication channel in. 제1항 또는 제7항 중 어느 한 항에 있어서, 상기 프레임 정렬부는 모든 유니트 슬롯 및 프로세서의 TDM 인터페이스를 위한 프레임 펄스 및 클럭을 발생시키고, 백플레인에서 입력 및 출력되는 일정한 데이터 통신채널을 정렬하여 프로세서와의 상호 인터페이스를 수행하는 것을 포함하는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 장치.The processor of claim 1, wherein the frame alignment unit generates frame pulses and clocks for all the unit slots and the TDM interface of the processor, and arranges a predetermined data communication channel input and output in the backplane. And an apparatus for multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system, comprising: performing a mutual interface with a network. 광가입자망 전송시스템에서, 프레임 펄스 신호, 클럭, 슬롯 아이디를 가지고 데이터 통신채널에서 해당 유니트의 슬롯에 맞는 타임 슬롯을 추출하는 제1단계와, 상기 제1단계 후에 HDLC 포맷의 데이터에서 플래그와 아이들 패턴을 제거한 다음 이중포트 버퍼에 정상적인 데이터를 저장하는 제2 단계를 포함하여 수행하는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법.In an optical subscriber network transmission system, a first step of extracting a time slot corresponding to a slot of a corresponding unit from a data communication channel using a frame pulse signal, a clock, and a slot ID, and after the first step, a flag and an idle in the HDLC format data And removing the pattern and storing the normal data in the dual port buffer. 2. The method of multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system. 제9항에 있어서, 상기 제2단계에는 송신 버퍼에 데이터가 존재할 경우 STM-1 혹은 STM-4 방식을 사용하는 유니트의 동기 클럭에 맞는 데이터 통신채널 클럭에 타이밍을 맞추어 출력하고, 플래그를 삽입하는 제3단계를 더 포함하는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법.10. The method of claim 9, wherein in the second step, when data exists in a transmission buffer, a timing is output to a data communication channel clock that matches a synchronous clock of a unit using an STM-1 or STM-4 scheme, and a flag is inserted. And a third step. The method of multiplexing and demultiplexing a data communication channel in a synchronous optical subscriber network transmission system. 광가입자망 전송시스템에서, 데이터를 수신될 경우 이 수신된 데이터에서 플래그와 아이들 패턴을 제거하는 제11단계와, 상기 제11단계 후에 이중포트 버퍼에 정상적인 데이터를 저장하는 제12단계로 이루어지는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법.In the optical subscriber network transmission system, when the data is received, an eleventh step of removing a flag and an idle pattern from the received data and a twelfth step of storing normal data in the dual port buffer after the eleventh step A multiplexing and demultiplexing method of a data communication channel in a synchronous optical subscriber network transmission system. 제11항에 있어서, 상기 제12단계에는 백플레인의 클럭으로 출력하고 플래그를 삽입하는 제13단계를 더 포함하는 것을 특징으로 하는 동기식 광가입자망 전송시스템에서 데이터 통신채널의 다중화 및 역다중화 처리 방법.12. The method of claim 11, wherein the twelfth step further comprises a thirteenth step of outputting a clock of a backplane and inserting a flag.
KR1020040099852A 2004-12-01 2004-12-01 Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system KR100650577B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099852A KR100650577B1 (en) 2004-12-01 2004-12-01 Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099852A KR100650577B1 (en) 2004-12-01 2004-12-01 Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system

Publications (2)

Publication Number Publication Date
KR20060061007A KR20060061007A (en) 2006-06-07
KR100650577B1 true KR100650577B1 (en) 2006-11-29

Family

ID=37157615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099852A KR100650577B1 (en) 2004-12-01 2004-12-01 Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system

Country Status (1)

Country Link
KR (1) KR100650577B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110635949B (en) * 2019-09-30 2022-07-22 瑞斯康达科技发展股份有限公司 DCC management method for SDH network element, management card and storage medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940018222A (en) * 1993-01-01 1994-08-16 미따라이 하지메 Liquid jet head, liquid jet device, and method for manufacturing the liquid jet head
KR20000037859A (en) * 1998-12-02 2000-07-05 이계철 Apparatus for detecting parallel frame in system for optical transmission
KR20010009352A (en) * 1999-07-09 2001-02-05 윤종용 Apparatus and method for processing dcc data of overhead in synchronous digital hierarchy transmission system
KR20030024233A (en) * 2001-09-17 2003-03-26 엘지전자 주식회사 Apparatus for channel allocation and channel extraction of optical supervisory channel unit in transmission system
KR20040028015A (en) * 2002-09-28 2004-04-03 엘지전자 주식회사 Apparatus for data communication channel in optical transmission equipment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940018222A (en) * 1993-01-01 1994-08-16 미따라이 하지메 Liquid jet head, liquid jet device, and method for manufacturing the liquid jet head
KR20000037859A (en) * 1998-12-02 2000-07-05 이계철 Apparatus for detecting parallel frame in system for optical transmission
KR20010009352A (en) * 1999-07-09 2001-02-05 윤종용 Apparatus and method for processing dcc data of overhead in synchronous digital hierarchy transmission system
KR20030024233A (en) * 2001-09-17 2003-03-26 엘지전자 주식회사 Apparatus for channel allocation and channel extraction of optical supervisory channel unit in transmission system
KR20040028015A (en) * 2002-09-28 2004-04-03 엘지전자 주식회사 Apparatus for data communication channel in optical transmission equipment

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020000037859 *

Also Published As

Publication number Publication date
KR20060061007A (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US7653312B2 (en) Multiple bit rate optical communication method, optical network unit and optical line terminal
US5940456A (en) Synchronous plesiochronous digital hierarchy transmission systems
JP3216886B2 (en) Digital cross-connect and add / drop multiplexing device
US7130276B2 (en) Hybrid time division multiplexing and data transport
JPH07123067A (en) Multiplexer
US6041062A (en) High-speed synchronous multiplexing apparatus
JP2008054006A (en) Transmission frame, transmitter, receiver, communication method, and communication program
US8711889B2 (en) Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer
KR100650577B1 (en) Apparatus and method for multiplex and demultiplex of data communication channel in synchronous optical subscriber transmission system
US6819686B1 (en) Backplane protocol
CN100393014C (en) Apparatus and method for implementing optical monitoring channel of dense wavelength division multiplex system
KR100439236B1 (en) Apparatus for channel allocation and channel extraction of optical supervisory channel unit in transmission system
US7058090B1 (en) System and method for paralleling digital wrapper data streams
EP1585242B1 (en) Method and device for distributing clock and synchronization in a telecommunication network element
KR100256691B1 (en) Optical trasmission system for arbitrary combination of tributaries
US4769809A (en) Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network
KR100360011B1 (en) TRANSCEIVER APPARATUS FOR 2.5Gbps OPTICAL TRANSMISSION
KR100263383B1 (en) Add/drop unit in a fiber loop carrier system
JP2976735B2 (en) Signal conversion method
KR100293430B1 (en) System synchronous clock distribution system of switching equipment
KR0179505B1 (en) Apparatus for lining up frame of tu signal for low-speed switching
KR950015086B1 (en) Synchronous multiple transmission unit
JP3009901B2 (en) ISDN interface method
KR0179502B1 (en) Time switch interface circuit
KR100334797B1 (en) Apparatus for matching optical link using synchronous transport module-1 signal

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131016

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee