KR100650217B1 - Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법 - Google Patents

Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법 Download PDF

Info

Publication number
KR100650217B1
KR100650217B1 KR1020040048189A KR20040048189A KR100650217B1 KR 100650217 B1 KR100650217 B1 KR 100650217B1 KR 1020040048189 A KR1020040048189 A KR 1020040048189A KR 20040048189 A KR20040048189 A KR 20040048189A KR 100650217 B1 KR100650217 B1 KR 100650217B1
Authority
KR
South Korea
Prior art keywords
preamble
ofdma
downlink
peak value
signal
Prior art date
Application number
KR1020040048189A
Other languages
English (en)
Other versions
KR20050123504A (ko
Inventor
김성준
정성헌
조형원
이용욱
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020040048189A priority Critical patent/KR100650217B1/ko
Publication of KR20050123504A publication Critical patent/KR20050123504A/ko
Application granted granted Critical
Publication of KR100650217B1 publication Critical patent/KR100650217B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2656Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J11/00Orthogonal multiplex systems, e.g. using WALSH codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2655Synchronisation arrangements
    • H04L27/2689Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J11/00Orthogonal multiplex systems, e.g. using WALSH codes
    • H04J2011/0003Combination with other multiplexing techniques
    • H04J2011/0013Combination with other multiplexing techniques with TDM/TDMA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

휴대 인터넷 OFDMA/TDD의 프레임은 하향 링크 신호 영역, 상향 링크 신호 영역 및 Null신호 영역으로 구성된다. 이러한 프레임의 동기는 하향 링크 프리앰블 검색을 통하여 이뤄진다. 본 발명은 Null 신호의 유/무에 상관 없이 하향링크 프리앰블을 탐색할 수 있는 알고리즘을 이용하여 프레임 동기를 맞추는 것이다.
OFDMA, TDD, 프리앰블, 스위치 타이밍

Description

OFDMA/TDD 시스템에서의 하향링크 프레임 동기 획득 장치 및 방법{APPARATUS AND METHOD FOR ACQUIRING SYNCRONIZATION OF DOWNLINK FRAME IN SYSTEM OF OFDMA/TDD}
도 1은 통상적인 IFFT에서의 슈미들 알고리즘을 이용하는 방법을 개략적으로 도시한 도면,
도 2는 통상적인 슈미들 알고리즘의 출력을 도시한 도면,
도 3은 Null 신호가 있을 경우 슈미들 알고리즘의 출력을 도시한 도면,
도 4는 종래의 OFDMA/TDD 시스템의 동기 획득을 위한 장치의 개략적인 내부블록 구성도,
도 5는 휴대 인터넷 하향링크 프리앰블의 IFFT 출력을 도시한 도면,
도 6은 본 발명의 실시 예에 따른 OFDMA/TDD 시스템의 동기 획득을 위한 장치의 개략적인 내부블록 구성도,
도 7은 본 발명의 실시 예에 따른 알고리즘 계산부에서의 계산 과정을 설명하기 위한 도면,
도 8a 내지 도 8c는 본 발명의 실시 예에 따라 각각의 SNR에 대한 알고리즘의 출력 특성을 도시한 도면.
본 발명은 동기 획득 장치 및 방법에 관한 것으로, 특히 휴대 인터넷 OFDMA / TDD 방식의 무선 통신 시스템에서 프레임 동기 획득 장치 및 방법에 관한 것이다.
OFDMA(Orthogonal Frequency Division Multiple Access)/ TDD(Time Division Duplexing) 방식의 시스템에서 기지국으로부터 이동 통신 단말기 방향으로 전파를 송신하는 하향 링크(DL:Downlink)는 프리앰블(Pre-amble) 탐색을 통한 프레임 동기가 가장 중요하다.
한편, 휴대 인터넷의 OFDMA/TDD 시스템의 프레임은 하향 링크 신호 영역, 상향 링크(UL : Uplink) 신호 영역 및 Null신호 영역으로 구성된다. 상/하향 링크 지속 시간 비율은 서비스 업체서비스에 따라 그리고 사용 수 및 전송 데이터 량에 따라 표준안에 권고된 비율로 조정 될 수 있다. 휴대인터넷의 OFDMA/TDD 표준안 규격에 따르면, 하나의 프레임 동안(5ms) 시간적인 격차를 가진 하향 링크 신호와 상향 링크 신호로 구성되며, 이 사이에 상/하향 링크를 구분 및 단말의 레인징을 위한 Null 신호 구간이 있다.
단말기와 기지국 간의 통신 원리는 다음과 같다. 먼저 기지국에서 단말기로 프레임 규격에 맞는 하향링크 신호만 전송된다. 단말기는 수신된 하향 링크의 프리앰블 신호를 검출하여 프레임 동기를 찾는다. 프레임 동기화 이후, 단말기는 상향 링크 신호 영역에 신호를 전송하여 기지국과 통신을 한다. 이때, 서비스 영역에 있는 단말기들 중, 기지국과 가까운 거리의 단말은 늦게 상향링크 신호를 전송하고, 먼 거리의 단말은 상대적으로 빠르게 상향링크 신호를 전송하여 각각의 상향 링크 신호가 프레임 규격에 맞게 기지국에 수신되게 한다. 이런 TDD 시스템에는 상/하향 링크 신호 구분 및 상/하향 링크 신호의 충돌을 방지하기 위하여 RTG(Rx/Tx Transition Gap), TTG(Tx/Rx Transition Gap)와 같은 Null 신호 전송 영역이 있다.
휴대 인터넷의 OFDMA/TDD 시스템의 하향 링크 프리앰블은 두 개의 심볼로 구성되어 있으며 셀 아이디(Cell ID) 및 섹터(Sector)에 따라 다르게 설정된다. 또한 두 번째 프리앰블에는 안전 모드를 위한 세이프티 채널이 천공 형식으로 포함되어 있다. 이러한 환경에서 단말기는 하향 링크의 프리앰블을 찾음으로써 프레임의 동기를 찾을 수 있다.
휴대 인터넷 표준안에 설정되어 있는 프리앰블 맵핑 방법을 따르면, 사용하는 부반송파(sub-carrier) 중 짝수번째 부반송파에는 프리앰블 신호를 실으며, 홀수번째 부반송파에는 Null신호를 실어 역푸리에변환(IFFT:Inverse Fast Fourier Transform)을 수행한 후 프리앰블 신호를 생성한다.
이렇게 번갈아가며 한번씩 Null 신호가 입력되어 IFFT를 수행하면 시간 영역의 프리앰블 시퀀스를 발생하며, 결과적으로 도 1에 도시된 바와 같이 동일한 패턴(same pattern)이 두번 반복하는 형태를 가지는 긴 프리앰블 시퀀스를 생성한다. 이런 반복 특성이 있는 프리앰블 신호를 찾는 방법으로는 티모시 엠 슈미들(Timothy M. Schmidl) 동기 알고리즘이 널리 사용된다.
슈미들 알고리즘은 다음 수식과 같이 FFT 사이즈의 1/2 구간동안의 자기상관(autocorrelation)을 통하여 얻어진다.
Figure 112004028902515-pat00020
Figure 112004027720994-pat00002
Figure 112004027720994-pat00003
수학식 3은 정규화 과정이 이루어진 슈미들 알고리즘의 출력이다.
휴대 인터넷 OFDMA/TDD 방식의 프레임 타이밍 동기 추정 과정을 도 2를 참조하여 설명한다. 도 2는 통상적인 슈미들 알고리즘의 출력을 도시한 도면이다. 만약 임의의 데이터 심볼 사이에 프리앰블이 존재할 경우, 도 2에 도시된 바와 같은 슈미들 동기 알고리즘의 출력이 나타난다. OFDMA의 CP(Cyclic Prefix)구간동안 도 2에 도시된 S200 내지 S210에 해당하는 플랫(flat)한 부분이 지속되는 특징이 있으 며, 그 플랫한 부분의 끝지점인 S210이 프리앰블이 끝나는 지점이다.
그러나 Null 신호가 포함되어 있는 경우, 수학식 2에서의 슈미들 동기 알고리즘을 통해 산출되는 값이 0이 되기 때문에, 다른 윈도우방법 없이 슈미들 알고리즘 출력만을 통해서는 적절한 프리앰블의 끝나는 시점을 찾을 수 없게 된다. 이와 같이 적절한 프리앰블의 끝나는 시점을 찾기 어려운 이유는 도 3에 도시된 바를 참조하여 설명한다. 도 3은 Null 신호가 있을 경우 슈미들 알고리즘의 출력을 도시한 도면이다.
도 3에 도시된 바와 같이 Null 신호 전송구간이 포함되어 있는 경우, 반복 패턴이 있더라도 슈미들 알고리즘을 통한 프리앰블 시점 검출이 어렵다. 따라서, 휴대인터넷 OFDMA/TDD 시스템에서 동기 획득에 많은 오차를 피하기 위하여 도 4에 도시된 바와 같이 수신 신호 버퍼(Rx Signal Buffer)뒷단에 슈미들 알고리즘 계산부(Schmidl Algorithm Operator)이외에도 추가 블럭(Additional Block)이 요구된다. 도 4는 종래의 OFDMA/TDD 시스템의 동기 검출을 위한 장치의 개략적인 내부블록 구성도이다. 이러한 슈미들 알고리즘을 하드웨어로 구성할 경우 슈미들 알고리즘 복잡도는 표1과 같다.
Figure 112004027720994-pat00004
상기한 바와 같이 휴대 인터넷의 OFDMA/TDD 방식에서 프리앰블의 IFFT 출력 특성이 반복적인 형태로 나타날 지라도 Null 신호 영역이 있는 경우 슈미들 알고리즘을 통해 정확한 프리앰블 시점을 검출할 수 없는 문제점이 있다. 또한, OFDMA/TDD 방식을 사용하는 통신 시스템에서 동기 획득 시 오판정 확률이 높아지는 단점을 보완하기 위해서는 추가적인 하드웨어 블럭이 요구된다.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, OFDMA/TDD 방식을 사용하는 통신 시스템에서 간단한 복잡도를 가지면서 Null 신호에 상관없이 정확한 동기를 획득하여 TDD 스위치 타이밍을 획득할 수 있도록 하는 장치 및 그 방법을 제공함에 목적이 있다.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들이 본 발명의 범위 내에서 소정의 변형이나 혹은 변경이 이루어질 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다.
본 발명은 휴대 인터넷 OFDMA/TDD 방식의 시스템에서 하향링크 프리앰블의 특징을 이용하여 하향링크 시점을 측정한 후 프레임 동기를 찾는 것이다.
이를 상세히 설명하면, 본 발명은 수신되는 신호를 소정의 버퍼에 저장하고, 그 신호로부터 하향링크 프리앰블 검출부를 통한 자기 상관(autocorrelation)을 이용하여 프리앰블의 시작점을 산출하고, 산출된 프리앰블의 시작점을 이용하여 스위치 타이밍 신호를 산출한 이후, 프레임 시점과 프리앰블 시점의 관계를 이용하여 프레임 동기를 맞추는 블록을 통하여 프레임 동기화가 이루어 진다. 이때 Null 신호의 유무와 상관없이 프리앰블 신호 검출 방법으로 제대로 찾을 수 있는 알고리즘이 사용된다.
이하, 도 5를 참조하여 하향링크 프리앰블의 시작점을 산출하는 과정을 설명하기로 한다. 도 5는 본 발명의 실시 예에 따른 하향링크 프리앰블의 IFFT 출력을 프레임으로 도시한 도면이다.
본 발명의 실시 예에서는 하향링크 프리앰블 신호를 IFFT 과정을 적용하였을 경우 출력 신호들의 전체 크기 1/2 마다 즉, 512-point마다 반복적인 패턴이 된다. 또한, IFFT 입력 신호 중 모든 허수값이 0이기 때문에 512-point를 중심으로 실수(real)값은 Y축 대칭이며, 허수(image)값은 원점이 된다. 다시 말하면, IFFT 과정을 수행한 이후의 신호들은 도 5에 도시된 바와 같이 S570을 기준으로 켤레(conjugate) 대칭 관계를 가진다.
통상적으로 OFDMA/TDD 방식을 사용하는 통신시스템에서 하향링크의 프리앰블은 두 개의 OFDMA 심볼로 구성되며, 그 두 개의 OFDMA 심볼 사이에 이전 OFDMA 심볼과 현재 OFDMA 심볼간에 간섭을 피하기 위해 세이프티 채널 정보가 천공 형태로 삽입된다. 프리앰블의 IFFT 출력은 도 5에 도시된 바와 같이 그 길이가 1024 샘플(sample)이 되며, S570을 기준으로 각각 512 샘플(S550, S560)로 나뉘어진다. 그리고 각각의 512 샘플(S550, S560)은 각각 256 샘플 두 개로 구성된다.
한편, 두번째 프리앰블에 삽입되는 세이프티 채널에는 그 채널을 이루는 부반송파 수가 최대 54개로 전체 부반송파 개수의 5.27% 밖에 차지하지 않기 때문에 IFFT된 후의 신호에는 큰 영향을 미치지 않는다. 따라서, 본 발명의 실시 예에서는 첫번째 프리앰블인 256 샘플(S530)에서 0데이터를 제외한 나머지인 (S510) 및 두번째 프리앰블인 256 샘플(S540)에서 256데이터를 제외한 나머지인 (S520)를 이용한다. 즉, 본 발명의 실시 예에 따라 (S510)에 포함되는 255개의 샘플과 (S520)에 포함되는 255개의 샘플들의 자기 상관 관계를 이용하여 프리앰블의 시작점이 도출될 수 있다.
이하, 본 발명의 실시 예에 따른 OFDMA/TDD 방식의 통신 시스템에서 수신부 모뎀의 구현없이 시간 영역에서 동기를 획득할 수 있는 장치의 각 구성 및 그에 따 른 동작을 설명하기 위해 도 6을 참조한다. 도 6은 본 발명의 실시 예에 따른 OFDMA/TDD 방식의 통신 시스템에서 동기 획득을 위한 장치의 개략적인 내부블록 구성도이다.
본 발명의 실시 예에 따른 동기 획득을 위한 장치는 예컨대, 통상적인 휴대 인터넷 단말기의 동기획득 장치 구성부에 도 6에 도시된 바와 같이 하향링크 프리앰블 검출부(115), 하향링크 프리앰블 측정부(130), 트래픽 데이터를 위한 타이밍 스위치(140)가 요구된다.
이어, 본 발명의 실시 예에 따른 구성부인 하향링크 프리앰블 검출부(115), 하향링크 프리앰블 측정부(130), 트래픽 데이터를 위한 타이밍 스위치(140)에 대한 동작을 상세히 설명한다.
먼저, 기지국에서 송신된 하향링크 신호는 단말기의 기저대역 블럭(100)에 구현된 기저대역 수신기(110)를 거치고, 이 후 하향링크 신호는 다운 컨버전(Down Conversion)되어 수신 신호 버퍼에 저장된다.
그러면, 본 발명에 따른 하향 링크 프리앰블 검출부(115)는 수신되는 신호로부터 프리앰블의 시점을 획득한다. 이를 위해 하향 링크 프리앰블 검출부(115) 내에 수신 신호 버퍼(125) 및 알고리즘 계산부(120)를 구현한다.
이 때, 수신 신호 버퍼(125)는 하향링크 두 개의 프리앰블 샘플을 저장할 수 있어야 한다. 다시 말하면, 수신 신호 버퍼(125)의 크기 즉, 저장 용량은 두 개의 CP(Cyclic Prefix)를 제외한 OFDMA 심볼 1024 샘플과 CP를 고려한 2176(1024 + 128 + 1024) 샘플을 저장할 수 있는 저장용량이 되어야 한다.
이와 같이 하향링크 프리앰블 검출부(115) 내의 수신 신호 버퍼(125)는 수신되는 신호를 전달받아 저장하고, 알고리즘 계산부(120)에 제공한다. 그러면, 알고리즘 계산부(120)는 수신 신호 버퍼(125)로부터 제공받은 샘플을 자기 상관을 이용하여 후술하는 바와 같은 수학식 4 내지 수학식 7과 같은 과정을 수행한다. 다시 말하면, 알고리즘 계산부(120)는 수신 신호 버퍼(125)에 저장된 데이터를 자기 상관(autocorrelation)을 수행하고, 정규화를 수행하여 정규화된 값이 최대가 되는 피크값 지점을 검출한다.
Figure 112004027720994-pat00005
Figure 112004027720994-pat00006
Figure 112004027720994-pat00007
Figure 112004027720994-pat00008
여기서, NSAMPLE_OFDMA는 OFDMA의 샘플수를 의미하며, 그 전체 개수는 하나의 OFDMA 샘플 개수인 1024 샘플(S710)에 CP에 해당하는 128 샘플(S720)을 합하여 1152 샘플(S700)이 된다.
이러한 과정을 상세히 설명하기 위해 도 7을 참조한다. 도 7은 본 발명의 실시 예에 따른 알고리즘 계산부에서의 계산 과정 및 버퍼에 하향링크 프리앰블이 차있을 경우를 설명하기 위한 도면이다. 즉, 수학식 4는 도 7에 도시된 바와 같은 개념도로 표현될 수 있다. 본 발명의 실시 예에 따라 알고리즘 계산부(120)는 먼저 수학식 4를 수행한 후, 수학식 5를 통해 상관 관계를 구하는 블럭들(S740, S750, S760)을 합한다. 그리고나서 알고리즘 계산부(120)는 수학식 6과 같은 정규화 과정을 수행하는데, 이는 Null 신호만 포함된 경우에 있어서 0으로 나눠지는 것을 방지하기 위해서이다.
한편, 도 8a 내지 도 8c는 본 발명의 실시 예에 따라 각각의 SNR에 대한 알고리즘의 출력 특성을 도시한 도면이다. 즉, 도 8a 내지 도 8c는 하향링크 프리앰블의 출력 특성을 SNR(신호대잡음비: Signal to Noise Ratio)에 대하여 도시하고 있다. 도 8a 내지 도 8c에서는 SNR인 Es/No 이 각각 0, 5, 30dB 인 경우 본 발명의 실시 예에 따른 알고리즘 계산부(120)로부터의 출력 특성을 나타내고 있다. 전술한 바와 같이 하향링크 프리앰블 측정부(130)는 수학식 4 내지 수학식 7을 통해 정규화된 값이 최대가 되는 피크값 지점을 검출한다.
본 발명의 실시 예에서는 도 8a 내지 도 8c에 도시된 바와 같이 Null 신호가 입력될 지라도 낮은 SNR과 높은 SNR에 상관 없이 피크(Peak)가 (S800, S810, S830)에서 일정하게 발생하므로 종래의 슈미들 알고리즘에 비하여 우수한 성능이 나타남을 알 수 있다. 또한, 본 발명의 실시 예에 따라 알고리즘 계산부를 통한 복잡도는 표2와 같이 나타나며, 이는 종래의 슈미들 알고리즘의 복잡도에 비하여 간단하게 구성되어 있다.
Figure 112004027720994-pat00009
그리고 도 8a 내지 도 8c에 도시된 바를 참조하면, 피크가 발생하는 지점은 두번째 프리앰블이 끝나는 지점에 대응한다. 따라서, 하향링크 프리앰블 측정부(130)에서 계산된 피크 지점을 트래픽 데이터를 위한 타이밍 스위치(140)에 제공한다. 즉, 본 발명에 따라 피크값들이 발생하는 시점은 프리앰블 시점의 판단 기준이 되며 특히 최대 피크값은 프리앰블이 끝나는 시점에 해당하기 때문에 하향링크 프레임의 동기화가 가능하게 된다.
이러한 프레임 동기 완료 이후 단말기는 신호 복조 및 상향링크 신호 타이밍을 자체적으로 생성할 수 있으며, 휴대 인터넷 OFDMA/TDD 시스템의 통신이 이루어질 수 있다.
OFDMA/TDD 방식의 통신 시스템에서 부가적인 신호 검출기와 모뎀부의 구현없이도 Null신호가 있는 상황에서도 하향링크의 프리앰블 신호를 검출 및 프레임 동기를 할 수 있다.

Claims (4)

  1. OFDMA/TDD 방식의 통신 시스템에서 하향링크 프레임 동기를 획득하는 장치에 있어서,
    하향링크 프리앰블을 저장할 수 있는 수신 신호 버퍼와,
    상기 수신 신호 버퍼에 저장된 데이터를 자기 상관(autocorrelation)을 수행하고, 정규화를 수행하여 정규화된 값이 최대가 되는 지점을 피크값으로 검출하여 출력하는 알고리즘 계산부와,
    상기 알고리즘 계산부로부터의 피크값을 찾는 하향링크 프리앰블 측정부와,
    상기 하향링크 프리앰블 측정부로부터 계산된 피크값을 제공받는 트래픽 데이터를 위한 타이밍 스위치를 포함함을 특징으로 하는 장치.
  2. 삭제
  3. OFDMA/TDD 방식의 통신 시스템에서 하향링크 프레임 동기를 획득하는 방법에 있어서,
    샘플에 자기 상관(autocorrelation)을 적용하고 정규화함으로써 프레임 동기 를 검출하기 위한 피크(peak)값이 발생하는 시점을 산출하는 과정과,
    상기 산출된 피크값을 통하여 프레임 동기를 측정하는 과정을 포함함을 특징으로 하는 방법.
  4. 제 3항에 있어서, 상기 피크값이 발생하는 시점을 산출하는 과정은
    두 개의 OFDMA 심볼로 구성된 하향 링크 프리앰블에서 자기 상관을 수행하고, 정규화를 수행하여 정규화된 값이 최대가 되는 지점을 피크값으로 산출하고, 상기 피크값 산출 시점을 프리앰블 시점으로 산출하는 과정임을 특징으로 하는 방법.
KR1020040048189A 2004-06-25 2004-06-25 Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법 KR100650217B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048189A KR100650217B1 (ko) 2004-06-25 2004-06-25 Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048189A KR100650217B1 (ko) 2004-06-25 2004-06-25 Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050123504A KR20050123504A (ko) 2005-12-29
KR100650217B1 true KR100650217B1 (ko) 2006-11-24

Family

ID=37295077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048189A KR100650217B1 (ko) 2004-06-25 2004-06-25 Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100650217B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101247995B1 (ko) * 2006-02-20 2013-03-27 에스케이텔레콤 주식회사 휴대인터넷 시스템에서 시분할 듀플렉스 스위칭하는 방법및 시스템
US8385373B2 (en) * 2008-06-24 2013-02-26 Adc Telecommunications, Inc. Method and apparatus for frame detection in a communications system
US7961689B2 (en) 2008-08-18 2011-06-14 Adc Telecommunications, Inc. Method and apparatus for determining an end of a subframe in a TDD system
US8693342B2 (en) 2011-10-28 2014-04-08 Adc Telecommunications, Inc. Distributed antenna system using time division duplexing scheme

Also Published As

Publication number Publication date
KR20050123504A (ko) 2005-12-29

Similar Documents

Publication Publication Date Title
EP2016731B1 (en) Signal detection in multicarrier communication system
JP4820941B2 (ja) 高速なセル探索の方法および装置
US7561628B2 (en) Apparatus and method for cell acquisition and downlink synchronization acquisition in a wireless communication system
US11812416B2 (en) Coherent detection of large physical random access control channel (PRACH) delays
US20140321398A1 (en) Methods and Apparatus for Random Access in a Communication System
EP2439973A1 (en) Detection method and apparatus based on random access process
US10355802B2 (en) Method of cell search
CN102316601A (zh) 一种随机接入信道的前导序列检测方法和装置
US20090034667A1 (en) Method and device for providing timing information in a wireless communication system
JP5342568B2 (ja) 複数のofdmaリソース・エレメントを含む所与のセットにおいて所与の信号が受信されたかを調査する方法及び装置
US9893925B1 (en) Method and apparatus for joint time and frequency synchronization in wireless communication systems
KR20000071660A (ko) 제어 및 사용자 데이터 버스트 송수신용 통신 장치 및데이터 버스트 구별 방법
CN105530701B (zh) 一种干扰源定位方法及装置
JP2001333041A (ja) 対称構造のプリアンブルを適用したofdm信号のシンボル/周波数同期方法
US6785350B1 (en) Apparatus, and associated method, for detecting a symbol sequence
KR101392807B1 (ko) 무선 통신 시스템에서 동기 획득과 셀 아이디 탐색을 위한장치 및 방법
CN117320046B (zh) Crs搜索方法、lte时间对齐误差测定方法和用户设备
KR100650217B1 (ko) Ofdma/tdd 시스템에서의 하향링크 프레임 동기획득 장치 및 방법
CN101741800B (zh) 同步搜索方法
CA2735007C (en) Long term evolution (lte) radio link timing synchronization
KR20060002333A (ko) Ofdma/tdd 시스템을 위한 프레임 동기 검출 장치및 방법
KR20200056766A (ko) 협대역 무선 통신 시스템의 동기 획득 장치 및 그 방법
US10212679B1 (en) Method and apparatus for delay spread estimation
GB2571277A (en) Method for fine timing synchronisation
US11362877B2 (en) Fast scan of NB-IoT signals in networks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 13