KR100647621B1 - 평판 표시 장치 - Google Patents

Abstract

본 발명은 실런트에 의한 패드부 단자들의 부식을 방지하기 위한 것으로, 기판과, 상기 기판에 대향된 대향부재와, 상기 기판과 대향부재의 사이에 위치하는 표시부와, 상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트와, 상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부를 포함하고, 상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 실런트와 상기 도전막들 중 적어도 하나는 상기 실런트의 도포 공차에 의해서도 서로 접촉되지 않게 소정 거리 이격되도록 구비된 평판 표시장치에 관한 것이다.

Description

평판 표시 장치{Flat panel display device}

도 1 은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치인 유기 전계 발광 표시장치를 개략적으로 도시한 사시도,

도 2는 도 1의 A 부분의 평면도,

도 3은 도 1의 유기 전계 발광부의 일 예를 도시한 단면도,

도 4는 도 1의 유기 전계 발광부의 다른 일 예를 도시한 단면도,

< 도면의 주요 부호에 대한 간단한 설명 >

1: 기판 2: 유기 전계 발광부

3: 대향 부재 4: 실런트

5: 패드부 51: 단자

52: 도전막

본 발명은 평판 표시장치에 관한 것으로서, 보다 상세하게는 실런트에 의한 패드부의 부식을 방지할 수 있는 평판 표시장치에 관한 것이다.

평판 표시장치는 액정 표시 소자나 유기 전계 발광 소자 또는 무기 전계 발 광 소자 등 평판상의 기판에 화상을 구현하도록 한 표시장치이다.

이러한 평판 표시장치는 대개 한 쌍의 기판이 그 가장자리 부위가 접합되어 이루어지며, 외측으로 복수개의 단자들을 갖는 패드부가 노출되어 있다. 이 패드부에는 연성회로기판 등이 접합되어 단자들을 통해 외부 전자 장치들과 내부 회로를 연결한다.

패드부의 각 단자들에는 통상 그 표면에 도전막이 형성되어 있다. 이 도전막은 크롬과 같이 전기 전도성이 좋으면서도, 소정의 강도를 갖고 있는 금속이 사용된다.

한편, 상기 기판들은 실런트에 의해 서로 접합되는 데, 이 실런트는 표시 영역을 최대한 넓게 하기 위해, 가능한 한 기판들의 최외곽 가장자리에 도포된다.

통상, 기판들의 접합공정은, 어느 한 기판의 가장자리(패드부 제외)에 실런트를 도포하 후, 이에 대향되어 접합되는 기판을 이 실런트 위에 합착함으로써 행해진다. 이 때, 대향 기판의 합착 시, 대향 기판은 실런트 위에서 소정의 압력으로 눌려지는 데, 이에 따라 실런트는 외측으로 어느 정도까지 밀려나오게 된다.

그런데, 이렇게 밀려나오는 실런트의 양은 균일하지 못하며, 특정 위치에서는 더 많이, 또 다른 특정 위치에서는 더 적게 밀려나오게 된다.

한편, 이렇게 밀려 나온 실런트는 패드부의 각 단자들 중 적어도 일부의 도전막에 접촉된다. 이러한 실런트와 도전막의 접촉은, 패드부의 각 단자들에 인가되는 전위차에 의해 도전막의 부식을 초래한다.

이러한 패드부의 부식은 이러한 각 단자들 간의 전위차 뿐만 아니라, 외부 대기와 오염 등에 의해 발생될 수도 있다. 즉, 패드부의 단자들 중 대기에 노출되는 단자들은 외부의 산소나 수분에 의해 부식될 수 있으며, 기타 Cl과 같은 오염원에 접촉되어 부식될 수도 있다.

이러한 부식은 결국, 이 단자에 연결된 화소의 전기적 쇼트를 일으키거나, 단락을 일으키게 된다.

본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 실런트에 의한 패드부 단자들의 부식을 방지할 수 있는 평판 표시장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따르면,

기판;

상기 기판에 대향된 대향부재;

상기 기판과 대향부재의 사이에 위치하는 표시부;

상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 실런트와 상기 도전막들 중 적어도 하나는 상기 실런트의 도 포 공차에 의해서도 서로 접촉되지 않게 소정 거리 이격되도록 구비된 평판 표시장치를 제공한다.

상기 목적을 달성하기 위하여 본 발명은 또한,

기판;

상기 기판에 대향된 대향부재;

상기 기판과 대향부재의 사이에 위치하는 표시부;

상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 대향부재의 외측 단부와 상기 도전막들의 중 적어도 하나의 대향부재를 향한 단부는, 상기 실런트와 접촉되지 않게 소정 거리 이격되도록 구비된 평판 표시장치를 제공한다.

본 발명은 또한, 상기 목적을 달성하기 위하여,

기판;

상기 기판에 대향된 대향부재;

상기 기판과 대향부재의 사이에 위치하는 표시부;

상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 단자들 중 적어도 하나는 그 표면에 도전막의 적어도 일부가 구비되지 않도록 형성된 평판 표시장치를 제공한다.

이하, 첨부된 도면에 도시된 본 발명의 일 실시예를 참조로 본 발명을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 바람직한 일 실시예에 따른 평판 표시장치를 개략적으로 도시한 것으로, 유기 전계 발광 표시장치를 도시한 것이다.

도 1을 참조하여 볼 때, 본 발명의 바람직한 일 실시예에 따른 유기 전계 발광 표시장치는 기판(1) 상에 후술하는 바와 같이, 유기 전계 발광 소자를 포함하는 유기 전계 발광부(2, 도 3 및 도 4 참조)이 형성되고, 이 유기 전계 발광부(2)을 밀봉하도록 대향 부재(3)가 구비된다.

기판(1)은 투명한 글라스재가 사용될 수 있는 데, 이 외에도, 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있다.

이 기판(1) 상에는 표시부가 되는 유기 전계 발광부(2)가 형성되는 데, 이는 유기 전계 발광 소자를 포함하여, 소정의 화상을 구현하게 된다.

이 유기 전계 발광부(2)에 구비되는 유기 전계 발광 소자는 다양한 형태의 것이 적용될 수 있는 데, 즉, 단순 매트릭스 타입의 수동 구동형(Passive Matrix: PM) 유기 전계 발광 소자이건, 박막 트랜지스터층을 구비한 능동 구동형(Active Matrix: AM) 유기 전계 발광 소자이건 모두 적용될 수 있다.

먼저, 도 3에는 수동 구동형(PM type) 유기 전계 발광 소자(OLED)의 일 예를 도시한 것으로, 기판(1) 상에 SiO2 등으로 버퍼층(11)이 형성되어 있고, 이 버퍼층(11) 상에 제 1 전극층(21)이 스트라이프 패턴으로 형성되며, 이 제 1 전극층(21)의 상부로 유기층(23) 및 제 2 전극층(24)이 순차로 형성된다. 상기 제 1 전극층(21)의 각 라인 사이에는 절연층(22)이 더 개재될 수 있으며, 상기 제 2 전극층(24)은 상기 제 1 전극층(21)의 패턴과 직교하는 패턴으로 형성될 수 있다. 그리고, 도면으로 도시하지는 않았지만, 제2전극층(24)의 패턴을 위해 제1전극층(21)과 직교하는 패턴으로 별도의 절연층이 더 구비될 수 있다.

상기 유기층(23)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.

상기 제 1 전극층(21)은 애노우드 전극의 기능을 하고, 상기 제 2 전극층(24)은 캐소오드 전극의 기능을 한다. 물론, 이들 제 1 전극층(21)과 제 2 전극층(24)의 극성은 반대로 되어도 무방하다.

상기 제 1 전극층(21)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다.

제2전극층(24)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 제2전극층(24)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기막(23)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.

도 4에는 능동 구동형(AM type) 유기 전계 발광 소자(OLED)의 일 예를 도시하였다. 유기 전계 발광부(2)의 각 화소들은 도 4에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 EL소자(OLED)를 갖는다.

상기 TFT는 반드시 도 4에 도시된 구조로만 가능한 것은 아니며, 그 수와 구조는 다양하게 변형 가능하다. 이러한 능동 구동형 유기 전계 발광 소자를 보다 상세히 설명하면 다음과 같다.

도 4에서 볼 수 있듯이, 글라스 기판(1)상에 SiO2 등으로 버퍼층(11)이 형성되어 있고, 이 버퍼층(11) 상부로 전술한 TFT가 구비된다.

상기 TFT는 버퍼층(11) 상에 형성된 활성층(12)과, 이 활성층(12)의 상부에 형성된 게이트 절연막(13)과, 게이트 절연막(13) 상부의 게이트 전극(14)을 갖는다.

상기 활성층(12)은 비정질 실리콘 박막 또는 다결정질 실리콘 박막으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 유기 반도체도 사용 가능하다. 이 반도체 활성층은 N형 또는 P형 불순물이 고농도로 도핑된 소스 및 드레인 영역을 갖는다.

상기 활성층(12)의 상부에는 SiO2 등에 의해 게이트 절연막(13)이 구비되고, 게이트 절연막(13) 상부의 소정 영역에는 MoW, Al/Cu 등의 도전막으로 게이트 전극(14)이 형성된다. 상기 게이트 전극(14)은 TFT 온/오프 신호를 인가하는 게이트 라인과 연결되어 있다. 그리고, 상기 게이트 전극(14)이 형성되는 영역은 활성층(12)의 채널 영역에 대응된다.

상기 게이트 전극(12)의 상부로는 층간 절연막(inter-insulator:15)이 형성되고, 컨택 홀을 통해 소스 전극(16)과 드레인 전극(17)이 각각 활성층(12)의 소스 영역 및 드레인 영역에 접하도록 형성된다.

소스 및 드레인 전극(16)(17) 상부로는 SiO2 등으로 이루어진 패시베이션막(18)이 형성되고, 이 패시베이션 막(18)의 상부에는 아크릴, 폴리 이미드 등에 의한 평탄화막(19)이 형성되어 있다.

비록 도면으로 도시하지는 않았지만, 상기 TFT에는 적어도 하나의 커패시터가 연결된다. 그리고, 이러한 TFT를 포함하는 회로는 반드시 도 4에 도시된 예에 한정되는 것은 아니며, 다양하게 변형 가능함은 물론이다.

한편, 상기 드레인 전극(17)에 유기 전계 발광 소자(OLED)가 연결되는 데, 상기 유기 전계 발광 소자(OLED)의 애노우드 전극이 되는 제 1 전극층(21)에 연결된다. 상기 제 1 전극층(21)은 패시베이션 막(18)의 상부에 형성되어 있고, 그 상부로는 절연성 평탄화막(19)이 형성되어 있으며, 이 평탄화막(19)에 소정의 개구부를 형성한 후, 유기 전계 발광 소자(OLED)를 형성한다.

상기 유기 전계 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 드레인 전극(17)에 연결되어 이로부터 플러스 전원을 공급받는 제 1 전극층(21)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제 2 전극층(24), 및 이들 제 1 전극층(21)과 제 2 전극층(24)의 사이에 배치되어 발광하는 유기층(23)으로 구성된다.

상기 제 1 전극층(21), 및 제 2 전극층(24)의 재질은 전술한 PM과 동일할 수 있다.

상술한 바와 같이, 기판(1) 상에 형성된 유기 전계 발광부는 대향 부재(3)에 의해 밀봉된다. 대향부재(3)는 기판(1)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다.

이 기판(1)과 대향부재(3)는 실런트(4)에 의해 서로 접합된다. 실런트(4)는 유기 전계 발광부의 외측으로 대향부재(3)의 가장자리에 도포되고, 이렇게 실런트가 도포된 대향부재(3)는 도 1과 같이 기판(1)에 합착된다.

한편, 기판(1)의 적어도 일측 가장자리에는 도 1에서 볼 수 있듯이, 패드부(5)가 대향부재(3) 외측으로 노출되도록 배치되어 있다. 이 패드부(5)에는 도 2에서 볼 수 있듯이, 복수개의 단자(51)들이 배설되어 있고, 각 단자(51)들 상에는 소정 위치에 도전막(52)이 형성되어 있다.

각 단자(51)들은 유기 전계 발광부 내의 전극들과 동일한 물질로 형성될 수 있는 데, 화소 전극인 제 1 전극층(21)과 마찬가지로, ITO, IZO, ZnO, 또는 In2O3로 형성될 수 있고, 도전막(52)은 도전성이 좋은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물로 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니며, 단자(51)들과 도전막(52)이 일체로 형성될 수 있다. 다만, 이 때에는, 도 2에서 도전막(52)이 형성된 부분부터가 단자에 해당할 것이며, 도면부호 "51"이 가리키는 부분은 배선에 대응될 것이다. 그리고, 이 외에도 다양한 형태의 패드부(5)가 모두 적용 가능하다.

실런트(4)는 도 2에서 볼 수 있듯이, 대향부재(3)의 외측으로 소정 길이만큼 밀려 나와 있게 된다.

본 발명에서는, 이러한 실런트(4)의 외측 단부가 도전막(52)의 대향부재(3) 를 향한 단부에 접촉되지 않도록 한다.

전술한 바와 같이, 실런트(4)는 대향부재(3)와 기판(1)과의 밀착 시의 가압에 의해 그 경계가 일정하게 유지되기 어렵다. 따라서, 이렇게 불균일한 실린트(4)의 최외측 단부와 도전막(52)이 닿지 않도록 도 2의 L1을 충분히 떨어뜨려 놓는 것이 바람직하다.

공정 오차를 고려할 때, 상기 L1은 300㎛ 이상으로 유지시키면, 실런트(4)가 밀려 나온 양이 위치에 따라 차이가 있다 하더라도, 실런트(4)와 도전막(52)의 접촉 가능성은 거의 zero에 가깝게 되어, 패드부의 부식을 방지할 수 있다.

한편, 이렇게 L1의 길이를 조절함으로써 실런트(4)와 도전막(52)의 접촉 가능성을 줄이는 방법도 있으나, 이는 실런트(4)의 편차로 인해, 또한, 공정상의 오차로 인해 조절이 쉽지 않다.

따라서, 본 발명에서는 대향부재(3)의 패드부(5)를 향한 단부와 도전막(52)의 대향부재(3)를 향한 단부와의 거리 L2를 조절함으로써, 실런트(4)와 도전막(52)의 접촉 가능성을 줄이도록 할 수도 있다.

즉, 공정 오차 및 실런트(4) 도포 위치의 오차 등을 고려할 때, L2를 500㎛이상으로 유지할 경우, 실런트(4)가 밀려 나온 양의 차이에 관계없이, 실런트(4)와 도전막(52)의 접촉 가능성을 거의 zero에 가깝게 할 수 있다.

이에 따라, 패드부의 각 단자들 사이에 전위차가 발생한다 하더라도 패드부의 부식이 일어나지 않게 된다.

한편, 상기 패드부의 각 단자들 중 적어도 하나는 그 표면에 형성된 도전막 의 적어도 일부가 제거되어 있도록 함으로써, 실런트(4)와의 접촉을 차단하고, 외부 대기나 오염원에 도전막이 접촉되는 것을 원천적으로 방지하여, 패드부의 부식을 방지토록 할 수 있다.

이상 설명한 본 발명은 반드시 유기 전계 발광 표시장치에만 적용될 것은 아니며, 액정 표시장치, 무기 전계 발광 표시장치, 및 전자 방출 표시장치 등 다양한 평판 표시장치에 그대로 적용될 수 있음은 물론이다.

본 발명에 따른 평판 표시장치에 의하면,패드부의 도전막과 실런트가 접촉되는 것을 방지하여, 패드부의 각 단자들 사이에 전위차가 발생하거나, 단자들이 외부 대기 및 기타 오염원에 노출된다 하더라도 패드부의 부식이 일어나지 않게 된다.

따라서, 패드부에서의 전기적 쇼트나 단락 등을 방지할 수 있으며, 제품의 신뢰성을 향상시킬 수 있다.

본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (3)

1. 기판;

   상기 기판에 대향된 대향부재;

   상기 기판과 대향부재의 사이에 위치하는 표시부;

   상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

   상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

   상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 실런트와 상기 도전막들은 상기 실런트의 도포 공차에 의해서도 서로 접촉되지 않게 소정 거리 이격되도록 구비된 평판 표시장치.
2. 기판;

   상기 기판에 대향된 대향부재;

   상기 기판과 대향부재의 사이에 위치하는 표시부;

   상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

   상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

   상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며,

   상기 대향부재의 외측 단부와 상기 도전막들의 대향부재를 향한 단부 사이의 거리는, 상기 실런트가 상기 대향부재의 외측 단부 밖으로 밀려나온 거리보다 큰 평판 표시장치.
3. 기판;

   상기 기판에 대향된 대향부재;

   상기 기판과 대향부재의 사이에 위치하는 표시부;

   상기 표시부의 외측을 따라 상기 기판과 대향부재의 사이에 개재되고, 상기 기판과 대향부재를 접합시키는 실런트; 및

   상기 기판의 적어도 일측 가장자리에 위치하고, 상기 대향부재의 외측으로 노출된 복수개의 단자들을 포함하는 패드부;를 포함하고,

   상기 패드부의 각 단자들의 적어도 표면에는 도전성 소재로 이루어진 도전막들이 구비되며, 상기 단자들의 표면 중 상기 실런트를 향한 부분에는 상기 도전막이 구비되지 않도록 형성된 평판 표시장치.

Images