KR100646218B1 - Driving apparatus for plasma display panel - Google Patents

Driving apparatus for plasma display panel Download PDF

Info

Publication number
KR100646218B1
KR100646218B1 KR1020050019375A KR20050019375A KR100646218B1 KR 100646218 B1 KR100646218 B1 KR 100646218B1 KR 1020050019375 A KR1020050019375 A KR 1020050019375A KR 20050019375 A KR20050019375 A KR 20050019375A KR 100646218 B1 KR100646218 B1 KR 100646218B1
Authority
KR
South Korea
Prior art keywords
sustain
panel
switch
energy supply
capacitor
Prior art date
Application number
KR1020050019375A
Other languages
Korean (ko)
Other versions
KR20060098895A (en
Inventor
이도형
문성학
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050019375A priority Critical patent/KR100646218B1/en
Publication of KR20060098895A publication Critical patent/KR20060098895A/en
Application granted granted Critical
Publication of KR100646218B1 publication Critical patent/KR100646218B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C17/00Sofas; Couches; Beds
    • A47C17/02Sofas, couches, settees, or the like, without movable parts
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61LMETHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00Disinfection, sterilisation or deodorisation of air
    • A61L9/01Deodorant compositions
    • A61L9/013Deodorant compositions containing animal or plant extracts, or vegetable material
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61LMETHODS OR APPARATUS FOR STERILISING MATERIALS OR OBJECTS IN GENERAL; DISINFECTION, STERILISATION OR DEODORISATION OF AIR; CHEMICAL ASPECTS OF BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES; MATERIALS FOR BANDAGES, DRESSINGS, ABSORBENT PADS OR SURGICAL ARTICLES
    • A61L9/00Disinfection, sterilisation or deodorisation of air
    • A61L9/01Deodorant compositions
    • A61L9/014Deodorant compositions containing sorbent material, e.g. activated carbon

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것으로, 본 발명에 따르면 플라즈마 디스플레이 패널의 서스테인 구동을 위한 외부 서스테인 전압원의 크기를 낮추어 플라즈마 디스플레이 패널의 구동소자들에 요구되는 내전압 특성을 완화하는 한편, 소비전력을 절감하여 플라즈마 디스플레이 패널의 구동효율을 상승시키는 플라즈마 디스플레이 패널의 구동장치를 제공한다.The present invention relates to a driving device of a plasma display panel, and according to the present invention, by reducing the size of an external sustain voltage source for sustain driving of a plasma display panel, it is possible to alleviate the withstand voltage characteristics required for the driving elements of the plasma display panel, The present invention provides a driving apparatus for a plasma display panel which reduces power and increases driving efficiency of the plasma display panel.

이러한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 플라즈마 디스플레이 패널의 서스테인 구동에 필요한 서스테인 전압(Vs)의 1/2값을 갖는 1/2 서스테인 전압원(Vs/2)과, 1/2 서스테인 전압원과 패널(Cp) 사이에 설치되어 스위칭 소자들을 사용하여 LC 공진을 발생시켜 서스테인 구동을 위한 전압을 패널에 공급/회수하는 에너지 공급/회수부와, 1/2 서스테인 전압원과 패널 사이에 설치되어 1/2 서스테인 전압을 서스테인 전압(Vs)으로 배압하는 배압 회로부, 소스단이 접지되고 드레인단은 에너지 공급/회수부와 배압회로부 및 패널에 공통 연결된 제 1 스위치(S1) 및 에너지 공급/회수부와 1/2 서스테인 전압원 사이에 연결된 제 1 캐패시터(C1)를 포함하는 것을 특징으로 한다. The driving device of the plasma display panel according to the present invention includes a 1/2 sustain voltage source (Vs / 2) having a half value of the sustain voltage (Vs) required for sustain driving of the plasma display panel, a 1/2 sustain voltage source and a panel. An energy supply / recovery unit installed between (Cp) to generate LC resonance using switching elements to supply / recover voltage for sustain driving to the panel, and 1/2 installed between the sustain voltage source and the panel. The back voltage circuit unit for backing the sustain voltage to the sustain voltage (Vs), the source terminal is grounded, and the drain terminal is connected to the first switch (S1) and the energy supply / recovery unit which are commonly connected to the energy supply / recovery unit, the back voltage circuit unit and the panel. And a first capacitor C1 coupled between the two sustain voltage sources.

Description

플라즈마 디스플레이 패널의 구동장치 {DRIVING APPARATUS FOR PLASMA DISPLAY PANEL}Driving device of plasma display panel {DRIVING APPARATUS FOR PLASMA DISPLAY PANEL}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도.1 is a view showing the structure of a typical plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.2 is a diagram illustrating a method of expressing image gradation of a conventional plasma display panel.

도 3은 종래의 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.3 is a view showing a driving waveform of a conventional plasma display panel.

도 4는 종래의 플라즈마 디스플레이 패널의 스캔 전극 구동부에 포함된 서스테인 구동회로를 나타낸 도.4 is a diagram illustrating a sustain driving circuit included in a scan electrode driving unit of a conventional plasma display panel.

도 5는 도 4에 도시된 서스테인 구동회로의 구동파형 및 스위치 타이밍을 나타낸 도.FIG. 5 is a diagram showing driving waveforms and switch timings of the sustain driving circuit shown in FIG. 4; FIG.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 스캔 전극 구동부에 포함된 서스테인 구동회로를 나타낸 도.6 is a diagram illustrating a sustain driving circuit included in a scan electrode driving unit of a plasma display panel driving apparatus according to the present invention;

도 7은 도 6에 도시된 서스테인 구동회로의 구동파형 및 스위치 타이밍을 나타낸 도.FIG. 7 is a diagram showing driving waveforms and switch timings of the sustain driving circuit shown in FIG. 6;

본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 패널의 서스테인 구동을 위한 외부 서스테인 전압원의 크기를 낮추어 플라즈마 디스플레이 패널의 구동소자들에 요구되는 내전압 특성을 완화하는 한편, 소비전력을 절감하여 플라즈마 디스플레이 패널의 구동효율을 상승시키는 플라즈마 디스플레이 패널의 구동장치에 관한 것이다. The present invention relates to a driving device of a plasma display panel, and more particularly, to reduce the withstand voltage characteristics required for driving devices of the plasma display panel by reducing the size of an external sustain voltage source for sustain driving of the plasma display panel. The present invention relates to a driving apparatus of a plasma display panel for reducing power and increasing driving efficiency of the plasma display panel.

일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel forms a unit cell with a space between partition walls formed between a front substrate and a rear substrate, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne +). A main discharge gas such as He) and an inert gas containing a small amount of xenon are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이되는 표시면인 전면기판(101) 및 배면을 이루는 후면기판(111)이 일정거리를 사이에 두고 평행하게 결합된다.1 illustrates a structure of a general plasma display panel. As shown, the plasma display panel is coupled in parallel with the front substrate 101, which is the display surface on which the image is displayed, and the rear substrate 111 forming the rear surface, with a predetermined distance therebetween.

전면기판(101)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102, Y 전극) 및 서스테인 전극(103, Z 전극), 즉 투명한 ITO물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 형성된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(104)에 의해 덮혀지고, 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front substrate 101 is a scan electrode 102 (Y electrode) and a sustain electrode 103 (Z electrode), that is, a transparent electrode formed of a transparent ITO material for mutual discharge in one discharge cell and maintaining light emission of the cell. And the scan electrode 102 and the sustain electrode 103 provided as a bus electrode b made of a metal material are formed in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more dielectric layers 104 which limit the discharge current and insulate the electrode pairs, and the magnesium oxide top surface of the dielectric layer 104 to facilitate the discharge conditions. A protective layer 105 on which (MgO) is deposited is formed.

후면기판(111)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113, X 전극)이 격벽(112)에 대해 평행하게 배치된다. 후면기판(111)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113) 및 형광체(114) 사이에는 어드레스 전극(113)을 보호하고 형광체(114)에서 방출되는 가시광선을 전면기판(101)으로 반사시키는 백색 유전체(115)가 형성된다.The rear substrate 111 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 (X electrodes) for performing address discharge to generate vacuum ultraviolet rays are disposed in parallel with the partition wall 112. On the upper side of the rear substrate 111, R, G and B phosphors 114 which emit visible light for image display during address discharge are coated. A white dielectric 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113 and reflect the visible light emitted from the phosphor 114 to the front substrate 101.

이와 같은 플라즈마 디스플레이 패널에서 화상의 계조를 구현하는 방법은 다음 도 2와 같다.A method of implementing gray levels of an image in such a plasma display panel is shown in FIG. 2.

도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고,각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋기간(RPD), 방전될 셀을 선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8 개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및서스테인 기간으로 다시 나누어지게 된다.2 is a diagram illustrating a method of implementing image grayscale of a conventional plasma display panel. As shown, a gray level display method of a conventional plasma display panel divides one frame into several subfields having different number of emission times, and each subfield has a reset period (RPD) for discharging all cells and a discharge. It is divided into an address period APD for selecting a cell to be used and a sustain period SPD for implementing gray scale according to the number of discharges. For example, when displaying an image with 256 gray levels, a frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 through SF8, and eight subfields SF1 through. SF8) Each is subdivided into a reset period, an address period and a sustain period.

각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과 같다.The reset period and the address period of each subfield are the same for each subfield. The address discharge for selecting the cell to be discharged is caused by the voltage difference between the address electrode and the transparent electrode which is the scan electrode. The sustain period is increased at a rate of 2 n ( where n = 0, 1, 2, 3, 4, 5, 6, 7) in each subfield. As described above, since the sustain period is different in each subfield, the gray level of the image is expressed by adjusting the sustain period of each subfield, that is, the number of sustain discharges. The driving waveforms according to the driving method of the plasma display panel are shown in FIG. 3.

도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동 파형을 나타낸 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.3 is a view illustrating a driving waveform according to a driving method of a conventional plasma display panel. As shown, the plasma display panel is driven by being divided into a reset period for initializing all cells, an address period for selecting a cell to be discharged, and a sustain period for maintaining discharge of the selected cell.

리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.In the reset period, a rising ramp waveform Ramp-up is simultaneously applied to all scan electrodes in the setup period. This rising ramp waveform causes a weak dark discharge within the full discharge cells. By this setup discharge, positive wall charges are accumulated on the address electrode and the sustain electrode, and negative wall charges are accumulated on the scan electrode.

셋 다운 구간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보 다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다.After the rising ramp waveform is supplied in the set-down period, the ramp ramp starts to fall from the positive voltage lower than the peak voltage of the rising ramp waveform and then falls to a specific voltage level below the ground (GND) level voltage. By causing a slight erase discharge in these cells, the wall charges excessively formed in the scan electrode are sufficiently erased.

이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.By this set-down discharge, wall charges such that the address discharge can stably occur remain uniformly in the cells.

어드레스 구간에는 부극성 스캔(Scan) 신호가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 어드레스 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에서 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다.The negative scan signal is sequentially applied to the scan electrodes in the address period, and the positive data signal is applied to the address electrode in synchronization with the scan signal. As the voltage difference between the scan signal and the data signal and the wall voltage generated in the reset period are added, address discharge is generated in the discharge cell to which the data signal is applied. In the cells selected by the address discharge, wall charges are formed such that a discharge can occur when the sustain voltage Vs is applied. The sustain electrode is supplied with a positive voltage Vzb during the set down period and the address period so as to reduce the voltage difference with the scan electrode so as to prevent erroneous discharge from the scan electrode.

서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.In the sustain period, a sustain signal Su is alternately applied to the scan electrode and the sustain electrodes. In the cell selected by the address discharge, as the wall voltage and the sustain signal in the cell are added, a sustain discharge, that is, a display discharge occurs between the scan electrode and the sustain electrode every time the sustain signal is applied.

이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정이 완성된다.In this way, the driving process of the plasma display panel in one subfield is completed.

한편, 플라즈마 디스플레이 패널을 구동하기 위한 구동장치는 위 어드레스 기간에서 어드레싱된 셀에서 서스테인 기간동안 서스테인 방전, 즉 표시방전을 발생시키기 위하여 교번된 서스테인 펄스를 스캔전극 및 서스테인전극에 인가하는 서스테인 구동회로를 포함한다. On the other hand, the driving device for driving the plasma display panel includes a sustain driving circuit for applying alternating sustain pulses to the scan electrode and the sustain electrode to generate sustain discharge, that is, display discharge, during the sustain period in the cells addressed in the above address period. Include.

이러한 서스테인 구동회로는 스캔전극 구동부와 서스테인전극 구동부에 각각 포함되는데, 이러한 스캔전극 구동부와 서스테인전극 구동부의 서스테인 구동회로는 서로 등가적이므로 편의상 스캔전극 구동부에 포함된 서스테인 구동회로만을 살펴보면 다음 도 4와 같다.The sustain driving circuit is included in the scan electrode driving unit and the sustain electrode driving unit, respectively. The sustain driving circuits of the scan electrode driving unit and the sustain electrode driving unit are equivalent to each other, so for convenience, the sustain driving circuit included in the scan electrode driving unit is as follows. .

도 4는 종래의 플라즈마 디스플레이 패널의 스캔 전극 구동부에 포함된 서스테인 구동회로를 나타낸 도이다.4 is a diagram illustrating a sustain driving circuit included in a scan electrode driving unit of a conventional plasma display panel.

도 4에 도시된 바와 같이, 종래의 서스테인 구동회로는 패널 내에서 불필요하게 발생되는 에너지 즉, 무효전력을 회수하기 위하여 에너지 회수회로를 사용하고 있다. 이와 같은 스캔전극 구동부에 포함된 서스테인 구동회로의 구동방법을 도 5를 결부하여 설명하면 다음과 같다.As shown in FIG. 4, the conventional sustain drive circuit uses an energy recovery circuit to recover unnecessary power generated in the panel, that is, reactive power. The driving method of the sustain driving circuit included in the scan electrode driver is described with reference to FIG. 5 as follows.

먼저, 도 5의 제 1 상태(state 1)에서 제 1 스위치(S1), 제 1 다이오드(D1), 인덕터(L1)를 차례로 거치는 공급경로로 캐패시터(C1)에서부터 패널(Cp)로 에너지가 공급되도록 하고, 제 3 상태에서는 인덕터(L1), 제 2 다이오드(D2), 제 2 스위치(S2)를 차례로 거치는 회수경로로 패널(Cp)로부터 캐패시터(C1)로 에너지가 회수되도록 하는 구조이다.First, in the first state 1 of FIG. 5, energy is supplied from the capacitor C1 to the panel Cp through a supply path passing through the first switch S1, the first diode D1, and the inductor L1. In the third state, energy is recovered from the panel Cp to the capacitor C1 by a recovery path passing through the inductor L1, the second diode D2, and the second switch S2.

그런데 이와 같은 에너지 회수회로는 패널을 서스테인 전위로 유지시키기 위한 외부 서스테인 전압원으로 수백 볼트의 고 전압을 사용하고, 이에 따라 플라즈 마 디스플레이 패널의 구동소자들에 과도한 부하를 발생시켜 플라즈마 디스플레이 패널의 구동소자들로 하여금 고수준의 내전압 특성을 갖도록 요구하여 제조비용 상승을 유발함은 물론, 소비전력의 상승을 야기하여 플라즈마 디스플레이 패널의 구동효율을 저하시키는 등의 제반 문제점들을 발생시킨다.However, such an energy recovery circuit uses a high voltage of several hundred volts as an external sustain voltage source for maintaining the panel at a sustain potential, thereby generating an excessive load on the driving elements of the plasma display panel and driving the plasma display panel. It is required to have a high level of withstand voltage characteristics, not only to increase the manufacturing cost, but also to increase the power consumption to cause various problems such as lowering the driving efficiency of the plasma display panel.

이러한 문제점을 해결하기 위한 본 발명은 플라즈마 디스플레이 패널의 서스테인 구동을 위한 외부 서스테인 전압원의 크기를 낮추어 플라즈마 디스플레이 패널의 구동소자들에 요구되는 내전압 특성을 완화하는 한편, 소비전력을 절감하여 플라즈마 디스플레이 패널의 구동효율을 상승시키는 플라즈마 디스플레이 패널의 구동장치를 제공하는 것을 목적으로 한다.The present invention to solve this problem is to reduce the size of the external sustain voltage source for driving the sustained plasma display panel to alleviate the breakdown voltage characteristics required for the drive elements of the plasma display panel, while reducing the power consumption of the plasma display panel An object of the present invention is to provide a driving device of a plasma display panel which increases driving efficiency.

이와 같은 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 플라즈마 디스플레이 패널의 서스테인 구동에 필요한 서스테인 전압(Vs)의 1/2값을 갖는 1/2 서스테인 전압원(Vs/2)과, 1/2 서스테인 전압원과 패널(Cp) 사이에 설치되어 스위칭 소자들을 사용하여 LC 공진을 발생시켜 서스테인 구동을 위한 전압을 패널에 공급/회수하는 에너지 공급/회수부와, 1/2 서스테인 전압원과 패널 사이에 설치되어 1/2 서스테인 전압을 서스테인 전압(Vs)으로 배압하는 배압 회로부, 소스단이 접지되고 드레인단은 에너지 공급/회수부와 배압회로부 및 패널에 공통 연결된 제 1 스위치(S1) 및 에너지 공급/회수부와 1/2 서스테인 전압원 사이에 연결된 제 1 캐패시터(C1)를 포함하는 것을 특징으로 한다.The driving device of the plasma display panel of the present invention for achieving the above object is a 1/2 sustain voltage source (Vs / 2) having a half value of the sustain voltage (Vs) required for sustain driving of the plasma display panel, and 1 An energy supply / recovery unit installed between the sustain voltage source and the panel Cp to generate LC resonance using switching elements to supply / recover voltage for sustain driving to the panel, and between the 1/2 sustain voltage source and the panel. A back voltage circuit part for backing the 1/2 sustain voltage to the sustain voltage (Vs), the source terminal being grounded, and the drain terminal having a first switch (S1) and energy supply commonly connected to the energy supply / recovery part, the back voltage circuit part and the panel. And a first capacitor (C1) connected between the / recovery portion and the 1/2 sustain voltage source.

에너지 공급/회수부는 일단이 접지된 에너지 공급/회수용 캐패시터(Cs)와, 에너지 공급/회수용 캐패시터와 패널간에 연결된 인덕터(L)와, 에너지 공급/회수용 캐패시터와 인덕터 사이에 병렬 연결된 제 2 스위치(S2) 및 제 3 스위치(S3)와, 제 2 스위치와 인덕터 사이에 직렬 연결된 제 1 다이오드(D1) 및 제 3 스위치와 인덕터 사이에 직렬 연결된 제 2 다이오드(D2)를 포함하는 것을 특징으로 한다.The energy supply / recovery section includes an energy supply / recovery capacitor (Cs) grounded at one end, an inductor (L) connected between the energy supply / recovery capacitor and the panel, and a second parallel connection between the energy supply / recovery capacitor and the inductor. And a switch S2 and a third switch S3, and a first diode D1 connected in series between the second switch and the inductor and a second diode D2 connected in series between the third switch and the inductor. do.

제 2 스위치의 드레인단은 에너지 공급/회수용 캐패시터의 타단과 연결되고 소스단은 제 1 다이오드의 애노드단에 연결되며, 제 3 스위치의 소스단은 에너지 공급/회수용 캐패시터의 타단과 연결되고 드레인단은 제 2 다이오드의 캐소드단에 연결되며, 인덕터의 일단은 제 1 다이오드의 캐소드단 및 제 2 다이오드의 애노드단에 공통 연결되고 타단은 패널에 연결된 것을 특징으로 한다.The drain end of the second switch is connected to the other end of the energy supply / recovery capacitor, the source end is connected to the anode end of the first diode, and the source end of the third switch is connected to the other end of the energy supply / recovery capacitor and drained A stage is connected to the cathode of the second diode, one end of the inductor is commonly connected to the cathode of the first diode and the anode of the second diode and the other end is connected to the panel.

1/2 서스테인 전압원과 에너지 공급/회수용 캐패시터 사이에는 제 3 다이오드(D3)가 설치된 것을 특징으로 한다.A third diode D3 is installed between the 1/2 sustain voltage source and the energy supply / recovery capacitor.

제 3 다이오드의 애노드단은 1/2 서스테인 전압원에 연결되고 캐소드단은 에너지 공급/회수용 캐패시터의 타단과 연결된 것을 특징으로 한다.The anode end of the third diode is connected to the 1/2 sustain voltage source and the cathode end is connected to the other end of the energy supply / recovery capacitor.

제 3 다이오드의 애노드단과 상기 1/2 서스테인 전압원 사이에는 제 1 캐패시터(C1)가 병렬 연결된 것을 특징으로 한다.A first capacitor C1 is connected in parallel between the anode terminal of the third diode and the 1/2 sustain voltage source.

배압 회로부는 1/2 서스테인 전압원과 패널 사이에 설치된 제 2캐패시터(C2)와, 제 2 캐패시터에 병렬 연결된 제 4 스위치(S4)를 포함하는 것을 특징으로 한다.The back voltage circuit unit includes a second capacitor C2 provided between the 1/2 sustain voltage source and the panel, and a fourth switch S4 connected in parallel to the second capacitor.

제 4 스위치의 소스단은 인덕터의 타단과, 제 2 캐패시터의 타단과, 제 1 스위치의 드레인단 및 패널과 공통 연결된 것을 특징으로 한다.The source terminal of the fourth switch is connected in common with the other end of the inductor, the other end of the second capacitor, the drain end of the first switch, and the panel.

1/2 서스테인 전압원과 제 2 캐패시터에 병렬 연결된 제 4 스위치 사이에 설치된 제 4 다이오드(D4)를 포함하는 것을 특징으로 한다.And a fourth diode D4 provided between the 1/2 sustain voltage source and the fourth switch connected in parallel to the second capacitor.

제 4 다이오드의 애노드단은 1/2 서스테인 전압원과 연결되고 캐소드단은 제 2 캐패시터 일단 및 제 4 스위치의 드레인단에 공통 연결된 것을 특징으로 한다.The anode end of the fourth diode is connected to the 1/2 sustain voltage source and the cathode end is commonly connected to one end of the second capacitor and the drain end of the fourth switch.

이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 스캔 전극 구동부에 포함된 서스테인 구동회로를 나타낸 도이다.6 is a diagram illustrating a sustain driving circuit included in the scan electrode driving unit of the plasma display panel driving apparatus according to the present invention.

도 6에 도시된 바와 같이, 본 발명에 따른 서스테인 구동회로는 1/2 서스테인 전압원(Vs/2)과, 1/2 서스테인 전압원(Vs/2)과 패널(Cp) 사이에 설치된 에너지 공급/회수부(601)와, 1/2 서스테인 전압원(Vs/2)과 패널(Cp) 사이에 설치된 배압 회로부(602) 및 소스단이 접지되고 드레인단은 상기 에너지 공급/회수부(601)와 배압회로부(602) 및 패널(Cp)에 공통 연결된 제 1 스위치(S1)를 포함한다.As shown in FIG. 6, the sustain driving circuit according to the present invention has an energy supply / recovery provided between a 1/2 sustain voltage source Vs / 2 and a 1/2 sustain voltage source Vs / 2 and a panel Cp. The back voltage circuit portion 602 and the source terminal grounded between the portion 601, the half sustain voltage source Vs / 2 and the panel Cp are grounded, and the drain stage is the energy supply / recovery portion 601 and the back voltage circuit portion. 602 and a first switch S1 commonly connected to the panel Cp.

1/2 서스테인 전압원(Vs/2)은 플라즈마 디스플레이 패널(Cp)의 서스테인 구동에 필요한 서스테인 전압(Vs)의 1/2 값을 갖는 1/2 서스테인 전압(Vs/2)을 공급한다.The half sustain voltage source Vs / 2 supplies a half sustain voltage Vs / 2 having a half value of the sustain voltage Vs required for sustain driving of the plasma display panel Cp.

에너지 공급/회수부(601)는 1/2 서스테인 전압원(Vs/2)으로부터 공급받은 1/2 서스테인 전압(Vs/2)을 스위칭 소자들을 사용하여 LC 공진을 발생시켜 패널(Cp)에 공급/회수한다.The energy supply / recovery unit 601 supplies the panel Cp by generating LC resonance using the switching elements with the 1/2 sustain voltage Vs / 2 supplied from the 1/2 sustain voltage source Vs / 2. Recover.

배압 회로부(602)는 1/2 서스테인 전압(Vs/2)을 서스테인 전압(Vs)으로 배압 하여 패널(Cp)에 공급한다.The back voltage circuit unit 602 backs the 1/2 sustain voltage Vs / 2 to the sustain voltage Vs and supplies it to the panel Cp.

제 1 스위치(S1)는 턴 온 되어 패널(Cp)을 그라운드상태로 유지시키는 한편 배압 회로부(602)의 양 단 간의 전압을 Vs/2로 충전시킨다.The first switch S1 is turned on to maintain the panel Cp in the ground state while charging the voltage between both ends of the back voltage circuit unit 602 to Vs / 2.

이러한 에너지 공급/회수부(601)는 일단이 접지된 에너지 공급/회수용 캐패시터(Cs)와, 에너지 공급/회수용 캐패시터(Cs)와 패널(Cp)간에 연결된 인덕터(L)와, 에너지 공급/회수용 캐패시터(Cs)와 인덕터(L) 사이에 병렬 연결된 제 2 스위치(S2) 및 제 3 스위치(S3)와, 제 2 스위치(S2)와 인덕터(L) 사이에 직렬 연결된 제 1 다이오드(D1) 및 제 3 스위치(S3)와 인덕터(L) 사이에 직렬 연결된 제 2 다이오드(D2)를 포함한다.The energy supply / recovery unit 601 includes an energy supply / recovery capacitor Cs having one end grounded, an inductor L connected between the energy supply / recovery capacitor Cs and the panel Cp, and an energy supply / recovery unit. The second switch S2 and the third switch S3 connected in parallel between the recovery capacitor Cs and the inductor L, and the first diode D1 connected in series between the second switch S2 and the inductor L. And a second diode D2 connected in series between the third switch S3 and the inductor L.

에너지 공급/회수용 캐패시터(Cs)는 1/2 서스테인 전압원(Vs/2)으로부터 1/2 서스테인 전압(Vs/2)을 공급받아 충전된다.The energy supply / recovery capacitor Cs is charged by receiving a 1/2 sustain voltage Vs / 2 from a 1/2 sustain voltage source Vs / 2.

제 2 스위치(S2)가 턴 온 되면 에너지 공급/회수용 캐패시터(Cs)에 저장되어 있던 에너지가 패널(Cp)에 공급된다.When the second switch S2 is turned on, the energy stored in the energy supply / recovery capacitor Cs is supplied to the panel Cp.

제 3 스위치(S3)가 턴 온 되면 패널(Cp)의 에너지가 에너지 공급/회수용 캐패시터(Cs)로 회수된다.When the third switch S3 is turned on, energy of the panel Cp is recovered to the energy supply / recovery capacitor Cs.

제 2 스위치(S2)의 드레인단은 에너지 공급/회수용 캐패시터(Cs)의 타단과 연결되고 소스단은 제 1 다이오드(D1)의 애노드단에 연결되며, 제 3 스위치(S3)의 소스단은 상기 에너지 공급/회수용 캐패시터(Cs)의 타단과 연결되고 드레인단은 제 2 다이오드(D2)의 캐소드단에 연결되며, 인덕터(L)의 일단은 제 1 다이오드(D1)의 캐소드단 및 제 2 다이오드(D2)의 애노드단에 공통 연결되고 타단은 패널(Cp)에 연 결되도록 하는 것이 바람직하다.The drain end of the second switch S2 is connected to the other end of the energy supply / recovery capacitor Cs, the source end is connected to the anode end of the first diode D1, and the source end of the third switch S3 is The other end of the energy supply / recovery capacitor Cs is connected, the drain end is connected to the cathode end of the second diode D2, and one end of the inductor L is connected to the cathode end and the second end of the first diode D1. It is preferable to be commonly connected to the anode end of the diode D2 and the other end to the panel Cp.

이와 같이 제 1 다이오드(D1) 및 제 2 다이오드(D2)의 방향을 설정함으로써, 에너지 공급/회수용 캐패시터(Cs)와 패널(Cp)간의 역전류를 차단하게 된다.By thus setting the directions of the first diode D1 and the second diode D2, the reverse current between the energy supply / recovery capacitor Cs and the panel Cp is blocked.

1/2 서스테인 전압원(Vs/2)과 에너지 공급/회수용 캐패시터(Cs) 사이에 제 3 다이오드(D3)를 설치하고, 제 3 다이오드(D3)의 애노드단은 1/2 서스테인 전압원 (Vs/2)에 연결되고 캐소드단은 에너지 공급/회수용 캐패시터(Cs)의 타단과 연결되도록 하는 것이 바람직하다.The third diode (D3) is installed between the 1/2 sustain voltage source (Vs / 2) and the energy supply / recovery capacitor (Cs), and the anode end of the third diode (D3) is the 1/2 sustain voltage source (Vs / 2) and the cathode end is preferably connected to the other end of the energy supply / recovery capacitor (Cs).

이와 같이 제 3 다이오드(D3)의 방향을 설정함으로써, 에너지 공급/회수용 캐패시터(Cs)로부터 1/2 서스테인 전압원(Vs/2)으로의 역전류를 차단할 수 있다.By setting the direction of the third diode D3 in this way, the reverse current from the energy supply / recovery capacitor Cs to the 1/2 sustain voltage source Vs / 2 can be interrupted.

제 3 다이오드(D3)의 애노드단과 1/2 서스테인 전압원(Vs/2) 사이에 제 1 캐패시터(C1)를 병렬 연결하는 것이 바람직하다.It is preferable to connect the first capacitor C1 in parallel between the anode terminal of the third diode D3 and the 1/2 sustain voltage source Vs / 2.

이와 같이 제 3 다이오드(D3)의 애노드단과 1/2 서스테인 전압원(Vs/2) 사이에 제 1 캐패시터(C1)를 병렬 연결함으로써 1/2 서스테인 전압원(Vs/2)의 전위를 안정적으로 유지할 수 있다.As such, by connecting the first capacitor C1 in parallel between the anode terminal of the third diode D3 and the 1/2 sustain voltage source Vs / 2, the potential of the 1/2 sustain voltage source Vs / 2 can be stably maintained. have.

또한 본 발명의 중요한 일 구성요소인 배압 회로부(602)는 1/2 서스테인 전압원(Vs/2)과 패널(Cp) 사이에 설치된 제 2 캐패시터(C2)와 제 2 캐패시터(C2)에 병렬 연결된 제 4 스위치(S4)를 포함한다.In addition, the back voltage circuit unit 602, which is an important component of the present invention, includes a second capacitor C2 and a second capacitor C2 disposed in parallel between the 1/2 sustain voltage source Vs / 2 and the panel Cp. 4 switch S4.

또한 제 4 스위치(S4)의 소스단은 인덕터(L)의 타단과 제 2 캐패시터(C2)의 타단과 제 1 스위치(S1)의 드레인단 및 패널(Cp)과 공통 연결되도록 하는 것이 바람직하다.In addition, the source terminal of the fourth switch S4 may be commonly connected to the other end of the inductor L, the second end of the second capacitor C2, the drain end of the first switch S1, and the panel Cp.

이와 같이 함으로써 제 1 스위치(S1)가 턴 온 되어 1/2 서스테인 전압원(Vs/2)과 제 2 캐패시터(C2)와 그라운드를 연결하는 루프가 형성되면 제 2 캐패시터(C2)에 1/2 서스테인 전압(Vs/2)이 충전된다.In this manner, when the first switch S1 is turned on to form a loop connecting the 1/2 sustain voltage source Vs / 2, the second capacitor C2, and the ground, 1/2 sustain is performed on the second capacitor C2. The voltage Vs / 2 is charged.

또한 제 4 스위치(S4)가 턴 온 되면 제 2 캐패시터(C2)에 이미 충전되어 있는 1/2 서스테인 전압(Vs/2)에 1/2 서스테인 전압원(Vs/2)이 공급하는 1/2 서스테인 전압(Vs/2)을 더한 서스테인 전압(Vs)이 패널(Cp)로 공급된다.In addition, when the fourth switch S4 is turned on, the 1/2 sustain voltage source Vs / 2 is supplied to the 1/2 sustain voltage Vs / 2 already charged in the second capacitor C2. The sustain voltage Vs plus the voltage Vs / 2 is supplied to the panel Cp.

1/2 서스테인 전압원과(Vs/2) 제 2 캐패시터(C2)에 병렬 연결된 제 4 스위치(S4) 사이에 제 4 다이오드(D4)를 설치하고, 제 4 다이오드(D4)의 애노드단은 1/2 서스테인 전압원(Vs/2)과 연결되고 캐소드단은 제 2 캐패시터(C2)의 일단 및 제 4 스위치(S4)의 드레인단에 공통 연결되도록 하는 것이 바람직하다.The fourth diode D4 is provided between the 1/2 sustain voltage source (Vs / 2) and the fourth switch S4 connected in parallel to the second capacitor C2, and the anode end of the fourth diode D4 is 1 /. It is preferable to be connected to the second sustain voltage source Vs / 2 and the cathode terminal is commonly connected to one end of the second capacitor C2 and the drain end of the fourth switch S4.

이와 같이 제 4 스위치(S4)의 방향을 설정함으로써 배압 회로부(602)로부터 1/2 서스테인 전압원과(Vs/2)으로의 역전류를 차단하게 된다.By setting the direction of the fourth switch S4 in this way, the reverse current from the back voltage circuit section 602 to the half sustain voltage source (Vs / 2) is cut off.

이와 같은 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 서스테인 구동회로의 동작을 도 7을 참조하여 보다 상세히 살펴보면 다음과 같다.The operation of the sustain driving circuit of the plasma display panel driving apparatus according to the present invention will be described in more detail with reference to FIG. 7 as follows.

도 7은 도 6에 도시된 서스테인 구동회로의 구동파형 및 스위치 타이밍을 나타낸 도이다.FIG. 7 is a diagram illustrating driving waveforms and switch timings of the sustain driving circuit shown in FIG. 6.

도 7에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 서스테인 구동회로는 (1) 패널(Cp)을 그라운드 시키는 동시에 에너지 공급/회수용 캐패시터(Cs), 제 1 캐패시터(C1) 및 제 2 캐패시터(C2)를 Vs/2로 충전하는 제 1 상태(state1) (2) 에너지 공급/회수용 캐패시터(Cs)에 충전된 전압을 LC공진 을 통하여 패널(Cp)로 공급하는 제 2 상태(state2) (3) 배압 회로부(602)에 의해 배압된 서스테인 전압(Vs)을 패널(Cp)에 공급하는 제 3 상태(state3) (4) 패널(Cp)의 에너지를 에너지 공급/회수용 캐패시터(Cs)로 회수하는 제 4 상태(state4)로 나누어 구동된다.As shown in FIG. 7, the sustain driving circuit of the plasma display panel driving apparatus according to the present invention includes (1) grounding the panel Cp and simultaneously supplying / recovering capacitors Cs, first capacitors C1 and 2nd state (state1) for charging the capacitor C2 to Vs / 2 (2) Second state for supplying the voltage charged to the capacitor Cs for energy supply / recovery to the panel Cp through LC resonance ( state2) (3) The third state (state3) for supplying the sustain voltage (Vs) back-pressured by the back-pressure circuit unit 602 to the panel (Cp) (4) The energy supply / recovery capacitor ( It is driven by dividing into a fourth state (state4) to recover to Cs).

이하에서는 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 서스테인 구동회로의 각 상태별 구체적인 동작을 상세히 살펴본다.Hereinafter, a detailed operation of each state of the sustain driving circuit of the plasma display panel driving apparatus according to the present invention will be described in detail.

(1) 제 1 상태(state1)(1) first state (state1)

제 1 스위치(S1)가 턴온되고 나머지 제 1 내지 제 3 스위치(S2,S3,S4)는 턴오프된다. The first switch S1 is turned on and the remaining first to third switches S2, S3, and S4 are turned off.

따라서 패널(Cp)에 인가되는 전압은 그라운드 레벨이 되고, 에너지 공급/회수용 캐패시터(Cs)와 제 1 캐패시터(C1) 및 제 2 캐패시터(C2)는 1/2 서스테인 전압(Vs/2)으로 충전된다.Therefore, the voltage applied to the panel Cp becomes the ground level, and the energy supply / recovery capacitor Cs, the first capacitor C1, and the second capacitor C2 are at the half sustain voltage Vs / 2. Is charged.

(2) 제 2 상태(state2)(2) second state (state2)

제 2 스위치(S2)가 턴 온 되고 나머지 제 1, 제 3, 제 4 스위치(S1, S3, S4)는 턴 오프 된다.The second switch S2 is turned on and the remaining first, third and fourth switches S1, S3, and S4 are turned off.

따라서 에너지 공급/회수용 캐패시터(Cs)에 충전되어 있던 에너지가 LC공진을 통하여 패널(Cp)로 공급된다.Therefore, the energy charged in the energy supply / recovery capacitor Cs is supplied to the panel Cp through LC resonance.

에너지가 공급되는 경로는 에너지 공급/회수용 캐패시터(Cs)로부터 제 2 스위치(S2) - 제 1 다이오드(D1) - 인덕터(L) - 패널(Cp)로 이루어진다.The energy supply path is made from the energy supply / recovery capacitor Cs to the second switch S2-the first diode D1-the inductor L-the panel Cp.

제 1 다이오드(D1)는 패널(Cp)로부터 에너지 공급/회수용 캐패시터(Cs)로의 역전류의 흐름을 차단한다.The first diode D1 blocks the flow of reverse current from the panel Cp to the energy supply / recovery capacitor Cs.

(3) 제 3 상태(state3)(3) third state (state3)

제 2 스위치(S2)가 턴 온 된 상태에서 제 4 스위치(S4)가 턴 온 되고, 나머지 제1, 제 3 스위치(S1, S3)는 턴 오프 상태를 유지한다.The fourth switch S4 is turned on while the second switch S2 is turned on, and the remaining first and third switches S1 and S3 maintain the turned off state.

이에 따라 제 1 상태(state1)에서 제 2 캐패시터(C2)에 충전된 전압(Vs/2)과 1/2 서스테인 전압원(Vs/2)에서 공급되는 전압(Vs/2)이 더해져 패널(Cp)로 공급된다.Accordingly, the voltage Vs / 2 charged to the second capacitor C2 and the voltage Vs / 2 supplied from the 1/2 sustain voltage source Vs / 2 in the first state state1 are added to the panel Cp. Is supplied.

(4) 제 4 상태(state4)(4) fourth state (state4)

제 3 스위치(S3)가 턴 온 되고, 나머지 제 1, 제 2 , 제 4 스위치(S1, S2, S4)는 턴 오프 상태를 유지한다.The third switch S3 is turned on, and the remaining first, second, and fourth switches S1, S2, and S4 maintain a turn off state.

이에 따라 패널(Cp)로부터 에너지 공급/회수용 캐패시터(Cs)로 에너지가 회수된다.As a result, energy is recovered from the panel Cp to the energy supply / recovery capacitor Cs.

에너지가 회수되는 경로는 패널(Cp)로부터 인덕터(L) - 제 2 다이오드(D2) - 제 3 스위치(S3) - 에너지 공급/회수용 캐패시터(Cs)로 이루어진다.The energy recovery path is made from the panel Cp to the inductor L-the second diode D2-the third switch S3-the energy supply / recovery capacitor Cs.

제 2 다이오드(D2)는 에너지 공급/회수용 캐패시터(Cs)로 부터 패널(Cp)로의 역전류의 흐름을 차단한다.The second diode D2 blocks the flow of reverse current from the energy supply / recovery capacitor Cs to the panel Cp.

이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As described above, it will be understood by those skilled in the art that the above-described technical configuration may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적 인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 위 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description above, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 플라즈마 디스플레이 패널의 서스테인 구동을 위한 외부 서스테인 전압원의 크기를 낮추어 플라즈마 디스플레이 패널의 구동소자들에 요구되는 내전압 특성을 완화하는 한편, 소비전력을 절감하여 플라즈마 디스플레이 패널의 구동효율을 상승시키는 플라즈마 디스플레이 패널의 구동장치를 제공한다.As described in detail above, the present invention lowers the size of the external sustain voltage source for sustain driving of the plasma display panel, thereby alleviating the breakdown voltage characteristics required for driving devices of the plasma display panel, and reducing power consumption, thereby reducing the plasma display panel. Provided is a driving device of a plasma display panel for increasing driving efficiency.

Claims (10)

플라즈마 디스플레이 패널의 서스테인 구동에 필요한 서스테인 전압(Vs)의 1/2값을 갖는 1/2 서스테인 전압원(Vs/2)과;A half sustain voltage source Vs / 2 having a half value of the sustain voltage Vs required for sustain driving of the plasma display panel; 상기 1/2 서스테인 전압원과 패널(Cp) 사이에 설치되어 스위칭 소자들을 사용하여 LC 공진을 발생시켜 서스테인 구동을 위한 전압을 패널에 공급/회수하는 에너지 공급/회수부와;An energy supply / recovery unit provided between the 1/2 sustain voltage source and the panel Cp to generate LC resonance using switching elements to supply / recover voltage for sustain driving to the panel; 상기 1/2 서스테인 전압원과 패널 사이에 설치되어 상기 1/2 서스테인 전압을 서스테인 전압(Vs)으로 배압하는 배압 회로부;A back voltage circuit unit installed between the half sustain voltage source and the panel to back the half sustain voltage to a sustain voltage Vs; 소스단이 접지되고 드레인단은 상기 에너지 공급/회수부와 상기 배압회로부 및 패널에 공통 연결된 제 1 스위치(S1); 및 A source switch having a ground terminal and a drain stage connected to the energy supply / recovery unit, the back pressure circuit unit, and the panel in common; And 상기 에너지 공급/회수부와 상기 1/2 서스테인 전압원 사이에 연결된 제 1 캐패시터(C1)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a first capacitor (C1) connected between the energy supply / recovery unit and the 1/2 sustain voltage source. 제 1 항에 있어서,The method of claim 1, 상기 에너지 공급/회수부는The energy supply / recovery unit 일단이 접지된 에너지 공급/회수용 캐패시터(Cs)와;An energy supply / recovery capacitor Cs whose one end is grounded; 상기 에너지 공급/회수용 캐패시터와 패널간에 연결된 인덕터(L)와;An inductor (L) connected between the energy supply / recovery capacitor and a panel; 상기 에너지 공급/회수용 캐패시터와 상기 인덕터 사이에 병렬 연결된 제 2 스위치(S2) 및 제 3 스위치(S3)와;A second switch S2 and a third switch S3 connected in parallel between the energy supply / recovery capacitor and the inductor; 상기 제 2 스위치와 상기 인덕터 사이에 직렬 연결된 제 1 다이오드(D1) 및;A first diode (D1) connected in series between said second switch and said inductor; 상기 제 3 스위치와 상기 인덕터 사이에 직렬 연결된 제 2 다이오드(D2)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a second diode (D2) connected in series between the third switch and the inductor. 제 2 항에 있어서,The method of claim 2, 상기 제 2 스위치의 드레인단은 상기 에너지 공급/회수용 캐패시터의 타단과 연결되고 소스단은 상기 제 1 다이오드의 애노드단에 연결되며,The drain end of the second switch is connected to the other end of the energy supply / recovery capacitor and the source end is connected to the anode end of the first diode, 상기 제 3 스위치의 소스단은 상기 에너지 공급/회수용 캐패시터의 타단과 연결되고 드레인단은 상기 제 2 다이오드의 캐소드단에 연결되며,The source end of the third switch is connected to the other end of the energy supply / recovery capacitor and the drain end is connected to the cathode end of the second diode, 상기 인덕터의 일단은 상기 제 1 다이오드의 캐소드단 및 상기 제 2 다이오드의 애노드단에 공통 연결되고 타단은 패널에 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And one end of the inductor is commonly connected to the cathode end of the first diode and the anode end of the second diode, and the other end of which is connected to the panel. 제 3 항에 있어서,The method of claim 3, wherein 상기 1/2 서스테인 전압원과 상기 에너지 공급/회수용 캐패시터 사이에는 제 3 다이오드(D3)가 설치된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a third diode (D3) is provided between the 1/2 sustain voltage source and the energy supply / recovery capacitor. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 3 다이오드의 애노드단은 상기 1/2 서스테인 전압원에 연결되고 캐소드단은 상기 에너지 공급/회수용 캐패시터의 타단과 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And an anode end of the third diode is connected to the 1/2 sustain voltage source, and a cathode end is connected to the other end of the energy supply / recovery capacitor. 삭제delete 제 1 항 내지 제 5 항중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 상기 배압 회로부는The back pressure circuit unit 상기 1/2 서스테인 전압원과 패널 사이에 설치된 제 2 캐패시터(C2)와,A second capacitor C2 provided between the 1/2 sustain voltage source and the panel; 상기 제 2 캐패시터에 병렬 연결된 제 4 스위치(S4)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a fourth switch (S4) connected in parallel to the second capacitor. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 4 스위치의 소스단은 상기 인덕터의 타단과 상기 제 2 캐패시터의 타단과 상기 제 1 스위치의 드레인단 및 패널과 공통 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a source terminal of the fourth switch is commonly connected to the other end of the inductor, the other end of the second capacitor, the drain end of the first switch, and the panel. 제 8 항에 있어서,The method of claim 8, 상기 1/2 서스테인 전압원과 상기 제 2 캐패시터에 병렬 연결된 제 4 스위치 사이에 설치된 제 4 다이오드(D4)를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And a fourth diode (D4) disposed between the 1/2 sustain voltage source and a fourth switch connected in parallel to the second capacitor. 제 9 항에 있어서,The method of claim 9, 상기 제 4 다이오드의 애노드단은 상기 1/2 서스테인 전압원과 연결되고 캐소드단은 상기 제 2 캐패시터 일단 및 제 4 스위치의 드레인단에 공통 연결된 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.And an anode end of the fourth diode is connected to the 1/2 sustain voltage source, and a cathode end is commonly connected to one end of the second capacitor and the drain end of the fourth switch.
KR1020050019375A 2005-03-08 2005-03-08 Driving apparatus for plasma display panel KR100646218B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050019375A KR100646218B1 (en) 2005-03-08 2005-03-08 Driving apparatus for plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050019375A KR100646218B1 (en) 2005-03-08 2005-03-08 Driving apparatus for plasma display panel

Publications (2)

Publication Number Publication Date
KR20060098895A KR20060098895A (en) 2006-09-19
KR100646218B1 true KR100646218B1 (en) 2006-11-23

Family

ID=37630238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050019375A KR100646218B1 (en) 2005-03-08 2005-03-08 Driving apparatus for plasma display panel

Country Status (1)

Country Link
KR (1) KR100646218B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968946A (en) * 1995-09-04 1997-03-11 Fujitsu Ltd Image display device and its driving method
KR20030097639A (en) * 2002-06-21 2003-12-31 엘지전자 주식회사 Plasma Display Panel and Driving Method thereof
KR100426190B1 (en) 2001-08-08 2004-04-06 엘지전자 주식회사 Apparatus and mehtod of driving plasma display panel
KR20040088944A (en) * 2003-04-14 2004-10-20 엘지전자 주식회사 Apparatus for driving of plasma display panel
KR20040092618A (en) * 2003-04-24 2004-11-04 엘지전자 주식회사 Apparatus and Method of Energy Recovery
KR20050008283A (en) * 2003-07-15 2005-01-21 엘지전자 주식회사 Energy Recovery Circuit and Driving Method Thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0968946A (en) * 1995-09-04 1997-03-11 Fujitsu Ltd Image display device and its driving method
KR100426190B1 (en) 2001-08-08 2004-04-06 엘지전자 주식회사 Apparatus and mehtod of driving plasma display panel
KR20030097639A (en) * 2002-06-21 2003-12-31 엘지전자 주식회사 Plasma Display Panel and Driving Method thereof
KR20040088944A (en) * 2003-04-14 2004-10-20 엘지전자 주식회사 Apparatus for driving of plasma display panel
KR20040092618A (en) * 2003-04-24 2004-11-04 엘지전자 주식회사 Apparatus and Method of Energy Recovery
KR20050008283A (en) * 2003-07-15 2005-01-21 엘지전자 주식회사 Energy Recovery Circuit and Driving Method Thereof

Also Published As

Publication number Publication date
KR20060098895A (en) 2006-09-19

Similar Documents

Publication Publication Date Title
US7872616B2 (en) Plasma display apparatus and driving method thereof
KR100605763B1 (en) Driving Apparatus and Method for Plasma Display Panel
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100837159B1 (en) Driving Apparatus for Plasma Display Panel
KR20030013613A (en) Apparatus and mehtod of driving plasma display panel
JP2007219502A (en) Method of driving plasma display apparatus
KR20060090052A (en) Plasma display apparatus and driving method for plasma display panel
KR100646218B1 (en) Driving apparatus for plasma display panel
KR100666106B1 (en) Plasma display panel device
JP5131383B2 (en) Plasma display panel driving method and plasma display device
KR100645790B1 (en) Driving apparatus for plasma display panel
KR100488462B1 (en) Apparatus and Method of Energy Recovery
JP2010266651A (en) Method for driving plasma display panel, and the plasma display device
KR100475157B1 (en) Plasma display panel
KR20070003450A (en) Plasma display apparatus
EP1876580A2 (en) Apparatus for driving plasma display panel
EP1763002A2 (en) Plasma display apparatus and method of driving the same
KR100452690B1 (en) Plasma display panel
KR20080019503A (en) Plasma display apparatus
KR20020078144A (en) Driving apparatus of plasma display panel and driving method thereof
US20100026672A1 (en) Circuit for driving a plasma display panel
WO2011052219A1 (en) Plasma display panel driving method and plasma display device
KR20060078891A (en) Driving device and method for plasma display panel
JP2010197661A (en) Method for driving plasma display panel, and plasma display device
JP2010197660A (en) Method for driving plasma display panel, and plasma display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee