KR100645555B1

KR100645555B1 - 모터 제어기

Info

Publication number: KR100645555B1
Application number: KR1020040101318A
Authority: KR
Inventors: 주정홍
Original assignee: 현대자동차주식회사
Priority date: 2004-12-03
Filing date: 2004-12-03
Publication date: 2006-11-15
Also published as: KR20060062463A

Abstract

모터 구동을 제어하기 위한 PWM(Pulse Width Modulation)신호의 샘플링 지연시간을 최소화하여 모터에 최대의 구동 전류를 공급하도록 함으로써, 모터 제어에 안정성 및 신뢰성을 제공하는 모터 제어기에 관한 것으로,

부트 코드가 설정되는 실행영역과 모터 제어 알고리즘이 설정되는 저장영역, 제어 변수 파라메타가 설정되는 저장영역 및 PWM 신호 발생 알고리즘이 설정되는 저장영역을 포함하는 ROM 메모리, 인버터를 구성하고 있는 로우 사이드 및 하이 사이드의 반도체 스위치 소자를 상보적으로 스위칭시키기 위한 PWM 신호를 출력하며, 부팅시 상기 ROM 메모리로부터 PWM 신호 발생 알고리즘을 로딩하여 실행시키는 실행영역인 TPURAM과 TPU함수 저장영역인 TPUROM으로 이루어지는 TPU(Timer Processor Unit)을 포함하는 제어부, 부팅시 상기 ROM 메모리로부터 모터 제어 알고리즘을 로딩하여 저장하는 모터 제어 알고리즘 실행영역과 제어변수 파라메터를 로딩하여 저장하는 파라메타 실행영역을 포함하는 RAM 메모리를 포함한다.

모터 제어기, PWM 인버터, 샘플링 지연시간

Description

모터 제어기{MOTOR CONTROLLER}

도 1은 본 발명에 따른 모터 제어기의 구성에 대한 블록도.

도 2는 본 발명에 따른 모터 제어기에서 타이머 프로세서와 인버터의 연결을 도시한 도면.

도 3은 본 발명에 따른 모터 제어기내의 타이머 프로세서의 출력신호와 PWM 제어 신호와의 관계를 도시한 도면.

도 4는 일반적인 모터 구동 시스템의 개략적인 구성도.

도 5는 종래의 모터 제어기의 PWM 신호 발생 패턴을 도시한 도면.

본 발명은 모터 제어기에 관한 것으로, 더 상세하게는 모터 구동을 제어하기 위한 PWM(Pulse Width Modulation)신호의 샘플링 지연시간을 최소화하여 모터에 최대의 구동 전류를 공급하도록 함으로써, 모터 제어에 안정성 및 신뢰성을 제공하는 모터 제어기에 관한 것이다.

일반적으로 모터 구동시스템은 첨부된 도 4에 도시된 바와 같이, 에너지원인 배터리(10)와 배터리(10)의 DC 전압을 3상 교류전압으로 상변환시키는 인버터(20), 상기 인버터(20)에서 인가되는 3상 전류에 의해 구동되는 모터(30) 및 상기 인버터(20)의 상변환을 제어하는 모터 제어기(40)로 구성된다.

하이브리드 전기자동차나 연료전지 전기자동차 등의 환경 차량에 적용되는 모터(10)로는 매입형 영구자석 동기 전동기가 사용되고 있다.

그리고, 이 모터(10)의 구동을 제어하기 위해서 고성능 고효율의 특성을 갖으며, 백터 기법이 적용되는 인버터(20)가 적용된다.

인버터(20)는 반도체 전력소자인 IGBT((Insulated Gate Bipolar Transistor)스위치 소자가 하이 사이드(Hi Side)와 로우 사이드(Low Side)로 배치되어 풀 브리지(Full Bridge)형태로 이루어지며, 모터 제어기(40)에서 인가되는 PWM(Pulse Width Modulation)신호에 의해 각각의 상마다 상보적으로 스위칭되어 배터리(10)에서 공급되는 직류 전원을 가변 전압/가변 주파수의 3상 교류 전원(A,B,C)으로 변환시킨다.

상기 모터 제어기(40)는 모터(30)에 인가되는 상전류를 피드백 신호로 검출하여, 인버터(20)에 인가하는 PWM 듀티를 보상한다.

이와 같이 모터 제어기(40)가 PWM 신호의 출력으로 인버터(20)를 동작시킴에 있어 도 5에 도시된 바와 같이 아날로그 샘플링 시점에서부터 새로운 PWM 신호를 발생시키기까지 최소한 1샘플링 시간의 지연을 가지게 된다.

따라서, 이러한 샘플인 지연시간은 전류 제어 수행에 제한을 받음과 동시에 모터(30)의 제어를 불안정하게 하는 원인이 된다.

이에 대하여 도 5를 참조하여 설명하면 다음과 같다.

도면에서 'Dead Time'은 모터 제어기(40)가 인버터(20)의 각 상별 하이 사이드 스위치 소자와 로우 사이드 스위치 소자를 동시에 온 시키기 않기 위해 필요한 최소한의 시간으로 도면에서는 'C'상에 대하여 도시된 상태이다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 발명한 것으로, 그 목적은 모터 구동을 제어하기 위한 PWM신호의 샘플링 지연시간을 최소화하여 모터에 최대의 구동 전류를 공급하도록 함으로써, 모터 제어에 안정성 및 신뢰성을 제공하도록 한 것이다.

상기와 같은 목적을 실현하기 위한 본 발명은 모터 제어기에 있어서, 부트 코드가 설정되는 실행영역과 모터 제어 알고리즘이 설정되는 저장영역, 제어 변수 파라메타가 설정되는 저장영역 및 PWM 신호 발생 알고리즘이 설정되는 저장영역을 포함하는 ROM 메모리와; 인버터를 구성하고 있는 로우 사이드 및 하이 사이드의 반도체 스위치 소자를 상보적으로 스위칭시키기 위한 PWM 신호를 출력하며, 부팅시 상기 ROM 메모리로부터 PWM 신호 발생 알고리즘을 로딩하여 실행시키는 실행영역인 TPURAM과 TPU함수 저장영역인 TPUROM으로 이루어지는 TPU(Timer Processor Unit)을 포함하는 제어부와; 부팅시 상기 ROM 메모리로부터 모터 제어 알고리즘을 로딩하여 저장하는 모터 제어 알고리즘 실행영역과 제어변수 파라메터를 로딩하여 저장하는 파라메타 실행영역을 포함하는 RAM 메모리를 포함하는 것을 특징으로 하는 모터 제어기를 제공한다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세하게 설명하면 다음과 같다.

도 1에 도시된 바와 같이 본 발명에 따른 모터 제어기는, 제어부(100)와 ROM 메모리(200) 및 RAM 메모리(300)를 포함하여 구성된다.

제어부(100)는 인버터를 구성하고 있는 로우 사이드 및 하이 사이드의 반도체 스위치 소자를 상보적으로 스위칭시키기 위한 PWM 신호를 출력하며, 초기 부팅시 ROM 메모리(200)로부터 PWM 신호 발생 알고리즘을 로딩하여 실행시키는 실행영역인 TPURAM(111)과 TPU함수 저장영역인 TPUROM(112)으로 이루어지는 TPU(Timer Processor Unit)을 포함한다.

ROM 메모리(200)는 부트 코드가 설정되는 실행영역과 모터 제어 알고리즘이 설정되는 저장영역, 제어 변수 파라메타가 설정되는 저장영역 및 PWM 신호 발생 알고리즘이 설정되는 저장영역을 포함하여 구성된다.

RAM 메모리(300)는 초기 부팅시 상기 ROM 메모리(200)로부터 모터 제어 알고리즘을 로딩하여 저장하는 모터 제어 알고리즘 실행영역과 상기 ROM메모리(300)로부터 제어변수 파라메터를 로딩하여 저장하는 파라메타 실행영역을 포함하여 구성된다.

따라서, 전원의 공급(이그니션 키의 온)에 따른 초기 부팅에서 제어부(100)내의 TPU(110)는 ROM 메모리(200)로부터 PWM 신호 발생 알고리즘을 실행영역에 로딩하여 PWM 신호의 발생을 실행하며, RAM 메모리(300)는 ROM 메모리(200)로부터 모터 제어 알고리즘과 제어변수 파라메타를 로딩하여 실행영역에 설정한다.

그러므로, 제어부(100)내의 TPU(110)가 RAM 메모리(300)를 접근하는데 소요되는 시간이 대략 10ns이므로, ROM 메모리(200)를 접근하는데 소요되는 시간인 대략 70ns 보다 휠씬 빠르므로, 초기 부팅이 고속으로 실행되며, 이에 따른 제어 응답성이 향상된다.

또한, 도 2에 도시된 바와 같이 상기 제어부(100)내의 TPU(110)는 각 상별로(A,B,C) 4개의 슬레이브 채널의 신호를 발생시켜 익스클루시브 오아 게이트(Aa,Ab)(Ba,Bb)(Ca,Cb)를 통해 인버터에 드라이브하며, 4개의 슬레이브 채널의 신호로 1개의 상을 제어한다.

그러므로, 3상의 전류를 제어하기 위해서 TPU(110)는 1개의 마스터 PWM 신호채널과 12개(각 상별 4개의 신호 ×3 상)의 슬레이브 신호 채널 및 상전류 센싱을 위한 1개의 인터럽트 신호 채널이 포함된다.

상기 TPU(110)에서의 PWM 제어 신호는 다음과 같은 조건으로 출력되어진다.

마스터 PWM 신호의 경우,

MLH = LMHL + Period

MHL = LMLH + Period, 로 출력된다.

여기서 사용된 변수에 대한 설명은 다음과 같다.

MLH는 마스터 PWM 신호가 '로우(Low)'에서 '하이(High)'로 변하는 라이징 에지(Rising Edge)이고, MHL는 마스터 PWM 신호가 '하이'에서 '로우'로 변하는 폴링 에지(Falling Edge)이며, LMHL는 가장 최근의 MHL이며, LMLH는 가장 최근의 MLH이고, Period는 마스터 PWM 신호의 주기를 의미한다.

또한, 슬레이브 PWM 신호에서 비반전된(Non-Inverted) PWM 신호는 다음과 같이 된다

1) HighTime >= DeadTime인 조건에서는,

SALH = LMHL + [Period (HighTime DeadTime/2)]/2

SAHL = LMLH + [Period (HighTime DeadTime/2)]/2

SBLH = LMHL + [Period (HighTime DeadTime/2)]/2 + (HighTime DeadTime/2)

SBHL = LMLH + [Period (HighTime DeadTime/2)]/2 + (HighTime DeadTime/2), 로 출력된다.

2) HighTime < DeadTime인 조건에서는

SALH = LMHL + Period/2

SAHL = LMLH + Period/2

SBLH = LMHL + Period/2

SBHL = LMLH + Period/2, 로 출력된다.

또한, 반전된(Inverted) PWM 신호는 다음과 같이 출력된다.

1) HighTime >= DeadTime인 조건에서는

SALH = LMLH + [Period (HighTime + DeadTime/2)]/2

SAHL = LMHL + [Period (HighTime + DeadTime/2)]/2

SBLH = LMHL + [Period (HighTime + DeadTime/2)]/2 + (HighTime + DeadTime/2)

SBHL = LMLH + [Period (HighTime + DeadTime/2)]/2 + (HighTime + DeadTime/2), 로 출력된다.

2) HighTime < DeadTime인 조건에서는

SALH = LMLH + Period/2

SAHL = LMHL + Period/2

SBLH = LMHL + Period/2

SBHL = LMLH + Period/2,로 출력된다.

상기한 바와 같은 조건으로 출력되는 TPU(110)의 PWM 신호가 익스클루시브 오아 게이트(Aa,Ab)(Ba,Bb)(Ca,Cb)를 거치는 경우 최종 PWM 제어 신호와의 관계는 도 3과 같이 형성된다.

도면에 도시된 바와 같이, 도 5의 종래에 적용되는 기술과 대비하여, 전류 샘플링 시점, 즉 PWM 듀티 변경시점에서 듀티 변경 적용에 필요한 시간이 1/2 내지 1/4정도 감소되었다.

이상에서 설명한 바와 같이 본 발명은 모터 제어기는 전류 샘플링 시간을 최소화하여 인버터 구동에 따른 제어 응답성이 향상되고, 이에 따라 제어의 안정성이 제공되며, 모터에 최대 전류가 인가됨으로써, 구동의 안정성 및 모터의 토크 성능을 제공한다.

Claims

모터 제어기에 있어서,

부트 코드가 설정되는 실행영역과 모터 제어 알고리즘이 설정되는 저장영역, 제어 변수 파라메타가 설정되는 저장영역 및 PWM 신호 발생 알고리즘이 설정되는 저장영역을 포함하는 ROM 메모리와;

인버터를 구성하고 있는 로우 사이드 및 하이 사이드의 반도체 스위치 소자를 상보적으로 스위칭시키기 위한 PWM 신호를 출력하며, 부팅시 상기 ROM 메모리로부터 PWM 신호 발생 알고리즘을 로딩하여 실행시키는 실행영역인 TPURAM과 TPU함수 저장영역인 TPUROM으로 이루어지는 TPU(Timer Processor Unit)을 포함하는 제어부와;

부팅시 상기 ROM 메모리로부터 모터 제어 알고리즘을 로딩하여 저장하는 모터 제어 알고리즘 실행영역과 제어변수 파라메터를 로딩하여 저장하는 파라메타 실행영역을 포함하는 RAM 메모리를 포함하는 것을 특징으로 하는 모터 제어기.
제1항에 있어서,

상기 TPU는 각 상별로(A,B,C) 4개의 슬레이브 채널의 신호를 발생시켜 대응되는 익스클루시브 오아 게이트를 통해 인버터에 드라이브하며, 4개의 슬레이브 채널의 신호로 1개의 상을 제어하는 것을 특징으로 하는 모터 제어기.
제1항에 있어서,

상기 TPU는 3상의 전류를 제어하기 위해서 1개의 마스터 PWM 신호채널과 12개(각 상별 4개의 신호 ×3 상)의 슬레이브 신호 채널 및 상전류 센싱을 위한 1개의 인터럽트 신호 채널이 포함하는 것을 특징으로 하는 모터 제어기.