KR100644020B1 - Cmos image sensor with shortened optical path and method for fabrication thereof - Google Patents
Cmos image sensor with shortened optical path and method for fabrication thereof Download PDFInfo
- Publication number
- KR100644020B1 KR100644020B1 KR1020040115931A KR20040115931A KR100644020B1 KR 100644020 B1 KR100644020 B1 KR 100644020B1 KR 1020040115931 A KR1020040115931 A KR 1020040115931A KR 20040115931 A KR20040115931 A KR 20040115931A KR 100644020 B1 KR100644020 B1 KR 100644020B1
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- silicon layer
- forming
- image sensor
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000003287 optical effect Effects 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 206010034960 Photophobia Diseases 0.000 abstract description 7
- 208000013469 light sensitivity Diseases 0.000 abstract description 7
- 238000001465 metallisation Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Abstract
종래의 CMOS 이미지센서 형성시 금속배선 형성 공정을 포토다이오드 및 트랜지스터 형성 공정 후 실시하는 BEOL(Back End Of Line)으로 하였다. 하지만, 본 발명은 이러한 종래의 공정 방식을 탈피하여 먼저 배선 공정을 실시하고, 그 상부에 실리콘을 증착한 후 포토다이오드와 트랜지스터를 형성한다. In forming a conventional CMOS image sensor, a metal wiring forming process is a BEOL (Back End Of Line) which is performed after a photodiode and a transistor forming process. However, the present invention deviates from the conventional process method, first performs a wiring process, deposits silicon on the upper part, and then forms a photodiode and a transistor.
따라서, 포토다이오드 상부에서의 다수의 금속배선이 생략됨으로 인해 포토다이오드와 마이크로렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시킴으로써, 광감도를 향상시킨다.Therefore, since a plurality of metal wires on the photodiode are omitted, the optical path is significantly reduced by reducing the distance between the photodiode and the microlens, thereby improving light sensitivity.
이 때, 미리 진행된 금속배선 공정과 후속 트랜지스터 사이의 전기적 연결은 패드 간의 연결을 위한 수퍼 비아(Super via) 공정을 통해 이루어진다.At this time, the electrical connection between the metallization process and the subsequent transistors which are advanced in advance is made through a super via process for connection between the pads.
BEOL(Back End Of Line), 금속배선, 이미지센서, 광경로, 수퍼 비아(Super via).BEOL (Back End Of Line), metallization, image sensor, optical path, super via.
Description
도 1은 종래의 이미지센서를 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing a conventional image sensor.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정을 도시한 단면도.2A to 2E are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서를 도시한 단면도.3 is a cross-sectional view showing a CMOS image sensor according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
201 : 금속배선 202, 207 : 절연막201:
203 : 실리콘층 204 : 포토다이오드203
205 : 필드 산화막 206 : 배선205: field oxide film 206: wiring
208 : 비아 콘택 209 : 칼라필터 어레이208: via contact 209: color filter array
210 : 마이크로렌즈 211 : 보호막210: microlens 211: protective film
P1, P2 : 패드P1, P2: Pad
본 발명은 이미지센서에 관한 것으로 특히, 광 경로가 단축된 CMOS 이미지센서 및 그 제조 방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to a CMOS image sensor with a shortened optical path and a method of manufacturing the same.
CMOS 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMO 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다. CMOS image sensors are devices widely used in mobile phones, cameras for personal computers (PCs), and electronic devices. CMO image sensor is simpler to drive than CCD (Charge Coupled Device) which is used as image sensor, and it is possible to integrate signal processing circuit into one chip so that SOC (System On Chip) is possible. Allows the module to be miniaturized.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다. In addition, since the conventional set-up CMOS technology can be used interchangeably, it has many advantages, such as lowering the manufacturing cost.
도 1은 종래의 이미지센서를 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically showing a conventional image sensor.
도 1을 참조하면, 이미지센서는 하부에 포토다이오드(PD)를 포함하는 수광부가 위치하고 있고, 포토다이오드(PD)와 오버랩되는 최상부에는 마이크로렌즈(ML)와 칼라필터 어레이(CFA)가 배치되어 있다.Referring to FIG. 1, a light receiving unit including a photodiode PD is positioned below the image sensor, and a microlens ML and a color filter array CFA are disposed at an uppermost portion overlapping the photodiode PD. .
도시된 바와 같이, 포토다이오드(PD)와 칼라필터 어레이(CFA) 사이에는 M1 ∼ M4의 금속배선과 그 사이의 절연막을 포함하고 있다.As shown, a metal wiring of M1 to M4 and an insulating film therebetween are included between the photodiode PD and the color filter array CFA.
상기의 구조를 갖는 CMOS 이미지센서의 제조 공정 특히, BEOL(Back End Of Line) 즉, 금속배선 공정은 반도체 소자의 제조 공정과 유사하다. 이 때, PMD(Pre- Metal Dielectric)과 IMD(Inter-Metal Dielectric) 및 보호막(Passivation layer) 등을 형성하기 위해 서로 상이한 절연 물질이 사용되어야 하며, 이로 인해 각 물질간 계면(Interface)에서 빛의 난반사 현상이 발생하여 광감도를 떨어뜨린다. The manufacturing process of the CMOS image sensor having the above structure, in particular, the back end of line (BEOL), that is, the metal wiring process is similar to the manufacturing process of the semiconductor device. At this time, different insulating materials should be used to form pre-metal dielectric (PMD), inter-metal dielectric (IMD), passivation layer, and the like. Diffuse reflection occurs, which reduces the light sensitivity.
또한, 상이한 절연막으로 인해 서로 다른 굴절률을 가지기 때문에 빛의 굴절에 의해 광감도가 떨어진다. In addition, because of the different refractive index due to the different insulating film, the light sensitivity is lowered by the refraction of light.
종래의 CMOS 이미지센서를 형성함에 있어서, 포토다이오드 형성 후 M1 ∼ M4 및 복수의 절연막 형성 및 평탄화 공정을 실시하여야 하므로 공정에 따른 불량도 야기된다.In forming a conventional CMOS image sensor, after forming the photodiode, M1 to M4 and a plurality of insulating film formation and planarization processes must be performed, thereby causing a defect according to the process.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, CMOS 이미지센서의 다층 금속배선 및 그 사이의 절연막을 포함하는 구조적인 문제로 인한 광감도 저하와 불량 픽셀 발생을 줄일 수 있는 광경로가 단축된 CMOS 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the above problems of the prior art, the optical path is reduced due to the structural problems, including the multilayer metal wiring of the CMOS image sensor and the insulating film between the It is an object of the present invention to provide a shortened CMOS image sensor and a method of manufacturing the same.
상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 제공되며 각각 절연막에 의해 둘러 쌓인 복수의 금속배선; 상기 복수의 금속배선 상에 제공되는 실리콘층; 상기 실리콘층에 제공되는 포토다이오드; 상기 포토다이오드와 이격된 상기 실리콘층에 제공되는 복수의 트랜지스터; 및 상기 포토다이오드와 오버랩되도록 상기 포토다이오드의 상부에 제공되는 마이크로렌즈를 구비하며, 상기 복수의 트랜지스터는 상기 실리콘층을 관통하는 비아 콘택을 통해 상기 복수의 금속배선과 연결된 것을 특징으로 하는 CMOS 이미지센서를 제공한다.In order to achieve the above object, the present invention provides a plurality of metal wirings provided on a semiconductor substrate and each surrounded by an insulating film; A silicon layer provided on the plurality of metal wires; A photodiode provided on the silicon layer; A plurality of transistors provided in the silicon layer spaced apart from the photodiode; And a microlens provided on the photodiode so as to overlap with the photodiode, wherein the plurality of transistors are connected to the plurality of metal wires through via contacts penetrating through the silicon layer. To provide.
또한, 상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 각각 절연막에 의해 둘러싸인 복수층의 금속배선을 형성하고 상기 금속 배선과 연결되는 제 1 패드를 형성하는 단계; 상기 절연막 상에 상기 복수의 금속배선 및 제 1 패드를 덮도록 실리콘층을 증착하여 형성하는 단계; 상기 실리콘층 내에 불순물을 도핑하여 포토다이오드를 형성하는 단계; 상기 실리콘층 상의 상기 포토다이오드와 이격되게 복수의 트랜지스터를 형성하는 단계; 상기 실리콘층 상에 상기 포토다이오드와 복수의 트랜지스터를 덮는 절연막을 형성하고, 상기 절연막 및 실리콘층을 관통하는 비아 콘택홀을 형성하는 단계;및 상기 비아 콘택홀 내부를 채워 상기 제 1 패드와 연결되는 비아 콘택을 형성하고 상기 절연막 상에 금속배선과 상기 비아 콘택과 연결되는 제 2 패드를 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of forming a plurality of metal wiring on the semiconductor substrate surrounded by an insulating film, respectively, and forming a first pad connected to the metal wiring; Depositing and forming a silicon layer on the insulating layer to cover the plurality of metal wires and the first pad; Doping impurities into the silicon layer to form a photodiode; Forming a plurality of transistors spaced apart from the photodiode on the silicon layer; Forming an insulating layer covering the photodiode and the plurality of transistors on the silicon layer, forming a via contact hole penetrating the insulating layer and the silicon layer; and filling the inside of the via contact hole to be connected to the first pad; And forming a via contact and forming a second pad connected to the via contact and a metal wiring on the insulating layer.
본 발명은 이러한 종래의 공정 방식을 탈피하여 먼저 배선 공정을 실시하고, 그 상부에 실리콘을 증착한 후 포토다이오드와 트랜지스터를 형성하며, 미리 진행된 금속배선 공정과 후속 트랜지스터 사이의 전기적 연결은 패드 간의 연결을 위한 수퍼 비아 공정을 통해 이루어진다.The present invention deviates from the conventional process method, first performs a wiring process, deposits silicon on the upper part, forms a photodiode and a transistor, and the electrical connection between the advanced metallization process and the subsequent transistor is connected between pads. Through a super via process.
따라서, 포토다이오드 상부에서의 다수의 금속배선이 생략됨으로 인해 포토다이오드와 마이크로렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시킴으로써, 광감도를 향상시킨다.Therefore, since a plurality of metal wires on the photodiode are omitted, the optical path is significantly reduced by reducing the distance between the photodiode and the microlens, thereby improving light sensitivity.
요컨대, 본 발명은 종래의 금속 배선과 절연막의 적층 구조로 인해 발생되던 문제점을 해결할 수 있다.In short, the present invention can solve the problems caused by the laminated structure of the conventional metal wiring and the insulating film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서를 도시한 단면도이다.3 is a cross-sectional view illustrating a CMOS image sensor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 CMOS 이미지센서는 기판(200) 상에 제공되며 각각 절연막(202)에 의해 둘러 쌓인 복수의 금속배선(201, M1 ∼ Mn(n은 2 ∼7))과, 복수의 금속배선(201, M1 ∼ Mn) 상에 제공되는 실리콘층(203)과, 실리콘층(203)에 제공되는 포토다이오드(204)와, 포토다이오드(204)와 이격된 실리콘층(203)에 제공되는 복수의 트랜지스터(도시하지 않음)와, 포토다이오드(204)와 오버랩되도록 포토다이오드(204)의 상부에 제공되는 마이크로렌즈(210)를 구비하며. 복수의 트랜지스터는 실리콘층(203)을 관통하는 비아 콘택(208)을 통해 복수의 금속배선(201, M1 ∼ Mn)과 연결된다.Referring to FIG. 3, the CMOS image sensor of the present invention is provided on a
복수의 트랜지스터와 복수의 금속배선(201, M1 ∼ Mn)은 서로 패드(P1, P2)를 통해 연결되며, 비아 콘택(208)은 텅스텐, 알루미늄 또는 구리 등의 금속을 포함한다.The plurality of transistors and the plurality of
포토다이오드(204)는 실리콘층(203) 하부에 형성된 복수의 불순물 확산층으로 이루어 핀드 포토다이오드이다. 예컨대, 실리콘층(203)이 P형의 도전형일 경우 포토다이오드(204)는 실리콘층(203) 표면 하부의 P0영역과 그 하부의 n-영역 및 P+의 실리콘층(203)으로 이루어진 P/N/P 구조일 것이며, 이 때 n-영역은 포토다이오드 동작시 완전 공핍 상태를 이룬다.The
여기서, 트랜지스터는 리셋 트랜지스터와 드라이브 트랜지스터와 셀렉트 트랜지스터 등을 포함하며, 4개의 트랜지스터를 포함하는 구조일 경우에는 트랜스퍼 트랜지스터를 더 포함할 것이며, 포토다이오드(204)와 인접한 실리콘층(203)에는 필드 산화막(205)이 형성되어 있다.In this case, the transistor includes a reset transistor, a drive transistor, a select transistor, and the like, and in the case of a structure including four transistors, the transistor may further include a transfer transistor, and a field oxide layer is formed on the
마이크로렌즈(210)의 하부에는 칼라필터 어레이(209, CFA)가 배치되어 있는 바, 각 화소 별로 RGB 또는 이들의 보색을 갖는 칼라필터가 하나씩 배치된다.
도면부호 '206'은 단위화소를 이루는 트랜지스터와 하부의 금속배선(201, M1 ∼ Mn)을 상호 연결하기 위한 배선으로 포토다이오드(204) 제외한 트랜지스터 등으 영역으로 빛이 들어가는 것을 방지하는 광차폐 기능도 수행한다.Reference numeral '206' denotes a light shielding function for preventing light from entering a region of a transistor except for the
배선(206)은 제2패드(P2)에 연결되고, 금속배선(201, M1 ∼ Mn)은 제1패드(P1)에 연결되며, 제1패드(P1)와 제2패드(P2)는 비아 콘택(208)을 통해 서로 연결된다.The
한편, 마이크로렌즈(210)의 긁힘 등을 방지하기 위한 보호막(211)이 저온 산화막 등을 이용하여 형성되어 있다.On the other hand, a
금속배선(201, M1 ∼ Mn)은 구리 또는 알루미늄 등을 이용하여 형성된다.The
상기한 바와 같이 이루어지는 본 발명의 CMOS 이미지센서는 금속배선(201, M1 ∼ Mn)을 형성하는 공정을 먼저 실시하여 금속배선을 하부에 배치하고, 그 상부에 실리콘층(203)과 그 상에 형성되는 포토다이오드 및 마이크로렌즈 등을 배치하여, 포토다이오드(204) 위에서 칼라필터 어레이(209) 및 마이크로렌즈(210) 사이의 복수의 금속배선(201, M1 ∼ Mn)을 없앰으로써, 다층의 절연막을 가시광선이 통과 할 때 발생하는 손실을 없애 광감도를 최대로 할 수 있다.According to the CMOS image sensor of the present invention made as described above, the process of forming the
또한, 6층 배선 이상의 로직 소자도 큰 문제없이 형성 가능하여 SOC도 가능하며 130nm 및 90nm 이하의 코아 로직(Core logic) 기술을 그대로 탑재할 수 있는 장점이 있다.In addition, logic elements of more than six layers can be formed without major problems, so that SOC can be formed, and core logic technology of 130 nm and 90 nm or less can be mounted as it is.
또한, 마이크로렌즈로부터 포토다이오드 까지의 다층의 절연막으로 인한 상이한 막 간에 야기되는 난반사(Diffuse reflectance) 현상을 줄일 수 있고, 또한 층 간의 상이한 굴절율로 인하 빛의 굴절 현상을 최소화하여 포토다이오드로 입사되는 빛의 양을 극대화할 수 있어 광감도를 증대시킬 수 있다.In addition, it is possible to reduce the diffuse reflection caused by the different films due to the multilayer insulating film from the microlenses to the photodiode, and also to minimize the refraction of the lowered light due to the different refractive indices between the layers, thereby making the light incident on the photodiode The amount of light can be maximized to increase the light sensitivity.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정을 도시한 단면도로서, 이를 참조하여 상기한 구조를 갖는 CMOS 이미지센서 제조 공정을 살펴본다.2A through 2E are cross-sectional views illustrating a process of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention, and a process of manufacturing a CMOS image sensor having the above-described structure will be described with reference to the drawings.
도 2a에 도시된 바와 같이, 기판(200) 상에 각각 절연막(202)에 의해 둘러 쌓인 복수의 금속배선(201, M1 ∼ Mn)을 형성한다.As shown in FIG. 2A, a plurality of
금속배선(201, M1 ∼ Mn)은 알루미늄 또는 구리를 이용하여 형성하며, 절연막(202)은 PMD(Pre-Metal Dielectric), IMD(Inter-Metal Dielectric) 또는 보호막(Passivation layer) 등을 포함한다.The
이어서, 금속배선(201, M1 ∼ Mn)와 연결되는 제1패드(P1)를 형성한다.Subsequently, a first pad P1 connected to the
도 2b에 도시된 바와 같이, 금속배선(201, M1 ∼ Mn) 상에 실리콘층(203)을 형성한다.As shown in FIG. 2B, the
이어서, 실리콘 이온주입 및 에피 공정을 통해 실리콘층(203)이 P 또는 N형 의 도전형을 갖도록 한다.Subsequently, the
이하에서는, 실리콘층(203)이 P형인 경우를 예로 하여 살펴본다.Hereinafter, the case where the
도 2c에 도시된 바와 같이, 실리콘층(203)에 필드 산화막(205)을 형성한다. 필드 산화막(205)은 LOCOS(LOCal Oxidation of Silicon) 또는 STI(Shallow Trench Isolation) 방식의 구조를 포함한다.As shown in FIG. 2C, a
P 또는 N웰 형성을 위한 이온주입을 실시한 후, 이온주입을 통해 실리콘층(203)에 포토다이오드(204)를 형성한다.After ion implantation for forming P or N wells, the
예컨대, 실리콘층(203) 깊은 곳에 N형 불순물을 이온주입하여 깊은 n-영역을 형성하고 그 상부의 실리콘층(203) 표면 하부에 P형 불순물을 이온주입하여 P0영역을 형성한다.For example, a deep n-region is formed by ion implanting N-type impurities deep into the
이어서, 트랜스퍼 트랜지스터 등 단위화소를 이루는 복수의 트랜지스터를 형성한다.Next, a plurality of transistors forming a unit pixel such as a transfer transistor are formed.
도 2d에 도시된 바와 같이, 절연막(207)을 증착하고 콘택을 통해 트랜지스터의 게이트전극 또는 소스/드레인과 접속되는 배선(206)을 형성한다. As shown in FIG. 2D, an insulating
도 2e에 도시된 바와 같이, 실리콘층(203)을 선택적으로 식각하여 제1패드(P1)를 노출시키는 비아홀(도시하지 않음)을 형성한 후, 비아홀을 매립하도록 금속막을 증착한 평탄화 공정을 실시하여 비아 콘택(208)을 형성한다.As shown in FIG. 2E, after the
금속막으로는 텅스텐, 알루미늄 또는 구리 등을 사용할 수 있다.Tungsten, aluminum, copper, etc. can be used as a metal film.
이어서, 배선(206)과 연결되며 비아 콘택(208)과 접속되는 제2패드(P2)를 형성한다.Subsequently, a second pad P2 connected to the
이어서, 평탄화막 등을 형성하나, 도면의 간략화를 위해 생략한다.Next, a planarization film or the like is formed, but is omitted for simplicity of the drawings.
이어서, 칼라필터 어레이(209)와 마이크로렌즈(210) 및 보호막(211)을 형성함으로써, 도 3의 구조를 이룬다.Subsequently, the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 포토다이오드로 입사되는 광경로를 획기적으로 감소시켜 광감도를 증가시키며, 픽셀 어레이를 최대화 및 픽셀 사이즈/디자인 룰 축소 요구를 완화시킬 수 있으며, 픽셀의 효율을 증가시키며, 스캐터링 효과를 줄여 색감을 증가시킬 수 있으며, 차세대 무선통신기기용으로 그 사이즈를 대폭 줄일 수 있어, 집적도 및 성능 측면에서 탁월한 효과가 있다.The present invention described above can dramatically reduce the optical path incident on the photodiode to increase the light sensitivity, maximize the pixel array and reduce the pixel size / design rule reduction requirements, increase the efficiency of the pixel, scattering The effect can be reduced by increasing the color, and the size can be greatly reduced for the next generation wireless communication device, which is excellent in terms of density and performance.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115931A KR100644020B1 (en) | 2004-12-30 | 2004-12-30 | Cmos image sensor with shortened optical path and method for fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115931A KR100644020B1 (en) | 2004-12-30 | 2004-12-30 | Cmos image sensor with shortened optical path and method for fabrication thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077135A KR20060077135A (en) | 2006-07-05 |
| KR100644020B1 true KR100644020B1 (en) | 2006-11-10 |
Family
ID=37169252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115931A KR100644020B1 (en) | 2004-12-30 | 2004-12-30 | Cmos image sensor with shortened optical path and method for fabrication thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100644020B1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100795922B1 (en) * | 2006-07-28 | 2008-01-21 | 삼성전자주식회사 | Image pickup device and method of manufacturing image pickup device |
| KR100776157B1 (en) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method for manufacturing thereof |
| KR100874954B1 (en) | 2006-12-04 | 2008-12-19 | 삼성전자주식회사 | Rear receiving image sensor |
| KR100779016B1 (en) * | 2006-12-15 | 2007-11-22 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabricating method thereof |
| KR100825807B1 (en) | 2007-02-26 | 2008-04-29 | 삼성전자주식회사 | Image device and methods for fabricating the same |
| KR100922548B1 (en) * | 2007-11-26 | 2009-10-21 | 주식회사 동부하이텍 | Method for manufacturing CMOS Image Sendor |
-
2004
- 2004-12-30 KR KR1020040115931A patent/KR100644020B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077135A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11764243B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US20220415956A1 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| US9437635B2 (en) | Solid-state image sensor, method of manufacturing the same and camera | |
| USRE46123E1 (en) | Solid-state image sensor and method of manufacturing the same | |
| US20090090944A1 (en) | Image Sensor and Method of Fabricating the Same | |
| KR100644020B1 (en) | Cmos image sensor with shortened optical path and method for fabrication thereof | |
| KR100922548B1 (en) | Method for manufacturing CMOS Image Sendor | |
| US11705474B2 (en) | Metal reflector grounding for noise reduction in light detector | |
| KR20060077082A (en) | Image sensor with shortened optical path and method for fabrication thereof | |
| KR20060077132A (en) | Three dimensional cmos image sensor and method for fabrication thereof | |
| TWI816534B (en) | 3d cmos image sensor structure and method of fabricating the same | |
| CN113764443B (en) | Photosensitive element | |
| TW202410430A (en) | 3d cmos image sensor structure and method of fabricating the same | |
| KR20100077593A (en) | Method for manufacturign image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111028 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |