KR20060077132A - Three dimensional cmos image sensor and method for fabrication thereof - Google Patents
Three dimensional cmos image sensor and method for fabrication thereof Download PDFInfo
- Publication number
- KR20060077132A KR20060077132A KR1020040115928A KR20040115928A KR20060077132A KR 20060077132 A KR20060077132 A KR 20060077132A KR 1020040115928 A KR1020040115928 A KR 1020040115928A KR 20040115928 A KR20040115928 A KR 20040115928A KR 20060077132 A KR20060077132 A KR 20060077132A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- photodiode
- image sensor
- forming
- cmos image
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims description 55
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 2
- 206010034960 Photophobia Diseases 0.000 abstract description 9
- 208000013469 light sensitivity Diseases 0.000 abstract description 9
- 230000003287 optical effect Effects 0.000 abstract description 4
- 230000010354 integration Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000004891 communication Methods 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract description 2
- 238000013461 design Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000005498 polishing Methods 0.000 abstract description 2
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000005549 size reduction Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
기존의 CMOS 이미지센서 제조 공정은, 포토다이오드 형성 후 복수의 메탈라인과 절연막을 포함하는 멀티 레이어(Multi-layer) 형성을 위한 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정 등이 수반된다. 이는 포토다이오드에서 칼라필터 등에 이르는 간격의 증가로 인한 광감도 저하 및 디펙트(Defect) 증가로 인한 배드 픽셀(Bad pixel)의 증가를 야기한다.The conventional CMOS image sensor manufacturing process involves a chemical mechanical polishing (CMP) process for forming a multi-layer including a plurality of metal lines and an insulating layer after photodiode formation. . This causes a decrease in light sensitivity due to an increase in the distance from the photodiode to the color filter and the like, and an increase in bad pixels due to an increase in defects.
본 발명은 두개의 칩을 이용하여 포토다이오드 형성 후 칼라필터 어레이와 마이크로렌즈를 바로 형성시키는 이미지 칩과, 이를 구동하는 드라이버 IC 및 기타 부가 기능을 부여할 수 있는 로직 어레이로 구성되는 로직 칩으로 분리하여 이미지 칩과 로직 칩을 하나의 패드를 이용하여 3차원 집적한다.The present invention is divided into a logic chip consisting of an image chip that directly forms a color filter array and a microlens after forming a photodiode using two chips, a driver IC for driving the same, and a logic array capable of providing additional functions. Then, the image chip and the logic chip are three-dimensionally integrated using one pad.
따라서, 포토다이오드 상부에서의 다수의 메탈라인이 생략됨으로 인해 포토다이오드와 마이크로렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시킴으로써, 광감도를 향상시킨다.Therefore, since a large number of metal lines on the photodiode are omitted, the optical path is dramatically reduced by reducing the distance between the photodiode and the microlens, thereby improving light sensitivity.
본 발명은 픽셀 어레이를 최대화 및 픽셀 사이즈/디자인 룰 축소 요구, 픽셀 효율(Pixel efficiency) 증가, 스캐터링 효과(Scattering effect) 최소화로 인한 색감 향상이 가능한 방법이며, 차세대 CMOS 이미지센서에 부응하는 해결책으로서 무선통신기기용으로서 사이즈 감소에 획기적인 방식이다.
The present invention provides a method for maximizing pixel array, reducing pixel size / design rule, increasing pixel efficiency, and improving color by minimizing scattering effect. It is a breakthrough in size reduction for wireless communication devices.
BEOL(Back End Of Line), 금속배선, CMOS이미지센서, 광경로, 3차원 집적.BEOL (Back End Of Line), Metallization, CMOS Image Sensor, Optical Path, 3D Integration.
Description
도 1은 종래의 CMOS 이미지센서를 개략적으로 도시한 단면도.1 is a cross-sectional view schematically showing a conventional CMOS image sensor.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정을 도시한 단면도.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.
도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서를 도시한 단면도.
3 is a cross-sectional view showing a CMOS image sensor according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100 : 제1기판 101 : 필드 산화막100: first substrate 101: field oxide film
102 : 포토다이오드 103, 202 : 절연막102:
104, 201 : 메탈라인 105 : 연결부104, 201: metal line 105: connection part
106 : 오버코팅 레이어 107 : 칼라필터 어레이106: overcoating layer 107: color filter array
108 : 마이크로렌즈 109 : LTO108: microlens 109: LTO
200 : 제2기판 203 : 패드200: second substrate 203: pad
204 : 본딩
204: Bonding
본 발명은 이미지센서에 관한 것으로 특히, 3차원 집적(3D integration) 방식을 이용한 CMOS 이미지센서 및 그 제조 방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to a CMOS image sensor using a 3D integration method and a method of manufacturing the same.
CMOS 이미지센서는 현재 모바일 폰(Mobile phone), PC(Personal Computer)용 카메라(Camera) 및 전자기기 등에서 광범위하게 사용되고 있는 디바이스(Device)이다. CMO 이미지센서는 기존에 이미지센서로 사용되던 CCD(Charge Coupled Device)에 비해 구동방식이 간편하며, 신호 처리 회로(Signal Processing Circuit)를 한 칩에 집적할 수 있어서 SOC(System On Chip)이 가능하므로 모듈의 소형화를 가능하게 한다. CMOS image sensors are devices widely used in mobile phones, cameras for personal computers (PCs), and electronic devices. CMO image sensor is simpler to drive than CCD (Charge Coupled Device) which is used as image sensor, and it is possible to integrate signal processing circuit into one chip so that SOC (System On Chip) is possible. Allows the module to be miniaturized.
또한, 기존에 셋-업(Set-up)된 CMOS 기술을 호환성 있게 사용할 수 있으므로 제조 단가를 낮출 수 있는 등 많은 장점을 가지고 있다. In addition, since the conventional set-up CMOS technology can be used interchangeably, it has many advantages, such as lowering the manufacturing cost.
도 1은 종래의 CMOS 이미지센서를 개략적으로 도시한 단면도이다.1 is a schematic cross-sectional view of a conventional CMOS image sensor.
도 1을 참조하면, 이미지센서는 하부에 포토다이오드(PD)를 포함하는 수광부가 위치하고 있고, 포토다이오드(PD)와 오버랩되는 최상부에는 마이크로렌즈(ML)와 칼라필터 어레이(CFA)가 배치되어 있다.Referring to FIG. 1, a light receiving unit including a photodiode PD is positioned below the image sensor, and a microlens ML and a color filter array CFA are disposed at an uppermost portion overlapping the photodiode PD. .
도시된 바와 같이, 포토다이오드(PD)와 칼라필터 어레이(CFA) 사이에는 M1 ∼ M4의 금속배선과 그 사이의 절연막을 포함하고 있다.As shown, a metal wiring of M1 to M4 and an insulating film therebetween are included between the photodiode PD and the color filter array CFA.
상기의 구조를 갖는 CMOS 이미지센서의 제조 공정 특히, BEOL(Back End Of Line) 즉, 메탈라인 공정은 반도체 소자의 제조 공정과 유사하다. 이 때, PMD(Pre-Metal Dielectric)과 IMD(Inter-Metal Dielectric) 및 보호막(Passivation layer) 등을 형성하기 위해 서로 상이한 절연 물질이 사용되어야 하며, 이로 인해 각 물질간 계면(Interface)에서 빛의 난반사 현상이 발생하여 광감도를 떨어뜨린다. The manufacturing process of the CMOS image sensor having the above structure, in particular, the BEOL (Back End Of Line), that is, the metal line process is similar to the manufacturing process of the semiconductor device. In this case, different insulating materials must be used to form a pre-metal dielectric (PMD), an inter-metal dielectric (IMD), a passivation layer, and the like, and thus, light at the interface between the materials must be used. Diffuse reflection occurs, which reduces the light sensitivity.
또한, 상이한 절연막으로 인해 서로 다른 굴절률을 가지기 때문에 빛의 굴절에 의해 광감도가 떨어진다. In addition, because of the different refractive index due to the different insulating film, the light sensitivity is lowered by the refraction of light.
종래의 CMOS 이미지센서를 형성함에 있어서, 포토다이오드 형성 후 M1 ∼ M4 및 복수의 절연막 형성 및 평탄화 공정을 실시하여야 하므로 이에 따른 불량도 야기된다.
In forming a conventional CMOS image sensor, since the M1 to M4 and a plurality of insulating film formation and planarization processes must be performed after the photodiode is formed, defects are also caused.
상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, CMOS 이미지센서의 다층 금속배선 및 그 사이의 절연막을 포함하는 구조적인 문제로 인한 광감도 저하와 불량 픽셀 발생을 줄일 수 있는 3차원 집적 방식의 CMOS 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the problems of the prior art as described above, the three-dimensional integration that can reduce the degradation of light sensitivity and defective pixels due to the structural problems including the multilayer metal wiring of the CMOS image sensor and the insulating film therebetween It is an object of the present invention to provide a CMOS image sensor and a method of manufacturing the same.
상기 목적을 달성하기 위하여 본 발명은, 제1기판에 배치된 이미지 칩과 제2기판에 배치된 로직 칩이 3차원 구조로 집적된 이미지센서에 있어서, 상기 제1기판과 상기 제2기판은 상기 제1기판의 배면에 돌출된 연결부와 상기 제2기판 상부의 패드를 통해 본딩되며, 상기 제1기판의 상부에 마이크로렌즈가 구비된 것을 특징으로 하는 CMOS 이미지센서를 제공한다.In order to achieve the above object, the present invention provides an image sensor in which an image chip disposed on a first substrate and a logic chip disposed on a second substrate are integrated in a three-dimensional structure. Provided is a CMOS image sensor, which is bonded through a connecting portion protruding from a rear surface of a first substrate and a pad on an upper portion of the second substrate, and a microlens is provided on the first substrate.
또한, 상기 목적을 달성하기 위하여 본 발명은, 제1기판에 포토다이오드를 형성하는 단계; 상기 제1기판 배면에 돌출되도록 연결부를 형성하는 단계; 제2기판에 복수의 메탈라인을 형성하는 단계; 상기 메탈라인 상부에 상기 연결부와 대응하도록 패드를 형성하는 단계; 상기 연결부와 상기 패드가 서로 대응하도록 상기 제1기판의 배면과 상기 제2기판의 전면을 접합시키는 단계; 및 상기 제1기판의 상기 포토다이오드 상부에 마이크로렌즈를 형성하는 단계를 포함하는 CMOS 이미지센서 제조 방법을 제공한다.
In addition, to achieve the above object, the present invention, forming a photodiode on the first substrate; Forming a connection portion to protrude from the rear surface of the first substrate; Forming a plurality of metal lines on the second substrate; Forming a pad on the metal line to correspond to the connection part; Bonding the rear surface of the first substrate and the front surface of the second substrate so that the connection portion and the pad correspond to each other; And forming a microlens on the photodiode of the first substrate.
본 발명은 두 개의 칩을 이용하는 바, 하나는 포토다이오드 형성 후 칼라필터 어레이와 마이크로렌즈를 바로 형성시키는 이미지 칩이며, 다른 하나는 이를 구동하는 드라이버 및 기타 부가 기능을 부여할 수 있는 로직 어레이를 포함하는 로직 칩이다.The present invention uses two chips, one of which is an image chip which directly forms a color filter array and a microlens after forming a photodiode, and the other includes a logic array capable of providing a driver and other additional functions for driving the same. Is a logic chip.
이 두 칩을 3차원적으로 집적시킴으로써, 포토다이오드 상부에서의 복수의 메탈라인 생략됨으로 인해 포토다이오드와 마이크로렌즈 사이의 거리를 줄여 광경로를 획기적으로 감소시킴으로써, 광감도를 향상시킨다.By integrating the two chips three-dimensionally, a plurality of metal lines on the photodiode are omitted, thereby reducing the distance between the photodiode and the microlenses and dramatically reducing the optical path, thereby improving the light sensitivity.
요컨대, 본 발명은 종래의 메탈라인과 절연막의 적층 구조로 인해 발생되던 문제점을 해결할 수 있다.
In short, the present invention can solve the problems caused by the laminated structure of the conventional metal line and the insulating film.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.
도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서를 도시한 단면도이다.3 is a cross-sectional view illustrating a CMOS image sensor according to an exemplary embodiment of the present invention.
도 3을 참조하면, 본 발명의 CMOS 이미지센서는 제2기판(200)에 형성된 로직 칩과 제1기판(100)에 집적된 이미지 칩이 3차원 구조로 집적되어 있다. 이 때, 이미지 칩의 배면으로 돌출된 연결부(105)와 하부에 위치하는 로직 칩의 패드(203)가 본딩(204)된다.Referring to FIG. 3, in the CMOS image sensor of the present invention, a logic chip formed on the
이하에서는 그 구성을 보다 구체적으로 살펴본다.Hereinafter, the configuration will be described in more detail.
하부에 위치하는 제2기판(200) 상에는 각각 절연막(202)에 의해 둘러싸인 복수의 메탈라인(201)이 형성되어 있으며, 이미미 칩과 집적 본딩이 이루어진는 제2기판(200)의 상부에는 본딩이 이루어지는 부분에 노출되도록 패드(203)가 형성되어 있다.A plurality of
제1기판(100)에 국부적으로 필드 산화막(101)이 형성되어 있고, 필드 산화막(101) 사이의 제1기판(100) 내부에 포토다이오드(102)가 형성되어 있다. 포토다이오드(102)와 이격된 제1기판(100)에는 복수의 트랜지스터(도시하지 않음)가 배치된다.The
포토다이오드(102)와 오버랩되도록 포토다이오드(102)의 상부에 마이크로렌즈(108)가 형성되어 있으며, 복수의 트랜지스터는 제1기판(100)을 관통하는 연결부(105)을 통해 제2기판(200)의 패드(203)와 연결되며, 패드(203)는 복수의 메탈라인 (201)과 연결된다. 연결부(105)는 텅스텐, 알루미늄 또는 구리 등의 금속을 포함한다.The
마이크로렌즈(108) 상에는 마이크로렌즈(108)의 긁힘 등을 방지하기 위한 LTO(Low Temperature Oxide)가 형성되어 있으며, 마이크로렌즈(107) 하부에는 칼라필터 어레이(107)와 오버코팅 레이어(106, Over-Coating Layer)가 형성되어 있다.Low temperature oxide (LTO) is formed on the
포토다이오드(102)는 제1기판(100)의 표면 하부에 형성된 복수의 불순물 확산층으로 이루어 핀드 포토다이오드이다. 예컨대, 제1기판(100)이 P형의 도전형일 경우 포토다이오드(102)는 제1기판(100) 표면 하부의 P0영역과 그 하부의 n-영역 및 고농도 P형(P++)의 제1기판(100)으로 이루어진 P/N/P 구조일 것이며, 이 때 n-영역은 포토다이오드 동작시 완전 공핍 상태를 이룬다.The
여기서, 트랜지스터는 리셋 트랜지스터와 드라이브 트랜지스터와 셀렉트 트랜지스터 등을 포함하며, 4개의 트랜지스터를 포함하는 구조일 경우에는 트랜스퍼 트랜지스터를 더 포함할 것이다.Here, the transistor includes a reset transistor, a drive transistor, a select transistor, and the like, and in the case of a structure including four transistors, the transistor may further include a transfer transistor.
도면부호 '104'는 단위화소를 이루는 트랜지스터와 하부의 메탈라인(201)을 상호 연결하기 위한 메탈라인으로 포토다이오드(102)를 제외한 트랜지스터 등의 영역으로 빛이 들어가는 것을 방지하는 광차폐 기능도 수행한다. 메탈라인(104)은 연결부(105)를 통해 패드(203)에 연결된다.
메탈라인(201)은 구리 또는 알루미늄 등을 이용하여 형성된다.The
상기한 바와 같은 구성을 갖는 본 발명의 CMOS 이미지센서는 로직 칩과 이미지 칩을 서로 분리하고, 이미지 칩을 로직 칩 상부에 위치하도록 칩 본딩을 실시함 으로써, 포토다이오드(102) 위에서 칼라필터 어레이(107) 및 마이크로렌즈(108) 사이에서의 복수의 메탈라인(201)과 절연막(202) 등으로 이루어진 멀티 레이어를 없앰으로써, 다층의 절연막(202)을 가시광선이 통과할 때 발생하는 손실을 없애 광감도를 최대로 할 수 있다.In the CMOS image sensor of the present invention having the configuration as described above, by separating the logic chip and the image chip from each other, and performing chip bonding to place the image chip on the logic chip, the color filter array (on the photodiode 102) By eliminating the multi-layer consisting of the plurality of
또한, 6층 배선 이상의 로직 소자도 큰 문제없이 형성 가능하여 SOC도 가능하며 130nm 및 90nm 이하의 코아 로직(Core logic) 기술을 그대로 탑재할 수 있는 장점이 있다.In addition, logic elements of more than six layers can be formed without major problems, so that SOC can be formed, and core logic technology of 130 nm and 90 nm or less can be mounted as it is.
또한, 마이크로렌즈(108)로부터 포토다이오드(102) 까지의 다층의 절연막으로 인한 상이한 막 간에 야기되는 난반사(Diffuse reflectance) 현상을 줄일 수 있고, 또한 층 간의 상이한 굴절율로 인하 빛의 굴절 현상을 최소화하여 포토다이오드로 입사되는 빛의 양을 극대화할 수 있어 광감도를 증대시킬 수 있다.In addition, it is possible to reduce the diffuse reflectance phenomenon caused by the different films due to the multilayer insulating film from the
이하에서는, 상기한 구성을 갖는 본 발명의 CMOS 이미지센서 제조 공정을 살펴본다.Hereinafter, a description will be given of a CMOS image sensor manufacturing process of the present invention having the above configuration.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 CMOS 이미지센서 제조 공정을 도시한 단면도이다.2A to 2D are cross-sectional views illustrating a manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.
도 2a에서는 본딩 이전의 이미지 칩 형성 공정을 나타낸다.2A illustrates an image chip forming process before bonding.
도 2a에 도시된 바와 같이, 제1기판(100)에 국부적으로 필드 산화막(101)을 형성한다. 필드 산화막(101)은 LOCOS(LOCal Oxidation of Silicon) 또는 STI(Shallow Trench Isolation) 방식의 구조를 포함한다.As shown in FIG. 2A, a
P 또는 N웰 형성을 위한 이온주입을 실시한 후, 이온주입을 통해 제1기판 (100)에 포토다이오드(102)를 형성한다.After ion implantation for forming P or N wells, the
예컨대, P형의 제1기판(100) 깊은 곳에 N형 불순물을 이온주입하여 깊은 n-영역을 형성하고 그 상부의 제1기판(100) 표면 하부에 P형 불순물을 이온주입하여 P0영역을 형성한다.For example, a deep n-region is formed by ion implanting N-type impurities deep into the P-type
이어서, 트랜스퍼 트랜지스터 등 단위화소를 이루는 복수의 트랜지스터를 형성한다.Next, a plurality of transistors forming a unit pixel such as a transfer transistor are formed.
이어서, 절연막(103)을 증착하고 콘택을 통해 트랜지스터의 게이트전극 또는 소스/드레인과 접속되는 메탈라인(104)을 형성한다. Subsequently, an insulating
이어서, 제1기판(100)의 배면을 통해 메탈라인(104)에 접속된 연결부(105)를 형성한다. 이 때, 연결부(105)는 후속 본딩 공정시 로직 칩과 접속되어야 하므로 제1기판(100)의 배면으로 돌출되도록 한다.Subsequently, the connecting
이는 제1기판(100)의 배면을 통한 수퍼 비아 공정과 이를 매립하여 연결부(105)를 형성하는 공정과 연결부(105)가 돌출되도록 제1기판(100)의 배면을 연마하는 공정으로 이루어진다. 연결부(105)는 텅스텐, 알루미늄 또는 구리 등을 사용할 수 있다.This includes a super via process through the back surface of the
따라서, 본딩 이전의 이미지 칩 형성 공정이 완료된다.Thus, the image chip forming process before bonding is completed.
도 2b는 본딩 전 로직 칩 형성 공정을 나타낸다.2B illustrates a logic chip forming process before bonding.
도 2b에 도시된 바와 같이, 제2기판(200) 상에 각각 절연막(202)에 의해 둘러 쌓인 복수의 메탈라인(201)을 형성한다.As illustrated in FIG. 2B, a plurality of
메탈라인(201)은 알루미늄 또는 구리를 이용하여 형성하며, 절연막(202)은 PMD(Pre-Metal Dielectric), IMD(Inter-Metal Dielectric) 또는 보호막(Passivation layer) 등을 포함한다.The
이어서, 메탈라인(201)과 연결되는 패드(203)를 형성한다.Subsequently, a
패드(203)는 본딩시 연결부(105)와 접속되어야 하므로 연결부(105)와 접속되는 위치가 일치하도록 배치하는 것이 바람직하다.Since the
도 2c에 도시된 바와 같이, 이미지 칩이 형성된 제1기판(100)이 배면이 로직 칩이 형성된 제2기판(200) 상부에 위치하도록 본딩한다.As shown in FIG. 2C, the
이 때, 패드(203)와 연결부(105)가 각각 대응하도록 한 후, 300℃ ∼ 600℃의 온도에서 열처리를 실시함으로써, 두 기판(100, 200) 간의 접합이 이루어진다.At this time, the
도 2d 에 도시된 바와 같이, 제1기판(100) 상부에 평탄화막 등을 형성하나, 도면의 간략화를 위해 생략한다.As shown in FIG. 2D, a planarization film or the like is formed on the
이어서, 칼라필터 어레이(107)와 마이크로렌즈(108) 및 보호막(109)을 형성한다.
Subsequently, the
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은, 포토다이오드로 입사되는 광경로를 획기적으로 감소시켜 광감도를 증가시키며, 픽셀 어레이를 최대화 및 픽셀 사이즈/디자인 룰 축소 요구를 완화시킬 수 있으며, 픽셀의 효율을 증가시키며, 스캐터링 효과를 줄여 색감을 증가시킬 수 있으며, 차세대 무선통신기기용으로 그 사이즈를 대폭 줄일 수 있어, 집적도 및 성능 측면에서 탁월한 효과가 있다. The present invention described above can dramatically reduce the optical path incident on the photodiode to increase the light sensitivity, maximize the pixel array and reduce the pixel size / design rule reduction requirements, increase the efficiency of the pixel, scattering The effect can be reduced by increasing the color, and the size can be greatly reduced for the next generation wireless communication device, which is excellent in terms of density and performance.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115928A KR20060077132A (en) | 2004-12-30 | 2004-12-30 | Three dimensional cmos image sensor and method for fabrication thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040115928A KR20060077132A (en) | 2004-12-30 | 2004-12-30 | Three dimensional cmos image sensor and method for fabrication thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060077132A true KR20060077132A (en) | 2006-07-05 |
Family
ID=37169249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040115928A KR20060077132A (en) | 2004-12-30 | 2004-12-30 | Three dimensional cmos image sensor and method for fabrication thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060077132A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776157B1 (en) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method for manufacturing thereof |
| KR100779016B1 (en) * | 2006-12-15 | 2007-11-22 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabricating method thereof |
| KR100798276B1 (en) * | 2006-08-23 | 2008-01-24 | 동부일렉트로닉스 주식회사 | Image sensor and fabricating method thereof |
| KR100853094B1 (en) * | 2007-03-14 | 2008-08-19 | 동부일렉트로닉스 주식회사 | Image sensor and method for fabricatoin of the same |
| US8164126B2 (en) | 2007-02-26 | 2012-04-24 | Samsung Electronics Co., Ltd. | CMOS image sensors including backside illumination structure |
-
2004
- 2004-12-30 KR KR1020040115928A patent/KR20060077132A/en not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798276B1 (en) * | 2006-08-23 | 2008-01-24 | 동부일렉트로닉스 주식회사 | Image sensor and fabricating method thereof |
| US7598583B2 (en) | 2006-08-23 | 2009-10-06 | Dongbu Hitek Co., Ltd. | Image sensor |
| KR100776157B1 (en) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | Cmos image sensor and method for manufacturing thereof |
| KR100779016B1 (en) * | 2006-12-15 | 2007-11-22 | 동부일렉트로닉스 주식회사 | Semiconductor device and fabricating method thereof |
| US8164126B2 (en) | 2007-02-26 | 2012-04-24 | Samsung Electronics Co., Ltd. | CMOS image sensors including backside illumination structure |
| US8378402B2 (en) | 2007-02-26 | 2013-02-19 | Samsung Electronics Co., Ltd. | CMOS image sensors including backside illumination structure and method of manufacturing image sensor |
| KR100853094B1 (en) * | 2007-03-14 | 2008-08-19 | 동부일렉트로닉스 주식회사 | Image sensor and method for fabricatoin of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11764243B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
| US20220415956A1 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| KR100825808B1 (en) | Image sensor having backside illumination structure and method of the same image sensor | |
| JP2020057813A (en) | Method of manufacturing device and device | |
| JP2014072297A (en) | Semiconductor device and manufacturing method of the same | |
| KR100644020B1 (en) | Cmos image sensor with shortened optical path and method for fabrication thereof | |
| KR20060077132A (en) | Three dimensional cmos image sensor and method for fabrication thereof | |
| KR20060077082A (en) | Image sensor with shortened optical path and method for fabrication thereof | |
| KR100658929B1 (en) | Cmos image sensor adapted system in package | |
| JP2017147465A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |