KR100643234B1 - 통신제어장치 - Google Patents

통신제어장치 Download PDF

Info

Publication number
KR100643234B1
KR100643234B1 KR1020040090229A KR20040090229A KR100643234B1 KR 100643234 B1 KR100643234 B1 KR 100643234B1 KR 1020040090229 A KR1020040090229 A KR 1020040090229A KR 20040090229 A KR20040090229 A KR 20040090229A KR 100643234 B1 KR100643234 B1 KR 100643234B1
Authority
KR
South Korea
Prior art keywords
master
slave
access channel
communication data
communication
Prior art date
Application number
KR1020040090229A
Other languages
English (en)
Other versions
KR20060040943A (ko
Inventor
한승현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090229A priority Critical patent/KR100643234B1/ko
Publication of KR20060040943A publication Critical patent/KR20060040943A/ko
Application granted granted Critical
Publication of KR100643234B1 publication Critical patent/KR100643234B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은, 통신제어장치에 관한 것으로서, 마스터가 접속되는 다수의 마스터접속채널과; 통신데이터를 저장하기 위한 통신데이터저장부와; 상기 마스터접속채널에 접속된 마스터 간의 통신데이터를 상기 통신데이터저장부에 저장하고, 상기 마스터로부터 요청이 있는 경우 해당 통신데이터를 독출하여 해당 마스터에 전달하는 제어부를 포함하는 것을 특징으로 하는 한다. 이에 의하여, GPIO 핀을 할당하지 않으면서 통신을 원활하게 할 수 있도록 한 통신제어장치를 제공할 수 있다.

Description

통신제어장치{COMMUNICATION CONTROL APPARATUS}
도 1은 본 발명의 제1실시예에 따른 통신제어장치의 구성블록도,
도 2는 본 발명의 제2실시예에 따른 통신제어장치의 구성블록도,
도 3a 및 도 3b는 본 발명의 제3실시예에 따른 통신제어장치의 구성블록도,
도 4는 본 발명의 제4실시예에 따른 통신제어장치의 구성블록도이다.
* 도면의 주요 부분에 대한 부호의 설명
10, 20, 40, 54 : 마스터접속채널 12 : 통신데이터저장부
14, 30, 48 : 제어부 16, 24, 44, 58 : 마스터
22, 42, 56 : 슬레이브접속채널 26, 46, 60 : 슬레이브
32, 50 : 스위칭부 34, 52 : 마이컴
36 : 어드레스저장부 62 : 구동전압발생부
본 발명은, 통신제어장치에 관한 것으로서, 보다 상세하게는, GPIO 핀을 할당하지 않으면서 통신을 원활하게 할 수 있도록 한 통신제어장치에 관한 것이다.
일반적인 전자기기시스템은 CPU(Central Processing Unit)나 메인마이컴과 같은 적어도 하나의 마스터(master) IC(Integrated Circuit)(이하, "마스터"라 함)와, 마스터의 제어를 받아 소정의 기능을 수행하는 다수의 슬레이브(slave) IC(이하, "슬레이브"라 함)를 포함한다.
여기서, 마스터로 동작하는 CPU 또는 메인마이컴은 IC 통신을 하기 위해서 I2C 통신을 범용적으로 사용하는데, 기본적으로 CPU 또는 메인마이컴에는 전용 I2C 통신 포트가 1~2개 정도 밖에 없다. 이는, 시스템 내에 연결되어 있는 모든 슬레이브들을 제어하기에는 부족하므로, 부족한 I2C 연결을 위해서 별도의 GPIO(General Purpose Input/Output) 핀을 할당해야 한다. 따라서, 시스템 추가 기능에 필요한 GPIO 핀을 단순히 IC 통신 수단으로 밖에 사용할 수 없는 단점이 있다.
또한, 시스템 내에 마스터로 밖에 동작할 수 없는 IC가 추가된다면, 별도의 서브 마이컴이나 GPIO 핀을 할당하여 통신해야 하고, IC 간의 구동전압이 다를 경우 IC 사이에 일일이 레벨 시프터(level shifter)를 연결해 주어야 하며 각기 상이한 구동전압을 가진 다수개의 IC를 연결하는 경우 전용 I2C 통신 포트가 부족하여 GPIO 핀을 할당하여 GPIO 핀에 레벨 시프터를 연결하여야 하는 단점이 있다.
그리고, 정상전원이 공급되기 전에 대기전원으로 구동 가능한 IC와 정상전원으로만 구동하는 IC를 상호 연결하였을 때, 시스템에 대기전원이 공급되고 있는 경우 정상전원으로만 구동하는 IC에서 I2C 통신라인을 로우(low)로 잡고 있어서 통신 에러가 발생할 수 있다.
따라서, 본 발명의 목적은, GPIO 핀을 할당하지 않으면서 통신을 원활하게 할 수 있도록 한 통신제어장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은, 통신에러를 방지하면서 간편하게 통신을 수행할 수 있도록 한 통신제어장치를 제공하는 것이다.
상기 목적은, 본 발명에 따라, 통신제어장치에 있어서, 마스터가 접속되는 다수의 마스터접속채널과; 통신데이터를 저장하기 위한 통신데이터저장부와; 상기 마스터접속채널에 접속된 마스터 간의 통신데이터를 상기 통신데이터저장부에 저장하고, 상기 마스터로부터 요청이 있는 경우 해당 통신데이터를 독출하여 해당 마스터에 전달하는 제어부를 포함하는 것을 특징으로 하는 통신제어장치에 의해 달성된다.
또한, 상기 목적은 본 발명에 따라, 통신제어장치에 있어서, 마스터가 접속되는 마스터접속채널과; 슬레이브가 접속되는 다수의 슬레이브접속채널과; 상기 마스터접속채널에 접속된 마스터로부터의 통신데이터를 분석하여 통신하고자 하는 해당 슬레이브가 접속된 상기 슬레이브접속채널이 상기 마스터접속채널과 연결되도록 하는 제어부를 포함하는 것을 특징으로 하는 통신제어장치에 의해서도 달성된다.
여기서, 상기 제어부는, 상기 마스터접속채널이 상기 다수의 슬레이브접속채널 중 어느 하나에 연결되도록 스위칭하는 스위칭부와; 상기 각 슬레이브접속채널에 접속된 슬레이브의 어드레스정보를 저장하는 어드레스저장부와; 상기 슬레이브 접속채널에 상기 슬레이브가 접속될 때, 상기 슬레이브접속채널에 접속된 각 슬레이브로부터 어드레스정보를 독출하여 상기 어드레스저장부에 저장하고, 상기 마스터접속채널에 접속된 마스터로부터 상기 통신데이터가 전달된 경우, 상기 통신데이터와 상기 어드레스저장부에 저장된 상기 어드레스정보를 기초로 해당 어드레스정보를 가진 슬레이브가 접속된 슬레이브접속채널을 판단하고, 판단된 상기 슬레이브접속채널이 상기 마스터접속채널과 연결되도록 상기 스위칭부를 제어하는 마이컴을 포함할 수 있다.
그리고, 상기 목적은 본 발명에 따라, 통신제어장치에 있어서, 소정의 제1전원 이전에 공급되는 제2전원을 공급받아 구동하는 마스터가 접속되는 마스터접속채널과; 상기 제1전원을 공급받아 구동하는 슬레이브가 접속되는 슬레이브접속채널과; 시스템에 상기 제2전원이 공급되는 경우, 상기 마스터접속채널과 상기 슬레이브접속채널 사이의 연결을 차단하는 제어부를 포함하는 것을 특징으로 하는 통신제어장치에 의해서도 달성될 수 있다.
또한, 상기 목적은 본 발명에 따라, 통신제어장치에 있어서, 각기 상이한 구동전압으로 동작하는 다수의 IC가 접속되는 다수의 접속채널과; 상기 접속채널을 통해 접속되는 다수의 IC에 해당하는 구동전압을 발생하는 구동전압발생부를 포함하는 것을 특징으로 하는 통신제어장치에 의해서도 달성된다.
이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명의 제1실시예에 따른 통신제어장치의 구성블록도이다. 도면에 도시된 바와 같이, 본 통신제어장치는, 마스터 IC(Integrated Circuit)(이하, "마 스터(16)"라 함)가 접속되는 다수의 마스터접속채널(10)과, 통신데이터를 저장하기 위한 통신데이터저장부(12)와, 제어부(14)를 포함한다.
마스터접속채널(10)은 마스터(16)의 I2C 포트가 접속되는 I2C 통신채널을 포함하며, 통신데이터저장부(12)는 마스터(16)와 마스터(16) 사이의 통신데이터를 임시 저장하기 위한 버퍼를 포함하는 것이 바람직하다.
제어부(14)는 마스터접속채널(10)에 접속된 마스터(16)로부터 통신데이터를 전달받은 경우, 전달받은 통신데이터를 통신데이터저장부(12)에 저장한다. 그리고, 마스터(16)로부터 요청이 있는 경우, 요청한 마스터(16)에 해당하는 통신데이터가 통신데이터저장부(12)에 있는지 확인하고, 있으면 독출하여 요청한 마스터(16)에 전달한다.
이에, 마스터(16)의 별도의 GPIO(General Purpose Input/Output) 핀을 할당하거나 서브 마이컴(sub micom)을 사용하지 않고도 마스터(16) 사이의 통신이 가능하게 된다.
도 2는 본 발명의 제2실시예에 따른 통신제어장치의 구성블록도이다. 도면에 도시된 바와 같이, 본 통신제어장치는, 마스터 IC(이하, "마스터(24)"라 함)가 접속되는 마스터접속채널(20)과; 슬레이브 IC(이하, "슬레이브(26)"라 함)가 접속되는 다수의 슬레이브접속채널(22)과; 스위칭부(32), 어드레스저장부(36), 마이컴(34)을 갖는 제어부(30)를 포함한다.
스위칭부(32)는 마이컴(34)의 제어에 따라 마스터접속채널(20)에 접속된 마 스터(24)의 I2C 버스를 슬레이브접속채널(22)에 접속된 슬레이브(26) 중 어느 하나에 연결시킨다.
어드레스저장부(36)에는 각 슬레이브접속채널(22)에 접속된 슬레이브(26)의 어드레스정보가 저장된다.
마이컴(34)은 다수의 슬레이브접속채널(22)에 슬레이브(26)가 접속될 때, 슬레이브접속채널(22)에 접속된 각 슬레이브(26)로부터 어드레스정보를 독출하여 어드레스저장부(36)에 저장한다. 그리고, 마이컴(34)은 마스터접속채널(20)에 접속된 마스터(24)로부터 슬레이브(26)의 어드레스정보를 갖는 통신데이터가 전달된 경우, 어드레스저장부(36)에 저장된 어드레스정보에 기초하여 해당 어드레스정보를 가진 슬레이브(26)가 접속된 슬레이브접속채널(22)을 판단하고, 해당 슬레이브접속채널(22)이 마스터접속채널(20)과 연결되도록 스위칭부(32)를 제어한다.
이에, 마스터(24)가 다수의 슬레이브(26)와 통신할 때 별도의 GPIO 핀을 사용하지 않는 것이 가능하다.
도 3a 및 도 3b는 본 발명의 제3실시예에 따른 통신제어장치의 구성블록도이다. 도면에 도시된 바와 같이, 본 통신제어장치는, 마스터(44)가 접속되는 마스터접속채널(40)과; 슬레이브(46)가 접속되는 슬레이브접속채널(42)과; 스위칭부(50)와, 마이컴(52)을 갖는 제어부(48)를 포함한다.
마스터(44)는 제1전원인 정상전원이 공급되기 전에도 제2전원인 대기전원을 공급받아 구동이 가능하며, 슬레이브(46)는 정상전원을 공급받아 구동이 가능하다.
시스템의 전원스위치가 온 된 경우, 대기전원으로 구동하는 마스터(44)는 전원스위치의 온 상태를 감지하고, 마스터(44) 자신뿐만 아니라 슬레이브(46)에 정상전원을 공급하도록 한다.
스위칭부(50)는 마스터접속채널(40)과 슬레이브접속채널(42) 사이의 I2C 버스를 차단하거나 연결하도록 스위칭한다.
마이컴(52)은 시스템에 대기전원이 공급되고 있는지, 정상전원이 공급되고 있는지를 판단한다. 판단결과 대기전원이 공급되고 있는 경우, 도 3a에 도시된 바와 같이, 스위칭부(50)를 오프(off) 시켜 마스터접속채널(40)과 슬레이브접속채널(42) 사이의 I2C 버스를 차단하도록 스위칭부(50)를 제어한다. 한편, 정상전원이 공급되고 있는 경우, 도 3b에 도시된 바와 같이, 스위칭부(50)를 온(on) 시켜 마스터접속채널(40)과 슬레이브접속채널(42) 사이의 I2C 버스를 연결하도록 스위칭부(50)를 제어한다.
이로써, 마스터(44)와 슬레이브(46) 간의 구동 순서에 따라 발생할 수 있는 통신 에러를 방지할 수 있다.
도 4는 본 발명의 제4실시예에 따른 통신제어장치의 구성블록도이다. 도면에 도시된 바와 같이, 본 통신제어장치는, 5V의 구동전압으로 동작하는 마스터(58)가 접속되는 마스터접속채널(54)과, 3.3V, 2V, 1.5V 각각의 구동전압으로 동작하는 슬레이브(60)가 접속되는 슬레이브접속채널(56)과, 구동전압발생부(62)를 포함한다.
여기서, 구동전압으로 제시한 5V, 3.3V, 2V, 1.5V는 예시에 불과하며, 그 수 치에 한정되는 것은 아니다. 그리고, 이 구동전압에 따라 마스터(58)나 슬레이브(60)들은 하이(high), 로우(low)를 스윙(swing)한다.
구동전압발생부(62)는 5V의 구동전압을 각기 상이한 3.3V, 2V, 1.5V의 구동전압으로 각각 변환하는 레벨시프터(level shifter)를 포함하는 것이 바람직하다.
한편, 본 실시예에서는 마스터(58)의 구동전압을 레벨 시프트하여 각 슬레이브(60)의 구동전압으로 변환하는 것으로 상술하였으나, 마스터(58)와 슬레이브(60) 사이에만 본 통신제어장치가 적용되지는 않으며, 각기 상이한 구동전압으로 동작하는 슬레이브 IC 간에도 적용할 수 있다.
이로써, IC의 각 접속채널마다 일일이 레벨시프터를 연결하여야 하는 불편함을 해소할 수 있다.
한편, 도 1 내지 도 4에 도시된 통신제어장치 중 적어도 어느 하나를 포함하는 IC를 구현하는 것도 가능하다.
이에 의하여, 본 발명은 각 IC 간 범용적인 통신 프로토콜인 I2C 통신을 일괄적으로 관리하여 보다 빠르고 간편하게 시스템을 제어할 수 있으며, 마스터로 동작하는 CPU나 메인 마이컴은 전용 I2C 채널만으로 시스템을 구성하는 IC를 제어할 수 있으므로, 여러 부가적인 기능으로 사용할 수 있는 GPIO 핀으로 시스템에 필요한 여러 가지 추가 기능을 구현할 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며 본 발명의 사상 내에서 당업자에 의한 변형이 가능함은 물론이다.
이상 설명한 바와 같이, 본 발명에 따르면, GPIO 핀을 할당하지 않으면서 통신을 원활하게 할 수 있도록 한 통신제어장치가 제공된다.
또한, 본 발명에 따르면, 통신에러를 방지하면서 간편하게 통신을 수행할 수 있도록 한 통신제어장치가 제공된다.

Claims (6)

  1. 통신제어장치에 있어서,
    마스터가 접속되는 다수의 마스터접속채널과;
    통신데이터를 저장하기 위한 통신데이터저장부와;
    상기 마스터접속채널에 접속된 마스터 간의 통신데이터를 상기 통신데이터저장부에 저장하고, 상기 마스터로부터 요청이 있는 경우 해당 통신데이터를 독출하여 해당 마스터에 전달하는 제어부를 포함하는 것을 특징으로 하는 통신제어장치.
  2. 통신제어장치에 있어서,
    마스터가 접속되는 마스터접속채널과;
    슬레이브가 접속되는 다수의 슬레이브접속채널과;
    상기 마스터접속채널에 접속된 마스터로부터의 통신데이터를 분석하여 통신하고자 하는 해당 슬레이브가 접속된 상기 슬레이브접속채널이 상기 마스터접속채널과 연결되도록 하는 제어부를 포함하며,
    상기 제어부는,
    상기 마스터접속채널이 상기 다수의 슬레이브접속채널 중 어느 하나에 연결되도록 스위칭하는 스위칭부와;
    상기 각 슬레이브접속채널에 접속된 슬레이브의 어드레스정보를 저장하는 어드레스저장부와;
    상기 슬레이브접속채널에 상기 슬레이브가 접속될 때, 상기 슬레이브접속채널에 접속된 각 슬레이브로부터 어드레스정보를 독출하여 상기 어드레스저장부에 저장하고, 상기 마스터접속채널에 접속된 마스터로부터 상기 통신데이터가 전달된 경우, 상기 통신데이터와 상기 어드레스저장부에 저장된 상기 어드레스정보를 기초로 해당 어드레스정보를 가진 슬레이브가 접속된 슬레이브접속채널을 판단하고, 판단된 상기 슬레이브접속채널이 상기 마스터접속채널과 연결되도록 상기 스위칭부를 제어하는 마이컴을 포함하는 것을 특징으로 하는 통신제어장치.
  3. 삭제
  4. 통신제어장치에 있어서,
    소정의 제1전원 이전에 공급되는 제2전원을 공급받아 구동하는 마스터가 접속되는 마스터접속채널과;
    상기 제1전원을 공급받아 구동하는 슬레이브가 접속되는 슬레이브접속채널과;
    시스템에 상기 제2전원이 공급되는 경우, 상기 마스터접속채널과 상기 슬레이브접속채널 사이의 연결을 차단하는 제어부를 포함하는 것을 특징으로 하는 통신제어장치.
  5. 통신제어장치에 있어서,
    각기 상이한 구동전압으로 동작하는 다수의 IC가 접속되는 다수의 접속채널과;
    상기 접속채널을 통해 접속되는 상기 다수의 IC에 해당하는 구동전압을 발생하는 구동전압발생부를 포함하는 것을 특징으로 하는 통신제어장치.
  6. 제5항에 있어서,
    상기 구동전압발생부는 레벨시프터(level shifter)를 포함하는 것을 특징으로 하는 통신제어장치.
KR1020040090229A 2004-11-08 2004-11-08 통신제어장치 KR100643234B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090229A KR100643234B1 (ko) 2004-11-08 2004-11-08 통신제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090229A KR100643234B1 (ko) 2004-11-08 2004-11-08 통신제어장치

Publications (2)

Publication Number Publication Date
KR20060040943A KR20060040943A (ko) 2006-05-11
KR100643234B1 true KR100643234B1 (ko) 2006-11-10

Family

ID=37147717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090229A KR100643234B1 (ko) 2004-11-08 2004-11-08 통신제어장치

Country Status (1)

Country Link
KR (1) KR100643234B1 (ko)

Also Published As

Publication number Publication date
KR20060040943A (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
KR100653065B1 (ko) 전자기기 시스템 및 그 제어방법
KR100224965B1 (ko) 다층 구조의 아이2씨 버스를 이용한 진단/제어 시스템
US6836814B2 (en) Mobile communication terminal device
US7159132B2 (en) USB device that provides power that is different from power prescribed in the USB standard
KR100595718B1 (ko) 휴대용 컴퓨터 시스템의 2차 배터리 연결장치 및 방법
US8321620B2 (en) Computer system for supplying electric power to external apparatus and control method thereof
US7085876B2 (en) USB controlling apparatus for data transfer between computers and method for the same
US6091617A (en) Automatic power supply selector for ACPI-compliant PCI devices
KR20030095828A (ko) 주변기기 인터페이스 장치 및 그에 적합한 우선 순위 제어방법
US20070067539A1 (en) Enhanced CCID circuits and systems utilizing USB and PCI functions
CN101089946A (zh) 显示装置及其控制方法
KR20020008146A (ko) 버스의 전력선을 자동적으로 선택하는 회로가 장착된애드온 카드
US11256225B2 (en) Data transmission apparatus of circuit breaker controller
KR20070082359A (ko) 컴퓨터 시스템 및 그 제어방법
US6640273B1 (en) Apparatus for data bus expansion between two instrument chassis
US20030200472A1 (en) Computer and power supply controlling method
US20130132740A1 (en) Power Control for Memory Devices
KR100643234B1 (ko) 통신제어장치
CN111835662A (zh) 交换机上交换芯片的供电装置和方法
CN117097614A (zh) 一种存储系统及其外插卡通信工作模式切换装置
JP2011107913A (ja) 電源制御装置
JP2002073219A (ja) 外部デバイスへの電力供給部を備えるインターフェイス装置および外部デバイスへの電力供給方法
CN108055212A (zh) 一种兼容pse芯片的方法及装置
WO2021217309A1 (zh) 选通电路、通信电路、通信控制方法及设备
CN112947287A (zh) 一种控制方法、控制器及电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee