KR100640956B1 - 확산 방지막의 형성방법 - Google Patents

확산 방지막의 형성방법 Download PDF

Info

Publication number
KR100640956B1
KR100640956B1 KR1020040116150A KR20040116150A KR100640956B1 KR 100640956 B1 KR100640956 B1 KR 100640956B1 KR 1020040116150 A KR1020040116150 A KR 1020040116150A KR 20040116150 A KR20040116150 A KR 20040116150A KR 100640956 B1 KR100640956 B1 KR 100640956B1
Authority
KR
South Korea
Prior art keywords
film
forming
gas
tantalum
tantalum nitride
Prior art date
Application number
KR1020040116150A
Other languages
English (en)
Other versions
KR20060077332A (ko
Inventor
이한춘
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040116150A priority Critical patent/KR100640956B1/ko
Publication of KR20060077332A publication Critical patent/KR20060077332A/ko
Application granted granted Critical
Publication of KR100640956B1 publication Critical patent/KR100640956B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 스텝 커버리지가 우수한 확산 방지막을 형성하도록 한 확산 방지막의 형성방법에 관한 것으로서, 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 반도체 기판의 전면에 질화 탄탈륨막을 형성하는 단계와, 상기 질화 탄탈륨막이 형성된 반도체 기판을 제 1 반응조에 넣는 단계와, 제 2 반응조에 사일렌 가스를 유입하는 단계와, 상기 사일렌 가스가 유입된 제 2 반응조에 아르곤 가스를 유입하고 플라즈마 반응을 일으켜 실리콘 가스와 수소 가스로 분해하는 단계와, 상기 실리콘 가스를 상기 제 1 반응조로 이동시키는 단계와, 상기 반도체 기판상에 형성된 상기 질화 탄탈륨막과 실리콘 가스를 반응시키어 질화 실리콘 탄탈륨막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
APD, 확산 방지막, TaN, TaSiN, PVD, 금속배선

Description

확산 방지막의 형성방법{method for forming of diffusion barrier layer}
도 1a 내지 도 1b는 종래 기술에 의한 확산 방지막의 형성방법을 나타낸 공정단면도
도 2a 내지 도 2g는 본 발명에 의한 확산 방지막의 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 층간 절연막
33 : 콘택홀 34 : TaN막
35 : 제 1 TaSiN막 36 : 제 2 TaSiN막
37 : 제 3 TaSiN막 40 : 확산 방지막
41 : Ta막 42 : 구리 박막
43 : 구리 배선
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 작은 사이즈(size)에서도 스텝 커버리지(step coverage)를 향상시키도록 한 확산 방지막의 형성방법 에 관한 것이다.
일반적으로 금속배선에 대한 확산방지막은 반도체 소자의 사이즈(size) 감소에 따라 보다 컨포멀(Conformal) 하고 낮은 비저항을 갖는 것이 요구되어 지고 있다.
특히, 60nm 이하 급의 소자에서는 콘택 저항에 따른 지연 시간(delay time)을 감소시키기 위해 약 50Å 이하의 두께를 갖는 확산 방지막이 요구되어진다.
상기와 같은 확산 방지막으로서, TiN 또는 TaN을 사용하고 있다.
상기 TaN의 증착은 일반적으로 PVD(Physical Vapor Deposition)법을 사용하고 있는데, 상기 TaN는 60nm 이하의 소자에서 사이드 커버리지(side coverage)를 기준으로 약 50Å이 되어야 하므로 스텝 커버리지 등에서 문제가 발생할 수 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 확산 방지막 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1b는 종래 기술에 의한 반도체 소자의 확산 방지막 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 층간 절연막(12)을 형성하고, 포토 및 식각 공정을 통해 상기 반도체 기판(11)의 표면이 소정부분 노출되도록 상기 층간 절연막(12)을 선택적으로 제거하여 콘택홀(13)을 형성한다.
도 1b에 도시한 바와 같이, 상기 콘택홀(13)을 포함한 반도체 기판(11)의 전면에 확산 방지막으로 PVD법으로 TaSiN막(14)을 증착한다.
여기서, 상기 TaSiN막(14)은 Ta + Si + N으로 이루어진 3 원계로 구성되어 TiN 또는 TaN보다 우수한 특성을 갖는 확산 방지막으로 사용되고 있다.
그러나 종래 기술에 의한 반도체 소자의 확산 방지막으로 사용되는 TaSiN막(14)은 일반적으로 PVD에 의해 증착 되어지는데 마찬가지로 작은 사이즈의 소자에서는 스텝 커버리지 등에 문제를 유발할 수 있다.
이러한 PVD가 가지는 단점을 극복하기 위해서 현재 TaSiN의 증착은 CVD(Chemical Vapor Deposition) 및 ALD(Atomic Layer Deposition)법에 의해 증착하려는 연구가 진행되고 있지만, 순수한 CVD 및 ALD 법에 의한 증착은 아직까지 유력한 방법이 개발되지 않아 계속 연구되고 있는 실정이다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 스텝 커버리지가 우수한 확산 방지막을 형성하도록 한 확산 방지막의 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 확산 방지막의 형성방법은 반도체 기판상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 반도체 기판의 전면에 질화 탄탈륨막을 형성하는 단계와, 상기 질화 탄탈륨막이 형성된 반도체 기판을 제 1 반응조에 넣는 단계와, 제 2 반응조에 사일렌 가스를 유입하는 단계와, 상기 사일렌 가스가 유입된 제 2 반응조에 아르곤 가스를 유입하고 리모트 플라즈마법을 이용하여 실리콘 가스와 수소 가스로 분해하는 단계와, 상기 제 2 반응조에서 분해된 실리콘 가스를 상기 제 1 반응조로 유입하여 상기 질화 탄탈륨막과 실리콘 가스를 반응시키어 상기 콘택홀을 포함한 반도체 기판의 전면에 제 1 질화 실리콘 탄탈륨막을 형성하는 단계와, 상기 제 1 질화 실리콘 탄탈륨막과 동일한 공정을 반복하여 진행하는 원자층증착법을 사용하여 제 2, 제 3 질화 실리콘 탄탈륨막을 차례로 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 확산 방지막의 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2g는 본 발명에 의한 확산 방지막의 형성방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(31)상에 층간 절연막(32)을 형성하고, 포토 및 식각 공정을 통해 상기 반도체 기판(31)의 표면이 소정부분 노출되도록 상기 층간 절연막(32)을 선택적으로 제거하여 콘택홀(33)을 형성한다.
여기서, 상기 층간 절연막(32)은 SiO2, SiOF, SiOC 계열의 산화막을 사용하고 있다.
한편, 상기 콘택홀(33)은 트랜치 및 비아홀을 갖는 듀얼 다마신 구조로 형성할 수도 있다.
도 2b에 도시한 바와 같이, 상기 콘택홀(33)을 포함함 반도체 기판(31)의 전면에 t-부틸리미도(트리스미디에틸아미드)(tertbutylimido (trisdiethylamide)) 탄탈륨(tantalum)(TBTDET), 펜티키스(디에틸아미드)(pentakis(diethylamide)) 탄탈륨(tantalum)(PDEAT), 펜티키스(디메틸아미드)(pentakis(dimethylamide)) 탄탈륨( tantalum)(PDMAT) 및 펜티키스(에틸메틸아미노(pentakis(ethylmethylamino)) 탄탈 륨(tantalum)(PEMAT) 등의 전구체(precursor)에 의해 TaN막(34)을 형성한다.
이때 상기 TaN막(34)의 증착온도는 약 100 ~ 400℃로 하고, 그 두께는 0.5 ~ 100Å으로 한다.
도 2c에 도시한 바와 같이, 상기 TaN막(34)이 형성된 반도체 기판(31)을 제 1 반응조(도시되지 않음)에 넣고, 상기 제 1 반응조와 다른 제 2 반응조(도시되지 않음)의 내부에 사일렌(SiH4) 가스를 100 ~ 2000sccm의 유량으로 유입하고, 상기 SiH4 가스가 유입된 제 2 반응조에 아르곤(Ar) 가스를 약 100 ~ 2000sccm 유입하여 플라즈마 반응을 일으켜 상기 사일렌 가스를 Si와 2H2로 분해한 후 상기 Si 가스를 제 1 반응조로 이동시킨다.
여기서, 상기 Si 가스를 TaN막(34)이 형성된 반도체 기판(31)의 표면으로 이동하여 제 1 TaSiN막(35)이 형성된다.
여기서, 상기 제 1 TaSiN막(35)은 약 0.5 ~ 100Å의 두께를 갖게 된다.
도 2d에 도시한 바와 같이, 상기 제 1 TaSiN막(35)상에 상기와 같은 공정을 반복적으로 진행하는 원자층증착(atomic layer deposition)법을 사용하여 제 2, 제 3 TaSiN막(36,37)을 형성하여 확산 방지막(40)을 형성한다.
도 2e에 도시한 바와 같이, 상기 제 1 내지 제 3 TaSiN막(35,36,37)으로 이루어진 확산 방지막(40)을 형성한다.
즉, 본 발명은 원하는 두께 및 우수한 특성을 갖는 확산 방지막(40)을 형성하기 위해 여러 전구체를 통하여 TaN막을 형성하고, 리모트 플라즈마법을 이용하여 실리콘(Si) 중성자를 형성시킨 후, 이를 증착된 TaN막(34)과 반응시켜 TaSiN막을 제조하고 있다.
이때 상기 TaSiN막은 소정의 두께를 확보하기 위하여 TaN막의 형성과 리모트 플라즈마에 의한 Si 생성 등을 반복적으로 수행하는 원자층 증착법(ALD)을 사용하여 원하는 두께를 갖는 확산 방지막을 형성한다.
도 2f에 도시한 바와 같이, 상기 확산 방지막(40)을 포함한 반도체 기판(31)의 전면에 탄탈륨(Ta)막(41)을 형성하고, 상기 탄탈륨막(41)상에 씨드 구리(seed Cu)층을 형성한 후 성장시키어 상기 콘택홀(33)을 갭-필(gap-fill)하도록 구리 박막(42)을 형성한다.
여기서, 상기 탄탈륨막(41)을 형성하는 것을 실시예로 설명하고 있지만, 상기 탄탈륨막(41)을 생략하고 구리 박막(42)을 바로 형성할 수도 있다.
도 2g에 도시한 바와 같이, 상기 층간 절연막(32)을 앤드 포인트로 상기 반도체 기판(31)의 CMP(Chemical Mechanical Polishing) 공정을 실시하여 상기 구리 박막(42)과 탄탈륨막(41) 그리고 확산 방지막(40)을 선택적으로 연마하여 상기 콘택홀(33)의 내부에 구리 배선(43)을 형성한다.
여기서, 상기 구리 배선(43)을 한 예로 들어 설명하고 있지만, 알루미늄, 텅스텐, 백금 등의 금속이나 이들의 합금을 사용하여 배선을 형성할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 확산 방지막의 형성방법은 다음과 같은 효과가 있다.
즉, 우수한 특성을 갖는 TaSiN으로 이루어진 확산 방지막을 리모트 플라즈마법과 원자층증착법에 의해 미세한 콘택홀 내부에서도 스텝 커버리지가 우수한 확산 방지막을 형성할 수가 있고, 기존의 장비를 그대로 사용할 수 있다.

Claims (5)

  1. 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 선택적으로 식각하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 반도체 기판의 전면에 질화 탄탈륨막을 형성하는 단계;
    상기 질화 탄탈륨막이 형성된 반도체 기판을 제 1 반응조에 넣는 단계;
    제 2 반응조에 사일렌 가스를 유입하는 단계;
    상기 사일렌 가스가 유입된 제 2 반응조에 아르곤 가스를 유입하고 리모트 플라즈마법을 이용하여 실리콘 가스와 수소 가스로 분해하는 단계;
    상기 제 2 반응조에서 분해된 실리콘 가스를 상기 제 1 반응조로 유입하여 상기 질화 탄탈륨막과 실리콘 가스를 반응시키어 상기 콘택홀을 포함한 반도체 기판의 전면에 제 1 질화 실리콘 탄탈륨막을 형성하는 단계;
    상기 제 1 질화 실리콘 탄탈륨막과 동일한 공정을 반복하여 진행하는 원자층증착법을 사용하여 제 2, 제 3 질화 실리콘 탄탈륨막을 차례로 형성하는 단계를 포함하여 형성함을 특징으로 하는 확산 방지막의 형성방법.
  2. 제 1 항에 있어서, 상기 질화 탄탈륨막은 t-부틸리미도(트리스미디에틸아미드)(tertbutylimido (trisdiethylamide)) 탄탈륨(tantalum)(TBTDET), 펜티키스(디에틸아미드)(pentakis(diethylamide)) 탄탈륨(tantalum)(PDEAT), 펜티키스(디메틸아미드)(pentakis(dimethylamide)) 탄탈륨( tantalum)(PDMAT) 및 펜티키스(에틸메틸아미노(pentakis(ethylmethylamino)) 탄탈륨(tantalum)(PEMAT) 등의 전구체 (precursor)로 형성하는 것을 특징으로 하는 확산 방지막의 형성방법.
  3. 제 1 항에 있어서, 상기 질화 탄탈륨막은 약 100 ~ 400℃의 온도에서 형성하는 것을 특징으로 하는 확산 방지막의 형성방법.
  4. 제 1 항에 있어서, 상기 질화 탄탈륨막은 약 0.5 ~ 100Å의 두께로 형성하는 것을 특징으로 하는 확산 방지막의 형성방법.
  5. 삭제
KR1020040116150A 2004-12-30 2004-12-30 확산 방지막의 형성방법 KR100640956B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116150A KR100640956B1 (ko) 2004-12-30 2004-12-30 확산 방지막의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116150A KR100640956B1 (ko) 2004-12-30 2004-12-30 확산 방지막의 형성방법

Publications (2)

Publication Number Publication Date
KR20060077332A KR20060077332A (ko) 2006-07-05
KR100640956B1 true KR100640956B1 (ko) 2006-11-02

Family

ID=37169435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116150A KR100640956B1 (ko) 2004-12-30 2004-12-30 확산 방지막의 형성방법

Country Status (1)

Country Link
KR (1) KR100640956B1 (ko)

Also Published As

Publication number Publication date
KR20060077332A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US10910263B2 (en) Doping control of metal nitride films
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US7648899B1 (en) Interfacial layers for electromigration resistance improvement in damascene interconnects
US6607976B2 (en) Copper interconnect barrier layer structure and formation method
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
KR102189781B1 (ko) 망간 및 망간 니트라이드들의 증착 방법들
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US20080132050A1 (en) Deposition process for graded cobalt barrier layers
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20020089063A1 (en) Copper dual damascene interconnect technology
KR100602087B1 (ko) 반도체 소자 및 그 제조방법
US7977791B2 (en) Selective formation of boron-containing metal cap pre-layer
US20090022958A1 (en) Amorphous metal-metalloid alloy barrier layer for ic devices
US8049336B2 (en) Interconnect structure
KR20080001254A (ko) 반도체 소자의 금속 배선 형성 방법
US7645699B2 (en) Method of forming a diffusion barrier layer using a TaSiN layer and method of forming a metal interconnection line using the same
KR100640956B1 (ko) 확산 방지막의 형성방법
US20060040490A1 (en) Method of fabricating silicon carbide-capped copper damascene interconnect
US8159069B2 (en) Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
KR20080055159A (ko) 반도체 소자의 제조방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법
KR100891524B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee