KR100640556B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR100640556B1
KR100640556B1 KR1020060022126A KR20060022126A KR100640556B1 KR 100640556 B1 KR100640556 B1 KR 100640556B1 KR 1020060022126 A KR1020060022126 A KR 1020060022126A KR 20060022126 A KR20060022126 A KR 20060022126A KR 100640556 B1 KR100640556 B1 KR 100640556B1
Authority
KR
South Korea
Prior art keywords
encapsulation
lead frame
semiconductor die
gate
encapsulant
Prior art date
Application number
KR1020060022126A
Other languages
Korean (ko)
Inventor
곽동선
Original Assignee
주식회사 티에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피 filed Critical 주식회사 티에스피
Priority to KR1020060022126A priority Critical patent/KR100640556B1/en
Priority to PCT/KR2006/001937 priority patent/WO2006129926A1/en
Priority to JP2006152055A priority patent/JP2006339649A/en
Application granted granted Critical
Publication of KR100640556B1 publication Critical patent/KR100640556B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Abstract

A semiconductor device is provided to reduce a used amount of a sealing material and prevent a non-filling phenomenon of a sealing material by using the sealing material. A lead frame(12) is loaded with a semiconductor die(11) and is electrically connected to the semiconductor die. A sealing portion(15) seals the lead frame and the semiconductor die. The sealing portion(15) includes a first surface, a second surface, and third four surfaces. The first surface of the sealing portion is flat and has a predetermined area. The second surface is flat. The four surfaces are formed around the first surface and the second surface. Each of the third four surfaces has a smaller width than that of the first or second surface. A predetermined part of the lead frame protrudes through one of the third four surfaces of the sealing portion. Two sealing portion fraction portions are formed at third two surfaces.

Description

반도체 장치{Semiconductor device}Semiconductor device

도 1a는 종래 기술로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 1b는 도 1a의 소정 영역을 확대 도시한 확대 평면도이다.FIG. 1A is a plan view illustrating a state in which a plurality of semiconductor devices are taken out after being encapsulated and encapsulated in a mold as a conventional technology, and FIG. 1B is an enlarged plan view illustrating an enlarged predetermined region of FIG. 1A.

도 2a는 본 발명으로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 2b는 도 2a의 소정 영역을 확대 도시한 확대 평면도이다.2A is a plan view illustrating a state in which a plurality of semiconductor devices are taken out after being encapsulated and encapsulated in a mold according to the present invention, and FIG. 2B is an enlarged plan view illustrating an enlarged predetermined region of FIG. 2A.

도 3a는 본 발명의 일실시예에 의한 반도체 장치가 금형에 의해 봉지되는 상태를 도시한 횡단면도이고, 도 3b는 그 종단면도이며, 도 3c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이다.3A is a cross-sectional view showing a state in which a semiconductor device is sealed by a mold according to an embodiment of the present invention, FIG. 3B is a longitudinal cross-sectional view thereof, and FIG. 3C is a plan view showing a state in which the semiconductor device is seated in a mold. .

도 4는 본 발명의 일실시예에 의한 반도체 장치가 리드프레임 스트립으로부터 분리된 상태를 도시한 사시도이다.4 is a perspective view illustrating a semiconductor device separated from a lead frame strip according to an embodiment of the present invention.

도 5a는 본 발명의 일실시예에 의한 반도체 장치중 봉지부 형성전의 상태를 도시한 평면도이고, 도 5b 및 도 5c는 횡단면도이다.5A is a plan view showing a state before forming an encapsulation unit in a semiconductor device according to an embodiment of the present invention, and FIGS. 5B and 5C are cross-sectional views.

도 6a는 및 도 6b는 본 발명에 의한 반도체 장치중 봉지부 파단부의 형성 가능 위치를 도시한 평면도 및 측면도이다.6A and 6B are a plan view and a side view showing a possible position of an encapsulation break in a semiconductor device according to the present invention.

도 7a는 본 발명의 다른 실시예에 의한 반도체 장치가 금형에 의해 봉지되는 동시에 게이트 락 블록의 작동전 상태를 도시한 횡단면도이고, 도 7b는 그 종단면도이며, 도 7c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이고, 도 7d는 게이트 락 블록의 작동후 상태를 도시한 횡단면도이고, 도 7e는 그 종단면도이며, 및 도 7f는 그 평면도이다.FIG. 7A is a cross-sectional view showing a semiconductor device according to another embodiment of the present invention sealed with a mold and at the same time a pre-operation state of the gate lock block, FIG. 7B is a longitudinal cross-sectional view thereof, and FIG. 7C is a semiconductor device seated in a mold. Fig. 7D is a cross sectional view showing a post-operation state of the gate lock block, Fig. 7E is a longitudinal cross sectional view thereof, and Fig. 7F is a top view thereof.

도 8a는 게이트 락 블록의 작동전 상태를 도시한 확대도이고, 도 8b는 게이트 락 블록의 작동후 상태를 도시한 확대도이다.8A is an enlarged view showing a pre-operational state of the gate lock block, and FIG. 8B is an enlarged view showing a post-operational state of the gate lock block.

도 9는 본 발명의 반도체 장치중 게이트 락 블럭의 미스 매치에 의한 봉지부 형상을 도시한 사시도이다.9 is a perspective view showing the shape of an encapsulation part due to a mismatch of a gate lock block in a semiconductor device of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10; 본 발명에 의한 반도체 장치10; Semiconductor device according to the present invention

11; 반도체 다이 12; 리드프레임11; Semiconductor die 12; Leadframe

13; 도전성 와이어 14; 도전성 은 페이스트13; Conductive wire 14; Conductive silver paste

15; 봉지부 16; 봉지부 파단부15; Encapsulation 16; Encapsulation Break

21; 램 팟 봉지부 22; 런너 봉지부21; Ram pot encapsulation 22; Runner bag

23; 게이트 봉지부 24; 쓰루 게이트 봉지부23; Gate encapsulation 24; Through gate encapsulation

30; 제1금형 31; 캐비티30; First mold 31; Cavity

32; 쓰루 게이트 33; 게이트32; Through gate 33; gate

34; 에어 벤트 40; 제2금형34; Air vent 40; 2nd mold

50; 게이트 락 블록50; Gate lock block

본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게 설명하면 봉지재의 사용량을 절감하고, 봉지재의 미충진 현상 및 봉지부 내측의 보이드 현상을 방지하는데 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and in more detail, reduces the amount of encapsulating material used, and prevents unfilling of the encapsulant and voiding inside the encapsulation.

일반적으로 마더보드(mother board)나 메인보드(main board) 등에 실장할 수 있는 형태의 반도체 장치는 리드프레임(lead frame)(또는 회로기판)과, 상기 리드프레임에 장착된 반도체 다이(die)와, 상기 리드프레임과 반도체 다이를 전기적으로 연결하는 다수의 도전성 와이어(wire)(또는 솔더(solder))와, 상기 리드프레임, 반도체 다이 및 도전성 와이어 등을 외부 환경으로부터 보호하기 위한 봉지재로 봉지된 봉지부로 이루어져 있다.Generally, a semiconductor device of a type that can be mounted on a motherboard or a main board includes a lead frame (or a circuit board), a semiconductor die mounted on the lead frame, and a semiconductor die. And a plurality of conductive wires (or solders) electrically connecting the leadframe and the semiconductor die, and an encapsulant to protect the leadframe, the semiconductor die, and the conductive wire from the external environment. It consists of a bag.

또한, 이러한 반도체 장치는 리드프레임에 다수의 반도체 다이를 장착하는 다이 본딩(die bonding) 공정과, 상기 각각의 반도체 다이와 리드프레임을 전기적으로 연결하는 와이어 본딩(wire bonding) 공정과, 상기 리드프레임, 반도체 다이 및 와이어 등을 봉지재로 봉지하는 봉지 공정과, 상기 리드프레임에서 낱개의 반도체 장치를 분리하는 트리밍 또는 소잉(trimming or sawing) 공정 등으로 이루어져 있다. 즉, 반도체 장치를 낱개씩 만든다면 그 수율이 매우 낮기 때문에, 통상 리드프레임을 스트립(strip) 형태로 구비하여 대량의 반도체 장치가 한꺼번에 제조되도록 하고 있다.In addition, such a semiconductor device includes a die bonding process of mounting a plurality of semiconductor dies on a lead frame, a wire bonding process of electrically connecting each semiconductor die and the lead frame, the lead frame, An encapsulation process of encapsulating a semiconductor die, a wire, or the like with an encapsulant, and a trimming or sawing process of separating individual semiconductor devices from the lead frame. In other words, if the semiconductor devices are made individually, the yield is very low. Therefore, a lead frame is usually provided in a strip form so that a large number of semiconductor devices are manufactured at once.

도 1a는 종래 기술로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼 내어진 상태를 도시한 평면도이고, 도 1b는 도 1a의 소정 영역을 확대 도시한 확대 평면도이다.FIG. 1A is a plan view illustrating a state in which a plurality of semiconductor devices are removed from a semiconductor device after being encapsulated and encapsulated in a mold, and FIG. 1B is an enlarged plan view illustrating a predetermined area of FIG. 1A.

도시된 바와 같이 다수의 리드프레임(12')이 스트립 형태로 형성되어 있고, 또한 각 리드프레임에는 소정 형태의 봉지부(15')가 형성되어 있음을 볼 수 있다. 통상적으로 이와 같은 리드프레임(12') 및 봉지부(15')를 반도체 장치(10')로 정의할 수 있다.As shown, it can be seen that a plurality of lead frames 12 'are formed in a strip shape, and each lead frame is formed with an encapsulation portion 15' of a predetermined shape. Typically, the lead frame 12 ′ and the encapsulation portion 15 ′ may be defined as the semiconductor device 10 ′.

상기 봉지부(15')는 다수개가 소정 거리 이격된 채 2열(또는 그 이상의 열도 가능함)로 배열되어 있고, 상기 2열의 봉지부(15') 사이에는 금형의 소런너(small runner)에 해당하는 소런너 봉지부(23')가 그 봉지부(2')와 대략 수평 방향으로 소정 길이 연장되어 있다. 또한 상기 각 봉지부(15')와 소런너 봉지부(23') 사이에는 금형의 게이트(gate)에 해당하는 게이트 봉지부(24')가 각각 형성되어 있다. 더불어, 상기 봉지부(15')는 금형에 구비된 캐비티(cavity)에 의해 형성된 영역이며, 이러한 금형의 소런너, 게이트 및 캐비티는 모두 연결된 구조를 한다. 도면중 미설명 부호 21'는 금형의 램 팟(ram pot)에 대응하는 램 팟 봉지부고, 22'는 금형의 대런너(large runner)에 대응하는 대런너 봉지부이다. 도 1a에서 화살표는 봉지재의 흐름 방향을 도시한 것으로, 봉지재는 램 팟, 대런너 및 소런너를 통하여 각각의 게이트 및 캐비티에 도달됨을 알 수 있다.The encapsulation portions 15 'are arranged in two rows (or more than two rows) with a plurality of spaced apart from each other by a predetermined distance, and correspond to a small runner of a mold between the two rows of encapsulation portions 15'. The small runner sealing portion 23 'extends a predetermined length substantially in the horizontal direction with the sealing portion 2'. In addition, a gate sealing portion 24 'corresponding to a gate of a mold is formed between each of the sealing portions 15' and the small runner sealing portion 23 '. In addition, the encapsulation part 15 ′ is an area formed by a cavity provided in the mold, and the small runner, the gate, and the cavity of the mold have a connected structure. In the figure, reference numeral 21 'denotes a ram pot encapsulation portion corresponding to a ram pot of a mold, and 22' denotes a large runner encapsulation portion corresponding to a large runner of a mold. In FIG. 1A, the arrow shows the flow direction of the encapsulant, and it can be seen that the encapsulant reaches each gate and cavity through the ram pod, the large runner, and the small runner.

물론, 이와 같은 봉지 공정후에는 트리밍 또는 소잉 공정을 통하여 상기 각각의 봉지부(즉, 각각의 반도체 장치)가 낱개로 분리된다. 더불어, 이러한 트리밍 또는 소잉 공정시에는 리드프레임 뿐만 아니라 상기 봉지부로부터 게이트 봉지부 (24')도 함께 절단된다. 따라서, 완성된 반도체 장치에서는 상기 봉지부에 하나의 게이트 봉지부 파단부(또는 봉지부 흔적)이 남게 됨을 알 수 있다.Of course, after such an encapsulation step, each of the encapsulation parts (that is, each semiconductor device) is individually separated by a trimming or sawing process. In addition, during the trimming or sawing process, not only the lead frame but also the gate encapsulation 24 'are cut together from the encapsulation. Accordingly, it can be seen that in the completed semiconductor device, one gate encapsulation break portion (or encapsulation trace) remains in the encapsulation portion.

한편, 이러한 종래의 반도체 장치는 봉지 공정후 램 팟 봉지부 및 대런너 봉지부뿐만 아니라 소런너 봉지부 및 게이트 봉지부도 모두 제거됨으로써, 봉지재의 사용량이 과도하게 많아지는 문제가 있다. 즉, 통상의 봉지재는 열경화성 수지이기 때문에, 한번 경화되면 다시 용융하여 재사용할 수 없다. 따라서, 상기와 같은 종래의 램 팟 봉지부, 대런너 봉지부, 소런너 봉지부 및 게이트 봉지부는 모두 폐기하여야 한다.On the other hand, such a conventional semiconductor device has a problem that the amount of use of the encapsulant is excessively increased by removing not only the ram pot encapsulation portion and the large runner encapsulation portion but also the small runner encapsulation portion and the gate encapsulation portion after the encapsulation process. That is, since a normal sealing material is a thermosetting resin, once hardened | cured, it cannot melt and reuse again. Therefore, the conventional ram pot encapsulation portion, large runner encapsulation portion, small runner encapsulation portion, and gate encapsulation portion as described above should be discarded.

또한, 종래의 반도체 장치는 소런너 및 게이트가 상호 직각방향으로 형성되어 있기 때문에, 실제로 봉지 공정이 수행되는 캐비티 내측에서 봉지재의 와류 현상이 심하게 나타난다. 따라서, 봉지 공정중 미충진된 형태로 봉지부가 형성되는 경우도 있고, 또한 완성된 봉지부의 내측에 다량의 보이드(void)가 형성되기도 한다. 더욱이, 이러한 보이드에는 차후 수분 등이 흡수됨으로써, 반도체 장치가 고열 상황에 놓여 있을 때 상기 수분이 증기화되어 결국 봉지부가 파괴되는 한 원인이 된다.Further, in the conventional semiconductor device, since the small runner and the gate are formed at right angles to each other, the vortex phenomenon of the encapsulant appears severely inside the cavity in which the encapsulation process is actually performed. Accordingly, the encapsulation portion may be formed in an unfilled form during the encapsulation process, and a large amount of voids may be formed inside the completed encapsulation portion. Furthermore, moisture is subsequently absorbed into such voids, which causes the moisture to vaporize when the semiconductor device is placed in a high temperature situation and eventually cause the encapsulation to be destroyed.

더불어, 종래의 반도체 장치는 봉지 공정후 진행되는 트리밍 또는 소잉 공정에서 펀치(punch) 또는 소잉 블레이드(sawing blade)가 리드프레임 뿐만 아니라 게이트 봉지부도 함께 제거하여야 함으로써, 펀치 또는 소잉 블레이드의 수명이 짧아질 뿐만 아니라 반도체 다이를 감싸는 봉지부도 함께 파손되는 경우가 빈번한 문제가 있다.In addition, in the conventional semiconductor device, the punch or sawing blade must be removed together with the lead frame as well as the lead frame in the trimming or sawing process performed after the encapsulation process, thereby shortening the life of the punch or sawing blade. In addition, there is a frequent problem that the encapsulation portion surrounding the semiconductor die is also damaged.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 봉지재의 사용량을 절감하고, 봉지재의 미충진 현상 및 봉지부 내측의 보이드 현상을 방지할 수 있는 캐비티형 반도체 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned problems, and an object of the present invention is to provide a cavity-type semiconductor device which can reduce the amount of encapsulating material and prevent unfilling of the encapsulant and voiding inside the encapsulation. have.

상기한 목적을 달성하기 위해 본 발명에 의한 반도체 장치는 반도체 다이와, 상기 반도체 다이가 탑재된 동시에 상기 반도체 다이가 전기적으로 연결된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하여 형성된 봉지부를 포함하고, 상기 봉지부의 표면에는 봉지재의 입구 및 출구 흔적인 적어도 두개의 봉지부 파단부가 더 형성된 것일 수 있다.In order to achieve the above object, a semiconductor device according to the present invention includes a semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation portion formed by encapsulating the semiconductor die and the lead frame with an encapsulant. It includes, and the surface of the encapsulation portion may be further formed at least two break portions of the inlet and outlet traces of the encapsulant.

여기서, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 또는 제2면의 폭보다 작은 폭을 갖는 네개의 제3면을 포함하여 이루어질 수 있다.Here, the encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface or in a rectangular shape along the circumference of the first surface and the second surface. It may comprise four third surfaces having a width smaller than the width of the second surface.

또한, 상기 두개의 봉지부 파단부는 상기 네개의 제3면중 서로 수평을 이루는 두개의 제3면에 대칭되게 형성될 수 있다.In addition, the two encapsulation break portions may be symmetrically formed on two third surfaces that are horizontal to each other among the four third surfaces.

또한, 상기 두개의 봉지부 파단부는 상기 네개의 제3면중 서로 수평을 이루는 두개의 제3면에 비대칭되게 형성될 수 있다.In addition, the two encapsulation break portions may be asymmetrically formed on two third surfaces that are horizontal to each other among the four third surfaces.

또한, 상기 리드프레임은 상기 네개의 제3면중 어느 한면을 통하여 소정 길이 외부로 돌출될 수 있다.In addition, the lead frame may protrude out of a predetermined length through any one of the four third surfaces.

또한, 상기 두개의 봉지부 파단부는 상기 리드프레임이 돌출된 제3면과 수직을 이루는 동시에, 서로 수평을 이루는 두개의 제3면에 대칭되게 형성된 것일 수 있다.The two encapsulation break portions may be perpendicular to the third surface from which the lead frame protrudes, and may be symmetrically formed on two third surfaces that are horizontal to each other.

또한, 상기 두개의 봉지부 파단부는 상기 리드프레임이 돌출된 제3면과 수직을 이루는 동시에, 서로 수평을 이루는 두개의 제3면에 비대칭되게 형성된 것일 수 있다.In addition, the two encapsulation break portions may be perpendicular to the third surface from which the lead frame protrudes, and may be asymmetrically formed on two third surfaces that are horizontal to each other.

또한, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부로부터 소정 길이 돌출된 돌기일 수 있다.In addition, at least one of the two encapsulation break portions may be a protrusion protruding a predetermined length from the encapsulation portion.

또한, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부의 내측으로 소정 깊이 함몰된 요홈일 수 있다.In addition, at least one of the two encapsulation break portions may be a recess recessed in a predetermined depth into the encapsulation portion.

또한, 상기 두개의 봉지부 파단부는 단면적인 같은 것일 수 있다.In addition, the two encapsulation break portions may be the same in cross-sectional area.

상기와 같이 하여 본 발명에 의한 반도체 장치는 쓰루 게이트 타입(through gate)으로 봉지부를 형성하기 때문에, 봉지재를 이용한 봉지 공정중 금형의 캐비티 내측에 봉지재의 와류 현상이 거의 발생하지 않게 되고, 따라서, 상기 미충진 봉지부가 형성되지 않는 동시에 봉지부 내측에 종래와 같은 다량의 보이드(void)가 형성되지 않는다. 여기서, 상기와 같이 보이드가 억제됨으로써, 봉지부에 의한 수분 흡습량이 적어지고 따라서 반도체 장치의 신뢰성이 더욱 향상된다.As described above, since the semiconductor device according to the present invention forms an encapsulation portion through a through gate type, the vortex phenomenon of the encapsulant rarely occurs inside the cavity of the mold during the encapsulation process using the encapsulant. The unfilled encapsulation portion is not formed and a large amount of voids are not formed inside the encapsulation portion. Here, the voids are suppressed as described above, whereby the moisture absorption amount by the encapsulation portion is reduced, thereby further improving the reliability of the semiconductor device.

또한, 본 발명에 의한 반도체 장치는 쓰루 게이트 타입으로 봉지부를 형성하기 때문에, 봉지 공정 완료후 봉지부 절단 공정에서 자연스럽게 봉지부의 대향되는 양측면(제3면) 즉, 봉지재의 입구 게이트 및 출구 게이트와 대응되는 위치에 봉지 부 파단부가 형성된다. 물론, 상기와 같은 봉지부 절단 공정에 의해 버려지거나 낭비되는 게이트 봉지부의 양도 최소화된다. In addition, since the semiconductor device according to the present invention forms the encapsulation portion through the through-gate type, the encapsulation portion is naturally formed in the encapsulation portion cutting process after completion of the encapsulation process, that is, corresponding to the inlet gate and the outlet gate of the encapsulant. The encapsulation portion breaking portion is formed at a position to be. Of course, the amount of gate encapsulation that is discarded or wasted by the encapsulation cutting process as described above is also minimized.

또한, 본 발명에 의한 반도체 장치는 쓰루 게이트 타입인 동시에 게이트 락 블록을 이용하기 때문에, 봉지부와 게이트 봉지부 사이의 분리 작업이 더욱 용이해 진다. 즉, 봉지 공정후 바로 게이트 락 블록이 동작하여 경화되기 전의 게이트 봉지부를 분리함으로써, 이후 경화된 게이트 봉지부의 절단 작업을 수행하지 않아도 된다. 물론, 이러한 게이트 락 블록의 동작으로 인해 봉지부의 양측면(제3면)에는 자연스럽게 돌기 또는 요홈 형태의 봉지부 파단부가 형성된다. 즉, 상기 두개의 봉지부 파단부는 모두 돌기이거나, 모두 요홈이거나 또는 일측은 돌기이고 나머지 타측은 요홈 형태로 나타날 수 있다. 이와 같이 봉지부 파단부가 돌기 및 요홈으로 혼재되어 형성되는 이유는 게이트 락 블록과 금형, 게이트 락 블록과 캐비티 등의 위치 오차에 기인한 것이다.In addition, since the semiconductor device according to the present invention is a through gate type and uses a gate lock block, the separation operation between the sealing portion and the gate sealing portion becomes easier. That is, by removing the gate encapsulation part before the hardening of the gate lock block immediately after the encapsulation process, it is not necessary to cut the cured gate encapsulation part. Of course, due to the operation of the gate lock block, both side surfaces (third surface) of the encapsulation portion are naturally formed with protrusions or recesses in the form of protrusions or grooves. That is, the two encapsulation break portions may be all protrusions, all grooves, or one side is a protrusion, and the other side may be in the form of a groove. The reason why the encapsulation fracture portion is formed as a protrusion and a recess is caused by a position error of the gate lock block and the mold, the gate lock block and the cavity.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 2a는 본 발명으로서 다수의 반도체 장치가 금형에 안착되어 봉지된 후 꺼내어진 상태를 도시한 평면도이고, 도 2b는 도 2a의 소정 영역을 확대 도시한 확대 평면도이다.2A is a plan view illustrating a state in which a plurality of semiconductor devices are taken out after being encapsulated and encapsulated in a mold according to the present invention, and FIG. 2B is an enlarged plan view illustrating an enlarged predetermined region of FIG. 2A.

도시된 바와 같이 다수의 리드프레임(12)(또는 회로기판)이 스트립 형태로 위치되어 있고, 또한 상기 리드프레임(12)에는 다수의 봉지부(15)가 일정 거리 이격되어 형성되어 있음을 볼 수 있다. 여기서, 상기 하나의 리드프레임(12) 및 이것을 봉지하는 하나의 봉지부(15)를 하나의 반도체 장치(10)로 정의할 수 있다.As shown in the drawing, a plurality of lead frames 12 (or circuit boards) are positioned in a strip shape, and a plurality of encapsulation portions 15 are formed in the lead frame 12 at a predetermined distance from each other. have. Here, one lead frame 12 and one encapsulation portion 15 encapsulating the lead frame 12 may be defined as one semiconductor device 10.

좀더 구제적으로, 상기 다수의 봉지부(15)는 소정 거리 이격된 채 2열(또는 그 이상의 열도 가능함)로 배열되어 있다. 또한, 상기 배열된 각 봉지부(15) 사이의 소정 영역은 금형의 쓰루 게이트에 해당하는 쓰루 게이트 봉지부(24)가 형성될 수 있다. 봉지재가 유입되기 시작하는 첫번째 봉지부(15)에는 게이트 봉지부(23) 가 형성되어 있으며, 이러한 게이트 봉지부(23)는 런너 봉지부(22)와 연결되어 있다. 또한, 상기 런너 봉지부(22)는 램 팟 봉지부(21)와 연결되어 있다. 물론, 이러한 램 팟 봉지부(21)는 금형의 램 팟에 대응하여 형성된 영역이고, 런너 봉지부(22)는 금형의 런너에 대응하여 형성된 영역이며, 게이트 봉지부(23)는 금형의 게이트에 대응하여 형성된 영역이고, 쓰루 게이트 봉지부(24)는 금형의 쓰루 게이트에 대응하여 형성된 영역이다. 더불어, 상기 반도체 장치(10)의 봉지부(15)는 금형의 캐비티에 대응하여 형성된 영역이다. 도 2a에서 화살표는 봉지재의 흐름 방향을 도시한 것이다. 이와 같이 하여 본 발명은 봉지재가 금형의 램 팟, 런너, 게이트 및 쓰루 게이트를 통하여 각각의 캐비티에 충진됨을 알 수 있다. 여기서, 본 발명은 종래와 다르게 봉지재가 소정 캐비티를 관통하여 다른 캐비티에 차례로 충진됨을 알 수 있다. 즉, 하나의 캐비티를 중심으로 입구 역할을 하는 쓰루 게이트 및 출구 역할을 하는 또다른 쓰루 게이트가 형성되고, 이러한 쓰루 게이트를 통하여 모든 캐비티가 상호 연결되어 있다. More specifically, the plurality of encapsulation portions 15 are arranged in two rows (or more rows) with a predetermined distance apart. In addition, a through gate encapsulation part 24 corresponding to a through gate of a mold may be formed in a predetermined region between the arranged encapsulation parts 15. A gate encapsulation portion 23 is formed in the first encapsulation portion 15 at which the encapsulant starts to flow, and the gate encapsulation portion 23 is connected to the runner encapsulation portion 22. In addition, the runner encapsulation portion 22 is connected to the ram pot encapsulation portion 21. Of course, the ram pot encapsulation portion 21 is an area formed corresponding to the ram pot of the mold, the runner encapsulation portion 22 is an area formed corresponding to the runner of the mold, and the gate encapsulation portion 23 is formed in the gate of the mold. The through-gate encapsulation portion 24 is a region formed correspondingly, and is formed in correspondence with the through gate of the mold. In addition, the encapsulation portion 15 of the semiconductor device 10 is a region formed corresponding to the cavity of the mold. The arrow in FIG. 2A shows the flow direction of the encapsulant. Thus, the present invention can be seen that the encapsulant is filled in each cavity through the ram pot, runner, gate and through gate of the mold. Here, in the present invention, it can be seen that the encapsulant is sequentially filled in the other cavity through a predetermined cavity unlike the prior art. That is, a through gate serving as an inlet and an outlet serving as an outlet are formed around one cavity, and all the cavities are interconnected through the through gate.

이와 같이 봉지된 리드프레임(12)은 트리밍 또는 소잉 공정을 통하여 상기 각각의 봉지부(15)(즉, 각각의 반도체 장치(10))가 낱개로 분리된다. 더불어, 하기하겠지만 게이트 락 블록이 형성된 금형을 이용했을 경우에는 상기 트리밍 또는 소잉 공정에서 리드프레임(12)만 트리밍 또는 소잉함으로써, 트리밍 장비의 펀치 또는 소잉 장비의 소잉 블레이드에 대한 수명을 현저히 증가시킬 수 있게 된다.In the encapsulated lead frame 12, each of the encapsulation portions 15 (that is, each of the semiconductor devices 10) is individually separated through a trimming or sawing process. In addition, as will be described later, by using a mold having a gate lock block, only the lead frame 12 is trimmed or sawed in the trimming or sawing process, thereby significantly increasing the life of the punch of the trimming equipment or the sawing blade of the sawing equipment. Will be.

도 3a는 본 발명의 일실시예에 의한 반도체 장치가 금형에 의해 봉지되는 상태를 도시한 횡단면도이고, 도 3b는 그 종단면도이며, 도 3c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이다.3A is a cross-sectional view showing a state in which a semiconductor device is sealed by a mold according to an embodiment of the present invention, FIG. 3B is a longitudinal cross-sectional view thereof, and FIG. 3C is a plan view showing a state in which the semiconductor device is seated in a mold. .

도 3a 내지 도 3c에 도시된 바와 같이 본 발명에 의한 반도체 장치를 제조 하기 위한 금형은 다수의 반도체 장치(10)가 위치될 수 있도록 소정 깊이를 갖는 다수의 캐비티(31)가 일정 거리 이격된 채 배열되고, 상기 각 캐비티(31)는 그것보다 깊이가 얕은 쓰루 게이트(32)를 통하여 연결되어 있는 제1금형(30)과, 상기 제1금형(30)에 밀착되는 동시에, 상기 제1금형(30)의 쓰루 게이트(32)를 통하여 모든 캐비티(31)에 위치된 반도체 장치(10)에 봉지재가 흘러 들어갈 수 있도록 하는 제2금형(40)을 포함한다.As shown in FIGS. 3A to 3C, the mold for manufacturing the semiconductor device according to the present invention has a plurality of cavities 31 having a predetermined depth spaced apart from each other by a predetermined distance so that the plurality of semiconductor devices 10 may be located. Each cavity 31 is in close contact with the first mold 30 and connected to the first mold 30 through a through-gate 32 shallower than that, and the first mold 30 The second mold 40 allows the encapsulant to flow into the semiconductor device 10 located in all the cavities 31 through the through gate 32.

여기서, 상기 제1금형(30)에 형성된 캐비티(31)는 대략 사각 형태로 형성될 수 있다. 또한, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 깊이는 캐비티(31)의 깊이보다 작게 형성됨으로써, 차후 형성되는 봉지부(15)의 외관에 최소의 영향을 주도록 되어 있다. 또한, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 폭은 캐비티(31)의 폭보다 작게 형성될 수 있다. 물론, 도시되어 있지는 않지만 상기 쓰루 게이트(32)의 폭은 캐비티(31)의 폭과 같을 수도 있다. 더욱이, 상기 쓰루 게이트(32)는 캐비티(31)가 갖는 어느 한 변의 끝단에 연통되어 있다. 물론, 도시되어 있지는 않지만 상기 쓰루 게이트(32)는 캐비티(31)가 갖는 어느 한 변의 중앙에 연통될 수도 있다. Here, the cavity 31 formed in the first mold 30 may be formed in a substantially rectangular shape. In addition, the depth of the through gate 32 formed in the first mold 30 is smaller than the depth of the cavity 31, thereby minimizing the appearance of the encapsulation portion 15 to be formed later. In addition, the width of the through gate 32 formed in the first mold 30 may be smaller than the width of the cavity 31. Of course, although not shown, the width of the through gate 32 may be equal to the width of the cavity 31. Moreover, the through gate 32 is in communication with an end of any one side of the cavity 31. Of course, although not shown, the through gate 32 may communicate with the center of any one side of the cavity 31.

도면에서 굵은 화살표는 봉지재의 흐름 방향을 도시한 것이다. 도시된 바와 같이 봉지재는 게이트(33) 및 첫 번째 쓰루 게이트(32)를 통하여 첫 번째 캐비티(31)를 채우고, 이어서 두 번째 쓰루 게이트(32)를 통하여 두 번째 캐비티(31)를 채운다. 따라서, 종래와 같이 봉지재의 흐름 방향이 급격하게 변경되지 않음으로써, 봉지 공정중 봉지재의 와류 현상이 거의 없게 된다. 따라서, 캐비티(31)로부터 완성된 봉지부(15)에는 보이드가 거의 없게 될 뿐만 아니라 봉지재의 미충진 현상도 개선된다.In the figure, the thick arrow shows the flow direction of the encapsulant. As shown, the encapsulant fills the first cavity 31 through the gate 33 and the first through gate 32 and then fills the second cavity 31 through the second through gate 32. Therefore, the flow direction of the encapsulant is not changed suddenly as in the prior art, so that the vortex phenomenon of the encapsulant during the encapsulation step is almost eliminated. Therefore, the sealing part 15 completed from the cavity 31 has almost no voids, and the unfilled phenomenon of the sealing material is also improved.

더욱이, 봉지 공정 완료후에는 상기 쓰루 게이트(32) 등에만 폐기되는 소량의 쓰루 게이트 봉지부가 형성됨으로써, 종래와 같이 체적이 큰 소런너 봉지부 등이 형성되지 않게 된다. 따라서, 봉지재의 사용량을 현저히 줄일 수 있게 된다.Furthermore, after completion of the sealing process, a small amount of through gate encapsulation portion disposed only in the through gate 32 or the like is formed, so that a small-volume small runner encapsulation portion or the like is not formed as in the prior art. Therefore, the usage amount of the sealing material can be significantly reduced.

계속해서, 이러한 금형 구조에 의해 완성된 반도체 장치(10)는 리드프레임중 소정 영역이 트림 또는 소잉되고, 또한 금형의 쓰루 게이트와 대응되는 영역의 봉지부가 파단됨으로써, 낱개의 반도체 장치가 완성된다. 물론, 상술한 바와 같이 봉지부를 중심으로 양측에 금형의 쓰루 게이트가 형성되어 있기 때문에, 봉지부의 양측에는 당연히 쓰루 게이트 봉지부가 형성되고, 또한 그것을 파단한 봉지부 파단부 도 형성된다. 이를 첨부된 도면을 참조하여 설명한다.Subsequently, in the semiconductor device 10 completed by such a mold structure, a predetermined region of the lead frame is trimmed or sawed, and the sealing portion of the region corresponding to the through gate of the mold is broken, thereby completing each semiconductor device. Of course, since the through-gates of the mold are formed on both sides of the sealing portion as described above, the through-gate sealing portion is naturally formed on both sides of the sealing portion, and the sealing portion breaking portion is also formed. This will be described with reference to the accompanying drawings.

도 4는 본 발명의 일실시예에 의한 반도체 장치가 리드프레임 스트립으로부터 분리된 상태를 도시한 사시도이다. 또한, 도 5a는 본 발명의 일실시예에 의한 반도체 장치중 봉지부 형성전의 상태를 도시한 평면도이고, 도 5b 및 도 5c는 횡단면도이다.4 is a perspective view illustrating a semiconductor device separated from a lead frame strip according to an embodiment of the present invention. 5A is a plan view showing a state before forming an encapsulation unit in a semiconductor device according to an embodiment of the present invention, and FIGS. 5B and 5C are cross-sectional views.

도시된 바와 같이 본 발명에 의한 반도체 장치(10)는 반도체 다이(11)와, 상기 반도체 다이(11)가 탑재된 동시에 상기 반도체 다이(11)가 전기적으로 연결된 리드프레임(12)과, 상기 반도체 다이(11) 및 리드프레임(12)을 봉지재로 봉지하여 형성된 봉지부(15)를 포함한다. 또한, 본 발명에 의한 반도체 장치(10)는 상기 봉지부(15)의 측부 표면에 쓰루 게이트 입구 및 쓰루 게이트 출구 흔적인 적어도 두개의 봉지부 파단부(16)가 형성되어 있다.As illustrated, the semiconductor device 10 according to the present invention includes a semiconductor die 11, a lead frame 12 on which the semiconductor die 11 is mounted, and at which the semiconductor die 11 is electrically connected, and the semiconductor. The encapsulation part 15 is formed by encapsulating the die 11 and the lead frame 12 with an encapsulant. In the semiconductor device 10 according to the present invention, at least two sealing portion break portions 16 that are through gate inlet and through gate outlet traces are formed on the side surface of the encapsulation portion 15.

좀더 구체적으로, 상기 봉지부(15)는 대략 평평한 동시에 소정 면적을 갖는 제1면(15a)과, 상기 제1면(15a)의 반대면으로서 대략 평평한 제2면(15b)과, 상기 제1면(15a)과 제2면(15b)의 둘레를 따라 사각 형상으로 상기 제1면(15a) 또는 제2면(15b)의 폭보다 작은 폭을 갖는 네개의 제3면(15c)을 포함한다. 여기서, 상기 리드프레임(12)은 상기 네개의 제3면(15c)중 어느 한면을 통하여 소정 길이 외부로 돌출됨으로써, 상기 리드프레임(12)은 외부 장치(10)에 용이하게 접속될 수 있도록 되어 있다.More specifically, the encapsulation portion 15 is substantially flat and has a first surface 15a having a predetermined area, a second surface 15b that is substantially flat as an opposite surface of the first surface 15a, and the first surface 15a. Four third surfaces 15c having a width smaller than the width of the first surface 15a or the second surface 15b in a quadrangular shape along the circumference of the surface 15a and the second surface 15b. . Here, the lead frame 12 protrudes out of a predetermined length through one of the four third surfaces 15c, so that the lead frame 12 can be easily connected to the external device 10. have.

한편, 상기 두개의 봉지부 파단부(16)는 상기 봉지부(15)에 구비된 네개의 제3면(15c)중 서로 수평을 이루는 두개의 제3면(15c)에 대칭되게 형성될 수 있다. 다르게 설명하면, 상기 두개의 봉지부 파단부(16)는 상기 리드프레임(12)이 돌출된 제3면(15c)과 수직을 이루는 동시에, 서로 수평을 이루는 다른 두개의 제3면(15c)에 각각 대칭되게 형성될 수 있다. 또한, 상기 두개의 봉지부 파단부(16)는 상기 봉지부(15)로부터 소정 길이 돌출된 돌기 형태를 할 수 있다. 물론, 어느 한 제3면(15c)의 봉지부 파단부(16)는 봉지재의 쓰루 게이트 입구 흔적이고, 다른 제3면(15c)의 봉지부 파단부(16)는 봉지재의 쓰루 게이트 출구 흔적이다. 도면중 미설명 부호 13은 반도체 다이(11)와 리드프레임(12)을 전기적으로 연결하는 도전성 와이어이고, 14는 반도체 다이와 리드프레임(12)을 전기적으로 연결하는 은 페이스트(14)(Ag paste) 또는 솔더 페이스트(Solder paste)이다.Meanwhile, the two encapsulation break portions 16 may be symmetrically formed on two third surfaces 15c parallel to each other among the four third surfaces 15c provided on the encapsulation portion 15. . In other words, the two encapsulation break portions 16 are perpendicular to the third surface 15c from which the lead frame 12 protrudes, and on the other two third surfaces 15c horizontal to each other. Each may be formed symmetrically. In addition, the two sealing portion break portions 16 may have a protrusion shape protruding a predetermined length from the sealing portion 15. Of course, the encapsulation break 16 of one third surface 15c is the through-gate inlet trace of the encapsulant, and the encapsulation break 16 of the third third surface 15c is the trace of the through-gate exit of the encapsulant. . In the drawings, reference numeral 13 denotes a conductive wire electrically connecting the semiconductor die 11 and the lead frame 12, and 14 denotes a silver paste 14 electrically connecting the semiconductor die and the lead frame 12 to each other. Or solder paste.

여기서, 상술한 바와 같이 두개의 봉지부 파단부(16)는 금형중 캐비티를 중심으로, 그양측에 쓰루 게이트가 형성되어 있기 때문에 형성된 것이다. 즉, 쓰루 게이트에는 봉지 공정 완료후 쓰루 게이트 봉지부가 형성되고, 이러한 쓰루 게이트 봉지부는 파단 공정에 의해 본 발명에서 정의한 봉지부 파단부가 된다. 비록 도면에서는, 상기 봉지부 파단부(16)가 상기 봉지부(15)로부터 과다하게 돌출된 형태로 도시되어 있으나, 실제로 상기 봉지부 파단부(16)의 돌출 길이는 수mm로 매우 작게 형성된다. 물론, 경우에 따라서는 상기 봉지부 파단부(16)가 상기 봉지부(15)의 제3면(15c)과 평면을 이루며, 단지 그 흔적만 남을 수도 있다. 더불어, 상술했지만 이러한 봉지부 파단부(16)는 봉지부(15)의 소잉 또는 펀칭 공정에 의해 형성된 것이다.Here, as described above, the two sealing portion break portions 16 are formed because the through gates are formed on both sides of the cavity in the mold. That is, the through gate encapsulation portion is formed in the through gate after completion of the encapsulation process, and the through gate encapsulation portion becomes the encapsulation portion break portion defined in the present invention by the breaking process. Although the encapsulation rupture portion 16 is shown in an excessively protruding form from the encapsulation portion 15 in the drawing, in practice, the protruding length of the encapsulation rupture portion 16 is formed to be very small, a few mm. . Of course, in some cases, the encapsulation part breaking part 16 may form a plane with the third surface 15c of the encapsulation part 15, and only a trace thereof may remain. In addition, although the above-mentioned sealing part breaking part 16 is formed by the sawing or punching process of the sealing part 15 as mentioned above.

도 6a 및 도 6b는 본 발명에 의한 반도체 장치중 봉지부 파단부의 형성 가능한 다양한 위치를 도시한 평면도 및 측면도이다.6A and 6B are a plan view and a side view illustrating various positions in which the encapsulation fracture portion can be formed in the semiconductor device according to the present invention.

도 6a에 도시된 바와 같이 본 발명에 의한 반도체 장치(10)는 봉지부(15)에 형성된 돌기 형태(또는 돌기가 아닌 단순한 봉지부의 파단 흔적이 될 수도 있음)의 봉지부 파단부(16)가 a-a', a-b', a-c', b-a', b-b', b-c', c-a', c-b' 또는 c-c' 위치에 형성될 수 있다. 즉, 상기 봉지부 파단부(16)는 대향되는 봉지부(15)의 각 제3면(15c)중 서로 대칭되는 위치에 형성되거나, 또는 서로 대칭되지 않는 위치에 형성될 수 있다. 더불어, 상기 봉지부 파단부(16)는 a,b,c 위치중 적어도 두개의 위치에 형성될 수 있고, 또한 a',b',c' 위치중 적어도 두개의 위치에 형성될 수 있다.As shown in FIG. 6A, in the semiconductor device 10 according to the present invention, the encapsulation portion breakage portion 16 of the protrusions formed on the encapsulation portion 15 (or may be a breakage trace of a simple encapsulation portion instead of a protrusion) may be formed. It may be formed at a-a ', a-b', a-c ', b-a', b-b ', b-c', c-a ', cb' or cc 'position. That is, the encapsulation portion breaking portion 16 may be formed at positions symmetrical with respect to each of the third surfaces 15c of the opposing encapsulation portions 15, or may be formed at positions not symmetrical with each other. In addition, the encapsulation breaking portion 16 may be formed at at least two positions of a, b, and c positions, and may be formed at at least two positions of a, b, and c positions.

또한 도 6b에 도시된 바와 같이 봉지부 파단부(16)는 a 위치 외에도 d,e,f,g 또는 h 위치에 형성될 수 있으며, 본 발명에서 어느 하나의 제3면(15c)에 형성된 게이트의 위치 및 갯수로 한정하는 것은 아니다.In addition, as shown in FIG. 6B, the encapsulation portion breaker 16 may be formed at a position d, e, f, g, or h in addition to the a position, and the gate formed on any one third surface 15c of the present invention. It is not limited to the position and number of.

더불어, 도 6b에서는 봉지부 파단부(16)의 형상이 대략 사각 형태로 되어 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 즉, 상기 봉지부 파단부(16)는 사다리꼴, 반원형, 원형 기타 다양한 형태가 가능하다. 물론, 이러한 봉지부 파단부(16)의 형상은 전적으로 캐비티의 양측에 형성되는 쓰루 게이트의 형상에 의존한다.In addition, although the shape of the sealing part fracture | rupture part 16 is substantially square shape in FIG. 6B, this does not limit this invention. That is, the encapsulation portion breaking portion 16 may be trapezoidal, semicircular, circular or other various forms. Of course, the shape of such a sealing portion break 16 depends entirely on the shape of the through gate formed on both sides of the cavity.

도 7a는 본 발명의 다른 실시예에 의한 반도체 장치가 금형에 의해 봉지되는 동시에 게이트 락 블록의 작동전 상태를 도시한 횡단면도이고, 도 7b는 그 종단면도이며, 도 7c는 반도체 장치가 금형에 안착된 상태를 도시한 평면도이고, 도 7d는 게이트 락 블록의 작동후 상태를 도시한 횡단면도이고, 도 7e는 그 종단면도이며, 및 도 7f는 그 평면도이다.FIG. 7A is a cross-sectional view showing a semiconductor device according to another embodiment of the present invention sealed with a mold and at the same time a pre-operation state of the gate lock block, FIG. 7B is a longitudinal cross-sectional view thereof, and FIG. 7C is a semiconductor device seated in a mold. Fig. 7D is a cross sectional view showing a post-operation state of the gate lock block, Fig. 7E is a longitudinal cross sectional view thereof, and Fig. 7F is a top view thereof.

먼저 도 7a 내지 도 7c에 도시된 바와 같이 본 발명에 의한 반도체 장치(10)는 제1금형(30), 제2금형(40) 및 게이트 락 블록(50)을 포함하는 금형에 탑재되어 봉지 공정이 수행됨으로써 형성될 수 있다.First, as shown in FIGS. 7A to 7C, the semiconductor device 10 according to the present invention is mounted on a mold including the first mold 30, the second mold 40, and the gate lock block 50 to be encapsulated. This can be formed by performing.

상기 제1금형(30)은 다수의 반도체 장치(10)가 위치될 수 있도록 소정 깊이를 갖는 다수의 캐비티(31)가 일정 거리 이격된 채 배열되어 있고, 상기 각 캐비티(31)는 소정 깊이를 갖는 쓰루 게이트(32)로 연통되어 있다. 물론, 봉지재(12)가 유입되기 시작하는 첫 번째 쓰루 게이트(32)에는 아주 짧은 길이의 게이트(33)가 형성되어 있다.여기서도 마찬가지로 상기 쓰루 게이트(32)의 깊이는 상기 캐비티(31)의 깊이보다 작게 되어 있다.The first mold 30 is arranged with a plurality of cavities 31 having a predetermined depth spaced apart from each other by a predetermined distance so that the plurality of semiconductor devices 10 can be located, each of the cavity 31 has a predetermined depth It communicates with the through gate 32 which has. Of course, a very short length of the gate 33 is formed in the first through gate 32 at which the encapsulant 12 starts to flow. Here, the depth of the through gate 32 is equal to the depth of the cavity 31. It is smaller than the depth.

또한, 상기 제2금형(40)은 상기 제1금형(30)에 밀착되는 동시에, 상기 제1금형(30)의 쓰루 게이트(32)를 통하여 모든 캐비티(31)에 위치된 반도체 장치(10)에 봉지재(12)가 용이하게 흘러 들어갈 수 있도록 되어 있다.In addition, the second mold 40 is in close contact with the first mold 30 and at the same time the semiconductor device 10 located in all the cavities 31 through the through gate 32 of the first mold 30. The sealing material 12 can flow in easily.

더불어 상기 게이트 락 블록(50)은 상기 제1금형(30)의 쓰루 게이트(32)와 대응되는 영역의 제2금형(40)에 관통 설치되어 있다. 또한 도면에 도시되어 있지 않으나, 상기 게이트 락 블록(50)의 단부에는 그 게이트 락 블록(50)이 상,하 방향 으로 움직일 수 있도록 블록 이동 부재가 더 설치되어 있다. 이러한 블록 이동 부재는 공압 실린더, 유압 실린더, 모터또는 그 등가물중 선택된 어느 하나일 수 있으나, 본 발명에서 그 블록 이동 부재의 종류를 한정하는 것은 아니다.In addition, the gate lock block 50 is penetrated through the second mold 40 in a region corresponding to the through gate 32 of the first mold 30. Although not shown in the drawings, a block moving member is further provided at the end of the gate lock block 50 so that the gate lock block 50 can move in the up and down directions. The block moving member may be any one selected from a pneumatic cylinder, a hydraulic cylinder, a motor, or an equivalent thereof, but the type of the block moving member is not limited in the present invention.

이러한 게이트 락 블록(50)은 도 7a 내지 도 7c에 도시된 바와 같이 봉지 공정중에는 상기 쓰루 게이트(32)를 완전히 개방시킨다. 따라서, 봉지재는 첫 번째 쓰루 게이트(32)를 통하여 첫 번째 캐비티(31)로 용이하게 흘러가고, 또한 두 번째 쓰루 게이트(32)를 통하여 두 번째 캐비티(31)로 용이하게 흘러 간다. 물론, 상기 봉지재는 그 후의 쓰루 게이트(32) 및 캐비티(31)를 통해 계속 흘러 가면서 모든 캐비티(31)에 차례로 충진된다.The gate lock block 50 completely opens the through gate 32 during the encapsulation process as shown in FIGS. 7A to 7C. Therefore, the encapsulant easily flows through the first through gate 32 to the first cavity 31 and also easily flows through the second through gate 32 to the second cavity 31. Of course, the encapsulant is sequentially filled in all the cavities 31 while continuing to flow through the later through gate 32 and the cavities 31.

한편, 상기 제1금형(30)에 형성된 캐비티(31)는 대략 사각 형태로 형성될 수 있으나, 이러한 형태로 본 발명을 한정하는 것은 아니다. 또한, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 깊이는 캐비티(31)의 깊이보다 작게 되어 있다. 더불어, 상기 제1금형(30)에 형성된 쓰루 게이트(32)의 폭은 캐비티(31)의 폭보다 작은 동시에, 게이트 락 블록(50)의 폭과 같게 되어 있다. 따라서, 상기 게이트 락 블록(50)은 쓰루 게이트(32)를 완벽하게 폐쇄하거나 그 체적을 현저히 줄일수 있다. 더욱이, 상기 쓰루 게이트(32)는 캐비티(31)가 갖는 어느 한 변의 끝단에 연통될 수 있으나, 이러한 쓰루 게이트(32)의 연통 위치로 본 발명을 한정하는 것은 아니다.Meanwhile, the cavity 31 formed in the first mold 30 may be formed in a substantially rectangular shape, but the present invention is not limited thereto. In addition, the depth of the through gate 32 formed in the first mold 30 is smaller than the depth of the cavity 31. In addition, the width of the through gate 32 formed in the first mold 30 is smaller than the width of the cavity 31 and is equal to the width of the gate lock block 50. Thus, the gate lock block 50 can completely close the through gate 32 or significantly reduce its volume. Further, the through gate 32 may be in communication with an end of any one side of the cavity 31, but the through gate 32 is not limited to the communication position of the through gate 32.

한편, 도 7d 내지 7f에 도시된 바와 같이 모든 캐비티(31)에 봉지재(12)가 충진된 후, 상기 게이트 락 블록(50)이 동작한다. 즉, 게이트 락 블록(50)이 이동 부재에 의해 소정 거리 하강함으로써, 모든 쓰루 게이트(32)를 완전히 폐쇄하거나 그 체적을 상당히 줄여준다. 따라서, 상기 쓰루 게이트(32)와 대응되는 영역에는 쓰루 게이트 봉지부가 형성되지 않는다. 물론, 이러한 게이트 락 블록(50)은 봉지재가 경화되기 전에 동작하여야 한다.Meanwhile, as shown in FIGS. 7D to 7F, after the encapsulant 12 is filled in all the cavities 31, the gate lock block 50 operates. That is, the gate lock block 50 is lowered by the moving member by a predetermined distance, thereby completely closing all through gates 32 or significantly reducing their volume. Therefore, the through gate encapsulation portion is not formed in the region corresponding to the through gate 32. Of course, this gate lock block 50 must operate before the encapsulant is cured.

이와 같이 하여, 반도체 장치(10)중 쓰루 게이트(32)와 대응되는 영역에는 봉지 공정 완료후 봉지부 파단부(16)가 자연스럽게 형성된다. 여기서, 상기 봉지부 파단부(16)는 이미 설명했던 봉지부 파단부(16)보다는 약간 작은 돌출 두께를 갖거나 또는 요홈 형태로 형성된다. 따라서, 사용되는 봉지재의 량을 더욱 최소화할 수 있다. 더불어, 봉지 공정 완료후 반도체 장치(10)의 트리밍 또는 소잉 공정에서 트림 펀치 또는 소잉 블레이드는 오직 리드프레임(12)(또는 회로기판)만을 트림 또는 소잉하게 된다. 즉, 트림 펀치 또는 소잉 블레이드는 경화된 봉지부(15)와 마찰되는 영역이 거의 없다. 따라서 트림 펀치 또는 소잉 블레이드의 수명을 연장시킨다. 물론, 트림 또는 소잉 공정시 거의 리드프레임(12)(또는 회로기판)만을 트림 또는 소잉함으로써, 봉지부(15)의 외관도 거의 손상되지 않게 된다.In this manner, in the region corresponding to the through gate 32 in the semiconductor device 10, the sealing portion breaking portion 16 is naturally formed after the sealing process is completed. Here, the encapsulation portion breaking portion 16 has a protrusion thickness slightly smaller than that of the encapsulation portion breaking portion 16 described above, or is formed in a groove shape. Therefore, the amount of encapsulant used can be further minimized. In addition, in the trimming or sawing process of the semiconductor device 10 after the sealing process is completed, the trim punch or sawing blade only trims or saws the lead frame 12 (or a circuit board). That is, the trim punch or sawing blade has little area rubbed with the cured encapsulation 15. Thus extending the life of the trim punch or sawing blade. Of course, by trimming or sawing only the lead frame 12 (or the circuit board) almost during the trimming or sawing process, the appearance of the encapsulation part 15 is hardly damaged.

도 8a는 게이트 락 블록의 작동전 상태를 도시한 확대도이고, 도 8b는 게이트 락 블록의 작동후 상태를 도시한 확대도이다.8A is an enlarged view showing a pre-operational state of the gate lock block, and FIG. 8B is an enlarged view showing a post-operational state of the gate lock block.

도 8a에 도시된 바와 같이 봉지 공정중 쓰루 게이트와 대응되는 부분에는 봉지부(15)와 연결된 쓰루 게이트 봉지부(24)가 형성되며, 이것은 경화되기 전에 게이트 락 블록(50)에 의해 제거된다. 그런데, 이러한 게이트 락 블록(50)에는 위치 오차가 존재한다. 즉, 게이트 락 블록(50)과 상금형(40)의 결합 위치 오차, 게이트 락 블록(50)과 캐비티(31)의 위치 오차, 게이트 락 블록(50)과 쓰루 게이트(32)의 위치 오차 등이 발생한다. 따라서, 도 8b에 도시된 바와 같이 봉지부(15)의 일면(제3면)에는 돌기 형태의 봉지부 파단부(16)가 형성되지만, 봉지부(15)의 타면(제3면)에는 요홈 형태의 봉지부 파단부(16)가 형성될 수 있다. As shown in FIG. 8A, a through gate encapsulation portion 24 connected to the encapsulation portion 15 is formed at a portion corresponding to the through gate during the encapsulation process, which is removed by the gate lock block 50 before curing. However, a position error exists in the gate lock block 50. That is, the combined position error of the gate lock block 50 and the upper mold 40, the position error of the gate lock block 50 and the cavity 31, the position error of the gate lock block 50 and the through gate 32, and the like. This happens. Accordingly, as illustrated in FIG. 8B, a protrusion-breaking portion 16 having a protrusion shape is formed on one surface (third surface) of the encapsulation portion 15, but a recess is formed on the other surface (third surface) of the encapsulation portion 15. An encapsulation break 16 may be formed.

따라서, 본 발명에 의한 반도체 장치(10)는 봉지부(15)의 제3면(15c)에 형성된 봉지부 파단부(16)가 일측은 돌기 형태로, 타측은 요홈 형태로 형성될 수 있다. 물론, 게이트 락 블록(50)에 위치 오차가 거의 없다면, 상기 봉지부(15)의 제3면(15c)과 거의 평평한 봉지부 파단부(16)가 형성된다. 그러나, 이러한 게이트 락 블록(50)에 의해 형성된 봉지부 파단부(16)는 시각적으로 충분히 인식할 정도이다.Therefore, in the semiconductor device 10 according to the present invention, the encapsulation fracture portion 16 formed on the third surface 15c of the encapsulation portion 15 may have a protrusion on one side and a groove on the other side. Of course, if there is almost no position error in the gate lock block 50, the sealing portion breaking portion 16 is formed to be substantially flat with the third surface 15c of the sealing portion 15. However, the encapsulation breaking portion 16 formed by the gate lock block 50 is sufficiently visually recognizable.

도 9는 본 발명의 반도체 장치중 게이트 락 블럭의 미스 매치에 의한 봉지부 형상을 도시한 사시도이다.9 is a perspective view showing the shape of an encapsulation part due to a mismatch of a gate lock block in a semiconductor device of the present invention.

상술한 바와 같이 게이트 락 블록(50)에 위치 오차가 발생하게 되면, 도 9에 도시된 바와 같이 반도체 장치(10)중 일측의 제3면(15c)에는 돌기 형태의 봉지부 파단부(16)가 형성되고, 타측의 제3면(15c)에는 요홈 형태의 봉지부 파단부(16)가 형성될 수 있다. 따라서, 본 발명에 의한 반도체 장치(100)는 봉지부(15)의 양측에 구비된 제3면(15c)에 각각 돌기 및 요홈 형태의 봉지부 파단부(16)가 각각 형성될 수도 있다.As described above, when a position error occurs in the gate lock block 50, as illustrated in FIG. 9, a protrusion-shaped encapsulation portion 16 is formed on a third surface 15c of one side of the semiconductor device 10. Is formed, and a sealing portion breaking portion 16 having a groove shape may be formed on the third surface 15c on the other side. Accordingly, in the semiconductor device 100 according to the present invention, protrusions and recessed portions of the encapsulation portion 16 may be formed on the third surface 15c provided on both sides of the encapsulation portion 15, respectively.

한편, 이러한 봉지부 파단부(16)의 형성 위치, 갯수 및 모양은 도 6a 및 도 6b를 참조하여 설명한 부분과 동일하다. On the other hand, the formation position, number and shape of such sealing portion break 16 is the same as the portion described with reference to Figures 6a and 6b.

즉, 도 6a에 도시된 바와 같이 봉지부 파단부(16)는 a-a', a-b', a-c', b-a', b-b', b-c', c-a', c-b' 또는 c-c' 위치에 형성될 수 있고, 또한 a,b,c 위치중 적어도 두개의 위치 및 a',b',c' 위치중 적어도 두개의 위치에 형성될 수 있다. 즉, 상기 봉지부 파단부(16)는 봉지부(15)중 상호 대향되는 영역의 제3면(15a)중 서로 대칭되는 위치에 형성되거나 또는 대칭되지 않는 위치에 각각 형성될 수 있다. That is, as shown in FIG. 6A, the encapsulation portion breaking portion 16 may include a-a ', a-b', a-c ', b-a', b-b ', b-c', and c-a. It may be formed at the ', cb' or cc 'position, and may also be formed at at least two positions of the a, b, c position and at least two positions of the a', b ', c' position. That is, the encapsulation breaking portion 16 may be formed at positions symmetrical with each other or non-symmetrical positions among the third surfaces 15a of regions of the encapsulation portion 15 that face each other.

또한 도 6b에 도시된 바와 같이 봉지부 파단부(16)는 a 위치 외에도 d,e,f,g 또는 h 위치에 형성될 수 있다. 즉, 상기 봉지부 파단부(16)는 어느 하나의 제3면(15a)에 두개 이상의 봉지부 파단부(16)가 형성될 수도 있다.In addition, as shown in FIG. 6B, the encapsulation portion breaker 16 may be formed at a d, e, f, g, or h position in addition to the a position. That is, the encapsulation portion breaking portion 16 may have two or more encapsulation portion breaking portions 16 on any one third surface 15a.

더불어, 상기 봉지부 파단부(16)의 형상 역시 사각형, 사다리꼴, 반원형, 원형 기타 다양한 형태가 가능하다.In addition, the shape of the encapsulation breaking portion 16 may also be rectangular, trapezoidal, semicircular, circular or other various forms.

상기와 같이 하여 본 발명에 의한 반도체 장치는 쓰루 게이트 타입(through gate)으로 봉지부를 형성하기 때문에, 봉지재를 이용한 봉지 공정중 금형의 캐비티 내측에 봉지재의 와류 현상이 거의 발생하지 않게 되고, 따라서, 상기 미충진 봉지부가 형성되지 않는 동시에 봉지부 내측에 종래와 같은 다량의 보이드(void)가 형성되지 않는다. 여기서, 상기와 같이 보이드가 억제됨으로써, 봉지부에 의한 수분 흡습량이 적어지고 따라서 반도체 장치의 신뢰성이 더욱 향상된다.As described above, since the semiconductor device according to the present invention forms an encapsulation portion through a through gate type, the vortex phenomenon of the encapsulant rarely occurs inside the cavity of the mold during the encapsulation process using the encapsulant. The unfilled encapsulation portion is not formed and a large amount of voids are not formed inside the encapsulation portion. Here, the voids are suppressed as described above, whereby the moisture absorption amount by the encapsulation portion is reduced, thereby further improving the reliability of the semiconductor device.

또한, 본 발명에 의한 반도체 장치는 쓰루 게이트 타입으로 봉지부를 형성하기 때문에, 봉지 공정 완료후 봉지부 절단 공정에서 자연스럽게 봉지부의 대향되는 양측면(제3면) 즉, 봉지재의 입구 게이트 및 출구 게이트와 대응되는 위치에 봉지 부 파단부가 형성된다. 물론, 상기와 같은 봉지부 절단 공정에 의해 버려지거나 낭비되는 게이트 봉지부의 양도 최소화된다. In addition, since the semiconductor device according to the present invention forms the encapsulation portion through the through-gate type, the encapsulation portion is naturally formed in the encapsulation portion cutting process after completion of the encapsulation process, that is, corresponding to the inlet gate and the outlet gate of the encapsulant. The encapsulation portion breaking portion is formed at a position to be. Of course, the amount of gate encapsulation that is discarded or wasted by the encapsulation cutting process as described above is also minimized.

또한, 본 발명에 의한 반도체 장치는 쓰루 게이트 타입인 동시에 게이트 락 블록을 이용하기 때문에, 봉지부와 게이트 봉지부 사이의 분리 작업이 더욱 용이해 진다. 즉, 봉지 공정후 바로 게이트 락 블록이 동작하여 경화되기 전의 쓰루 게이트 봉지부를 분리함으로써, 이후 경화된 쑤르 게이트 봉지부의 절단 작업을 수행하지 않아도 된다. 물론, 이러한 게이트 락 블록의 동작으로 인해 봉지부의 양측면(제3면)에는 자연스럽게 돌기 또는 요홈 형태의 봉지부 파단부가 형성된다. 즉, 상기 두개의 봉지부 파단부는 모두 돌기이거나, 모두 요홈이거나 또는 일측은 돌기이고 나머지 타측은 요홈 형태로 나타날 수 있다. 이와 같이 봉지부 파단부가 돌기 및 요홈으로 혼재되어 형성되는 이유는 게이트 락 블록과 금형, 게이트 락 블록과 캐비티 등의 위치 오차에 기인한 것이다.In addition, since the semiconductor device according to the present invention is a through gate type and uses a gate lock block, the separation operation between the sealing portion and the gate sealing portion becomes easier. That is, by removing the through-gate encapsulation portion before the gate lock block is hardened by the operation immediately after the encapsulation process, it is not necessary to perform the cutting operation of the cured sur gate encapsulation portion. Of course, due to the operation of the gate lock block, both side surfaces (third surface) of the encapsulation portion are naturally formed with protrusions or recesses in the form of protrusions or grooves. That is, the two encapsulation break portions may be all protrusions, all grooves, or one side is a protrusion, and the other side may be in the form of a groove. The reason why the encapsulation fracture portion is formed as a protrusion and a recess is caused by a position error of the gate lock block and the mold, the gate lock block and the cavity.

이상에서 설명한 것은 본 발명에 따른 반도체 장치 제조용 금형을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out a mold for manufacturing a semiconductor device according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the technical spirit of the present invention to the extent that any person of ordinary skill in the art to which the present invention pertains various modifications can be made.

Claims (10)

삭제delete 삭제delete 반도체 다이와, 상기 반도체 다이를 탑재하는 동시에 상기 반도체 다이에 전기적으로 접속된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하되, 상기 리드프레임중 일정 부분은 외부로 돌출되도록 형성된 봉지부를 포함하고,A semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation material for encapsulating the semiconductor die and the lead frame with an encapsulant, wherein a portion of the lead frame is formed to protrude outwardly. and, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 및 제2면의 폭보다 작은 폭을 가지며 형성된 네개의 제3면을 가지며The encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface and the second surface in a rectangular shape along the circumference of the first surface and the second surface. Has a width smaller than the width of the face and has four third faces formed 상기 봉지부의 제3면중 어느 한면을 통하여 상기 리드프레임의 일정 부분이 돌출되고,A portion of the lead frame protrudes through one of the third surfaces of the encapsulation portion, 상기 봉지부의 제3면중 상기 리드프레임이 돌출된 면과는 수직을 이루는 동시에, 상기 리드프레임으로부터 일정 거리 이격되어 서로 수평을 이루는 두개의 제3면에는 각각 봉지재의 입구 흔적 및 출구 흔적인 두개의 봉지부 파단부가 형성되고,Two bags of the third surface of the encapsulation portion, which are perpendicular to the surface where the lead frame protrudes and are spaced apart from the lead frame at a predetermined distance and are horizontal to each other, respectively, the inlet traces and the outlet traces of the encapsulant. Minor fractures are formed, 상기 두개의 봉지부 파단부는 상기 제3면중 서로 대칭되는 위치에 형성된 것을 특징으로 하는 반도체 장치.And the two encapsulation break portions are formed at positions symmetric to each other in the third surface. 반도체 다이와, 상기 반도체 다이를 탑재하는 동시에 상기 반도체 다이에 전기적으로 접속된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하되, 상기 리드프레임중 일정 부분은 외부로 돌출되도록 형성된 봉지부를 포함하고,A semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation material for encapsulating the semiconductor die and the lead frame with an encapsulant, wherein a portion of the lead frame is formed to protrude outwardly. and, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 및 제2면의 폭보다 작은 폭을 가지며 형성된 네개의 제3면을 가지며The encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface and the second surface in a rectangular shape along the circumference of the first surface and the second surface. Has a width smaller than the width of the face and has four third faces formed 상기 봉지부의 제3면중 어느 한면을 통하여 상기 리드프레임의 일정 부분이 돌출되고,A portion of the lead frame protrudes through one of the third surfaces of the encapsulation portion, 상기 봉지부의 제3면중 상기 리드프레임이 돌출된 면과는 수직을 이루는 동시에, 상기 리드프레임으로부터 일정 거리 이격되어 서로 수평을 이루는 두개의 제3면에는 각각 봉지재의 입구 흔적 및 출구 흔적인 두개의 봉지부 파단부가 형성되고,Two bags of the third surface of the encapsulation portion, which are perpendicular to the surface where the lead frame protrudes and are spaced apart from the lead frame at a predetermined distance and are horizontal to each other, respectively, the inlet traces and the outlet traces of the encapsulant. Minor fractures are formed, 상기 두개의 봉지부 파단부는 상기 제3면중 서로 비대칭되는 위치에 형성된 것을 특징으로 하는 반도체 장치.And the two encapsulation break portions are formed at positions asymmetric with respect to the third surface. 삭제delete 삭제delete 삭제delete 반도체 다이와, 상기 반도체 다이를 탑재하는 동시에 상기 반도체 다이에 전기적으로 접속된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하되, 상기 리드프레임중 일정 부분은 외부로 돌출되도록 형성된 봉지부를 포함하고,A semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation material for encapsulating the semiconductor die and the lead frame with an encapsulant, wherein a portion of the lead frame is formed to protrude outwardly. and, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 및 제2면의 폭보다 작은 폭을 가지며 형성된 네개의 제3면을 가지며The encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface and the second surface in a rectangular shape along the circumference of the first surface and the second surface. Has a width smaller than the width of the face and has four third faces formed 상기 봉지부의 제3면중 어느 한면을 통하여 상기 리드프레임의 일정 부분이 돌출되고,A portion of the lead frame protrudes through one of the third surfaces of the encapsulation portion, 상기 봉지부의 제3면중 상기 리드프레임이 돌출된 면과는 수직을 이루는 동시에, 상기 리드프레임으로부터 일정 거리 이격되어 서로 수평을 이루는 두개의 제3면에는 각각 봉지재의 입구 흔적 및 출구 흔적인 두개의 봉지부 파단부가 형성되고,Two bags of the third surface of the encapsulation portion, which are perpendicular to the surface where the lead frame protrudes and are spaced apart from the lead frame at a predetermined distance and are horizontal to each other, respectively, the inlet traces and the outlet traces of the encapsulant. Minor fractures are formed, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부의 제3면으로부터 소정 길이 돌출되거나 또는 상기 봉지부의 제3면과 동일한 평면인 것을 특징으로 하는 반도체 장치.And at least one of the two sealing portion break portions protrudes a predetermined length from the third surface of the sealing portion or is flush with the third surface of the sealing portion. 반도체 다이와, 상기 반도체 다이를 탑재하는 동시에 상기 반도체 다이에 전기적으로 접속된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하되, 상기 리드프레임중 일정 부분은 외부로 돌출되도록 형성된 봉지부를 포함하고,A semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation material for encapsulating the semiconductor die and the lead frame with an encapsulant, wherein a portion of the lead frame is formed to protrude outwardly. and, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 및 제2면의 폭보다 작은 폭을 가지며 형성된 네개의 제3면을 가지며The encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface and the second surface in a rectangular shape along the circumference of the first surface and the second surface. Has a width smaller than the width of the face and has four third faces formed 상기 봉지부의 제3면중 어느 한면을 통하여 상기 리드프레임의 일정 부분이 돌출되고,A portion of the lead frame protrudes through one of the third surfaces of the encapsulation portion, 상기 봉지부의 제3면중 상기 리드프레임이 돌출된 면과는 수직을 이루는 동시에, 상기 리드프레임으로부터 일정 거리 이격되어 서로 수평을 이루는 두개의 제3면에는 각각 봉지재의 입구 흔적 및 출구 흔적인 두개의 봉지부 파단부가 형성되고,Two bags of the third surface of the encapsulation portion, which are perpendicular to the surface where the lead frame protrudes and are spaced apart from the lead frame at a predetermined distance and are horizontal to each other, respectively, the inlet traces and the outlet traces of the encapsulant. Minor fractures are formed, 상기 두개의 봉지부 파단부중 적어도 하나는 상기 봉지부의 제3면 내측으로 소정 깊이 함몰되거나 또는 봉지부의 제3면과 동일 평면인 것을 특징으로 하는 반도체 장치.At least one of the two sealing portion breakage portions is recessed a predetermined depth inside the third surface of the encapsulation portion or is coplanar with the third surface of the encapsulation portion. 반도체 다이와, 상기 반도체 다이를 탑재하는 동시에 상기 반도체 다이에 전기적으로 접속된 리드프레임과, 상기 반도체 다이 및 리드프레임을 봉지재로 봉지하되, 상기 리드프레임중 일정 부분은 외부로 돌출되도록 형성된 봉지부를 포함하고,A semiconductor die, a lead frame on which the semiconductor die is mounted and electrically connected to the semiconductor die, and an encapsulation material for encapsulating the semiconductor die and the lead frame with an encapsulant, wherein a portion of the lead frame is formed to protrude outwardly. and, 상기 봉지부는 평평한 동시에 소정 면적을 갖는 제1면과, 상기 제1면의 반대면으로서 평평한 제2면과, 상기 제1면과 제2면의 둘레를 따라 사각 형상으로 상기 제1면 및 제2면의 폭보다 작은 폭을 가지며 형성된 네개의 제3면을 가지며The encapsulation portion is flat and has a first surface having a predetermined area, a second surface that is flat as an opposite surface of the first surface, and the first surface and the second surface in a rectangular shape along the circumference of the first surface and the second surface. Has a width smaller than the width of the face and has four third faces formed 상기 봉지부의 제3면중 어느 한면을 통하여 상기 리드프레임의 일정 부분이 돌출되고,A portion of the lead frame protrudes through one of the third surfaces of the encapsulation portion, 상기 봉지부의 제3면중 상기 리드프레임이 돌출된 면과는 수직을 이루는 동시에, 상기 리드프레임으로부터 일정 거리 이격되어 서로 수평을 이루는 두개의 제3면에는 각각 봉지재의 입구 흔적 및 출구 흔적인 두개의 봉지부 파단부가 형성되고,Two bags of the third surface of the encapsulation portion, which are perpendicular to the surface where the lead frame protrudes and are spaced apart from the lead frame at a predetermined distance and are horizontal to each other, respectively, the inlet traces and the outlet traces of the encapsulant. Minor fractures are formed, 상기 두개의 봉지부 파단부는 단면적이 서로 같은 것을 특징으로 하는 반도체 장치.And the two encapsulation break portions have the same cross-sectional area.
KR1020060022126A 2005-06-02 2006-03-09 Semiconductor device KR100640556B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060022126A KR100640556B1 (en) 2006-03-09 2006-03-09 Semiconductor device
PCT/KR2006/001937 WO2006129926A1 (en) 2005-06-02 2006-05-24 Mold for manufacturing semiconductor device and semiconductor device manufactred using the same
JP2006152055A JP2006339649A (en) 2005-06-02 2006-05-31 Metallic mold for manufacturing semiconductor device and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060022126A KR100640556B1 (en) 2006-03-09 2006-03-09 Semiconductor device

Publications (1)

Publication Number Publication Date
KR100640556B1 true KR100640556B1 (en) 2006-11-01

Family

ID=37621308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060022126A KR100640556B1 (en) 2005-06-02 2006-03-09 Semiconductor device

Country Status (1)

Country Link
KR (1) KR100640556B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978803B1 (en) 2008-08-14 2010-08-30 주식회사 젯텍 Feeder belt for strip-shaped elements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58217313A (en) * 1982-05-20 1983-12-17 Nec Home Electronics Ltd Resin molding method
KR880013227A (en) * 1987-04-27 1988-11-30 미다 가쓰시게 Semiconductor device manufacturing apparatus and manufacturing method
JPH04255315A (en) * 1991-02-07 1992-09-10 Nec Kyushu Ltd Resin-sealing mold
KR940006489U (en) * 1992-08-21 1994-03-25 엘지일렉트론 주식회사 Lead frame for semiconductor package
JP2000031180A (en) * 1999-06-28 2000-01-28 Hitachi Ltd Production of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58217313A (en) * 1982-05-20 1983-12-17 Nec Home Electronics Ltd Resin molding method
KR880013227A (en) * 1987-04-27 1988-11-30 미다 가쓰시게 Semiconductor device manufacturing apparatus and manufacturing method
JPH04255315A (en) * 1991-02-07 1992-09-10 Nec Kyushu Ltd Resin-sealing mold
KR940006489U (en) * 1992-08-21 1994-03-25 엘지일렉트론 주식회사 Lead frame for semiconductor package
JP2000031180A (en) * 1999-06-28 2000-01-28 Hitachi Ltd Production of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978803B1 (en) 2008-08-14 2010-08-30 주식회사 젯텍 Feeder belt for strip-shaped elements

Similar Documents

Publication Publication Date Title
EP2953160B1 (en) Method of manufacturing a semiconductor device package
TWI431738B (en) A manufacturing method of a semiconductor device
KR970000973B1 (en) Lead frame and resin-sealed semiconductor device
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
JP2003209216A (en) Lead frame, resin sealed die and method for manufacturing semiconductor device using them
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
CN211125636U (en) Semiconductor package
US7732910B2 (en) Lead frame including suspending leads having trenches formed therein
JP2006339649A (en) Metallic mold for manufacturing semiconductor device and semiconductor device using the same
KR100640556B1 (en) Semiconductor device
KR100767194B1 (en) Semiconductor device
KR100714884B1 (en) Mold for manufacturing semiconductor device
CN100501988C (en) Lead wire frame, semiconductor device and method of manufacture, and injection mold
JP6856199B2 (en) Manufacturing method of semiconductor devices
CN115547969A (en) Method for manufacturing a semiconductor device, corresponding substrate and semiconductor device
CN112838014A (en) Method for manufacturing lead frame after resin molding, method for manufacturing resin molded article, and lead frame
JP4730830B2 (en) Manufacturing method of semiconductor device
JP4763554B2 (en) Manufacturing method of semiconductor device
KR20010038119A (en) Mold apparatus for BGA package
JP6663294B2 (en) Method for manufacturing semiconductor device
KR100298688B1 (en) Air Vent Structure of Mold Mold for Semiconductor Package Manufacturing
JP2973901B2 (en) Mold for semiconductor resin sealing
US20170040186A1 (en) Semiconductor device and method of manufacturing the same
US20030234446A1 (en) Flat leadframe for a semiconductor package
KR100253388B1 (en) Method for fabricating semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee