KR100640519B1 - Oscillator and method of manufacturing the same - Google Patents

Oscillator and method of manufacturing the same Download PDF

Info

Publication number
KR100640519B1
KR100640519B1 KR1020050041440A KR20050041440A KR100640519B1 KR 100640519 B1 KR100640519 B1 KR 100640519B1 KR 1020050041440 A KR1020050041440 A KR 1020050041440A KR 20050041440 A KR20050041440 A KR 20050041440A KR 100640519 B1 KR100640519 B1 KR 100640519B1
Authority
KR
South Korea
Prior art keywords
package
chip
oscillator
mounting
chip mounting
Prior art date
Application number
KR1020050041440A
Other languages
Korean (ko)
Inventor
정철영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050041440A priority Critical patent/KR100640519B1/en
Application granted granted Critical
Publication of KR100640519B1 publication Critical patent/KR100640519B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/10Mounting in enclosures
    • H03H9/1007Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/1014Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device
    • H03H9/1021Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the BAW device the BAW device being of the cantilever type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/022Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the cantilever type

Abstract

An oscillator and a method for manufacturing the same are provided to save the production time and to prevent the contact errors due to a small size of IC terminals and the narrow space between integrated circuits when inputting data. A package for mounting many IC chips is arranged and a package array is formed(S701). The IC chip is mounted on the package for mounting many IC chips(S702). The mounted IC chip is bonded with the package for mounting many IC chips(S703). The package for mounting IC chips is molded(S704). A package for mounting many piezoelectric elements is coupled on the package for mounting many IC chips, many assemblies are formed(S705). The data is inputted into the IC chip mounted in the many assemblies(S706). The many assemblies are disassembled with the respective assembly(S708).

Description

발진기 및 그 제조방법{OSCILLATOR AND METHOD OF MANUFACTURING THE SAME}Oscillator and its manufacturing method {OSCILLATOR AND METHOD OF MANUFACTURING THE SAME}

도 1은 종래 기술에 따른 발진기의 분해사시도1 is an exploded perspective view of an oscillator according to the prior art

도 2는 종래 기술에 의한 발진기의 저면도2 is a bottom view of an oscillator according to the prior art

도 3은 종래 기술에 의한 발진기의 제조방법을 나타내기 위한 흐름도3 is a flowchart illustrating a method of manufacturing an oscillator according to the prior art.

도 4는 본 발명에 의한 발진기의 분해사시도 Figure 4 is an exploded perspective view of the oscillator according to the present invention

도 5는 본 발명에 의한 발진기의 저면도5 is a bottom view of the oscillator according to the present invention.

도 6은 본 발명에 의하여 형성된 패키지 어레이의 평면도6 is a plan view of a package array formed according to the present invention.

도 7은 본 발명에 의한 발진기의 제조방법을 나타내기 위한 흐름도7 is a flowchart illustrating a method of manufacturing an oscillator according to the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

400 : 발진기 410 : 압전소자(수정편)가 탑재된 패키지 400: oscillator 410: package with a piezoelectric element (crystal)

411 : 압전소자(수정편)탑재용 패키지 412 : 압전소자(수정편)411: Package for piezoelectric element (crystal piece) mounting 412: Piezoelectric element (crystal piece)

413 : 커버 420 : IC칩이 탑재된 패키지413 cover 420 IC package

421 : IC칩 탑재용 패키지 421a: 제 1세라믹층 421b: 제 2세라믹층 421c: 제 3세라믹층 422 : IC칩 424 : 패키지 본딩패드 425 : IC칩 단자패드 426 : 와이어 427 : 솔더패드 501a: 전원용 단자 501b: 주파수 출력단자 501c: 전압제어용 단자 501d: 접지용 단자421: IC chip mounting package 421a: first ceramic layer 421b: second ceramic layer 421c: third ceramic layer 422: IC chip 424: package bonding pad 425: IC chip terminal pad 426: wire 427: solder pad 501a: power supply Terminal 501b: Frequency output terminal 501c: Voltage control terminal 501d: Ground terminal

본 발명은 발진기 및 그 제조방법에 관한 것으로, 발진기 제조의 대부분의 공정을 패키지 어레이 상태로 진행시킴으로써, 제조공정시 발생될 수 있는 시간적인 손실 및 패키지에 가해지는 충격을 줄일 수 있을 뿐 아니라, 패키지 어레이 상면에 IC단자를 형성함으로써 공정시간이 단축되고, 데이터입력시 IC단자의 크기가 작거나 IC단자 간의 간격이 좁아서 나타날 수 있는 접촉 불량을 방지할 수 있으며, IC칩을 탑재하는데 필요한 패키지 표면의 공간을 확보할 수 있는 발진기 및 그 제조방법에 관한 것이다.The present invention relates to an oscillator and a method of manufacturing the same, and by performing most of the oscillator manufacturing process in a package array state, not only can reduce the time loss and impact on the package that can occur during the manufacturing process, but also the package By forming IC terminals on the top of the array, process time can be shortened, and contact defects that can occur due to the small size of IC terminals or the gap between IC terminals at the time of data input can be prevented. An oscillator capable of securing a space and a method of manufacturing the same.

일반적으로 수정발진기는 소형이면서도 외부 환경 변화에 대해서도 안정된 주파수를 얻을 수 있어 컴퓨터, 통신기기 등에서의 문자구성, 색상구성 회로 등에 사용되어지며, 한단계 더 응용된 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO) 등의 제품은 우주공간의 인공위성, 계측기 등에서 모든 신호의 기준이 되는 핵심 부품으로 사용되기도 한다.In general, the crystal oscillator is small and stable frequency can be obtained against external environment change, so it is used for the character composition and color composition circuit in computer, communication equipment, etc. Products such as crystal oscillators (TCXOs) and constant temperature controlled crystal oscillators (OCXOs) are also used as core components that are the basis for all signals in satellites and measuring instruments in space.

최근에 정보통신과 디지털기술의 발전으로 높은 주파수 영역에서 사용되어지고, 빠른 데이터 처리속도 및 새로운 재료, 부품 및 모듈, 기판에 대한 수요자의 요구가 커지고 있는 실정이며, 특히 이동통신 부품의 경우, 소형화, 다중밴드화, 고주파화 추세에 따라 발진기의 소형화, 고집적화 및 고주파화한 구조가 요구되고 있다.Recently, the development of information communication and digital technology has been used in the high frequency range, the demand for fast data processing and the demand for new materials, components, modules and substrates is increasing, especially in the case of mobile communication components, miniaturization In accordance with the trend of multiband and high frequency, the miniaturization, high integration and high frequency of oscillator are required.

이러한 발진기는 현재 0.024CC[5.0mm(길이)*3.2mm(폭)*1.5mm(두께)]가 주류를 이루고 있으나, 부품의 소형화가 가속됨에 따라 0.008CC[3.2mm(길이)*2.5mm(폭)*1.0mm(두께)] 및 0.004CC[2.5mm(길이)*2.0mm(폭)*0.8mm(두께)] 제품이 주류를 이룰 것으로 예상되고 있다. 이를 위해서 발진기 부품의 소형화 및 제조공법의 혁신, 경박단소화가 실현되어야 하는 것이다.These oscillators are mainly made up of 0.024CC [5.0mm (length) * 3.2mm (width) * 1.5mm (thickness)], but as the miniaturization of parts accelerates, 0.008CC [3.2mm (length) * 2.5mm ( Width * 1.0mm (thickness)] and 0.004CC [2.5mm (length) * 2.0mm (width) * 0.8mm (thickness)] products are expected to be mainstream. For this purpose, miniaturization of oscillator parts, innovation of manufacturing method, and light and small size should be realized.

도 1은 종래 기술에 의한 발진기의 분해사시도로서, 종래 발진기(100)는 도 1에 도시한 바와 같이, 발진을 유발시키는 압전소자(112)가 탑재된 패키지(110)와, 발진회로, 온도보상회로, 전압조정회로 및 이이피롬(EEPROM)이나 램(RAM)과 같은 기억부가 집적된 IC칩(122)이 탑재된 패키지(120)가 상하합형된 이중구조로 이루어져 있다. 1 is an exploded perspective view of an oscillator according to the prior art, the conventional oscillator 100, as shown in Figure 1, the package 110 is mounted with a piezoelectric element 112 for causing oscillation, the oscillation circuit, temperature compensation The package 120 including the IC chip 122 in which the circuit, the voltage regulating circuit, and the memory unit such as EEPROM or RAM are integrated is formed in a dual structure in which a vertical structure is combined.

이때, 주파수를 발생시키는 압전소자(112)로서, 통상적으로 주파수 안정도가 우수한 수정편(112)을 사용하고 있다.At this time, as the piezoelectric element 112 for generating a frequency, a crystal piece 112 having excellent frequency stability is usually used.

즉, 수정편(112)이 탑재된 패키지(110)는, 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(미도시)과 상기 제 1세라믹층의 테두리를 따라 적층되는 제 2세라믹층(미도시)으로 이루어진 수정편 탑재용 패키지(111)와, 그 내부에 탑재되는 수정편(112) 및 상기 수정편(112)이 탑재되는 공간을 밀봉하는 커버(113)로 구성되며, 상기 수정편(112)의 표면에는 일정한 패턴의 전극이 형성되어 있다. 이때, 커 버는 통상적으로 리드(lid)를 사용하며, 이로써 수정편 탑재용 패키지(111) 내의 수정편(112)이 외부로부터 보호되게 된다.That is, the package 110 on which the crystal piece 112 is mounted includes a first ceramic layer (not shown) having a circuit pattern (not shown) formed on an upper surface thereof, and a second ceramic stacked along the edge of the first ceramic layer. It consists of a crystal piece mounting package 111 made of a layer (not shown), a crystal piece 112 mounted therein and a cover 113 for sealing a space in which the crystal piece 112 is mounted. On the surface of the crystal piece 112, electrodes of a predetermined pattern are formed. At this time, the cover is typically using a lid (lid), thereby protecting the crystal piece 112 in the crystal piece mounting package 111 from the outside.

상기 수정편(112)은 제 1세라믹층의 상부면 일측에, 외부로부터 전원이 공급되도록 일단 금속범프(미도시)를 매개로 다이본딩 방식으로 수평하게 올려지고, 그 반대편 타단은 자유단으로 구비된다.The crystal piece 112 is horizontally raised by a die bonding method through a metal bump (not shown) once so that power is supplied from the outside to one side of the upper surface of the first ceramic layer, and the other end thereof is provided as a free end. do.

또한, 상기 IC칩(122)이 탑재된 패키지(120)는, 상부면에 회로패턴(미도시)이 형성된 제 1세라믹층(121a)과 그 테두리를 따라 적층되는 제 2,3세라믹층(121b, 121c)으로 이루어진 IC칩 탑재용 패키지(121)와, 상기 제 1세라믹층(121a) 상에 접착 고정되는 IC칩(122)으로 구성된다.In addition, the package 120 on which the IC chip 122 is mounted includes a first ceramic layer 121a having a circuit pattern (not shown) formed on an upper surface thereof, and a second and third ceramic layer 121b stacked along the edge thereof. And an IC chip mounting package 121 consisting of 121c and an IC chip 122 adhesively fixed onto the first ceramic layer 121a.

그리고, 상기 IC칩 탑재용 패키지(121)의 장변측 좌우양측면에는 상기 IC칩(122)의 내부회로부들과 전기적으로 연결되어 기억부 내로 데이터를 입력하여 조정하고, 조정된 데이터를 외부로 출력하기 위한 IC단자(123a, 123b, 123c, 123d)가 복수개 형성되어 있다.In addition, the left and right sides of the IC chip mounting package 121 are electrically connected to the internal circuit parts of the IC chip 122 to input and adjust data into the memory, and to output the adjusted data to the outside. The plurality of IC terminals 123a, 123b, 123c, and 123d is formed.

다양한 회로부 및 기억부가 집적된 IC칩(122)은 상기 IC칩 탑재용 패키지(121)의 바닥면인 제 1세라믹층(121a)의 상부면에 접착 고정된 상태에서, 내측으로 계단모양으로 돌출되는 제 2세라믹층(121b)의 돌출부 상에 올려진 복수개의 본딩패드(124)와 상기 IC칩(122)의 상부면에 올려진 복수개의 단자패드(125)사이를 와이어(126)로써 와이어 본딩(wire bonding)하여 이들을 서로 전기적으로 연결하는 한편, 상기 IC칩(122)이 탑재된 내부공간은 몰딩을 하게 되는데, 이때 몰딩 재료로서, 통상적으로 에폭시 수지를 사용한다.The IC chip 122 in which various circuit parts and memory parts are integrated is protruded in a step shape inward in a state where it is adhesively fixed to the upper surface of the first ceramic layer 121a, which is the bottom surface of the IC chip mounting package 121. Wire bonding between the plurality of bonding pads 124 mounted on the protrusion of the second ceramic layer 121b and the plurality of terminal pads 125 mounted on the upper surface of the IC chip 122 with wires 126 ( While electrically connecting them to each other by wire bonding, the internal space in which the IC chip 122 is mounted is molded. In this case, epoxy resin is generally used as a molding material.

상술한 바와 같이 형성된 수정편(112)이 탑재된 패키지(110)와 IC칩(112)이 탑재된 패키지(120)는, 또다른 조립라인에서 IC칩(112)이 탑재된 패키지(120)를 하부부품으로 하고, 상기 수정편(112)이 탑재된 패키지(110)를 상부부품으로 하여, 상기 IC칩(112)이 탑재된 패키지(120) 상부면에 형성된 솔더패드(127)와 상기 수정편(112)이 탑재된 패키지(110)의 하부면에 형성된 패드사이에 개재되는 솔더볼을 매개로 하여 서로 일체로 접합됨으로써 수정편(112)이 탑재된 패키지(110)와 IC칩(122)이 탑재된 패키지(120)로 이루어진 이중구조의 발진기(100)가 형성된다.The package 110 on which the crystal piece 112 formed as described above is mounted, and the package 120 on which the IC chip 112 is mounted, have another package 120 on which the IC chip 112 is mounted. The solder pad 127 and the crystal piece formed on the upper surface of the package 120 on which the IC chip 112 is mounted, the lower part being a package 110 on which the crystal piece 112 is mounted. The package 110 on which the crystal piece 112 is mounted and the IC chip 122 are mounted by being integrally bonded to each other by solder balls interposed between pads formed on the bottom surface of the package 110 on which the 112 is mounted. An oscillator 100 having a dual structure consisting of the package 120 is formed.

도 2는 종래 기술에 의한 발진기의 저면도를 나타낸다.2 shows a bottom view of an oscillator according to the prior art.

도 2에서 도시한 바와 같이, 메인기판(미도시)의 상부면에 탑재되는 IC칩 탑재용 패키지(121)의 바닥면 모서리부에는 전원용 단자(201a), 주파수 출력단자(201b), 전압제어용 단자(201c) 및 접지용 단자(201d)로 사용되는 복수개의 외부단자가 형성되고, 이들은 상기 IC칩(122)측으로 전원을 공급하고, 보상된 주파수를 출력할 수 있도록 각 단자패드(125)와 전기적으로 연결된다. 이때, 발생된 발진주파수는, 상기 주파수 출력단자(201b)를 통하여 모니터링되며, 이에 따라 발진주파수의 특성을 조정하게 된다.As shown in FIG. 2, a power supply terminal 201a, a frequency output terminal 201b, and a voltage control terminal are provided at a bottom edge of an IC chip mounting package 121 mounted on an upper surface of a main board (not shown). A plurality of external terminals used as the 201c and the grounding terminal 201d are formed, and they are electrically connected to the terminal pads 125 so as to supply power to the IC chip 122 and output a compensated frequency. Is connected. At this time, the generated oscillation frequency is monitored through the frequency output terminal 201b, thereby adjusting the characteristics of the oscillation frequency.

또한, 도면부호 123a 내지 123d는 IC단자를 나타낸다. 상기 IC단자(123a, 123b, 123c, 123d)는, 상기 IC칩(122)이 탑재된 패키지(120)의 장변측 좌우양측면에 함몰되어 형성된 홈에, 도전성물질이 일정 두께로 도포되어 형성된 단자부이다.Reference numerals 123a to 123d denote IC terminals. The IC terminals 123a, 123b, 123c, and 123d are terminal portions formed by recessing conductive materials with a predetermined thickness in grooves formed by recessing the left and right sides of the long side of the package 120 on which the IC chip 122 is mounted. .

도 3은 도 1 및 도 2에 도시된 종래 기술에 의한 발진기의 제조방법을 나타내기 위한 흐름도이다.3 is a flowchart illustrating a method of manufacturing an oscillator according to the related art shown in FIGS. 1 and 2.

상기 도 3을 참조하여 종래 기술에 의한 발진기의 제조방법을 상세히 설명하면 다음과 같다.Referring to Figure 3 described in detail the manufacturing method of the oscillator according to the prior art as follows.

먼저, 트레이에 패키지를 로딩(loading)한다(S301).First, a package is loaded into a tray (S301).

그 다음, 상기 패키지에 형성된 캐비티 하부에 IC칩을 탑재한다(S302).Next, the IC chip is mounted on the lower portion of the cavity formed in the package (S302).

그 다음, 패키지에 탑재된 상기 IC칩과 패키지 표면을 본딩한다(S303).Next, the IC chip mounted on the package and the package surface are bonded (S303).

그 다음, 상기 IC칩이 탑재된 패키지 내부를 몰딩한다(S304). Next, the inside of the package in which the IC chip is mounted is molded (S304).

그 다음, 상기 IC칩이 탑재된 패키지 위에 수정편이 탑재된 패키지를 접합하여 복수의 조립체를 형성한다(S305).Next, a plurality of assemblies are formed by bonding the package on which the crystal piece is mounted on the package on which the IC chip is mounted (S305).

그 다음, 상기 조립체 내에 탑재된 IC칩에 데이터를 입력한다(S306). Then, data is input to the IC chip mounted in the assembly (S306).

여기서, 데이터를 입력하는 방법은 데이터입출력기를 IC칩이 탑재된 패키지쪽으로 이동시켜 상기 데이터입출력기의 프로브 선단부와 이에 대응되는 IC단자를 서로 각각 접촉시킨 상태에서, 데이터를 상기 IC단자를 통하여 상기 IC칩 내로 입력시킨다. Here, in the data input method, the data input / output is moved toward the package on which the IC chip is mounted, and the data is inputted to the IC through the IC terminal while the probe tip and the corresponding IC terminal of the data input / output contact each other. Input into chip

그 다음, 상기 조립체 배면에 형성된 주파수 출력단자를 통하여, 발진주파수의 특성을 조정한다(S307).Then, through the frequency output terminal formed on the back of the assembly, the characteristics of the oscillation frequency is adjusted (S307).

이때, 상기 발진주파수를 조정하는 방법은, 상기 주파수 출력단자를 통하여,상기 발진주파수가 사용자가 원하는 주파수인지를 모니터링(S307a)하고, 그 측정치가, 사용자가 원하는 주파수에 해당한다면, 별도의 보정(보상)과정을 거치지 않고 발진기의 제조를 완성한다.At this time, the method for adjusting the oscillation frequency, through the frequency output terminal, and monitors whether the oscillation frequency is the frequency desired by the user (S307a), and if the measurement value corresponds to the frequency desired by the user, a separate correction ( Complete the manufacture of the oscillator without going through the compensation process.

그러나, 그 측정치가, 사용자가 원하는 주파수에 해당하지 않는다면, 상기 IC칩에 그 측정치에 따른 새로운 데이터를 입력(S307b)하는 별도의 보정(보상)과정을 거친 후에 발진기의 제조를 완성한다.However, if the measured value does not correspond to the frequency desired by the user, the oscillator is completed after a separate correction (compensation) process of inputting new data according to the measured value into the IC chip (S307b).

그러나, 상술한 바와 같은 종래의 발진기의 제조방법에 있어서는, 트레이에 삽입하고 추출하는 과정을 매 공정마다 반복해야 하므로 시간적인 손실이 발생하며, 또한 트레이는 철재 또는 강도가 강한 재질로 되어 있어서 세라믹 성분의 패키지를 트레이에 로딩할 때, 패키지에 충격이 가해지므로 이로 인해 패키지가 손상되는 문제점이 있었다.However, in the conventional method of manufacturing the oscillator as described above, the process of inserting and extracting into the tray must be repeated for each step, so that time loss occurs, and the tray is made of steel or a material of high strength so that the ceramic component When loading the package in the tray, the package is damaged because of the impact is applied to the package.

한편, 도 1에서 도시한 바와 같이, 이러한 구조를 갖는 발진기(100)는 제품에 탑재되는 부품의 소형화 및 인접부품 간의 복합 모듈화가 진행되면서 소형화 설계되어 IC칩(122)이 탑재된 패키지(120)의 길이, 폭 및 두께가 짧아지고, 좁아지며, 얇아지게 됨에 따라, IC단자(123a, 123b, 123c, 123d)를 형성하기 위해 상기 IC칩 탑재용 패키지(121)의 좌우양측 외벽에 형성된 홈 자체가 차지하는 공간도 상당한 의미를 가지게 되며, 상기 공간에 의해 IC칩을 탑재할 수 없는 문제점이 발생하기도 한다. Meanwhile, as shown in FIG. 1, the oscillator 100 having such a structure is designed to be miniaturized while miniaturization of components mounted on a product and complex modularization between adjacent components, such that the package 120 on which the IC chip 122 is mounted. As the length, width, and thickness of the circuit boards become shorter, narrower, and thinner, the grooves formed on the left and right outer walls of the IC chip mounting package 121 to form the IC terminals 123a, 123b, 123c, and 123d. The space occupied also has a significant meaning, and there is a problem that the IC chip cannot be mounted by the space.

또한, 상기 발진기(100)의 소형화에 맞추어, 상기 IC칩(122)이 탑재된 패키지(120)의 좌우양측 외벽에 각각 한쌍으로 구비되는 IC단자(123a, 123b, 123c, 123d) 간의 간격(D)도 상기 발진기(100)의 축소비율에 따라 줄어들게 되며, 이에 따라 IC칩(122)이 탑재된 패키지(120)의 외벽에 비아홀 형태로 형성되는 IC단자(123a, 123b, 123c, 123d)의 크기를 축소시키는데 있어서, 공정상 한계가 발생하는 문제점이 있었다.In addition, in accordance with the miniaturization of the oscillator 100, a gap D between the IC terminals 123a, 123b, 123c, and 123d, which is provided in pairs on the left and right outer walls of the package 120 on which the IC chip 122 is mounted. ) Also decreases according to the reduction ratio of the oscillator 100, and accordingly, the size of the IC terminals 123a, 123b, 123c, and 123d formed in via holes on the outer wall of the package 120 on which the IC chip 122 is mounted. In reducing the size, there was a problem that a process limit occurs.

또한, 상기 발진기(100)의 좌우양측에 한쌍의 프로브(129, 130)를 갖는 데이터입출력기(128)를 배치하고, 상기 IC칩(122)이 탑재된 패키지(120)의 IC단자(123a, 123b, 123c, 123d)를 통하여 데이터를 입출력하는 작업시, 서로 인접하는 IC단자(123a, 123b) 사이 또는 또다른 IC단자(123c, 123d) 사이의 간격(D)이 좁기 때문에 서로 인접하는 단자간 및/또는 프로브(129, 130)간에 접촉불량이 발생할 가능성이 매우 높아지는 문제점이 있었다. In addition, the IC terminal 123a of the package 120 in which the data input / output 128 having a pair of probes 129 and 130 is disposed on the left and right sides of the oscillator 100 and the IC chip 122 is mounted. In the operation of inputting / outputting data through the 123b, 123c, and 123d, the space D between the adjacent IC terminals 123a and 123b or between the other IC terminals 123c and 123d is narrow, so that the terminals are adjacent to each other. And / or the possibility of poor contact between the probes 129 and 130 is very high.

이와 더불어, 상기 IC단자(123a, 123b, 123c, 123d)에 선단부를 접촉시켜 데이터를 입출력하는데 사용되는 프로브(129, 130)간의 간격(D1)도 축소화된 단자간의 간격에 맞추어 축소시켜야 하는데, 급속한 추세로 소형화되는 발진기(100)의 소형화 설계에 맞추어 상기 프로브(129, 130)간의 간격(D1)을 축소시키기 위하여, 상기 데이터입출력기(128)의 구조를 변경하거나 이를 새롭게 제작하는 것은 쉽지 않을 뿐 아니라, 구조변경 및 재제작에 있어 과다한 비용이 소요되는 문제점이 있었다. In addition, the gap D1 between the probes 129 and 130 used to input and output data by contacting the tip portions of the IC terminals 123a, 123b, 123c, and 123d must be reduced in accordance with the reduced terminal spacing. In order to reduce the gap D1 between the probes 129 and 130 in accordance with the miniaturized design of the oscillator 100 which is miniaturized by the trend, it is not easy to change the structure of the data input / output 128 or to manufacture a new one. Rather, there was a problem in that excessive costs were required for restructuring and remanufacturing.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 발진기 제작의 대부분의 공정을 패키지 어레이 상태로 진행시킴으로써, 제조공정상에서 발생되는 시간적인 손실 및 패키지에 가해지는 충격을 줄일 수 있을 뿐 아니라, 패키 지 어레이 상면에 IC단자를 형성함으로써 공정시간이 단축되고, 데이터입력시 IC단자의 크기가 작거나 IC단자간의 간격이 좁아서 나타날 수 있는 접촉 불량을 방지할 수 있으며, IC칩을 탑재하는데 필요한 패키지 표면의 공간을 확보할 수 있는 발진기 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and by proceeding most of the oscillator fabrication in the package array state, not only can reduce the time loss and impact applied to the package, but also the package By forming IC terminal on the upper surface of G-array, process time can be shortened, and contact defects that can appear due to small size of IC terminal or small gap between IC terminals during data input can be prevented. The present invention provides an oscillator capable of securing a space and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명에 의한 발진기의 제조방법은, 복수의 IC칩 탑재용 패키지를 정렬하여 패키지 어레이를 형성하는 패키지 어레이 형성단계; 상기 복수의 IC칩 탑재용 패키지에 IC칩을 탑재하는 IC칩 탑재단계; 상기 탑재된 IC칩과 상기 복수의 IC칩 탑재용 패키지를 본딩하는 본딩단계; 상기 IC칩이 탑재된 복수의 IC칩 탑재용 패키지를 몰딩하는 몰딩단계; 상기 IC칩이 탑재된 복수의 IC칩 탑재용 패키지 위에, 압전소자가 탑재된 복수의 압전소자 탑재용 패키지를 접합하여 복수의 조립체를 형성하는 조립체 형성단계; 상기 복수의 조립체 내에 탑재된 IC칩에 소정의 데이터를 입력하는 데이터 입력단계; 및 상기 복수의 조립체를 각각의 조립체로 분리하는 단계;를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of manufacturing an oscillator, comprising: a package array forming step of aligning a plurality of IC chip mounting packages to form a package array; An IC chip mounting step of mounting an IC chip in the plurality of IC chip mounting packages; Bonding the mounted IC chip with the plurality of IC chip mounting packages; A molding step of molding a plurality of IC chip mounting packages on which the IC chip is mounted; An assembly forming step of bonding a plurality of piezoelectric element mounting packages on which the piezoelectric element is mounted to form a plurality of assemblies on the plurality of IC chip mounting packages on which the IC chips are mounted; A data input step of inputting predetermined data into IC chips mounted in the plurality of assemblies; And separating the plurality of assemblies into respective assemblies.

여기서, 상기 압전소자로서 수정편을 사용하는 것을 특징으로 한다.Here, a crystal piece is used as the piezoelectric element.

그리고, 상기 데이터 입력단계에서, 상기 데이터는, 상기 패키지 어레이에 형성된 공통의 IC단자를 통하여 입력하는 것을 특징으로 한다.In the data input step, the data is input through a common IC terminal formed in the package array.

이때, 상기 데이터 입력단계에서, 상기 복수의 조립체 내에 탑재된 IC칩에 데이터를 동시에 입력하는 것을 특징으로 한다.At this time, in the data input step, characterized in that to simultaneously input data to the IC chip mounted in the plurality of assemblies.

또한, 상기 데이터 입력단계에서, 상기 데이터 입력단계에서, 상기 복수의 조립체 내에 탑재된 IC칩에 데이터를 선택적으로 입력하는 것을 특징으로 한다.In the data input step, in the data input step, data may be selectively input to IC chips mounted in the plurality of assemblies.

그리고, 상기 데이터 입력단계 후, 발진주파수의 특성을 조정하는 단계를 더 포함하는 것을 특징으로 한다.The method may further include adjusting a characteristic of the oscillation frequency after the data input step.

또한, 상기 발진주파수의 특성을 조정하는 방법은, 상기 IC칩 탑재용 패키지 표면에 형성된 주파수 출력단자를 통해 상기 발진주파수를 모니터링하면서 조정하는 것을 특징으로 한다.In addition, the method of adjusting the characteristics of the oscillation frequency, characterized in that for adjusting while monitoring the oscillation frequency through the frequency output terminal formed on the surface of the IC chip mounting package.

한편, 상기 목적을 달성하기 위한 본 발명에 의한 발진기는, 패키지 어레이에 형성된 공통의 IC단자를 통하여 소정의 데이터가 입력된 IC칩; 상기 IC칩이 탑재된 IC칩 탑재용 패키지; 및 상기 IC칩 탑재용 패키지 상부에 결합되고, 압전소자가 탑재된 압전소자 탑재용 패키지;를 포함하는 것을 특징으로 한다.On the other hand, the oscillator according to the present invention for achieving the above object, the IC chip is a predetermined data input via a common IC terminal formed in the package array; An IC chip mounting package on which the IC chip is mounted; And a piezoelectric element mounting package coupled to the IC chip mounting package and mounted with a piezoelectric element.

여기서, 상기 발진기는, 상기 IC칩 탑재용 패키지 표면에 형성되며, 상기 발진주파수를 조정하기 위해 상기 발진주파수를 출력하는 주파수 출력단자를 더 포함하는 것을 특징으로 한다.Here, the oscillator is formed on the IC chip mounting package surface, characterized in that it further comprises a frequency output terminal for outputting the oscillation frequency to adjust the oscillation frequency.

또한, 상기 압전소자는 수정편인 것을 특징으로 한다.In addition, the piezoelectric element is characterized in that the crystal piece.

또한, 상기 IC칩 탑재용 패키지와 압전소자 탑재용 패키지 중 적어도 어느 하나는, 내부공간이 형성되도록 복수개의 세라믹층이 적층되어 형성된 것을 특징으로 한다.In addition, at least one of the IC chip mounting package and the piezoelectric element mounting package may be formed by stacking a plurality of ceramic layers to form an internal space.

이하, 첨부된 도면을 참조하여 본 발명에 의한 실시예에 대하여 보다 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 4 및 도 5는 본 발명에 의한 발진기의 분해사시도 및 저면도를 나타낸다.4 and 5 show an exploded perspective view and a bottom view of the oscillator according to the present invention.

본 발명에 의한 발진기(400)는 도 4 및 도 5에 도시한 바와 같이, 후술할 제조공정에 의해, IC칩(422)의 기억부 내에 데이터를 입력하고 IC칩(422)의 기억부로부터 조정된 데이터를 외부로 출력하는데 사용되는 IC단자가 제거됨에 따라 소형화설계가 가능한 것으로서, 이러한 발진기(400)는 수정편(412)이 탑재된 패키지(410), IC칩이 탑재된 패키지(420)로 구성되며, 도면부호 423a 내지 423d는 종래 기술에 있어서(도 1참조) IC단자와 IC칩이 전기적으로 연결되었던 자리를 의미한다. As shown in Figs. 4 and 5, the oscillator 400 according to the present invention inputs data into a storage unit of the IC chip 422 and adjusts it from the storage unit of the IC chip 422 by a manufacturing process to be described later. Miniaturized design is possible as the IC terminal used to output the data to the outside is removed. Such an oscillator 400 is a package 410 on which the crystal piece 412 is mounted and a package 420 on which the IC chip is mounted. The reference numerals 423a to 423d denote positions where the IC terminal and the IC chip are electrically connected in the prior art (see FIG. 1).

본 실시예에서는 압전소자(412)로서 주파수 안정도가 우수한 수정편(412)을 사용한다.In this embodiment, a crystal piece 412 having excellent frequency stability is used as the piezoelectric element 412.

그리고, 본 발명에 의해 구성되는 발진기(400)의 구조는 전압조정형 수정발진기(VCXO), 온도보상형 수정발진기(TCXO), 항온조정형 수정발진기(OCXO) 등에 선택적으로 적용가능한 것으로 이해되어야 한다.In addition, it is to be understood that the structure of the oscillator 400 constructed by the present invention is selectively applicable to a voltage controlled crystal oscillator (VCXO), a temperature compensated crystal oscillator (TCXO), a constant temperature controlled crystal oscillator (OCXO), and the like.

먼저, 도 4에 도시한 바와 같이, 상기 수정편(412)이 탑재된 패키지(410)는 장방형의 수정편(412)이 내부공간에 탑재되도록 일정크기의 오목한 내부공간을 갖는 수정편 탑재용 패키지(411)와 그 상부를 덮는 커버(413)로 구성된다. 이때, 커버는 통상적으로 리드(lid)를 사용하며, 이로써 수정편 탑재용 패키지(411)내의 수 정편(412)이 외부로부터 보호되게 된다.First, as shown in FIG. 4, the package 410 on which the crystal piece 412 is mounted has a crystal piece mounting package having a concave internal space having a predetermined size so that the rectangular crystal piece 412 is mounted in the internal space. 411 and a cover 413 covering the upper portion. In this case, the cover typically uses a lid so that the quartz crystal piece 412 in the crystal piece mounting package 411 is protected from the outside.

그리고, 상기 수정편 탑재용 패키지(411)는 상부면에 회로패턴이 인쇄된 제 1세라믹층(미도시)과, 그 외측 테두리를 따라 적층되어 오목한 내부공간을 형성하는 사각틀형상의 제 2세라믹층(미도시)으로 구성되며, 상기 커버(413)는 수정편(412)이 탑재되는 내부공간을 외부와 완전히 차단하도록 상기 수정편 탑재용 패키지(411)의 상부면에 솔더링방식으로 접합된다.The crystal piece mounting package 411 includes a first ceramic layer (not shown) printed with a circuit pattern on an upper surface thereof, and a second ceramic layer having a rectangular frame shape stacked along an outer edge thereof to form a concave inner space. The cover 413 is bonded to the upper surface of the crystal piece mounting package 411 in a soldering manner so as to completely block the internal space in which the crystal piece 412 is mounted from the outside.

한편, 상기 IC칩(422)이 탑재된 패키지(420)는 다양한 회로부 및 기억부가 집적된 IC칩(422)이 탑재되도록 일정크기의 오목한 내부공간을 갖는 IC칩 탑재용 패키지(421)로 구성되며, 상기 IC칩 탑재용 패키지(421)는 상부면에 회로패턴이 인쇄된 제 1세라믹층(421a)과 그 외측 테두리를 따라 적층되어 오목한 내부공간을 형성하는 사각틀형상의 적어도 하나이상의 제 2세라믹층(421b), 제 3세라믹층(421c)으로 구성된다.Meanwhile, the package 420 on which the IC chip 422 is mounted is composed of an IC chip mounting package 421 having a concave internal space of a predetermined size so that the IC chip 422 integrated with various circuit parts and storage parts is mounted thereon. The IC chip mounting package 421 may include a first ceramic layer 421a printed with a circuit pattern on an upper surface thereof and at least one second ceramic layer having a rectangular frame shape stacked along an outer edge thereof to form a concave inner space. 421b and a third ceramic layer 421c.

상기 제 2세라믹층(421b)에는 내부공간으로 연장되는 돌출부를 형성하고, 상기 돌출부에는 복수개의 본딩패드(424)를 형성하며, 이와 대응하는 IC칩(422)의 상부면에는 복수개의 단자패드(425)를 형성하여 상기 본딩패드(424)와 단자패드(425)가 전기적으로 연결되도록 본딩하는데, 이때 본딩하는 방법에는 와이어 본딩(wire bonding) 또는 플립 본딩(flip bonding)이 사용된다. The second ceramic layer 421b has a protrusion extending to an internal space, a plurality of bonding pads 424 are formed on the protrusion, and a plurality of terminal pads are formed on an upper surface of the corresponding IC chip 422. 425 is formed to bond the bonding pads 424 and the terminal pads 425 to be electrically connected. In this case, wire bonding or flip bonding is used.

상술한 바와 같은 구성을 갖는 발진기(400)는 IC칩(422)이 탑재된 패키지(420)의 IC칩(422)이 상부로 노출된 상태에서, 그 상부면에 수정편(412)이 탑재된 패키지(410)를 상부부품으로 하여 상하적층하며, 적층된 수정편(412)이 탑재된 패 키지(410)와 IC칩(422)이 탑재된 패키지(420)는, 상기 수정편(412)이 탑재된 패키지(410)의 제 1세라믹층에 형성된 솔더패드와 IC칩(422)이 탑재된 패키지(420)의 제 3세라믹층(421c)에 형성된 솔더패드(427) 사이에 솔더볼이 삽입되어 이를 매개로 일체로 접합하게 된다.In the oscillator 400 having the above-described configuration, the crystal piece 412 is mounted on the upper surface of the oscillator 400 with the IC chip 422 of the package 420 on which the IC chip 422 is mounted. The package 410 is stacked on top of the package 410, and the package 410 on which the stacked crystal pieces 412 are mounted and the package 420 on which the IC chip 422 is mounted are formed. Solder balls are inserted between the solder pads formed on the first ceramic layer of the package 410 and the solder pads 427 formed on the third ceramic layer 421c of the package 420 on which the IC chip 422 is mounted. It is joined integrally through the media.

한편, 도 5에서 도시한 바와 같이, 메인기판(미도시)의 상부면에 탑재되는 IC칩 탑재용 패키지(421)의 바닥면 모서리부에는 전원용 단자(501a), 주파수 출력단자(501b), 전압제어용 단자(501c) 및 접지용 단자(501d)로 사용되는 복수개의 외부단자가 형성되고, 이들은 상기 IC칩(422)측으로 전원을 공급하고, 보상된 주파수를 출력할 수 있도록 각 단자패드(425)와 전기적으로 연결된다. 이때, 발생된 발진주파수는, 상기 주파수 출력단자(501b)를 통하여 모니터링되며, 이에 따라 발진주파수의 특성을 조정하게 된다.On the other hand, as shown in Figure 5, the bottom edge of the IC chip mounting package 421 mounted on the upper surface of the main board (not shown), the power terminal 501a, the frequency output terminal 501b, voltage A plurality of external terminals used as the control terminal 501c and the ground terminal 501d are formed, and these terminal pads 425 are configured to supply power to the IC chip 422 and output a compensated frequency. Is electrically connected to the At this time, the generated oscillation frequency is monitored through the frequency output terminal 501b, thereby adjusting the characteristics of the oscillation frequency.

또한, 도면부호 423a 내지 423d는 IC단자와 IC칩이 전기적으로 연결되었던 자리로서, 종래에는 IC칩이 탑재된 패키지의 장변측 좌우양측면을 함몰하여 홈을 형성하고, 그 홈에 IC단자를 형성함으로써 홈이 차지하는 공간을 사용할 수 없었다. 그러나, 본 발명의 경우, 후술할 제조공정에 의해 형성된 IC칩 탑재용 패키지(421)에는, 종래 기술에서의 필수 구성이었던 IC단자가 제조공정에 의하여 필요없게 됨에 따라 종래에 홈이 차지했던 공간을 확보할 수 있게 된다. In addition, reference numerals 423a to 423d denote the positions where the IC terminal and the IC chip are electrically connected. Conventionally, grooves are formed by recessing the left and right sides of the long side of the package in which the IC chip is mounted, thereby forming the IC terminal in the groove. The space occupied by the home was not available. However, in the case of the present invention, the IC chip mounting package 421 formed by the manufacturing process described later eliminates the space occupied by the grooves as the IC terminal, which is an essential configuration in the prior art, is not required by the manufacturing process. It can be secured.

여기서, 시간이 지날수록 IC칩(422)이 시간에 따라 소형화되는 속도는 IC칩 탑재용 패키지(421) 표면이 시간에 따라 소형화되는 속도를 따라갈 수 없으므로, 이에 따라 IC칩(422)을 탑재하기 위한 IC칩 탑재용 패키지(421)의 공간 중 종래에 홈이 차지했던 공간은 상당한 의미를 가지게 된다.Here, the speed at which the IC chip 422 is miniaturized with time cannot follow the speed at which the surface of the IC chip mounting package 421 is miniaturized with time, so that the IC chip 422 is mounted accordingly. The space occupied by the grooves of the conventional IC chip mounting package 421 has a significant meaning.

예를 들어, 현재 통상적으로 사용되는 IC칩(422)과 IC칩 탑재용 패키지(421)의 표면의 크기는 각각 1.6㎜ x 1.2㎜ 및 2.5㎜ x 2.0㎜이다. 또한, IC칩(422)과 IC단자를 전기적으로 연결하기 위한 도전성 물질을 형성하기 위해서는 어느 정도의 IC칩 탑재용 패키지(421) 공간이 확보되어야 하며, 이에 따라 탑재된 IC칩(422) 크기에 비해 상대적으로 IC칩 탑재용 패키지(421)의 공간은 협소하게 된다.For example, the sizes of the surfaces of the IC chip 422 and the IC chip mounting package 421 which are commonly used at present are 1.6 mm x 1.2 mm and 2.5 mm x 2.0 mm, respectively. In addition, in order to form a conductive material for electrically connecting the IC chip 422 and the IC terminal, a certain amount of space for the IC chip mounting package 421 must be secured, and thus the size of the mounted IC chip 422 is increased. In comparison, the space of the IC chip mounting package 421 becomes relatively small.

따라서 종래 기술에 의할 경우, 상기 IC칩 탑재용 패키지(421) 공간에 IC칩(422)을 탑재하는데 상당한 어려움이 있었다.Therefore, according to the prior art, there is a considerable difficulty in mounting the IC chip 422 in the IC chip mounting package 421 space.

또한, 현재 2.0㎜ x 1.6㎜ 크기의 IC칩 탑재용 패키지(421)가 개발되었으나, 상기 IC칩 탑재용 패키지(421)에 탑재하기에 적당한 IC칩을 개발하는데까지는 어느 정도 시간이 필요하다. In addition, although an IC chip mounting package 421 having a size of 2.0 mm x 1.6 mm has been developed, it takes some time to develop an IC chip suitable for mounting in the IC chip mounting package 421.

따라서 본 발명에 의할 경우, 종래에 IC단자를 위해 형성된 홈이 차지했던 공간을 확보할 수 있게 되어, IC칩(422)의 크기가 상기 IC칩(422)을 탑재하기에 적당한 IC칩 탑재용 패키지(421)의 표면의 크기보다 클지라도 곧바로 상기 IC칩(422)을 탑재할 수 있게 된다. Therefore, according to the present invention, it is possible to secure the space occupied by the grooves formed for the IC terminal in the prior art, the size of the IC chip 422 is suitable for mounting the IC chip 422 Even if larger than the size of the surface of the package 421, the IC chip 422 can be mounted immediately.

한편, 도 6은 본 발명에 의하여 형성된 패키지 어레이의 평면도를 나타낸 것이다.On the other hand, Figure 6 shows a plan view of a package array formed by the present invention.

도 6에 도시한 바와 같이, 복수개의 IC칩(422)이 탑재된 패키지(420)를 정렬하여 패키지 어레이(package array; 600)를 형성하며, 상기 패키지 어레이(600) 상태에서, 수정편(412) 탑재된 패키지(410)를 상기 IC칩(422)이 탑재된 패키지(420) 위에 조립한다. As shown in FIG. 6, the package 420 on which the plurality of IC chips 422 are mounted is aligned to form a package array 600, and in the state of the package array 600, the crystal piece 412. ) Mounted package 410 is assembled on the package 420 on which the IC chip 422 is mounted.

종래에는 트레이에 패키지를 로딩하는 공정을 수행함으로써 상기 패키지가 손상되고 시간적인 손실이 발생하는 문제점이 있었으나, 본 발명의 경우, 패키지 어레이 상태로 후술하는 제조공정을 수행하기 때문에 트레이에 로딩하는 공정이 필요없게 되므로 패키지에 가해지는 충격으로 인한 패키지의 손상을 방지할 수 있을 뿐 아니라, 트레이에 삽입하고 추출하는 시간을 절약할 수 있게 된다.Conventionally, there is a problem that the package is damaged and time is lost by performing a process of loading a package in a tray, but in the case of the present invention, the process of loading a tray is performed because the manufacturing process described below is performed in a package array state. This eliminates the need for damage to the package due to impacts on the package, as well as saving time for insertion and extraction into the tray.

IC단자 중 두개의 단자(601c, 601d)는 패키지 어레이(600) 상면에 형성되고, 나머지 두 단자(601a, 601b)는 IC칩이 탑재된 복수의 패키지(420) 각각에 형성된다.  Two terminals 601c and 601d of the IC terminals are formed on the upper surface of the package array 600, and the other two terminals 601a and 601b are formed in each of the plurality of packages 420 on which the IC chip is mounted.

상기 패키지 어레이(600) 상면에 형성된 두 단자(601c, 601d)는 클럭 및 데이터 입출력단자로서, 복수의 패키지(420) 내에 탑재된 IC칩(422)에 공통적으로 연결되어 있으며, 나머지 두 단자(601a, 601b)는 칩셀렉(CS)용 단자, 유틸(UTIL)용 단자로서 IC칩(422)이 탑재된 복수의 패키지(420) 각각에 개별적으로 연결되어 있다. 따라서, 상기 패키지 어레이(600) 상면에 형성된 두 단자(601c, 601d)를 통하여 동시에 데이터를 입력할 수 있으므로 발진기가 제조되는 전체 공정시간을 단축할 수 있다. The two terminals 601c and 601d formed on the upper surface of the package array 600 are clock and data input / output terminals, and are commonly connected to the IC chips 422 mounted in the plurality of packages 420, and the other two terminals 601a are provided. , 601b is a terminal for a chip select (CS) and a terminal for a utility (UTIL) and is individually connected to each of a plurality of packages 420 on which the IC chip 422 is mounted. Therefore, since data can be simultaneously input through the two terminals 601c and 601d formed on the package array 600, the overall process time for manufacturing the oscillator can be shortened.

도 7은 본 발명에 의한 발진기의 제조방법을 나타내기 위한 흐름도이다.7 is a flowchart illustrating a method of manufacturing an oscillator according to the present invention.

상기 도 7을 참조하여 본 발명에 의한 발진기의 제조방법을 상세히 설명하면 다음과 같다.Referring to Figure 7 described in detail the manufacturing method of the oscillator according to the present invention.

먼저, 상기 복수의 IC칩 탑재용 패키지를 정렬하여 패키지 어레이를 형성한다(S701).First, a package array is formed by aligning the plurality of IC chip mounting packages (S701).

그 다음, 패키지 어레이 상태에서, IC칩 탑재용 패키지 각각에 형성된 캐비티 하부에 IC칩을 탑재한다(S702).Then, in the package array state, the IC chip is mounted on the lower portion of the cavity formed in each IC chip mounting package (S702).

그 다음, 패키지 어레이 상태에서, IC칩 탑재용 패키지 각각에 탑재된 상기 IC칩과 상기 IC칩 탑재용 패키지 표면을 본딩한다(S703).Then, in the package array state, the IC chip mounted on each IC chip mounting package and the surface of the IC chip mounting package are bonded (S703).

그 다음, 패키지 어레이 상태에서, 상기 IC칩이 탑재된 복수의 IC칩 탑재용 패키지를 몰딩한다(S704). Next, in the package array state, a plurality of IC chip mounting packages on which the IC chip is mounted are molded (S704).

여기서, 습기나 진동에 의한 열화나 고장의 발생을 방지할 목적으로 몰딩하며, 통상적으로 상기 IC칩이 탑재된 복수의 패키지 내부에 에폭시 수지를 충진하여 몰딩한다.Here, molding is performed for the purpose of preventing deterioration or failure due to moisture or vibration, and is typically molded by filling an epoxy resin in a plurality of packages on which the IC chip is mounted.

그 다음, 패키지 어레이 상태에서, 상기 IC칩이 탑재된 각각의 IC칩 탑재용 패키지 위에 수정편이 탑재된 패키지를 접합하여 복수의 조립체를 형성한다(S705).Then, in the package array state, a plurality of assemblies are formed by bonding the package on which the crystal piece is mounted on each IC chip mounting package on which the IC chip is mounted (S705).

그 다음, 패키지 어레이 상태에서, 상기 조립체 내에 탑재된 IC칩에 데이터를 입력한다(S706). Then, in the package array state, data is input to the IC chip mounted in the assembly (S706).

여기서, 데이터를 입력하는 방법은 데이터입출력기를 IC칩이 탑재된 복수의 패키지쪽으로 이동시켜 상기 데이터입출력기의 프로브 선단부와 이에 대응되는 IC단자를 서로 각각 접촉시킨 상태에서, 데이터를 상기 IC단자를 통하여 상기 IC칩 내로 입력시킨다. Here, in the data input method, the data input / output unit is moved toward a plurality of packages on which the IC chip is mounted, and the data is inputted through the IC terminal while the probe tip of the data input / output unit and the corresponding IC terminal contact each other. Input into the IC chip.

이때, 데이터는 상기 패키지 어레이의 상면에 형성된 2개의 IC단자(601c, 601d)와 IC칩이 탑재된 복수의 패키지 각각에 형성된 2개의 IC단자(601a, 601b)를 통하여 입력되며, 상기 4개의 IC단자를 통하여 복수개의 패키지에 동시에 데이터를 입력하거나 해당되는 패키지의 전원전압만 가동시킴으로써 선택적으로 데이터를 입력할 수 있다.In this case, data is input through two IC terminals 601c and 601d formed on the upper surface of the package array and two IC terminals 601a and 601b formed in each of the plurality of packages on which the IC chip is mounted. Data can be selectively inputted by simultaneously inputting data to a plurality of packages through a terminal or by only operating a power supply voltage of a corresponding package.

또한, 종래에는 IC칩이 탑재된 패키지가 점점 소형화됨에 따라 IC단자 간의 간격이 좁아지게 되어, 상기 데이터 입출력부의 프로브와 IC단자 간에 접촉 불량이 많았으나, 본 발명의 경우, 패키지 어레이의 상면에 IC단자를 형성함으로써 IC단자 간의 간격이 넓어지게 되어, 상기 데이터 입출력부의 프로브와 IC단자 간에 접촉 불량을 방지할 수 있게 되었다.In addition, in the related art, as the package on which the IC chip is mounted becomes smaller, the spacing between the IC terminals becomes narrower, and there is a lot of poor contact between the probe and the IC terminal of the data input / output unit. However, in the present invention, the IC is disposed on the upper surface of the package array. By forming the terminals, the spacing between the IC terminals can be widened, thereby preventing contact failure between the probe of the data input / output unit and the IC terminals.

그 다음, 패키지 어레이 상태에서, 상기 조립체 배면에 형성된 주파수 출력단자를 통하여, 발진주파수의 특성을 조정한다(S707).Next, in the package array state, the characteristic of the oscillation frequency is adjusted through the frequency output terminal formed on the rear surface of the assembly (S707).

이때, 상기 발진주파수를 조정하는 방법은, 상기 주파수 출력단자를 통하여, 상기 발진주파수가 사용자가 원하는 주파수인지를 모니터링(S707a)하고, 그 측정치가, 사용자가 원하는 주파수에 해당하지 않는다면, 상기 IC칩에 그 측정치에 따른 새로운 데이터를 입력(S707b)하는 별도의 보정(보상)과정을 거친 후에 후술하는 S708 단계로 진행된다. At this time, the method for adjusting the oscillation frequency, through the frequency output terminal to monitor whether the oscillation frequency is the frequency desired by the user (S707a), and if the measurement value does not correspond to the frequency desired by the user, the IC chip After a separate correction (compensation) process of inputting new data according to the measured value (S707b), the process proceeds to step S708 to be described later.

다만, 경우에 따라서, 상기 수정편이 사용자가 원하는 주파수를 발진한다면, 상기 발진주파수의 특성을 조정하는 단계(S707)는 생략될 수 있다.However, in some cases, if the crystal oscillates at a frequency desired by the user, adjusting the characteristics of the oscillation frequency (S707) may be omitted.

마지막으로, 상기 패키지 어레이 상태에서, 상기 복수의 조립체를 각각의 조 립체로 분리함으로써 본 실시예에 의한 발진기의 제조를 완성한다(S708).Finally, in the package array state, the manufacture of the oscillator according to the present embodiment is completed by separating the plurality of assemblies into respective assemblies (S708).

이때, 상기 패키지 어레이 상의 복수의 조립체가 각각의 조립체로 분리됨에따라 상기 패키지 어레이의 상면에 형성된 2개의 IC단자(601c, 601d)와 IC칩이 탑재된 복수의 패키지 각각에 형성된 2개의 IC단자(601a, 601b)는 제거되므로 종래에 IC단자를 위해 형성된 홈이 차지했던 공간을 확보할 수 있게 된다.In this case, as the plurality of assemblies on the package array are separated into respective assemblies, two IC terminals 601c and 601d formed on the upper surface of the package array and two IC terminals formed on each of the plurality of packages on which the IC chip is mounted ( Since 601a and 601b are removed, the space occupied by the groove formed for the IC terminal in the related art can be secured.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be appreciated that such substitutions, changes, and the like should be considered to be within the scope of the following claims.

상술한 바와 같이, 본 발명에 따른 발진기 및 그 제조방법에 의하면, 대부분의 공정을 패키지 어레이 상태로 진행시킴으로써, 매 공정마다 트레이에 삽입하고 추출하는 과정이 생략되어 시간적인 손실을 방지할 수 있으며, 또한 트레이에 로딩하는 과정도 생략되어 패키지에 가해지는 충격을 줄일 수 있는 효과가 있다.As described above, according to the oscillator and the manufacturing method according to the present invention, by proceeding most of the process in the package array state, the process of inserting and extracting the tray every step can be omitted to prevent time loss, In addition, the process of loading the tray is omitted, thereby reducing the impact on the package.

아울러, 패키지 어레이 상면에 IC단자를 형성함에 따라 복수의 패키지에 동시에 데이터를 입력할 수 있게 되어 공정시간이 단축되고, 데이터입력시 IC단자의 크기가 작거나 IC단자간의 간격이 좁아서 나타날 수 있는 접촉 불량을 방지할 수 있으며, IC칩을 탑재하는데 필요한 패키지 표면의 공간을 확보할 수 있는 효과가 있다.In addition, as the IC terminal is formed on the upper surface of the package array, data can be input to multiple packages at the same time, thereby shortening the process time, and the contact that may appear due to the small size of the IC terminal or a small gap between the IC terminals during data input. Defects can be prevented and the space on the package surface required for mounting the IC chip can be secured.

Claims (11)

복수의 IC칩 탑재용 패키지를 정렬하여 패키지 어레이를 형성하는 패키지 어레이 형성단계;A package array forming step of forming a package array by aligning a plurality of IC chip mounting packages; 상기 복수의 IC칩 탑재용 패키지에 IC칩을 탑재하는 IC칩 탑재단계;An IC chip mounting step of mounting an IC chip in the plurality of IC chip mounting packages; 상기 탑재된 IC칩과 상기 복수의 IC칩 탑재용 패키지를 본딩하는 본딩단계;Bonding the mounted IC chip with the plurality of IC chip mounting packages; 상기 IC칩이 탑재된 복수의 IC칩 탑재용 패키지를 몰딩하는 몰딩단계;A molding step of molding a plurality of IC chip mounting packages on which the IC chip is mounted; 상기 IC칩이 탑재된 복수의 IC칩 탑재용 패키지 위에, 압전소자가 탑재된 복수의 압전소자 탑재용 패키지를 접합하여 복수의 조립체를 형성하는 조립체 형성단계;An assembly forming step of bonding a plurality of piezoelectric element mounting packages on which the piezoelectric element is mounted to form a plurality of assemblies on the plurality of IC chip mounting packages on which the IC chips are mounted; 상기 복수의 조립체 내에 탑재된 IC칩에 소정의 데이터를 입력하는 데이터 입력단계; 및 A data input step of inputting predetermined data into IC chips mounted in the plurality of assemblies; And 상기 복수의 조립체를 각각의 조립체로 분리하는 단계;를 포함하는 발진기 제조방법 Separating the plurality of assemblies into respective assemblies; oscillator manufacturing method comprising a 제 1항에 있어서,The method of claim 1, 상기 압전소자로서 수정편을 사용하는 것을 특징으로 하는 발진기 제조방법An oscillator manufacturing method characterized by using a crystal piece as the piezoelectric element. 제 1항에 있어서, The method of claim 1, 상기 데이터 입력단계에서, 상기 데이터는, 상기 패키지 어레이에 형성된 공 통의 IC단자를 통하여 입력하는 것을 특징으로 하는 발진기 제조방법In the data input step, the data is input via the common IC terminal formed in the package array, characterized in that the oscillator manufacturing method 제 1항에 있어서,The method of claim 1, 상기 데이터 입력단계에서, 상기 복수의 조립체 내에 탑재된 IC칩에 데이터를 동시에 입력하는 것을 특징으로 하는 발진기 제조방법 In the data input step, the oscillator manufacturing method characterized in that for simultaneously inputting data to the IC chip mounted in the plurality of assemblies 제 1항에 있어서,The method of claim 1, 상기 데이터 입력단계에서, 상기 복수의 조립체 내에 탑재된 IC칩에 데이터를 선택적으로 입력하는 것을 특징으로 하는 발진기 제조방법In the data input step, the oscillator manufacturing method characterized in that for selectively inputting data to the IC chip mounted in the plurality of assemblies 제 1항에 있어서,The method of claim 1, 상기 데이터 입력단계 후, 발진주파수의 특성을 조정하는 단계를 더 포함하는 것을 특징으로 하는 발진기 제조방법After the data input step, the oscillator manufacturing method characterized in that it further comprises the step of adjusting the characteristics of the oscillation frequency 제 6항에 있어서,The method of claim 6, 상기 발진주파수의 특성을 조정하는 방법은,The method of adjusting the characteristics of the oscillation frequency, 상기 IC칩 탑재용 패키지 표면에 형성된 주파수 출력단자를 통해 상기 발진주파수를 모니터링하면서 조정하는 것을 특징으로 하는 발진기 제조방법Oscillator manufacturing method characterized in that the monitoring by adjusting the oscillation frequency through the frequency output terminal formed on the surface of the IC chip mounting package 패키지 어레이에 형성된 공통의 IC단자를 통하여 소정의 데이터가 입력된 IC 칩;An IC chip to which predetermined data is input through a common IC terminal formed in the package array; 상기 IC칩이 탑재된 IC칩 탑재용 패키지; 및An IC chip mounting package on which the IC chip is mounted; And 상기 IC칩 탑재용 패키지 상부에 결합되고, 압전소자가 탑재된 압전소자 탑재용 패키지;를 포함하는 발진기An oscillator including; a piezoelectric element mounting package coupled to the IC chip mounting package and mounted with a piezoelectric element; 제 8항에 있어서,The method of claim 8, 상기 IC칩 탑재용 패키지 표면에 형성되며, 상기 발진주파수를 조정하기 위해 상기 발진주파수를 출력하는 주파수 출력단자를 더 포함하는 것을 특징으로 하는 발진기An oscillator is formed on the surface of the IC chip mounting package, further comprising a frequency output terminal for outputting the oscillation frequency to adjust the oscillation frequency 제 8항에 있어서,The method of claim 8, 상기 압전소자는 수정편인 것을 특징으로 하는 발진기The piezoelectric element is an oscillator, characterized in that the crystal piece 제 8항에 있어서,The method of claim 8, 상기 IC칩 탑재용 패키지와 압전소자 탑재용 패키지 중 적어도 어느 하나는, 내부공간이 형성되도록 복수개의 세라믹층이 적층되어 형성된 것을 특징으로 하는 발진기At least one of the IC chip mounting package and the piezoelectric element mounting package is characterized in that the oscillator is formed by stacking a plurality of ceramic layers to form an internal space
KR1020050041440A 2005-05-18 2005-05-18 Oscillator and method of manufacturing the same KR100640519B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050041440A KR100640519B1 (en) 2005-05-18 2005-05-18 Oscillator and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050041440A KR100640519B1 (en) 2005-05-18 2005-05-18 Oscillator and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR100640519B1 true KR100640519B1 (en) 2006-10-30

Family

ID=37621299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050041440A KR100640519B1 (en) 2005-05-18 2005-05-18 Oscillator and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100640519B1 (en)

Similar Documents

Publication Publication Date Title
US7394327B2 (en) Surface mount type temperature-compensated crystal oscillator
US7522006B2 (en) Surface mount type crystal oscillator
EP1257055B1 (en) Piezoelectric device
US7768357B2 (en) Surface-mount type crystal oscillator
JP2004166230A (en) Piezoelectric oscillator and portable telephone and electronic device using it
US7760034B2 (en) Surface-mount type crystal oscillator
US8031023B2 (en) Crystal oscillator for surface mounting
JP4773175B2 (en) Crystal oscillator for surface mounting
US6967537B2 (en) Surface-mount crystal oscillator having an opened portion of the sidewalls
JP4712493B2 (en) Temperature compensated crystal oscillator
US6798307B2 (en) Sheet substrate for crystal oscillator and method of manufacturing surface-mount crystal oscillators using same
JP2001177044A (en) Electronic part module and piezoelectric oscillator
JP2002330027A (en) Temperature compensating crystal oscillator for surface mounting
JPH11284441A (en) Manufacture of temperature compensated crystal oscillator
KR100640519B1 (en) Oscillator and method of manufacturing the same
JP2000278047A (en) Surface mount crystal oscillator and its manufacture
US7049174B2 (en) Method of manufacturing mounting substrate and surface mount crystal oscillator
JP2001094378A (en) Surface mounted container, piezoelectric device and temperature compensating quartz oscillator
JPH08307153A (en) Structure of package
KR100550873B1 (en) A crystal oscillator
JP4525597B2 (en) Surface mount type piezoelectric device and manufacturing method thereof
JP4306420B2 (en) Surface mount type piezoelectric oscillator and collective substrate used therefor
KR100501193B1 (en) A crystal oscillator
JP2009081700A (en) Piezoelectric device, electronic apparatus and method of manufacturing piezoelectric device
KR100489833B1 (en) A crystal oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111031

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee