KR100636918B1 - Method for fabrication capacitor in semiconductor device - Google Patents

Method for fabrication capacitor in semiconductor device Download PDF

Info

Publication number
KR100636918B1
KR100636918B1 KR1020050058282A KR20050058282A KR100636918B1 KR 100636918 B1 KR100636918 B1 KR 100636918B1 KR 1020050058282 A KR1020050058282 A KR 1020050058282A KR 20050058282 A KR20050058282 A KR 20050058282A KR 100636918 B1 KR100636918 B1 KR 100636918B1
Authority
KR
South Korea
Prior art keywords
storage node
oxide layer
node region
capacitor
semiconductor device
Prior art date
Application number
KR1020050058282A
Other languages
Korean (ko)
Inventor
이정호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050058282A priority Critical patent/KR100636918B1/en
Application granted granted Critical
Publication of KR100636918B1 publication Critical patent/KR100636918B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335Making a connection between the transistor and the capacitor, e.g. plug

Abstract

A method for fabricating a capacitor in a semiconductor device is provided to remove a leakage current by improving the step coverage of a conductive material. A first oxide layer(23) is formed on a semiconductor substrate(21) having a storage node contact. The first oxide layer is etched to form a first storage node region. A first conductive layer is formed on the first storage node region. A second oxide layer(29) is formed on the resultant structure. The second oxide layer is etched to form a second storage node region(31) exposing the first storage node region. A second conductive layer(33) is formed in the first storage node region and the second storage node region. The first oxide layer has higher etch selectivity than that of the second oxide layer.

Description

반도체 장치의 캐패시터 제조방법{METHOD FOR FABRICATION CAPACITOR IN SEMICONDUCTOR DEVICE}METHODS FOR FABRICATION CAPACITOR IN SEMICONDUCTOR DEVICE}

도 1 은 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 도시한 단면도.1 is a cross-sectional view showing a capacitor manufacturing method of a semiconductor device according to the prior art.

도 2 내지 도 3은 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법을 도시한 단면도.2 to 3 are cross-sectional views showing a capacitor manufacturing method of a semiconductor device according to an embodiment of the present invention.

본 발명은 반도체 장치의 캐패시터 제조방법에 관한 것으로, 특히 도전물질의 단차피복성을 개선할 수 있는 반도체 장치의 캐패시터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a capacitor of a semiconductor device, and more particularly to a method for manufacturing a capacitor of a semiconductor device capable of improving the step coverage of a conductive material.

도 1 은 종래기술에 의한 반도체 장치의 캐패시터 제조방법을 도시한 단면도이다. 1 is a cross-sectional view showing a capacitor manufacturing method of a semiconductor device according to the prior art.

먼저, 도 1과 같이 스토리지노드 콘택(미도시)이 형성된 반도체 기판(11)의 상부에 제 1 산화막(13)과 제 2 산화막(15)을 순차적으로 형성한다. First, as shown in FIG. 1, the first oxide layer 13 and the second oxide layer 15 are sequentially formed on the semiconductor substrate 11 on which the storage node contacts (not shown) are formed.

이때, 상기 제 1 산화막(13)은 PSG막으로 7000∼9000Å 정도의 두께로 형성하고, 상기 제 2 산화막(15)은 PETEOS막으로 17000∼19000Å 정도의 두께로 형성한 다. At this time, the first oxide film 13 is formed of a PSG film with a thickness of about 7000 to 9000 GPa, and the second oxide film 15 is formed of a PETEOS film with a thickness of about 17000 to 19000 GPa.

그 다음, 상기 반도체 기판(11)이 노출되도록 상기 제 1 산화막(13) 및 제 2 산화막(15)을 식각하여 스토리지노드 영역(17)을 형성한다. Next, the first oxide layer 13 and the second oxide layer 15 are etched to expose the semiconductor substrate 11 to form a storage node region 17.

이때, 상기 제 1 산화막(13) 영역이 식각선택비 차이로 인하여 상기 제 2 산화막(15) 영역보다 넓게 형성된다. In this case, the region of the first oxide layer 13 is wider than the region of the second oxide layer 15 due to the difference in etching selectivity.

그 다음, 상기 스토리지노드 영역(17)이 생긴 패턴을 따라 도전막(19)을 형성하되, 티타늄질화막(TiN)을 이용하여 300∼500Å의 두께로 형성한다. Next, a conductive film 19 is formed along the pattern in which the storage node region 17 is formed, and is formed to have a thickness of 300 to 500 kW using a titanium nitride film (TiN).

여기서, 상기 스토리지노드 영역(17)의 상기 제 1 산화막(13)과 상기 제 2 산화막(15)의 경계면은 상기 도전막(19)의 단차 피복성(step coverage)이 열악하여 약 50Å 이하의 얇은 두께로 형성된다. Here, the interface between the first oxide layer 13 and the second oxide layer 15 in the storage node region 17 is thin because the step coverage of the conductive layer 19 is poor and is about 50 GPa or less. It is formed in thickness.

결국, 소자 동작시 전계가 집중되는 누설 취약 지역(A)이 발생되어 전체적으로 누설 전류가 급격하게 증가하고, 이로 인해 프로브(probe) 테스트 공정시 전류 특성이 열화되는 문제점이 있다. As a result, a leak-prone region A in which an electric field is concentrated during operation of the device is generated, and thus the leakage current rapidly increases as a whole. As a result, current characteristics deteriorate during the probe test process.

상기 문제점을 해결하기 위한 본 발명의 목적은 도전 물질의 단차피복성 약화로 인한 누설 전류 증가를 억제할 수 있는 반도체 장치의 캐패시터 제조방법을 제공하기 위한 것이다.An object of the present invention for solving the above problems is to provide a method for manufacturing a capacitor of a semiconductor device that can suppress the increase in leakage current due to the weakened step coverage of the conductive material.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 캐패시터 제조방법은 스토리지노드 콘택이 형성된 반도체 기판 상에 제 1 산화막을 형성하는 단계; 제 1 산화막을 식각하여 제 1 스토리지노드 영역을 형성하는 단계; 제 1 스토리지노드 영역 표면에 제 1 도전막을 형성하는 단계; 상기 구조물 상부에 제 2 산화막을 형성하는 단계; 제 2 산화막을 식각하여 제 1 스토리지노드 영역을 노출시키는 제 2 스토리지노드 영역을 형성하는 단계; 제 1 스토리지노드 영역 및 제 2 스토리지노드 영역 내부에 제 2 도전막을 형성하는 단계를 포함하는 것을 특징으로 한다.A capacitor manufacturing method of a semiconductor device of the present invention for achieving the above object comprises the steps of forming a first oxide film on a semiconductor substrate on which a storage node contact is formed; Etching the first oxide layer to form a first storage node region; Forming a first conductive layer on a surface of the first storage node region; Forming a second oxide layer on the structure; Etching the second oxide layer to form a second storage node region exposing the first storage node region; And forming a second conductive layer in the first storage node region and the second storage node region.

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2 내지 도 3은 본 발명의 실시예에 따른 반도체 장치의 캐패시터 제조방법을 도시한 단면도이다. 2 to 3 are cross-sectional views illustrating a method of manufacturing a capacitor of a semiconductor device according to an embodiment of the present invention.

먼저, 도 2와 같이 스토리지노드 콘택(미도시)이 형성된 반도체 기판(21) 상부에 제 1 산화막(23)을 형성한다. First, as illustrated in FIG. 2, a first oxide layer 23 is formed on a semiconductor substrate 21 on which a storage node contact (not shown) is formed.

이때, 상기 제 1 산화막(23)은 PSG막으로 7000∼9000Å 정도의 두께로 형성한다. At this time, the first oxide film 23 is formed of a PSG film having a thickness of about 7000 to 9000 GPa.

그 다음, 스토리지노드 마스크를 이용한 사진식각 공정으로 상기 제 1 산화막(23)을 식각하여 제 1 스토리지노드 영역(25)을 형성하고, 상기 제 1 산화막(23) 상부에 제 1 도전막(27)인 티타늄질화막(TiN)을 100∼200Å의 두께로 형성한다. Next, the first oxide layer 23 is etched to form a first storage node region 25 by a photolithography process using a storage node mask, and a first conductive layer 27 is formed on the first oxide layer 23. Phosphorus titanium nitride (TiN) was formed to a thickness of 100 to 200 GPa.

이후, 상기 제 1 스토리지노드 영역(25) 내부에만 상기 제 1 도전막(27)을 남긴다.Thereafter, the first conductive layer 27 is left only in the first storage node region 25.

이때, 상기 제 1 도전막(27)은 10∼50Å의 두께로 잔류된다.At this time, the first conductive film 27 remains at a thickness of 10 to 50 kPa.

그 다음, 도 3과 같이 상기 구조물 상부에 제 2 산화막(29)을 형성한다. 이 때, 상기 제 2 산화막(29)은 PETEOS막으로 17000∼19000Å 정도의 두께로 형성한다. Next, as shown in FIG. 3, a second oxide layer 29 is formed on the structure. At this time, the second oxide film 29 is formed of a PETEOS film with a thickness of about 17000 to 19000 Å.

그 다음, 스토리지노드 마스크를 이용한 사진 식각 공정으로 상기 제 2 산화막(29)을 식각하여 상기 제 1 도전막(27)을 노출시키는 제 2 스토리지노드 영역(31)을 형성한다.Next, the second oxide layer 29 is etched by a photolithography process using a storage node mask to form a second storage node region 31 exposing the first conductive layer 27.

그리고, 상기 제 1 스토리지노드 영역(25) 및 제 2 스토리지노드 영역(31) 표면에 제 2 도전막(33)인 티타늄질화막(TiN)을 200∼300Å의 두께로 형성하여, 스토리지노드를 형성한다. In addition, a titanium nitride film TiN, which is a second conductive film 33, is formed on the surfaces of the first storage node region 25 and the second storage node region 31 to have a thickness of 200 to 300 GPa to form a storage node. .

결국, 상기 제 1 스토리지노드 영역(25)에 도전막이 210∼350Å 두께로 형성되어, 이후의 공정에서 캐패시터의 표면적이 증대되어 캐패시터의 저장 용량이 증가된다. As a result, a conductive film is formed in the first storage node region 25 to a thickness of 210 to 350 Å, and the surface area of the capacitor is increased in a subsequent process to increase the storage capacity of the capacitor.

또한, 상기 제 2 도전막(33)의 단차피복성을 개선하여 증착되는 두께를 안정적으로 형성하므로 누설 취약 지역이 발생되지 않는다.In addition, since the deposition thickness is stably formed by improving the step coverage of the second conductive layer 33, a leak-prone region does not occur.

후속 공정으로, 상기 스토리지 노드 표면에 유전체막(미도시) 및 플레이트 전극을 형성하여 반도체 소자의 고집적화에 충분한 정전 용량이 확보된 캐패시터를 형성한다.In a subsequent process, a dielectric film (not shown) and a plate electrode are formed on the surface of the storage node to form a capacitor having a sufficient capacitance for high integration of the semiconductor device.

이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 장치의 캐패시터 제조방법은 도전 물질의 단차피복성을 개선하여 누설 전류를 제거하고, 캐패시터의 용량을 확보하여 셀 트랜지스터의 리프레쉬 특성을 개선함으로써 수율을 향상할 수 있 는 효과를 가져 올 수 있다. As described above, the capacitor manufacturing method of the semiconductor device according to the present invention can improve the yield by improving the step characteristic of the conductive material to remove the leakage current, and to secure the capacity of the capacitor to improve the refresh characteristics of the cell transistor. It can have an effect.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (4)

스토리지노드 콘택이 형성된 반도체 기판 상에 제 1 산화막을 형성하는 단계;Forming a first oxide film on the semiconductor substrate on which the storage node contacts are formed; 상기 제 1 산화막을 식각하여 제 1 스토리지노드 영역을 형성하는 단계;Etching the first oxide layer to form a first storage node region; 상기 제 1 스토리지노드 영역 표면에 제 1 도전막을 형성하는 단계;Forming a first conductive layer on a surface of the first storage node region; 상기 구조물 상부에 제 2 산화막을 형성하는 단계;Forming a second oxide layer on the structure; 상기 제 2 산화막을 식각하여 상기 제 1 스토리지노드 영역을 노출시키는 제 2 스토리지노드 영역을 형성하는 단계; 및Etching the second oxide layer to form a second storage node region exposing the first storage node region; And 상기 제 1 스토리지노드 영역 및 상기 제 2 스토리지노드 영역 내부에 제 2 도전막을 형성하는 단계Forming a second conductive layer in the first storage node region and the second storage node region; 를 포함하는 반도체 장치의 캐패시터 제조방법.Capacitor manufacturing method of a semiconductor device comprising a. 제 1 항에 있어서, 상기 제 1 산화막이 상기 제 2 산화막보다 식각 선택비가 큰 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of claim 1, wherein the first oxide film has a larger etching selectivity than the second oxide film. 제 1 항에 있어서, 상기 제 1 산화막은 7000∼9000Å의 두께로 형성하고, 상기 제 2 산화막은 17000∼19000Å의 두께로 형성하고, 상기 제 2 도전막은 200∼300Å의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.2. The method of claim 1, wherein the first oxide film is formed to a thickness of 7000 to 9000 kPa, the second oxide film is formed to a thickness of 17000 to 19000 kPa, and the second conductive film is formed to a thickness of 200 to 300 kPa. A method for manufacturing a capacitor of a semiconductor device. 제 1 항에 있어서, 상기 제 1 도전막은 100∼ 200Å의 두께로 형성하고, 10∼50Å의 두께가 잔류되도록 전면 식각하는 것을 특징으로 하는 반도체 장치의 캐패시터 제조방법.The method of manufacturing a capacitor of a semiconductor device according to claim 1, wherein the first conductive film is formed to a thickness of 100 to 200 mW, and the entire surface is etched so that the thickness of 10 to 50 mW remains.
KR1020050058282A 2005-06-30 2005-06-30 Method for fabrication capacitor in semiconductor device KR100636918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050058282A KR100636918B1 (en) 2005-06-30 2005-06-30 Method for fabrication capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050058282A KR100636918B1 (en) 2005-06-30 2005-06-30 Method for fabrication capacitor in semiconductor device

Publications (1)

Publication Number Publication Date
KR100636918B1 true KR100636918B1 (en) 2006-10-19

Family

ID=37621605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050058282A KR100636918B1 (en) 2005-06-30 2005-06-30 Method for fabrication capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100636918B1 (en)

Similar Documents

Publication Publication Date Title
KR20020044908A (en) Methods of fabricating a semiconductor device using an anti-reflective layer and a self-aligned contact technique and semiconductor devices fabricated thereby
KR100436287B1 (en) Transistor of a semiconductor device and method of manufacturing thereof
KR20100030014A (en) Method for manufacturing semiconductor device
US8778757B2 (en) Methods of manufacturing a DRAM device
KR100636918B1 (en) Method for fabrication capacitor in semiconductor device
KR20040009753A (en) Method for forming mim capacitor
KR20070066258A (en) Capacitor in the semiconductor device and method of fabricating the same
KR20040022950A (en) Method for fabricating mim capacitor
KR100434334B1 (en) Method for fabricating capacitor of semiconductor device using the dual mask
KR100973266B1 (en) Method of manufacturing of semiconductor
US9349813B2 (en) Method for fabricating semiconductor device
CN100593237C (en) Volatile memory and manufacturing method thereof
KR100445059B1 (en) Method of fabricating capacitor of semiconductor device for improving physical property of capacitor bottom electrode
KR20040011911A (en) Method for forming mim capacitor
KR100520140B1 (en) Method for forming capacitor of semiconductor device
US20110223768A1 (en) Method for Forming Contact Opening
KR100268863B1 (en) Method for fabricating semiconductor device
KR100745057B1 (en) Method for fabricating of semiconductor device
KR100390846B1 (en) Method for fabricating semiconductor device
CN101656231B (en) Method for manufacturing semiconductor device integrated with CMOS component and BJT component
KR100727254B1 (en) Semiconductor device and fabrication method thereof
TW583694B (en) Method for producing a capacitor
KR20080062011A (en) Method of manufacturing semiconductor device
KR20030001117A (en) A method for protection of inter-electrode short
KR20040008943A (en) A method for forming a contact of a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee