KR100632546B1 - 다층인쇄회로기판의 층간 정합 방법 - Google Patents

다층인쇄회로기판의 층간 정합 방법 Download PDF

Info

Publication number
KR100632546B1
KR100632546B1 KR1020040108433A KR20040108433A KR100632546B1 KR 100632546 B1 KR100632546 B1 KR 100632546B1 KR 1020040108433 A KR1020040108433 A KR 1020040108433A KR 20040108433 A KR20040108433 A KR 20040108433A KR 100632546 B1 KR100632546 B1 KR 100632546B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
forming
guide
holes
Prior art date
Application number
KR1020040108433A
Other languages
English (en)
Other versions
KR20060069756A (ko
Inventor
배원철
류창섭
강명삼
오창열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040108433A priority Critical patent/KR100632546B1/ko
Publication of KR20060069756A publication Critical patent/KR20060069756A/ko
Application granted granted Critical
Publication of KR100632546B1 publication Critical patent/KR100632546B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 다층인쇄회로기판의 층간 정합 방법에 관한 것으로서, 특히 내층에 형성된 가이드 마크 위의 외층의 동박과 레진을 제거하여 내부 가이드 마크가 명확히 보이도록 하여 기준홀을 가공함으로 층간 정합이 개선된 다층인쇄회로기판의 층간 정합 방법에 관한 것이다.
또한, 본 발명에 따르면, 인쇄회로기판의 원판의 동박에 회로패턴 및 기준홀을 가공하기 위한 가이드 마크를 형성하는 제1 단계; 상기 인쇄회로기판의 원판에 절연접착수지를 적층하고, 외층을 적층하여 압축하는 제 2 단계; 상기 절연접착수지와 외층에 가이드 마크에 대응하는 윈도우를 형성하는 제 3 단계; CCD 카메라로 상기 내층에 형성된 가이드 마크을 인식하여 인쇄회로기판을 정렬한 후, 관통홀을 형성하기 위한 기준홀을 가공하여 복수의 관통홀을 형성하는 제 4 단계; 및 CCD 카메라로 상기 내층에 형성된 가이드 마크을 재인식하여 인쇄회로기판을 재정렬한 후, 블라인드 비아홀을 형성하기 위한 기준홀을 가공하여 복수의 블라인드 비아홀을 형성하는 제 5 단계를 포함하여 이루어진 다층인쇄회로기판의 층간 정합 방법이 제공된다.
다층인쇄회로기판, 층간 정합, Registration

Description

다층인쇄회로기판의 층간 정합 방법{Interlayer registration method in PCB}
도 1 및 도 2는 종래 기술에 따른 6층 다층인쇄회로기판의 제조법을 나타내는 공정도.
도 3a 내지 도 3f는 종래 기술에 따른 층간 혹은 층내 관통홀과 블라인드 비아홀이 편심 개선 방법의 공정도.
도 4a 내지 도 4h는 본 발명의 일실시예에 따른 다층인쇄회로기판의 층간 정합 방법의 흐름도.
<도면의 주요 부분에 대한 부호의 설명>
40 : 동박 적층판 43 : 가이드 마크
44 : 커버레이 45 : 프리프레그
46 : RCC 50 : 관통홀
51 : 블라인드 비아홀 52 : 동도금층
본 발명은 다층인쇄회로기판의 층간 정합 방법에 관한 것으로서, 특히 내층에 형성된 가이드 마크 위의 외층의 동박과 레진을 제거하여 내부 가이드 마크가 명확히 보이도록 하여 기준홀을 가공함으로 층간 정합이 개선된 다층인쇄회로기판의 층간 정합 방법에 관한 것이다.
최근 IC칩, 저항, 커패시터 등의 표면장착용 전자부품의 소형화와 더불어 이들을 장착하는 인쇄회로기판도 고밀도화가 요구되어, 다층화 되는 것이 많다. 일반용에서도 도체층의 수가 4층, 6층 등의 다층인쇄회로기판이 사용되고, 산업용에서는 층수가 훨씬 더 많은 고 다층인쇄회로기판이 사용되는 추세이다.
다층인쇄회로기판은 외부에 노출된 안팎 2층의 도체층과 노출되지 않는 수층의 내층 도체층으로 구성되고, 각 도체층 사이에 절연성 기판이 삽입되어, 이들 기판에 의해 도체층이 접착된 구조이다.
다층인쇄회로기판의 도체층으로는 예를 들면 두께 18 ㎛정도의 동박(銅箔)을 사용한다.
절연성 기판재료로는 열 경화성 유리·에폭시수지를 사용하는 것이 주류이고, 고다층 회로기판에는 유리·폴리이미드수지, 유리·BT수지 등의 내열 수지도 사용된다.
다층인쇄회로기판은 다수의 내층 및 외층을 적층하여 만들어지므로 층간의 배선, 홀의 위치 정합이 매우 중요하다. 일반적으로 다층인쇄회로기판의 제작에 있어서 적층은 2 단계로 나누어서 실시하는데, 이를 각각 1차 및 2차 적층이라고 한다.
1차적층은 적층을 위한 표준에 따라 내층재와 프리프레그를 쌓는 공정을 말하며 2차 적층은 1차 적층된 기판에 대하여 외층이 될 동박을 양면에 깔고 프레스로 압착할 수 있도록 경면판 및 쿠션패드를 끼우는 작업을 행한다.
다층인쇄회로기판에서 정합이 어긋나면 층간이 접속되지 않거나 인접한 배선들이 서로 단락되는 문제가 발생된다. 정합의 정도를 'Registration'이라고 한다. 다층인쇄기판은 얇은 재료를 사용하고, 프리플레그가 경화될 때 신축응력(Tensile Stress)이 작용하는 등 변형이 많다. 이는 정합기술이 다층인쇄회로기판을 생산함에 있어 열쇠가 되는 중요한 기술임을 의미한다. 정합방법에는 핀 라미네이션법과 매스 라미네이션법이 있다.
매스 라미네이션은 주로 내층재가 1장친 4층의 다층인쇄회로기판을 제조할 때 사용되는 정합방법이다. 4층의 다층인쇄회로기판은 내층재가 1장뿐이므로 외층과의 정교한 정합이 요구되지 않는다. 따라서 한번에 여러장의 기판을 동시에 가공할 수 있으며 이 특징을 따서 매스 라미네이션법이라고 한다.
그리고, 핀 라미네이션법은 외층 및 내층 주변(회로가 만들어지지 않은 부분으로 최종적으로 폐기됨)의 2~4개곳에 가이드홀을 뚫고 적층용 프레스에 마련된 기준핀에 각 층의 재료들을 적층하여 정합을 달성하는 방법이다.
이처럼 매스 라미네이션법이나 핀 라미네이션법을 사용하여 적층이 완료되 면, 다층인쇄회로기판용 열 프레스의 열판 사이에 기판을 삽입하고 일정시간 동안 가압, 가열함으로써 적층을 완료한다.
그리고, 적층이 완료되면 X-레이에 의한 타겟 드릴을 사용하여 드릴 가공의 가준점인 내층의 타겟 가이드 마크(Target Guide Mark)에 기준홀을 가공하는 타겟팅(Targeting)과 적층이 완료된 기판의 가장자리에 흘러나온 수지와 동박을 다듬어 제품의 긁힘 및 안전사고를 예방하는 트리밍(Trimming)을 수행한다.
이후에, 기준홀을 기준으로 기판에 홀을 가공하며, 드릴 작업 후에는 디스미어 및 디버링 처리를 행하여 홀 내벽 및 기판의 오염물을 제거한다.
6층 이상의 다층인쇄회로기판은 단순히 내층의 도체수가 많을 뿐이므로 다층인쇄회로기판의 제조법으로, 이하 도 1 및 도 2를 참조하여 6층 다층인쇄회로기판의 제조법을 간단히 설명한다.
도 1 (a)는 6층 회로기판의 구성을 모식적으로 나타낸 사시도이고, (b)는 내층이 되는 양면회로기판의 도체부분에 형성된 인쇄 패턴을 모식적으로 나타낸 평면도이다. (c)는 후술하는 레이업 시에 사용되는 지그판의 측면도를 나타낸다.
도 2는 6층 회로기판의 단면으로, (a)는 고온 프레스 공정 전을, (b)는 고온 프레스에 의해 열 경화되어 접착하여 1매의 다층 기판이 된 상태를 각각 나타낸다.
도 1 (a)에 나타낸 바와 같이 6층 다층인쇄회로기판(10)은 노출된 2층의 도체층(12)과 내층이 되는 2매의 내면 인쇄회로기판(11) 사이에 프리프레그(14, 14a)를 끼워 형성된다.
내층을 구성하는 양면 인쇄회로기판(11)에는 안팎의 동박면에 최종 제품이 되는(도면에서는 6개의) 단일회로기판 패턴(11a) 등이 통상 식각에 의해 형성된다.
적어도 2개의 위치 결정용 가이드홀(15)이 상기 양면회로기판(11)에 미리 형성되고, 이 가이드홀(15)을 기준으로 하여 안팎 양면의 패턴(11a) 등이 형성되므로 양면 인쇄회로기판(11) 안팎의 패턴은 평면적으로는 상호 그 위치가 확보되어 있다. 이와 같이 2매의 양면회로기판(11)에는 동일한 좌표위치의 가이드홀(15)을 사용하여 패턴(11a) 등이 형성된다.
내층기판이 되는 양면 인쇄회로기판(11)에 형성된 패턴에는 단일회로기판의 패턴(11a) 외에 후공정에 사용하는 기준홀용의 가이드 마크(16)(중앙부 2곳) 또는 가이드 마크(16b)(각 귀퉁이에 4곳 등) 및 안팎 식별용 기준홀의 위치를 나타내는 가이드 마크(16a)가 복수개 준비되고, 식각 공정에서 이들 가이드 마크도 형성된다.
식각이 완료된 복수 매의 내층용 양면 인쇄회로기판을 중첩시켜 각각의 회로기판의 도체부에 형성된 패턴의 위치관계를 바르게 정렬하는 것을 레이업(lay up)이라 한다.
2개의 핀(18a)을 구비한 지그판(18)을 준비한다. 핀(18a)의 중심거리는 양면 인쇄회로기판(11)에 패턴(11a) 등을 형성할 때 사용한 가이드홀(15)의 중심거리와 동일하게 한다.
식각이 완료된 1매의 양면 기판(11)을 그 가이드홀(15)에 지그판(18)의 핀(18a)을 삽입 관통시켜 지그판(18) 위에 놓는다. 그 위에 가이드홀(15)이 뚫린 가열 전의 기판 재료(프리프레그라 한다)(14a)를 놓는다.
또한 다른 1매의 양면 기판(11)을 그 가이드홀(15)에 지그판(18)의 핀(18a)을 삽입 관통시켜 지그판(18) 위에 포갠다. 이 단계에서 2매의 양면 기판(11)과 그 사이의 프리프레그(14a)의 외주를 가 고정하여 레이업을 완료한다.
도 2 (a)의 단면도에 나타낸 바와 같이, 레이업된 2매의 양면 인쇄회로기판(11)의 양쪽에 프리프레그(14)와 도체 재료인 동박(12)을 놓고 고온 프레스로 가압 가열하면, 동박(12)과 양면 기판(11) 사이에 삽입된 프리프레그(14, 14a)가 열 경화하여 (절연) 기판(13)으로 변화하고 각 도체간의 접착도 완료하며, 도 2 (b)에 나타낸 1매의 다층인쇄회로기판(10)이 된다.
이 후, 다층 기판의 내층 패턴에 대응한 새로운 기준홀을 뚫어 이 새로운 기준홀을 기준으로 하여 최외층의 도체 회로패턴의 식각, 관통홀의 천공 가공 등을 행한다. 여기서, 혼란을 피하기 위하여 레이업용으로 사용하는 위치 결정용 홀을 가이드홀, 고온 프레스 이후의 공정에서 사용되는 위치 결정용 홀을 기준홀이라 나누어 부르기로 한다.
이미 설명한 바와 같이 내층기판에 형성된 패턴에는 단일회로기판의 패턴(11a) 외에 기준홀을 위한 가이드 마크(16, 16a) 등이 복수개 준비되고, 식각 공정에서 이 가이드 마크도 식각된다. 이들 가이드 마크의 좌표는 단일회로기판의 패턴(11a)과 어떤 위치관계를 갖도록 결정되어 있으므로 이들 가이드 마크의 위치를 측정하면 전기회로를 구성하는 패턴의 좌표가 판명된다.
상기 다층 기판(10)의 내층에 형성된 가이드 마크(16)에 대응한 새로운 기준홀을 뚫는 데에는 통상, X선 (기준홀) 천공기를 사용한다.
도 3a 내지 도 3f는 종래 기술에 따른 층간 혹은 층내 관통홀과 블라인드 비아홀이 편심 개선 방법의 공정도이다.
도 3a를 참조하면 내층 형성용 동박적층판(30)을 준비하며, 도 3b에 도시된 바와 같이 양측의 동박(32a, 32b)에 내층 회로를 형성하고 가이드 마크(33a1, 33a2, 33b1, 33b2)를 형성한다.
그리고, 도 3c에 도시된 바와 같이, 내층(30)에 RCC(34a, 34b)의 외층을 적층하고, 도 3d에 도시된 바와 같이 내층(30)의 가이드 마크(33a1, 33a2, 33b1, 33b2)를 읽어 기준홀을 가공하며 관통홀(37a, 37b)을 형성한다.
이후에, 블라인드 비아홀(38a1, 38a2, 38b1, 38b2)을 형성하기 위한 기준홀을 가공하고 가공된 기준홀을 이용하여 도 3e에 도시된 바와 같이 블라인드 비아홀(38a1, 38a2, 38b1, 38b2)을 형성하며, 도 3f에 도시된 바와 같이 동도금층(39)을 형성한다.
전술한 바와 같이 고온 프레스로 가압 가열된 다층 기판의 앞뒤 양쪽 외면은 깨끗한 도체층으로 덮여 있어, 육안으로 가시광선을 사용하여 내층에 형성된 가이드 마크를 명료하게 투시하는 것은 불가능하다.
위에서 설명한 바와 같은 방식으로 공정을 진행할 경우에 블라인드 비아홀은 내, 외부의 랜드(Land)와 맞게 가공이 되나 관통홀의 경우에는 X-레이로 가공된 내층 가이드 마크를 읽어 기준을 삼아 내, 외부 랜드(Land)와 맞지 않게 가공이 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 내·외층 편심 공정능력을 개선할 수 있는 다층인쇄회로기판의 층간 정합 방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은, 인쇄회로기판의 원판의 동박에 회로패턴 및 기준홀을 가공하기 위한 가이드 마크를 형성하는 제1 단계; 상기 인쇄회로기판의 원판에 절연접착수지를 적층하고, 외층을 적층하여 압축하는 제 2 단계; 상기 절연접착수지와 외층에 가이드 마크에 대응하는 윈도우를 형성하는 제 3 단계; CCD 카메라로 상기 내층에 형성된 가이드 마크을 인식하여 인쇄회로기판을 정렬한 후, 관통홀을 형성하기 위한 기준홀을 가공하여 복수의 관통홀을 형성하는 제 4 단계; 및 CCD 카메라로 상기 내층에 형성된 가이드 마크을 재인식하여 인쇄회로기판을 재정렬한 후, 블라인드 비아홀을 형성하기 위한 기준홀을 가공하여 복수의 블라인드 비아홀을 형성하는 제 5 단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명에 따른 다층인쇄회로기판의 층간 정합 방법을 상세히 설명하기로 한다.
도 4a 내지 도 4h는 본 발명의 일실시예에 따른 다층인쇄회로기판의 층간 정합 방법의 단면도이다.
도 4a 및 도 4b에서와 같이, 인쇄회로기판의 원판(40)의 동박(42a, 42b)에 회로패턴 및 관통홀을 형성하기 위한 기준홀을 가공하기 위한 가이드 마크(43a1, 43a2, 43b1, 43b2)을 형성한다.
상기 원판(40)으로는 절연수지(41)에 동박(42a, 42b)이 입혀진 동박 적층판(copper clad laminate)을 사용하는 것이 바람직하며, 동박 적층판의 종류에는 그 용도에 따라, 유리/에폭시 동박 적층판, 내열수지 동박 적층판, 종이/페놀 동박 적층판, 고주파용 동박 적층판, 플렉시블 동박 적층판(flexible copper clad laminate), 리지드 플렉시블 동박 적층판(rigid-flexible copper clad laminate), 복합 동박 적층판 등의 여러 가지가 있다.
여기서 인쇄회로기판의 원판(40)에 회로패턴 및 가이드 마크(44a1, 44a2, 44b1, 44b2)을 형성한 후에, 원판간의 접착력 및 내열성의 강화를 위하여 흑화(black oxide) 처리를 수행하는 것이 바람직하다. 이 흑화 처리는 화학적인 방법으로 인쇄회로기판의 원판의 표면을 산화시켜 거칠기(roughness)를 부여하는 공정이다.
뿐만 아니라, 이후 적층되는 외층의 식각공정에서 가이드 마크(43a1, 43a2, 43b1, 43b2)을 보호하기 위하여, 커버 레이(coverlay; 44a1, 44a2, 44b1, 44b2)를 가이드 마크(43a1, 43a2, 43b1, 43b2)에 도포하는 것이 바람직하다. 이 커버 레이(44a1, 44a2, 44b1, 44b2)는 인쇄회로기판 정렬 시에 CCD 카메라(Charge-Coupled Device Camera)로 가이드 마크(43a1, 43a2, 43b1, 43b2)을 인식할 수 있도록 광학적으로 투명한 것이 바람직하다.
이후에, 도 4c에 도시된 바와 같이 인쇄회로기판의 원판(40)에 회로패턴 및 가이드 마크(43a1, 43a2, 43b1, 43b2)를 형성한 후에, 프리프레그(prepreg) 등의 절연접착수지(45a, 45b)를 적층하고, 외층(46a, 46b)을 적층하고 압축한다.
상기 절연접착수지(45a, 45b)로 사용되는 프리프레그는 유리섬유에 열경화성 수지를 침투시켜 반경화 상태로 만든 것으로, 시트(sheet) 형태의 프리프레그를 사용하여 원판을 접착시키는 것이 바람직하다.
상기 외층(46a, 46b)은 절연수지(47a, 47b) 일면에 동박층(48a, 48b)이 코팅된 RCC(Resin Coated Copper), 절연수지 양면에 동박층이 코팅된 동박 적층판 등을 사용할 수 있으며, 절연접착수지(45a, 45b)에 동박을 직접 적층한 것을 사용할 수도 있다.
또한, 외층(46a, 46b)이 적층된 완료된 후에, 가장자리에 흘러나온 절연접착수지(42a, 42b) 등을 다듬는 트리밍(trimming)을 수행하는 것이 바람직하다.
그리고, 도 4d에서와 같이, 프리프레그 등의 절연접착수지(45a, 45b)와 외층(46a, 46b)에 가이드 마크(43a1, 43a2, 43b1, 43b2)에 대응하는 윈도우(49a1, 49a2, 49b1, 49b2)를 형성한다.
상기 절연접착수지(45a, 45b) 및 외층(46a, 46b)에 형성되는 가이드 마크(43a1, 43a2, 43b1, 43b2)의 윈도우(49a1, 49a2, 49b1, 49b2)는 이후 계속되는 공정에서 기준홀 가공시에 CCD 카메라가 가이드 마크(43a1, 43a2, 43b1, 43b2)을 용이하게 인식하기 위하여 형성되며, 야그 레이저(Yag Laser)를 사용하여 형성된다. 이때, 야그 레이저로 와부 동박과 레진을 가공할 때, 레진의 일부가 남을 수 있는 데, 이는 CO2 레이저를 사용하여 완전히 제거한다.
이후에, 도 4e에서와 같이, CCD 카메라로 상기 내층에 형성된 가이드 마크(43a1, 43a2, 43b1, 43b2)을 인식하여 인쇄회로기판을 정렬한 후, 관통홀을 형성하기 위한 기준홀을 가공한다.
그리고, 도 4f에 도시된 바와 같이 가공된 기준홀을 이용하여 다층인쇄회로기판을 관통하는 관통홀(50a, 50b)을 가공한다.
이후에, CCD 카메라로 상기 내층에 형성된 가이드 마크(43a1, 43a2, 43b1, 43b2)을 재인식하여 인쇄회로기판을 재정렬한 후, 블라인드 비아홀을 형성하기 위한 기준홀을 가공한다.
그리고, 도 4g에 도시된 바와 같이 가공된 기준홀을 이용하여 다층인쇄회로기판을 관통하는 블라인드 비아홀(51a1, 51a2, 51b1, 51b2)을 가공하고, 도 4h에 도시된 바와 같이 동도금층(52)을 형성한다.
이상에서 본 발명에 대하여 설명하였으나 이는 일실시예에 지나지 않는 바, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 당업자에게는 자명한 사실일 것이다. 하지만, 이들은 본 발명의 범위 내에 속한다는 것은 이하의 청구범위를 통해서 확연해 질 것이다.
상기와 같은 본 발명에 따르면, 관통홀과 블라인드 비아홀 혼재형 기판의 내외층 편심 공정능력을 종래 ±75에서 ±65로 개선할 수 있게 되었으므로, ±65의 Registration 정합 기술의 보유는 설계상의 자유도 향상을 가져다 줄 수 있으며 추후 고밀도, 고집적화의 기판 제작이 용이하게 하는 효과가 있다.
또한, 본 발명에 따르면, 종래 발생하여 수율에 큰 영향을 미치던 층간 Registration에 대한 불량 감소를 발생시켜 비용 감소의 효과를 얻을 수 있으며, 층간 접속이 충진형 접속으로 연결되어 신뢰성이 향상되어 전기적인 고속 신호 처리에 있어 높은 신뢰성을 기대할 수 있는 효과가 있다.

Claims (4)

  1. 인쇄회로기판의 원판의 동박에 회로패턴 및 기준홀을 가공하기 위한 가이드 마크를 형성하는 제1 단계;
    상기 인쇄회로기판의 원판에 절연접착수지를 적층하고, 외층을 적층하여 압축하는 제 2 단계;
    상기 절연접착수지와 외층에 가이드 마크에 대응하는 윈도우를 형성하는 제 3 단계;
    CCD 카메라로 상기 내층에 형성된 가이드 마크을 인식하여 인쇄회로기판을 정렬한 후, 관통홀을 형성하기 위한 기준홀을 가공하여 복수의 관통홀을 형성하는 제 4 단계; 및
    CCD 카메라로 상기 내층에 형성된 가이드 마크을 재인식하여 인쇄회로기판을 재정렬한 후, 블라인드 비아홀을 형성하기 위한 기준홀을 가공하여 복수의 블라인드 비아홀을 형성하는 제 5 단계를 포함하여 이루어진 다층인쇄회로기판의 층간 정합 방법.
  2. 제1 항에 있어서,
    상기 제 1 단계 이후에, 원판간의 접착력 및 내열성의 강화를 위하여 흑화(black oxide) 처리하는 제 6 단계를 더 포함하여 이루어진 다층인쇄회로기판의 층 간 정합 방법.
  3. 제 1 항에 있어서,
    상기 제 1 단계 이후에, 적층되는 외층의 식각공정에서 가이드 마크을 보호하기 위한 커버 레이를 가이드 마크에 도포하는 제 7 단계를 더 포함하여 이루어진 다층인쇄회로기판의 층간 정합 방법.
  4. 제 1 항에 있어서,
    상기 제 3 단계는, 상기 원판의 가이드 마크에 적층된 절연접착수지 및 외층을 야그 레이저로 가공하여 제거하는 제 3-1 단계; 및
    상기 제 3-1 단계에서 미제거된 절연접착수지 및 외층을 이산화탄소 레이저를 사용하여 제거하는 제 3-2 단계를 포함하여 이루어진 다층인쇄회로기판의 층간 정합 방법.
KR1020040108433A 2004-12-18 2004-12-18 다층인쇄회로기판의 층간 정합 방법 KR100632546B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040108433A KR100632546B1 (ko) 2004-12-18 2004-12-18 다층인쇄회로기판의 층간 정합 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108433A KR100632546B1 (ko) 2004-12-18 2004-12-18 다층인쇄회로기판의 층간 정합 방법

Publications (2)

Publication Number Publication Date
KR20060069756A KR20060069756A (ko) 2006-06-22
KR100632546B1 true KR100632546B1 (ko) 2006-10-09

Family

ID=37163674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108433A KR100632546B1 (ko) 2004-12-18 2004-12-18 다층인쇄회로기판의 층간 정합 방법

Country Status (1)

Country Link
KR (1) KR100632546B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843875A (zh) * 2011-06-21 2012-12-26 昆山华扬电子有限公司 多层pcb线路板对准度控制方法
KR102180530B1 (ko) 2020-07-28 2020-11-18 강국환 인쇄회로기판 설계 및 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831593B1 (ko) 2007-04-23 2008-05-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법, 비아홀 천공 장치
KR101454477B1 (ko) * 2014-04-07 2014-10-24 (주) 앤이오플랙스 고 다층 인쇄회로기판 및 그 제조방법
KR102535193B1 (ko) * 2021-05-26 2023-05-26 주식회사 디에이피 드릴재보정율감소방법
CN115835536A (zh) * 2022-11-17 2023-03-21 上海美维电子有限公司 高密度互连印刷线路板制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284804A (ja) 2000-03-29 2001-10-12 Victor Co Of Japan Ltd プリント基板の製造方法
JP2002043753A (ja) 2000-07-28 2002-02-08 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2002290044A (ja) 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284804A (ja) 2000-03-29 2001-10-12 Victor Co Of Japan Ltd プリント基板の製造方法
JP2002043753A (ja) 2000-07-28 2002-02-08 Toshiba Chem Corp 多層プリント配線板の製造方法
JP2002290044A (ja) 2001-03-27 2002-10-04 Sharp Corp 多層プリント配線板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843875A (zh) * 2011-06-21 2012-12-26 昆山华扬电子有限公司 多层pcb线路板对准度控制方法
KR102180530B1 (ko) 2020-07-28 2020-11-18 강국환 인쇄회로기판 설계 및 제조 방법

Also Published As

Publication number Publication date
KR20060069756A (ko) 2006-06-22

Similar Documents

Publication Publication Date Title
US6320140B1 (en) One-sided circuit board for multi-layer printed wiring board, multi-layer printed wiring board, and method of its production
KR100570856B1 (ko) 병렬적 다층 인쇄회로기판 제조 방법
US8547702B2 (en) Multi-piece board and method for manufacturing the same
JP2009194381A (ja) プリント配線板の製造方法
US20130062101A1 (en) Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP4043115B2 (ja) 多数個取り多層プリント配線板
JPH1154934A (ja) 多層プリント配線板およびその製造方法
KR20130079197A (ko) 다층 배선기판 및 그 제조방법
JP3492467B2 (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
TW201406224A (zh) 多層線路板及其製作方法
KR100632546B1 (ko) 다층인쇄회로기판의 층간 정합 방법
JP4274855B2 (ja) プリント基板の製造方法
TW201911992A (zh) 多層印刷配線板的製造方法以及多層印刷配線板
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
KR20110131049A (ko) 인쇄회로기판 및 그 제조방법
JP4206545B2 (ja) 多層プリント配線板の製造方法
JP2010123772A (ja) プリント配線板の位置認識マークおよびプリント配線板の製造方法
KR20090074837A (ko) 능동 소자 내장을 위한 레이저 캐비티 형성 방법 및 이를적용한 인쇄 회로 기판
US9521754B1 (en) Embedded components in a substrate
KR100651422B1 (ko) 일괄 적층 방식을 이용한 다층 인쇄회로기판의 제조 방법
JP3812516B2 (ja) 多層金属箔張り積層板及びその製造方法並びに多層プリント配線板
JP2004146668A (ja) 多層プリント配線板及びその製造方法
KR101158226B1 (ko) 다층 인쇄 회로 기판 및 이의 제조방법
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP4292397B2 (ja) 配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee