KR100632189B1 - 디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체 - Google Patents

디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체 Download PDF

Info

Publication number
KR100632189B1
KR100632189B1 KR1019990002413A KR19990002413A KR100632189B1 KR 100632189 B1 KR100632189 B1 KR 100632189B1 KR 1019990002413 A KR1019990002413 A KR 1019990002413A KR 19990002413 A KR19990002413 A KR 19990002413A KR 100632189 B1 KR100632189 B1 KR 100632189B1
Authority
KR
South Korea
Prior art keywords
primary
multiplexed
multiplexing
streams
stream
Prior art date
Application number
KR1019990002413A
Other languages
English (en)
Other versions
KR19990068140A (ko
Inventor
네지시신지
다하라가츠미
야스다미키타
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR19990068140A publication Critical patent/KR19990068140A/ko
Application granted granted Critical
Publication of KR100632189B1 publication Critical patent/KR100632189B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/234—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs
    • H04N21/23406—Processing of video elementary streams, e.g. splicing of video streams or manipulating encoded video stream scene graphs involving management of server-side video buffer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/23608—Remultiplexing multiplex streams, e.g. involving modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2365—Multiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4344—Remultiplexing of multiplex streams, e.g. by modifying time stamps or remapping the packet identifiers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347—Demultiplexing of several video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Television Systems (AREA)

Abstract

하나 이상의 디지털 신호들의 비트스트림(bitstream)을 시간 분할적으로 멀티플렉싱하여 생성된 복수의 1차 멀티플렉싱된 스트림(degree-one multiplexed stream)들이 수신되고 시간 분할적으로 멀티플렉싱되어 2차 멀티플렉싱된 스트림(degree-two multiplexed stream)을 발생하는 디지털 신호 멀티플렉싱 방법 및 장치가 제공된다. 특히, 복수의 1차 멀티플렉싱된 스트림들이 수신되고, 수신된 1차 멀티플렉싱된 스트림들은 각각의 1차 멀티플렉싱된 스트림들의 비트레이트와 연관된 반복적인 패턴(pattern)에 기초하여 시간 분할적으로 멀티플렉싱되어 2차 멀티플렉싱된 스트림을 발생한다. 2차 멀티플렉싱된 스트림에 부착된 시간 기준값은 1차 멀티플렉싱된 스트림들의 시스템 클럭과 동기화되지 않은 기준 클럭들에 기초하여 정정된다. 정정된 시간 기준값이 1차 멀티플렉싱된 스트림들에 부착된 시간 기준값 보다 커지면, 미리 설정된 양의 더미 데이터(dummy data)가 멀티플렉싱된다.
멀티플렉싱 버퍼, 수신 장치, 멀티플렉싱 시스템, 멀티플렉서, 수신 메모리

Description

디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체{Digital signal multiplexing method and apparatus, digital signal transmission method and apparatus, digital signal recording method and apparatus and recording medium}
도 1은 디지털 위성 방송에서 사용되는 운송 스트림(transport stream)을 전송하기 위한 방송 시스템을 도시하는 블록도.
도 2는 ISO13818-1에 의해 규정된 운송 스트림인 1차 멀티플렉싱된 스트림과 2차 멀티플렉싱된 스트림의 데이터 구조를 도시하는 도면.
도 3은 방송 시스템의 디코더 모델을 설명하는 블록도.
도 4a 내지 도 4d는 1차 멀티플렉싱된 스트림 및 2차 멀티플렉싱된 스트림의 데이터 구조 및 2차 멀티플렉싱 지터(jitter)의 효과로 인한 문제점을 설명하기 위한 디코더 버퍼의 버퍼 점유량을 설명하는 도면.
도 5는 종래 멀티플렉싱 시스템을 도시하는 블록도.
도 6은 종래 멀티플렉싱 시스템에 의해 발생된 2차 멀티플렉싱된 스트림을 설명하는 도면.
도 7a 및 도 7b는 1차 멀티플렉서의 시스템 클럭이 2차 멀티플렉서의 시스템 클럭 보다 더 빠른 경우에 발생되는 2차 멀티플렉싱된 스트림을 설명하는 도면.
도 8a 및 도 8b는 1차 멀티플렉서의 시스템 클럭이 2차 멀티플렉서의 시스템 클럭 보다 더 느른 경우에 발생되는 2차 멀티플렉싱된 스트림을 설명하는 도면.
도 9는 본 발명을 실현한 멀티플렉싱 시스템의 블록도.
도 10a 및 도 10b는 도 9의 멀티플렉싱 시스템에서 더미 패킷(dummy packet) 삽입 동작을 설명하는 도면.
도 11a 내지 도 11d는 멀티플렉싱 시스템의 1차 멀티플렉서에 의해 출력되는 1차 멀티플렉싱된 스트림의 비트레이트를 설명하는 도면.
본 발명은 1차 멀티플렉싱된 텔레비전 프로그램 기본의 스트림들(streams)을 발생하도록 디지털 화상이나 음성 신호들을 멀티플렉싱하고, 2차 멀티플렉싱된 스트림을 발생하도록 다수의 1차 멀티플렉싱된 스트림을 2차 멀티플렉싱하여, 발생된 2차 멀티플렉싱된 스트림을 전송 또는 기록하기 위한 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치, 및 그 위에 기록된 멀티플렉싱된 데이터를 갖는 기록 매체에 관한 것이다.
ISO 13818-1에서는 텔레비전 방송 프로그램과 같은 다수의 프로그램을 단일 멀티플렉싱된 스트림으로 멀티플렉싱하고 멀티플렉싱된 스트림을 전송하는 운송 스트림이 규정된다. 지금까지는, 이 운송 스트림을 발생하기 위한 멀티플렉싱 시스템이 알려져 있다.
도 1은 예를 들면, 디지털 방송 위성을 사용해 이 운송 스트림을 전송하는 방송 시스템의 구조를 도시한다.
전송 장치(101)에는 복수의 프로그램들(Pa 내지 Pn)과 연관된 기저대 비디오 또는 오디오 데이터가 서버(server)나 비디오 카메라로부터 전달된다. 이들 비디오 또는 오디오 데이터는 예를 들어, MPEG (ISO/IEC11172, ISO133818)에 따른 압축된 데이터 스트림(기본 스트림)으로 인코딩되도록, 프로그램들(Pa 내지 Pn)과 연관된 비디오 인코더들(102a 내지 102n) 및 오디오 인코더들(103a 내지 103n)로 각각 전달된다.
인코딩된 기본 스트림들은 프로그램들(Pa 내지 Pn)과 연관된 1차 멀티플렉서들(104a 내지 104n)에 각각 전달된다. 1차 멀티플렉서들(104a 내지 104n)은, 각 프로그램들(Pa 내지 Pn)과 연관된 1차 멀티플렉싱된 스트림을 발생하도록, 단위로서 ISO13818-1에 의해 규정된 운송 패킷들에 의하여 프로그램에 기초하여 공급된 기본 스트림들을 시간 분할적으로 멀티플렉싱한다.
1차 멀티플렉서들(104a 내지 104n)에 의해 발생된 1차 멀티플렉싱된 스트림들은 단일 2차 멀티플렉싱된 스트림을 발생하도록 패킷에 기초하여 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는 2차 멀티플렉서(105)로 전달된다.
이 2차 멀티플렉서(105)는 발생된 2차 멀티플렉싱된 스트림을 전송 매체를 통해 수신 장치(111)로 전달한다.
1차 멀티플렉서들(104a 내지 104n)에 의해 발생된 1차 멀티플렉싱된 스트림들은 2차 멀티플렉서(105)에 전달되어, 단일 2차 멀티플렉싱된 스트림을 발생하도록 운송 패킷에 기초하여 각 1차 멀티플렉싱된 스트림을 시간 분할적으로 멀티플렉싱한다.
2차 멀티플렉서(105)는 발생된 2차 멀티플렉싱된 스트림을 전송 매체(110)를 통해 수신 장치(111)로 전달한다.
1차 멀티플렉서들(104a 내지 104n)과 2차 멀티플렉서(105)에 의해 각각 멀티플렉싱되어 구해진 1차 멀티플렉싱된 스트림들 및 2차 멀티플렉싱된 스트림은 ISO13818-1에서 규정된 운송 스트림에 따른다.
이와 같이, 운송 장치(101)는 프로그램들(Pa 내지 Pn)과 연관된 기저대 비디오 또는 오디오 데이터를 인코딩하여 단일 2차 멀티플렉싱된 스트림을 발생하고, 이를 전송 매체(110)를 통해 수신 장치(111)로 전달한다.
2차 멀티플렉싱된 스트림은 전송 매체(110)를 통해 수신 장치(111)에 전달된다. 특히, 2차 멀티플렉싱된 스트림은 분리기(112)로 전달된다. 분리기(112)는 2차 멀티플렉싱된 스트림으로부터 시청자에 의해 지정된 프로그램과 연관되는 기본 스트림만을 분리하고, 분리된 기본 스트림을 디코더로 전달한다. 즉, 분리기(112)는 지정된 프로그램의 비디오 기본 스트림을 비디오 디코더(113)로 전달하고, 동시에 지정된 프로그램의 오디오 기본 스트림을 오디오 디코더(114)로 전달한다.
비디오 디코더(113)와 오디오 디코더(114)는 도시되지 않은 외부 장비에 전달되는 기저대 비디오 및 오디오 데이터를 발생하도록 압축 또는 인코딩된 데이터를 확장 또는 디코딩한다.
따라서, 수신 장치(111)는 공급된 2차 멀티플렉싱된 스트림을 수신하여, 디코딩을 통해 2차 멀티플렉싱된 스트림에 포함된 다수의 프로그램들로부터 미리 결정된 프로그램을 선택한다.
도 2는 ISO13818-1에 의해 규정된 운송 스트림과 같은 1차 멀티플렉싱된 스트림 및 2차 멀티플렉싱된 스트림의 구조들을 도시한다.
비디오 인코더들(102a 내지 102n)에 의해 인코딩된 비디오 기본 스트림들과 오디오 인코더들(103a 내지 103n)에 의해 인코딩된 오디오 기본 스트림들은 PES 패킷이라 칭하여진 패킷들로 분할된다. 연관된 1차 멀티플렉서들(104a 내지 104n)은 기본 스트림들을 각 188 바이트인 고정된 길이의 운송 패킷들로 분할하고, 운송 패킷에 기초하여 기본 스트림들을 시간 분할적으로 1차 멀티플렉싱하여 1차 멀티플렉싱된 스트림들을 발생한다. 2차 멀티플렉서(105)는 운송 패킷에 기초하여 각각의 1차 멀티플렉싱된 스트림들을 시간 분할적으로 2차 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생한다.
도 3은 상술된 ISO13818-1에 의해 규정된 운송 스트림이 공급되는 경우에 수신 장치(111)의 디코더 모델을 도시한다.
분할기(112)는 2차 멀티플렉싱된 스트림으로부터 시청자에 의해 선택된 프로그램과 연관되는 운송 패킷만을 선택하여, 선택된 패킷을 운송 버퍼들(116 내지 118)에 분배한다. 이들 운송 버퍼들(116 내지 118)은 연관된 데이터의 운송 패킷들을 일시적으로 저장한다. 특히, 운송 버퍼(116)는 선택된 프로그램의 비디오 데이터의 운송 패킷을 저장하고, 운송 버퍼(117)는 선택된 프로그램의 오디오 데이터의 운송 패킷을 저장하고, 운송 버퍼(118)는 선택된 프로그램의 프로그램 제어 데이터의 운송 패킷을 저장한다. 제목 데이터 등에 대한 운송 버퍼는 도시되지 않았지만, 예를 들어, 선택된 프로그램에 포함되어 있으면, 제목 데이터의 운송 패킷은 연관된 운송 버퍼들에 저장된다.
운송 버퍼들(116 내지 118) 각각은 예를 들면, 512 바이트의 용량을 갖고, 데이터가 거기에 저장되어 있는 동안 미리 결정된 레이트로 PES 패킷들을 누출시키도록 진행된다.
운송 버퍼(116)로부터 누출된 비디오 데이터는 멀티플렉싱 버퍼(119)로 전달된다. 운송 버퍼들(117, 118)로부터 누출된 오디오 데이터 및 프로그램 제어 데이터는 각각 연관된 기본 버퍼들(121, 122)에 전달된다.
멀티플렉싱 버퍼(119)로부터는, 기본 스트림만이 미리 결정된 비트레이트로 누출되어 기본 버퍼(120)로 전달된다.
각 디코딩 시점에서, 디코더들(123 내지 125)은, 디코딩을 실행하기 위해, 매 디코딩 단위마다(액세싱 단위라 칭하여지는) 또는 데이터가 비디오 데이터인 경우 매 화상 단위마다, 연관된 기본 버퍼들(120, 121, 122)로부터 기본 스트림들을 추출한다. 비디오 데이터는 화상들을 연속적으로 디스플레이하도록 재순서 조정 버퍼(re-order buffer)(126)를 사용해 디코딩된다. 그 후, 디코딩된 기저대 비디오 및 오디오 데이터는 외부 장비나 시스템 제어기로 전달된다.
상술된 모델에 의해, 수신 장치(111)는 상술된 ISO13818-1에 의해 규정된 운송 스트림을 디코딩한다.
디지털 위성 방송을 채택하는 상술된 방송 시스템에서는, 전송 장치(101)에 의해 데이터 압축된 모든 다수의 프로그램들을 멀티플렉싱하여 얻어진 운송 스트림들을 전송하고, 수신 장치(111)에 의해 그 데이터를 디멀티플렉싱 및 디코딩하는 것이 가능하다.
한편, 멀티플렉싱 버퍼(119)와 기본 버퍼(120)(121, 122)의 총 크기는 발생된 코드들의 양을 제어하기 위한 VBV(video buffering verfier)의 버퍼 크기와 ISO13818-2에서 규정된 프로파일 및 레벨에 의해 유일하게 결정된 크기의 합이다. 이 합은 이후 디코더 버퍼라 칭하여진다. 그래서, 운송 장치(101)의 각 인코더는 디코더 버퍼의 언더플로우(underflow) 또는 오버플로우(overflow)를 방지하도록, 즉 디코더 버퍼의 동작 실패가 일어나지 않도록 발생된 코드들의 양을 제어한다. 1차 멀티플렉서들(104a 내지 104n)은 유사하게 디코더 버퍼의 언더플로우 또는 오버플로우를 방지하는 것과 같은 스케쥴링(scheduling) 또는 멀티플렉싱을 실행한다.
한편, 상술된 방송 시스템에서 사용되는 멀티플렉싱 시스템, 즉 1차 멀티플렉싱된 스트림들이 더 멀티플렉싱되어 단일 2차 멀티플렉싱된 스트림을 생성하는 멀티플렉싱 시스템에서는, 다음의 이유로, 1차 멀티플렉서들에 의해 스케쥴링되는 1차 멀티플렉싱된 스트림들의 출력 타이밍과, 2차 멀티플렉싱된 스트림으로 멀티플렉싱되는 1차 멀티플렉싱된 스트림들의 출력 타이밍 사이에 시간 편차가 주어진다.
특히, 이러한 2차 멀티플렉싱 시스템에서는, 2차 멀티플렉싱된 스트림의 비트레이트로 운송 패킷 기초의 시간 슬롯들(time slots)에서만 2차 멀티플렉싱이 가능하고, 2차 멀티플렉싱된 스트림의 비트레이트가 1차 멀티플렉싱된 스트림들 보다 더 높고, 또한 이는 단지 미리 결정된 시간 슬롯으로 2차 멀티플렉싱될 수 있는 단일 1차 멀티플렉싱된 스트림의 운송 패킷이므로, 실질적으로 동시에 1차 멀티플렉서에 의해 출력되는 1차 멀티플렉싱된 스트림의 운송 패킷이 대기 상태로 유지된다는 사실로 인해, 2차 멀티플렉싱된 스트림으로 멀티플렉싱된 1차 멀티플렉싱된 스트림들의 각 출력 타이밍들 사이에는 시간 편차가 주어진다. 각각의 1차 멀티플렉서들에 의해 스케쥴링되는 1차 멀티플렉싱된 스트림들의 출력 타이밍들과 2차 멀티플렉싱된 스트림으로 멀티플렉싱되는 1차 멀티플렉싱된 스트림들의 출력 타이밍들 사이의 이러한 시간 편차는 2차 멀티플렉싱 지터(jitter)라 칭하여진다.
그래서, 멀티플렉싱 시스템에서는, 각각의 1차 멀티플렉서가 디코더의 업스트림(upstream)에 제공된 디코더의 동작 실패가 일어나지 않도록 멀티플렉싱되기 위해 스케줄링되는 경우라도, 디코더 버퍼는 디코더 버퍼내의 데이터 스트림 도착 타이밍에서 2차 멀티플렉싱 지터에 의해 발생되는 편차의 영향이 있으면, 또는 ISO13818-1에서 규정된 운송 스트림인 경우 2차 멀티플렉싱된 스트림에서 인코딩된 시간 기준이나 프로그램 점검 기준(PCR)에서의 편차의 영향이 있으면 동작 실패되기 쉽다.
멀티플렉싱 시스템에서의 이러한 두 가지 영향들은 더 상세히 설명된다.
도 4a 내지 도 4d를 참고로 하여, 2차 멀티플렉싱 지터로 인한 디코더 버퍼내의 데이터 스트림 도착 시간에서의 편차가 설명된다. 한편, 도 4a 내지 도 4d는 비디오 기본 스트림 및 오디오 기본 스트림으로 멀티플렉싱된 미리 결정된 프로그램의 1차 멀티플렉싱된 스트림, 상술된 미리 결정된 프로그램 및 다른 프로그램을 멀티플렉싱한 2차 멀티플렉싱된 스트림, 1차 멀티플렉서들에 의해 관찰되는 디코더 버퍼의 버퍼 점유량, 및 2차 멀티플렉싱 지터로 각각 변조(corrupted)된 디코더 버퍼의 버퍼 점유량을 설명한다.
1차 멀티플렉싱된 스트림은 도 4a에 도시된 바와 같이 패킷 헤더(header)와 기본 스트림으로 구성된 비디오 또는 오디오 멀티플렉싱된 운송 패킷(N, N+1, N+2, N+3, ...)이다.
2차 멀티플렉싱된 스트림은 도 4a에 도시된 1차 멀티플렉싱된 스트림과 다른 1차 멀티플렉싱된 스트림으로 구성되어, 도 4b에 도시된 바와 같이 1차 멀티플렉싱된 스트림들의 비트레이트 보다 더 높은 비트레이트로 2차 멀티플렉싱된다.
1차 멀티플렉싱된 스트림들은 디코더 버퍼에서 오버플로우나 언더플로우를 일으키지 않도록 스케쥴링되어 멀티플렉싱됨을 주목한다. 그래서, 도 4c에 도시된 바와 같이, 운송 패킷(N+1)과 같은 미리 설정된 운송 패킷에 포함된 비디오 데이터는 디코더 버퍼의 동작 실패를 일으키지 않고 디코딩되고, 동시에 운송 패킷(N+3)과 같은 미리 설정된 운송 패킷에 포함된 오디오 데이터도 또한 디코더 버퍼의 동작 실패를 일으키지 않고 디코딩된다.
그러나, 2차 멀티플렉싱된 스트림의 비트레이트는 1차 멀티플렉싱된 스트림들보다 높으므로, 2차 멀티플렉싱된 스트림에서의 디코더 버퍼로의 운송 패킷의 입력 시작 타이밍이 1차 멀티플렉싱된 스트림에서와 동일하더라도, 2차 멀티플렉싱된 스트림의 패킷 데이터 저장의 종료 타이밍은 때때로 1차 멀티플렉싱된 스트림들 보다 더 빠르다. 결과적으로, 디코더 버퍼로의 패킷 데이터 저장의 종료 타이밍은 1차 멀티플렉서들에 의해 관찰되는 타이밍 보다 더 빨라진다. 그래서, 디코더 버퍼에서의 패킷 데이터 저장 종료 타이밍은 1차 멀티플렉서들에 의해 관찰되는 타이밍 보다 더 빨라진다. 운송 패킷(N+1)과 같은 이러한 운송 패킷에서는, 도 4d에 도시된 바와 같이, 버퍼 점유량이 디코더 버퍼 크기를 넘어 오버플로우를 일으키게 된다.
또한, 2차 멀티플렉싱된 스트림은 2차 멀티플렉싱 지터로 변조되므로, 디코더 버퍼로의 운송 패킷 입력 시작 타이밍은 때때로 1차 멀티플렉싱된 스트림들에서보다 더 늦어서, 디코더 버퍼로의 패킷 데이터 저장 시작 타이밍이 1차 멀티플렉싱된 스트림들에 의해 관찰되는 타이밍 보다 더 늦어진다. 운송 패킷(N+3)과 같은 이러한 운송 패킷에서는, 도 4d에 도시된 바와 같이, 버퍼 점유량이 0 보다 작아서 언더플로우를 일으키게 된다.
다음에는, 2차 멀티플렉싱 지터로 인해 2차 멀티플렉싱된 스트림에서 인코딩된 시간 기준값(PCR)에서 생기는 편차에 대한 설명이 주어진다.
PCR은, 도 4a에 도시된 바와 같이, 미리 결정된 운송 패킷의 패킷 헤더로 인코딩된다. 이 PCR은 디코더에 대한 데이터 입력 시간을 나타낸다. 수신 장치의 디코더는 PCR값과 PCR 기본 필드(field)의 최종 비트를 포함하는 바이트 데이터의 실제 입력 타이밍에 기초하여 수신 장치의 시스템 클럭들과 동기화되어 동작된다. 즉, PCR 자체의 값과, 멀티플렉서의 실제 출력 타이밍인 디코더에서의 PCR 도착 타이밍이 모두 의미가 있다. 그러므로, 도 4에 도시된 운송 패킷(N+2)과 같이 PCR이 인코딩된 운송 패킷에 2차 멀티플렉싱 지터가 생기면, 도 4b에 도시된 PCR 값과 PCR 출력 타이밍 사이에 시간 편차가 생기게 되고, 디코더에서 동기화가 이루어질 수 없다. ISO13138-1에서는 ±500 ns까지의 PCR 편차만이 허용가능하도록 주어진다.
그래서, 종래 멀티플렉싱 시스템에서는, 디코더 버퍼의 데이터 스트림 도착 타이밍에서의 편차와 2차 멀티플렉싱된 스트림에서 인코딩된 시간 기준(PCR)의 편차에 대한 불편함을 극복하기 위해 다음의 처리가 일반적으로 적용된다.
즉, 종래 멀티플렉싱 시스템에서는, 멀티플렉싱을 실행하기 위해 1차 멀티플렉서에 의해 1차 멀티플렉싱된 스트림을 발생할 때 디코더 버퍼의 가상 버퍼 점유량이 가정되고, 디코더 버퍼의 버퍼 점유량 중 상단값 및 하단값 각각에 대해 미리 설정된 마진(pre-set margin)이 제공된다. 그 결과로, 종래 멀티플렉싱 시스템에서는 디코더 버퍼에서의 데이터 스트림 도착 시간이 2차 멀티플렉싱 지터로 인해 빨라지거나 늦어지더라도 디코더 버퍼의 동작 실패가 일어나지 않는 2차 멀티플렉싱된 스트림이 만들어진다. 또한, 종래 멀티플렉싱 시스템에서는, 2차 멀티플렉싱된 스트림의 PCR을 정정하기 위한 PCR 정정 유닛이 2차 멀티플렉서의 다운스트림(downstream)에 제공된다. 그 결과로, 종래 멀티플렉싱 시스템에서, 2차 멀티플렉싱 지터로 인해 PCR이 벗어나면, 수신 장치의 디코더에서 동기화가 이루어질 수 있는 2차 멀티플렉싱된 스트림이 실현될 수 있다.
도 5를 참고로, 이러한 2가지 문제점들을 극복한 종래 멀티플렉싱 시스템(150)이 설명된다.
종래 멀티플렉싱 시스템(150)은 다수의 1차 멀티플렉서들(151a 내지 151n)과 한 개의 2차 멀티플렉서(152)를 포함한다. 2차 멀티플렉서(152)는 각각 1차 멀티플렉서들(151a 내지 151n)과 연관된 수신 메모리들(153a 내지 153n), 선택된 1차 멀티플렉싱된 스트림들을 멀티플렉싱하도록 수신 메모리들(153a 내지 153n)에 저장된 1차 멀티플렉싱된 스트림 사이에서 스위칭하는 스위칭 유닛(154), 스위칭 유닛(154)에 의해 발생된 2차 멀티플렉싱된 스트림의 PCR을 정정하는 시간 정보 정정 유닛(155), 및 2차 멀티플렉서(152)의 시스템 클럭을 발생하는 클럭 발생기(156)로 구성된다.
이 멀티플렉싱 시스템(150)에서, 1차 멀티플렉서들(151a 내지 151n)과 일치하는 시스템 클럭들은 동일한 클럭들로 시간 관리가 이루어지도록 클럭 발생기(156)에 의해 발생되는 시스템 클럭과 동기화된다.
1차 멀티플렉서들(151a 내지 151n)은 디코더 버퍼의 동작 실패를 일으키지 않는 코드량의 1차 멀티플렉싱된 스트림들을 발생하도록 데이터 버퍼의 버퍼 점유량 중 상단값 및 하단값 각각에 미리 설정된 마진을 제공한다. 1차 멀티플렉싱된 스트림은 연관된 수신 메모리들(153a 내지 153n)에 전달된다.
수신 메모리들(153a 내지 153n)은 1차 멀티플렉서들(151a 내지 151n)에 의해 발생된 1차 멀티플렉싱된 스트림들을 일시 저장한다.
스위칭 유닛(154)은 여기서 삽입 패턴(interleaving pattern)이라 칭하여지는 미리 설정된 주기로 반복되는 운송 패킷들의 각 패턴에 응답하여, 수신 메모리들(153a 내지 153n)에 저장된 1차 멀티플렉싱된 스트림을 선택한다. 이 스위칭 유닛(154)은 선택된 운송 패킷들을 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생한다.
시간 정보 정정 유닛(155)은 스위칭 유닛(154)에 의해 발생된 2차 멀티플렉싱된 스트림의 PCR 값을 2차 멀티플렉서(150)의 실제 출력 타이밍에 재기록한다.
클럭 발생기(156)는 2차 멀티플렉서(152)의 시스템 클럭들을 발생한다. 그러므로, 2차 멀티플렉서(152)에 의해 발생된 2차 멀티플렉싱된 스트림은 클럭 발생기(156)에 의해 발생된 시스템 클럭과 동기화된다. 도 6은 6 Mbps 및 4 Mbps의 비트레이트들로 1차 멀티플렉싱된 2개의 스트림들이 종래 멀티플렉싱 시스템(150)에 의해 10 Mbps의 비트레이트를 갖는 단일 2차 멀티플렉싱된 스트림으로 멀티플렉싱된 예를 도시한다.
2차 멀티플렉싱된 스트림은 1차 멀티플렉싱된 스트림에 관련된 미리 설정된 2차 멀티플렉싱 지연을 갖는 미리 설정된 삽입 패턴에 따라 멀티플렉싱된다. 이 삽입 패턴은 5개의 운송 패킷들, 즉 6 Mbps의 비트레이트를 갖는 1차 멀티플렉싱된 스트림들의 3개 운송 패킷과 4 Mbps의 비트레이트를 갖는 1차 멀티플렉싱된 스트림들의 2개 운송 패킷들로 구성된다. 이 2차 멀티플렉싱된 스트림에서는, 2차 멀티플렉싱 지터가 전체 운송 패킷에 대해 0이 아니므로, 1차 멀티플렉싱된 스트림에 인코딩된 PCR 값은 2차 멀티플렉서의 출력 타이밍에 PCR 값을 정정하도록 시간 정보 정정 유닛(155)에 의해 재기록된다. 부가하여, 각 1차 멀티플렉싱된 스트림들과 2차 멀티플렉싱된 스트림은 서로 동기화된 시스템 클럭에 기초하여 발생되므로, 예를 들면, 삽입 패턴 시간폭이 1차 멀티플렉싱된 스트림과 2차 멀티플렉싱된 스트림에 대해 똑같게 된다.
상술된 종래 멀티플렉싱 시스템(150)으로는 비트 스트림이 각 1차 멀티플렉서(151a 내지 151n)에 의해 미리 설정된 마진으로 멀티플렉싱되어, 디코더 버퍼의 동작 실패를 방지한다. 부가하여, PCR 값이 시간 정보 정정 유닛(155)에 의해 재기록되므로, 디코더 버퍼의 동작 실패가 발생되지 않고 전송 장치와의 동기화가 디코더측에서 이루어질 수 있는 2차 멀티플렉싱된 스트림을 발생하게 된다.
한편, 1차 멀티플렉서들(151a 내지 151n)을 동작시키기 위한 시스템 클럭과 2차 멀티플렉서(152)를 동작시키기 위한 시스템 클럭이 서로 동기화되지 않은 비동기화 시스템에서, 2차 멀티플렉싱된 스트림이 삽입 패턴에 따라 발생되면, 상술된 바와 같이, 동기화 시스템에서 발생되는 멀티플렉싱 지터에 부가하여 시스템 클럭에서의 차이로 인해 2차 멀티플렉싱에 타이밍 편차가 생긴다.
이후에는 1차 멀티플렉싱 처리와 2차 멀티플렉싱 처리를 비동기화되어 실행하는 비동기 멀티플렉싱 시스템에서 주어지는 시스템 클럭 차이로 인한 2차 멀티플렉싱에서의 타이밍 편차에 의해 발생되는 문제점이 설명된다.
먼저, 1차 멀티플렉서의 시스템 클럭(Cp')이 2차 멀티플렉서의 시스템 클럭(Cr) 보다 더 빠른 예가 1차 멀티플렉싱된 스트림을 동기화 시스템(Cp = Cr)으로 도시하는 도 7a 와 도 7b를 참고로 설명된다. 한편, 동기화 시스템의 1차 멀티플렉싱을 위한 시스템 클럭과 비동기화 시스템의 1차 멀티플렉싱을 위한 시스템 클럭은 각각 (Cp) 및 (Cp')로 나타내진다.
1차 멀티플렉서는 시스템 클럭(Cp')에 기초하여 비트레이트(P)의 1차 멀티플렉싱된 스트림을 출력한다. 2차 멀티플렉서는 삽입 패턴에 따라 비트레이트(P)의 1차 멀티플렉싱된 스트림을 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생한다. 1차 멀티플렉서의 시스템 클럭(Cp)이 2차 멀티플렉서의 시스템 클럭(Cr)과 동기화되면, 도 7a에 도시된 바와 같이 2차 멀티플렉싱 지터가 생기지만, 삽입 패턴으로 발생된 1차 멀티플렉싱된 스트림의 운송 패킷은 삽입 패턴에서 2차 멀티플렉싱되므로, 시스템 클럭의 차이로 인한 2차 멀티플렉싱 타이밍의 편차는 생기지 않음을 주목한다. 그러나, 1차 멀티플렉서의 시스템 클럭(Cp')이 2차 멀티플렉서의 시스템 클럭(Cr) 보다 더 빠른 비동기 멀티플렉싱 시스템에서는, 도 7b에 도시된 바와 같이, 삽입 패턴에 따라 2차 멀티플렉싱된 것 보다 더 많은 1차 멀티플렉서의 데이터가 만들어진다. 예를 들면, 도 7b에 도시된 바와 같이, 4개 삽입 패턴들의 2차 멀티플렉싱이 가까워진 시점에서는 2개 이상의 운송 패킷들(a8, a9)이 1차 멀티플렉싱된 스트림에서 발생된다. 이와 같이 주어지는 운송 패킷들(a8, a9)은 이 때 수신 메모리에 축적된다. 그래서, 시스템 클럭들의 차이로 인해 2차 멀티플렉싱 타이밍 편차가 주어지면, 상술된 동기화 시스템에서의 2차 멀티플렉싱 지터와 다른 방식으로, 2차 멀티플렉싱이 이루어지지 못한 데이터가 수신 메모리에 축적되어, 수신 메모리의 오버플로우를 일으키게 된다.
시스템 클럭들의 차이로 인해 2차 멀티플렉싱 지터에서 이러한 편차가 생기면, 2차 멀티플렉서에는 편차 시간을 축적할 때 PCR을 정정할 것이 요구된다. 그 결과로, 1차 멀티플렉서에 의해 인코딩된 PCR과 2차 멀티플렉서에 의해 정정된 PCR' 사이의 차이가 계속 증가된다. 즉, 2차 멀티플렉서에 의해 정정된 PCR 값은 1차 멀티플렉서가 PCR을 인코딩하기 위해 스케쥴링에서 이 디코딩 버퍼를 미리 가정한다는 사실에도 불구하고 계속 증가되므로, 비디오 프레임에서와 같은 디코딩 단위마다 미리 결정된 디코딩 시간에 대해 정확한 정합을 유지하는 것이 불가능해져, 수신측의 디코더 버퍼에는 오버플로우나 언더플로우가 생기게 된다.
도 8a 및 도 8b를 참고로, 시스템 클럭들(Cp')이 2차 멀티플렉서의 시스템 클럭(Cr) 보다 더 늦은 경우가 설명된다. 도 8a 및 도 8b는 각각 동기화 시스템(Cp = Cr)의 1차 멀티플렉서와 비동기화 시스템(Cp' < Cr)의 1차 멀티플렉싱된 스트림 및 2차 멀티플렉싱된 스트림을 도시한다.
1차 멀티플렉서는 시스템 클럭들(Cp')에 기초하여 비트레이트(P)의 1차 멀티플렉싱된 스트림을 출력한다. 2차 멀티플렉서는 삽입 패턴에 따라 비트레이트(P)의 1차 멀티플렉싱된 스트림들을 멀티플렉싱하여 2차 멀티플렉서를 발생한다. 1차 멀티플렉서의 시스템 클럭(Cp)이 2차 멀티플렉서의 시스템 클럭들(Cr)과 동기화되면, 도 8a에 도시된 바와 같이 2차 멀티플렉싱 지터가 생기지만, 삽입 패턴으로 발생된 1차 멀티플렉싱된 스트림들의 운송 패킷들은 삽입 패턴에서 2차 멀티플렉싱되므로, 시스템 클럭의 차이로 인한 2차 멀티플렉싱 타이밍의 편차는 생기지 않음을 주목한다.
그러나, 1차 멀티플렉서의 시스템 클럭들(Cp')이 2차 멀티플렉서의 시스템 클럭들(Cr) 보다 더 느른 비동기 멀티플렉싱 시스템에서는 도 8b에 도시된 바와 같이, 삽입 패턴에 따른 2차 멀티플렉싱의 레이트보다 더 느린 레이트로 1차 멀티플렉싱된 스트림의 데이터가 발생된다. 예를 들면, 도 8b에 도시된 바와 같이, 운송 패킷(a5)의 중간점에서 2차 멀티플렉싱을 위한 데이터가 발생되지 않으므로, 삽입 패턴에 따라 2차 멀티플렉싱이 이루어질 수 없게 된다. 그러므로, 상술된 동기화 시스템에서의 2차 멀티플렉싱 지터와 다른 방식으로, 1차 멀티플렉싱된 스트림의 데이터가 2차 멀티플렉싱 타이밍에 수신 메모리까지 이를 수 없도록 시스템 클럭의 차이로 인한 2차 멀티플렉싱의 편차가 주어져, 결국 수신 메모리들의 언더플로우를 일으키게 된다.
시스템 클럭의 차이로 인해 2차 멀티플렉싱 타이밍에서 편차가 생기면, 2차 멀티플렉서는 편차 시간을 축적할 때 PCR을 정정하여야 한다. 그래서, 1차 멀티플렉서에 의해 인코딩된 PCR과 2차 멀티플렉서에 의해 정정된 PCR' 사이의 차이가 계속 증가된다. 그 결과로, 2차 멀티플렉서에 의해 정정된 PCR 값은 1차 멀티플렉서가 PCR을 인코딩하도록 스케쥴링을 실행하는 디코더 버퍼를 미리 가정하더라도 계속 증가되므로, 비디오 프레임에서와 같은 각 디코딩 단위로 제공되는 디코딩 시간에 대해 또는 스트림에 부가된 다른 시간 정보에 대해 정합이 유지될 수 없어, 수신측 디코딩 버퍼의 오버플로우나 언더플로우를 일으키게 된다.
지금까지, 1차 멀티플렉서의 시스템 클럭들(Cp)은 일반적으로 비디오 프레임 타이밍(Vsync)과 동기화되고, 2차 멀티플렉서의 시스템 클럭들(Cr)은 2차 멀티플렉싱된 스트림의 전달 클럭들로서 일반적으로 전송 매체에 의존한다. 더욱이, 종래 방송국에서는, 값비싼 장비가 사용되므로, 1차 멀티플렉서 전체의 시스템 클럭들(Cp)은 2차 멀티플렉서의 시스템 클럭들(Cr)과 쉽게 동기화될 수 있다. 그러나, 개인용 컴퓨터에 널리 사용되는 증가된 수의 디지털 텔레비전 방송의 채널들과 증가된 가정용 네트워크의 주파수 대역폭을 유지할 때, 보다 간단한 시스템 구조로 멀티플렉싱 시스템을 구성하고, 1차 멀티플렉서가 2차 멀티플렉서와 동기화되지 않는 경우에도 만족스럽게 동작되는 디지털 시스템을 구성하고자 하는 요구가 상승된다.
더욱이, 모든 1차 멀티플렉서의 시스템 클럭들(Cp)이 2차 멀티플렉서에 의해 재저장되어야 하면, 1차 멀티플렉서의 수와 동일한 수의 PLL이 요구된다. 더욱이, PLL을 동작 상태로 유지하기 위해, 1차 멀티플렉싱된 스트림은 실시간으로 전송될 필요가 있다. 예를 들어, 수신 메모리로의 전달과 PCR의 도착이 지연되면, PLL은 1차 멀티플렉서의 시스템 클럭들(Cp)보다 더 늦은 클럭을 재저장한다. 그러므로, 1차 멀티플렉서로부터 수신 메모리로의 1차 멀티플렉싱된 스트림 데이터의 전달은 실시간으로의 전달을 보장하는 전용 전송 시스템을 사용할 필요가 있다. 그러나, PCI(peripheral component interconnect)와 같이 이미 존재하는 버스, 개인용 컴퓨터에서 우선적으로 사용되는 전송 버스 등은 데이터를 버스트(burst)와 유사한 형태로 전송한다. 그래서, 버스트형 데이터 전송을 사용할 수 있는 비동기화 시스템에 대한 요구가 상승된다.
(발명의 요약)
본 발명의 목적은 수신 또는 디코딩측에서 실행되는 처리를 혼란시키지 않고 1차 멀티플렉싱된 스트림(degree-one multiplexed stream)이 멀티플렉싱될 수 있는 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치, 및 그 위에 기록된 멀티플렉싱 데이터를 갖는 기록 매체를 제공하는 것이다.
본 발명에 따른 디지털 신호 멀티플렉싱 방법 및 장치로, 하나 이상의 디지털 신호의 비트 스트림을 시간 분할적으로 멀티플렉싱하여 얻어지고 그에 시간 기준값이 부착되는 1차 멀티플렉싱된 스트림들은 다수의 1차 멀티플렉서들(degree-one multiplexers)로부터 수신된다. 수신된 1차 멀티플렉싱된 스트림들은 각 1차 멀티플렉싱된 스트림의 비트 스트림과 연관된 반복적인 패턴에 기초하여 시간 분할적으로 멀티플렉싱되어, 2차 멀티플렉싱된 스트림을 발생한다. 2차 멀티플렉싱된 스트림에 부착되는 시간 기준값은 1차 멀티플렉서들을 동작시키기 위해 적용되는 기준 클럭들과 동기화되지 않는 기준 클럭들에 기초하여 정정된다. 정정된 시간 기준값이 미리 결정된 값 이상만큼 1차 멀티플렉싱된 스트림에 부착된 시간 기준값 보다 크면, 미리 설정된 양의 더미 데이터(dummy data)가 멀티플렉싱된다.
본 발명의 디지털 신호 멀티플렉싱 방법으로, 정정된 시간 기준값이 1차 멀티플렉서에 의해 1차 멀티플렉싱된 스트림에 부착된 시간 기준값 보다 미리 설정된 값 이상만큼 더 커지면, 미리 설정된 양의 더미 데이터가 멀티플렉싱되므로, 1차 멀티플렉서들에 의해 1차 멀티플렉싱된 스트림에 부착된 시간 기준값 보다 미리 설정된 값 이상만큼 더 크지 않은 정정된 시간 기준값이 부착되는 2차 멀티플렉싱된 스트림을 발생한다.
(실시예)
도면들을 참고로, 본 발명에 따른 멀티플렉싱 시스템의 양호한 실시예들이 상세히 설명된다.
삭제
삭제
삭제
이 멀티플렉싱 시스템은 단위로서 텔레비전 방송 프로그램들이나 채널들과 같은 복수의 프로그램들에 대해 멀티플렉싱된 데이터로 구성된 운송 스트림을 전송하는 디지털 위성 방송 시스템과, 운송 스트림을 기록 매체에 기록하는 기록 시스템에 적용된다. 이 멀티플렉싱 시스템은 압축된 오디오 또는 비디오 데이터 스트림들을 시간 분할적으로 멀티플렉싱하여 얻어진 다수의 1차 멀티플렉싱된 스트림들, 즉 기본 스트림이 시간 분할적으로 더 멀티플렉싱되어 단일 트랜스폰더(transponder)에 의해 사용가능한 단일 2차 멀티플렉싱된 스트림을 만드는 시스템이다. 여기서, 1차 멀티플렉싱된 스트림들에 포함된 데이터는 상술된 텔레비전 방송의 단일 채널이나 프로그램과 동일하다. 한편, 다음의 설명에서, 1차 멀티플렉싱된 스트림들과 2차 멀티플렉싱된 스트림들은 ISO13818-1에서 규정된 운송 스트림들에 대응하는 데이터 스트림들인 것으로 가정된다.
먼저, 본 발명의 제 1 실시예에 따른 멀티플렉싱 시스템이 도면을 참고로 설명된다.
도 9는 본 발명의 제 1 실시예에 따른 멀티플렉싱 시스템의 블록도를 도시한다.
멀티플렉싱 시스템(1)은 1차 멀티플렉싱된 스트림들을 발생하는 복수의 1차 멀티플렉서들(2a 내지 2n)과, 1차 멀티플렉서들(2a 내지 2n)에 의해 발생된 1차 멀티플렉싱된 스트림을 더 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생하는 2차 멀티플렉서(3)를 포함한다. 2차 멀티플렉서(3)는 1차 멀티플렉서(2a 내지 2n)에 의해 발생된 1차 멀티플렉싱된 스트림을 수신하고 수신된 스트림을 임시로 저장하는 다수의 수신 메모리들(4a 내지 4n)과, 수신 메모리들(4a 내지 4n)에 저장된 1차 멀티플렉싱된 스트림을 선택하고 선택된 1차 멀티플렉싱된 스트림을 2차 멀티플렉싱하는 스위칭 유닛(5)을 포함한다. 2차 멀티플렉서(3)는 또한 스위칭 유닛(5)에 의해 발생된 2차 멀티플렉싱된 스트림의 PCR을 정정하는 시간 정보 정정 유닛(6)과, 2차 멀티플렉서(3)에 대한 시스템 클럭을 발생하는 클럭 발생기(7)를 포함한다.
이 멀티플렉싱 시스템(1)에서, 각각 1차 멀티플렉서들(2a 내지 2n)에 일치되는 시스템 클럭들(Cp1 내지 Cpn)과, 클럭 발생기(7)에 의해 발생되는 시스템 클럭(Cr)은 서로 동기화되지 않으므로, 시간 관리는 1차 멀티플렉서들(2a 내지 2n)과 2차 멀티플렉서(3)에 대해 독립적으로 실행된다.
각각의 1차 멀티플렉서들(2a 내지 2n)은 디코더 버퍼의 동작 실패를 일으키지 않게 하는 코드량의 1차 멀티플렉싱된 스트림을 발생하기 위해 디코더 버퍼의 버퍼 점유량 중 상단 및 하단 임계값들에 미리 설정된 마진을 제공한다. 각각의 1차 멀티플렉싱된 스트림들은 연관된 수신 메모리들(4a 내지 4n)에 전달된다. 한편, 1차 멀티플렉서들(2a 내지 2n)은 각기 독립적인 시스템 클럭들(Cp1 내지 Cpn)에 기초하여 동작되므로, 1차 멀티플렉서들(2a 내지 2n)에 의해 발생된 1차 멀티플렉싱된 스트림들은 시스템 클럭들(Cp1 내지 Cpn)과 동기화된다.
수신 메모리들(4a 내지 4n)은 1차 멀티플렉서들(2a 내지 2n)에 의해 발생된 1차 멀티플렉싱된 스트림들을 임시로 저장한다.
스위칭 유닛(5)은 미리 설정된 주기로 반복되고 각 1차 멀티플렉싱된 스트림의 비트레이트에 의해 결정되는 운송 패킷 반복 패턴(이후 삽입 패턴(interleaving pattern)이라 칭하여지는)에 응답하여, 수신 메모리들(4a 내지 4n)에 저장된 1차 멀티플렉싱된 스트림들을 선택한다. 스위칭 유닛(5)은 선택된 운송 패킷을 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생한다.
시간 정보 정정 유닛(6)은 PCR 값을 정정하기 위해 스위칭 유닛(5)에 의해 발생된 2차 멀티플렉싱된 스트림의 PCR 값을 재기록하여 값들을 정정한다. 즉, 시간 정보 정정 유닛(6)은 각 1차 멀티플렉서들(2a 내지 2n)로부터의 1차 멀티플렉싱된 스트림의 출력 타이밍에 따라 인코딩된 PCR 값(PCR)을 2차 멀티플렉서(3)로부터의 2차 멀티플렉싱된 스트림들의 출력 타이밍에 정합된 PCR 값(PCR')으로 재기록한다.
클럭 발생기(7)는 2차 멀티플렉서(3)의 시스템 클럭(Cr)을 발생하므로, 2차 멀티플렉서(3)에 의해 발생된 2차 멀티플렉싱된 스트림은 클럭 발생기(7)에 의해 발생된 시스템 클럭들(Cr)과 동기화된다. 시간 정보 정정 유닛(6)에 의해 재기록된 PCR 값들은 클럭 발생기(7)에 의해 발생된 시스템 클럭들(Cr)과 동기화된다.
시간 정보 정정 유닛(6)은 1차 멀티플렉서(2a 내지 2n)의 시스템 클럭과 2차 멀티플렉서(3)의 시스템 클럭에서의 차이에 의해 발생되는 2차 멀티플렉싱 타이밍 편차를 정정하기 위해 사전 정정(pre-correction) PCR과 사후 정정(post-correction) PCR'을 비교한다. 주어진 1차 멀티플렉싱된 스트림의 출력 타이밍 값인 사전 정정의 PCR과, 2차 멀티플렉싱된 스트림의 출력 타이밍인 사후 정정의 PCR' 사이의 차이가 미리 결정된 임계값을 넘으면, 시간 정보 정정 유닛(6)은 이 정보를 스위칭 유닛(5)에 제공한다. 이 정보가 공급될 때, 스위칭 유닛(5)은 PCR의 차이가 임계값을 넘은 1차 멀티플렉싱된 스트림의 운송 패킷 대신에 더미 패킷(dummy packet)을 삽입한다. 즉, 스위칭 유닛(5)은 이 더미 패킷을 이 1차 멀티플렉싱된 스트림이 다음에 2차 멀티플렉싱되도록 계획된 삽입 패턴상의 한 패킷에 삽입한다. 이 더미 패킷은 예를 들면, ISO818-1에서 규정된 공패킷(null packet)이다. 이 공패킷은 디코더 버퍼로 입력되지 않고, 단순히 판독되어 디코딩 처리에 영향을 주지 않고 무시된다.
시간 정보 정정 유닛(6)은 1차 멀티플렉싱된 스트림들 전체에 인코딩된 PCR에 이러한 정정 및 비교 동작을 실행한다.
이 멀티플렉싱 시스템(1)에서 더미 패킷을 삽입하는 동작은 동기화 시스템과 비동기화 시스템 사이에 비교가 이루어질 때 도 10a 및 도 10b를 참고로 설명된다. 도 10a는 동기화 시스템에서의 1차 및 2차 멀티플렉싱된 스트림들을 도시하고, 도 10b는 비동기화 시스템인 주요 표면(1)에서의 1차 및 2차 멀티플렉싱된 스트림을 도시한다.
1차 멀티플렉서의 시스템 클럭들(Cp)이 2차 멀티플렉서의 시스템 클럭들(Cr)과 동기화되는 동기화 시스템의 경우에, 도 10a에 도시된 바와 같이, 1차 멀티플렉서에 지정된 비트레이트에 기초하여 설정된 바와 같은 삽입 패턴에 따라 2차 멀티플렉싱을 실행함으로서, 2차 멀티플렉싱 타이밍 편차는 단지 편차가 축적되지 않는 2차 멀티플렉싱 지터이다.
1차 및 2차 멀티플렉서의 시스템 클럭들이 서로 동기화되지 않는 비동기화 시스템의 경우에, 2차 멀티플렉싱이 삽입 패턴에 따라 실행되면, 비동기화 시스템 클럭으로 인한 2차 멀티플렉싱 지터 편차는 축적된다.
이 멀티플렉싱 시스템(1)은 1차 멀티플렉싱된 스트림들의 출력 타이밍에 기초하여 인코딩된 인코딩 사전 정정 PCR 값을 2차 멀티플렉서(3)의 시간 정보 정정 유닛(6)에 의해 정정된 사후 정정 PCR'에 비교한다. 한편, 주요 표면(1)에서 2차 멀티플렉싱 타이밍 편차가 없으면, 2차 멀티플렉싱 시작까지의 지연, 즉 2차 멀티플렉싱 지연은 오프셋(offset)으로서 PCR'에 부가되어 사전 정정 PCR 값을 사후 정정 PCR'과 동일하게 만든다. 그 이유는 2차 멀티플렉싱 지연에 대응하는 오프셋이 사용되지 않으면 1차 멀티플렉싱된 스트림들로 디코딩된 PCR이 디코딩 시간이나 다른 시간 정보에 정합될 수 없기 때문이다.
1차 멀티플렉싱된 스트림으로 인코딩된 사전 정정 PCR과 시간 정보 정정 유닛(6)에 의해 발생된 PCR' 사이의 차이에는 비동기화 시스템에 적절한 시스템 클럭에서 그 차이에 의해 생기는 2차 멀티플렉싱 타이밍 편차와 2차 멀티플렉싱 지터가 포함된다. 2차 멀티플렉싱 지터는 상술된 바와 같이, 동기화 시스템에서 생기고, 삽입 패턴에 기초하여 발견될 수 있다. 그러므로, 비동기화 시스템에 적절한 시스템 클럭들에서 그 차이에 의해 생기는 2차 멀티플렉싱 타이밍 편차는 1차 멀티플렉싱된 스트림에 인코딩된 사전 정정 PCR과 시간 정보 정정 유닛(6)에 의해 발생된 PCR' 사이의 차이와 이 동기화 시스템에서 생기는 2차 멀티플렉싱 지터로부터 발견될 수 있다. 시간 정보 정정 유닛(6)은 시스템 클럭에서 그 차이에 의해 생기는 2차 멀티플렉싱 타이밍 편차와 이 편차에 대해 미리 설정된 임계값을 비교한다. 편차가 이 임계값을 넘으면, 이 편차를 담당하는 운송 패킷이 멀티플렉싱되도록 스케쥴링되었던 2차 멀티플렉싱된 스트림의 운송 패킷으로 더미 패킷(공패킷(null packet))이 삽입된다.
특히, 도 10b에 도시된 바와 같이, 시스템 클럭에서의 차이로 인한 2차 멀티플렉싱 타이밍 편차가 임계값보다 크기 않기 때문에, 운송 패킷(k)에 인코딩된 PCR(k) 또는 운송 패킷(k)의 2차 멀티플렉싱에 이어지는 운송 패킷에 인코딩된 PCR'(k)에는 특정한 정정 처리가 실행되지 않는다. 한편, 시스템 클럭들에서 운송 패킷에 인코딩된 PCR(n)과 운송 패킷(n)의 2차 멀티플렉싱에 이어지는 운송 패킷에 인코딩된 PCR'(n) 사이의 차이로 인한 2차 멀티플렉싱 타이밍 편차는 임계값보다 작지 않다. 그러므로, 2차 멀티플렉싱된 스트림의 운송 패킷이 고유의 삽입 패턴으로 2차 멀티플렉싱되도록 스케쥴링되었던 2차 멀티플렉싱된 스트림의 운송 패킷에는 더미 패킷(공패킷)이 삽입된다. 1차 멀티플렉싱된 스트림의 운송 패킷(n+1)은 1차 멀티플렉싱된 스트림의 운송 패킷(n+2)이 원래 2차 멀티플렉싱되도록 스케쥴링되었던 2차 멀티플렉싱된 스트림의 운송 패킷으로 2차 멀티플렉싱된다. 후속하여, 2차 멀티플렉싱이 계속되어, 매번 1 만큼 증가된 운송 패킷이 2차 멀티플렉싱된다.
한편, 시스템 클럭들에서의 차이로 인한 2차 멀티플렉싱 타이밍 편차는 1차 멀티플렉싱된 스트림의 운송 패킷의 반과 같아지도록 상기 임계값을 설정함으로서 최소화될 수 있다. 즉, 1차 멀티플렉서(2a 내지 2n)에 의해 고려되는 운송 패킷의 출력 타이밍과 2차 멀티플렉서(3)에 의해 출력되는 운송 패킷의 출력 타이밍 사이의 편차는 동기화 시스템에서 발생된 2차 멀티플렉싱 지터와 시스템 클럭의 차이에 의해 발생된 편차의 최대값의 합이므로, 편차합의 최대값을 처음부터 알 수 있도록 설정하는 것이 가능하다.
그러므로, 멀티플렉싱 시스템(1)에서는 각 1차 멀티플렉서들(2a 내지 2n)에 미리 설정된 마진이 제공되므로, 알려진 편차의 최대값에 대응하는 편차가 2차 멀티플렉싱된 스트림을 발생할 때 생기더라도 디코더 버퍼의 동작 실패를 방지하게 되고, 그에 의해 디코더 버퍼의 동작 실패가 없는 안전한 시스템을 구성하게 된다.
한편, PCR 비교에 기초하여 시간 정보 정정 유닛(6)에 의해 더미 패킷을 삽입하는 상술된 처리에서는 2차 멀티플렉싱 타이밍이 1차 멀티플렉싱된 스트림의 출력 타이밍 보다 빠른 것으로, 즉 1차 멀티플렉서의 시스템 클럭들(Cp1 내지 Cpn)이 2차 멀티플렉서의 시스템 클럭(Cr) 보다 늦은 것으로 가정된다. 2차 멀티플렉싱 타이밍이 1차 멀티플렉싱된 스트림의 출력 타이밍 보다 늦은 경우에도, 즉 1차 멀티플렉서의 시스템 클럭(Cp1 내지 Cpn)이 2차 멀티플렉서의 시스템 클럭(Cr) 보다 빠른 경우에도 이 처리를 효과적으로 하기 위해, 멀티플렉싱 시스템(1)의 1차 멀티플렉서(2a 내지 2n)는 지정된 비트레이트보다 낮은 비트레이트로 1차 멀티플렉싱된 스트림을 출력하도록 설계된다.
도 11을 참고로, 멀티플렉싱 시스템(1)에서 1차 멀티플렉서들(2a 내지 2n)에 의해 출력된 1차 멀티플렉싱된 스트림의 비트레이트가 설명된다. 특히, 도 11a는 시스템 클럭들(Cp)이 시스템 클럭들(Cr)과 동기화되는 경우에 1차 멀티플렉싱된 스트림의 비트레이트(초당 비트 발생량)를 도시하고, 도 11b는 시스템 클럭들(Cp)이 시스템 클럭들(Cr) 보다 늦은 경우에 1차 멀티플렉싱된 스트림의 비트레이트를 도시하고, 도 11c는 시스템 클럭들(Cp)이 시스템 클럭들(Cr) 보다 빠른 경우에 1차 멀티플렉싱된 스트림의 비트레이트를 도시하고, 또한 도 11d는 멀티플렉싱 시스템(1)에서 1차 멀티플렉싱된 스트림의 비트레이트를 도시한다.
시스템 클럭들(Cp)이 시스템 클럭들(Cr)과 동기화되면, 도 11a에 도시된 바와같이, 시스템 클럭들(Cp)에 의해 측정되는 시간은 시스템 클럭들(Cr)에 의해 측정되는 것과 동일하므로, 1차 멀티플렉서들(2a 내지 2n)에 의해 출력되는 1차 멀티플렉싱된 스트림의 비트레이트는 2차 멀티플렉서(3)의 2차 멀티플렉싱된 출력과 변하지 않게 유지된다.
1차 멀티플렉서들의 시스템 클럭들(Cp)이 2차 멀티플렉서의 시스템 클럭들(Cr) 보다 늦으면, 도 11b에 도시된 바와 같이, 시스템 클럭들(Cp)에 의해 측정되는 1초 시간은 시스템 클럭들(Cr)에 의해 측정되는 1초 시간 보다 길다. 그러므로, 시스템 클럭들(Cp)에 기초하여 출력되는 비트레이트(P)의 1차 멀티플렉싱된 스트림은 2차 멀티플렉서의 시스템 클럭들(Cr) 측으로부터 볼 때 (Cp/Cr) X P의 비트레이트를 갖는 1차 멀티플렉싱된 스트림으로 나타난다.
반대로, 1차 멀티플렉서들의 시스템 클럭들(Cp)이 2차 멀티플렉서의 시스템 클럭들Cr) 보다 빠르면, 도 11c에 도시된 바와 같이, 시스템 클럭(Cp)에 의해 측정되는 1초 시간은 시스템 클럭(Cr)에 의해 측정되는 1초 시간 보다 짧다. 그러므로, 시스템 클럭(Cp)에 기초하여 출력되는 비트레이트(P)의 1차 멀티플렉싱된 스트림은 2차 멀티플렉서의 시스템 클럭들(Cr) 측으로부터 볼 때 (Cp/Cr) X P의 비트레이트를 갖는 1차 멀티플렉싱된 스트림으로 나타난다.
그래서, 멀티플렉싱 시스템(1)의 1차 멀티플렉서들(2a 내지 2n)은 삽입 패턴에 기초하여 그에 할당된 비트레이트(P)에 대해 β X P의 비트레이트를 갖는 1차 멀티플렉싱된 스트림을 출력한다.
본 멀티플렉싱 시스템(1)에서는 이 β가 다음과 같이 설정된다:
실제 1차 멀티플렉서들 및 2차 멀티플렉서의 시스템 클럭들이 처음부터 알려지면, 2차 멀티플렉싱는 β의 값을 Cr/Cp로 설정함으로서 삽입 패턴에 따라 실현될 수 있다. 그러나, 1차 멀티플렉서들 및 2차 멀티플렉서의 시스템 클럭들은 초당 시스템 클럭이 변화되기 쉽도록 알려지지 않는다. 그래서, 이 멀티플렉싱 시스템(1)은 클럭 발진기가 에러 범위에 대해 정의된 정확도를 갖고 시스템 클럭들에 의해 취해질 수 있는 최대값을 (CpMAX)로 설정하고 2차 멀티플렉서의 시스템 클럭에 의해 취해질 수 있는 최소값을 (CrMIN)으로 설정하여 이 설정값들에 기초하여 β를 (CrMIN/CpMAX)로 설정한다는 사실을 이용한다.
그래서, 1차 멀티플렉서가 시스템 클럭들(Cp)에 기초하여 비트레이트 (CrMIN/CpMAX) X P를 갖는 1차 멀티플렉싱된 스트림을 출력하면, 다음 공식으로 나타내지는 바와 같이, 2차 멀티플렉서의 시스템 클럭들(Cr) 측으로부터 볼 때 시스템 클럭들(Cp)에 기초하여 (CrMIN/CpMAX) X P의 비트레이트를 갖는 1차 멀티플렉싱된 스트림은 1차 멀티플렉서에 원래 할당된 비트레이트(P)보다 반드시 작은 것으로 보장될 수 있다:
(Cp/Cr) X β X P
= (Cp/Cr) X (CrMIN/CpMAX) X P > P.
1차 멀티플렉서들(2a 내지 2n)에 의해 출력되는 1차 멀티플렉싱된 스트림들의 비트레이트가 상술된 바와 같이 설정되면, 2차 멀티플렉싱 타이밍은 1차 멀티플렉싱된 스트림의 출력 타이밍 보다 빠른 것으로 보장될 수 있다. 그래서, 멀티플렉싱 시스템(1)으로는 시간 정보 정정 유닛(6)에 의해 PCR들을 비교하고 1차 멀티플렉서의 시스템 클럭들(Cp) 및 2차 멀티플렉서의 시스템 클럭들(Cr)의 크기에 관계없이 더미 패킷을 삽입하는 처리에 의해 시스템 클럭에서의 차이로 인해 발생되는 편차를 정정하는 것이 가능하다.
그래서, 본 발명을 실현한 멀티플렉싱 시스템(1)으로는 2차 멀티플렉싱된 스트림이 수신 메모리들(4a 내지 4n) 또는 디코더 버퍼를 혼란시키지 않고 발생될 수 있다.
각 1차 멀티플렉서들의 비트레이트가 삽입 패턴을 변화시킴으로서 변화될 수 있고, 삽입 패턴은 각 1차 멀티플렉싱된 스트림들의 비트레이트들에 응답해 변화될 수 있는 본 멀티플렉싱 시스템(1)으로는 가변적인 2차 멀티플렉싱된 스트림의 비트레이트를 전체적인 비트레이트를 나타내는 상수로 제공하는 제어를 실행함으로서 통계적인 멀티플렉싱에 의한 제어를 이루는 것이 가능하다. 그래서, 전체적인 화상질을 개선하도록 1차 멀티플렉싱된 스트림의 인코딩 난점에 의존해 비트레이트를 분배하는 것이 가능하다.
또한, PLL을 사용해 각 1차 멀티플렉서들(2a 내지 2n)의 시스템 클럭들을 복원할 필요가 없으므로, 1차 멀티플렉싱된 스트림은 PCI 버스와 같은 버스트형 데이터 전송 시스템을 사용한 버스에 의해 전송될 수 있다.
또한, 1차 멀티플렉싱된 스트림이 각각의 수신 메모리들(4a 내지 4n)에 도착하는 것을 확인하기에 2차 멀티플렉싱 지연이 충분한 멀티플렉싱 시스템(1)에서는 1차 멀티플렉싱된 스트림의 데이터 전달에서의 버스터 같은 특성이 2차 멀티플렉서(3)에 의해 흡수될 수 있어, 1차 멀티플렉싱된 스트림의 데이터 전달이 버스 전체를 사용해 이루어지는 것을 가능하게 한다.
상술된 본 발명의 실시예에서, 1차 멀티플렉싱된 스트림과 2차 멀티플렉싱된 스트림은 ISO13818-1에서 제공되는 운송 스트림들이다. 그러나, 본 발명은 ISO13818-1에서 제공되는 운송 스트림들뿐만 아니라 디지털 신호들의 비트 스트림을 시간 분할적으로 멀티플렉싱하여 얻어진 1차 멀티플렉싱된 스트림들이나 2차 멀티플렉싱된 스트림에도 또한 적용될 수 있다.
상술된 본 발명의 실시예에서, 1차 멀티플렉싱된 스트림들과 2차 멀티플렉싱된 스트림에 인코딩된 시간 기준값은 ISO13138-1에서 규정된 PCR이다. 그러나, 본 발명은 시간 기준값이 ISO13138-1에서 규정된 PCR인 경우에 제한되지 않고, 시간 기준값이 비트 스트림에 부착되는 임의의 시간 기준인 경우에도 적용될 수 있다.

Claims (31)

1차 멀티플렉싱된 스트림들(degree-one multiplexed streams)이 복수의 1차 멀티플렉서들로부터 수신되고, 상기 수신된 1차 멀티플렉싱된 스트림들이 시간 분할적으로(time-divisionally) 멀티플렉싱되어 2차 멀티플렉싱된 스트림(degree two multiplexed stream)을 발생하는 디지털 신호 멀티플렉싱 장치로서, 상기 1차 멀티플렉싱된 스트림들은 부착된 시간 기준값(time reference value)을 갖는 하나 이상의 디지털 신호들의 시간 분할적으로 멀티플렉싱된 비트스트림(bitstream)인, 상기 디지털 신호 멀티플렉싱 장치에 있어서,
상기 1차 멀티플렉서들로부터 복수의 1차 멀티플렉싱된 스트림들을 수신하기 위한 수신 수단;
상기 1차 멀티플렉싱된 스트림들의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하여 상기 2차 멀티플렉싱된 스트림을 발생하기 위한 멀티플렉싱 수단; 및
상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들과 동기화되지 않은 비동기화 기준 클럭들에 기초하여 동작하고 상기 2차 멀티플렉싱된 스트림에 첨부되는 상기 시간 기준값을 정정하기 위한 시간 기준값 정정 수단을 포함하고,
상기 시간 기준값 정정 수단에 의해 정정된 상기 시간 기준값이 미리 설정된 값(pre-set value) 보다 큰 값만큼 상기 1차 멀티플렉서들에 의해 상기 1차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값 보다 커지면, 상기 멀티플렉싱 수단은 미리 설정된 양의 더미 데이터(dummy data)를 멀티플렉싱하는, 디지털 신호 멀티플렉싱 장치.
제 1 항에 있어서,
상기 수신 수단은 상기 멀티플렉싱 수단에 의한 멀티플렉싱을 위한 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 더 낮은 비트레이트의 상기 1차 멀티플렉싱된 스트림들을 상기 각각의 1차 멀티플렉서들로부터 수신하는, 디지털 신호 멀티플렉싱 장치.
제 2 항에 있어서,
상기 수신 수단은,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들을 상기 각각의 1차 멀티플렉서들로부터 수신하고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키는 상기 기준 클럭들의 레이팅(rating)의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키는 상기 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 멀티플렉싱 장치.
제 1 항에 있어서,
상기 멀티플렉싱 수단은 수신 메모리들에 의해 발생된 상기 1차 멀티플렉싱된 스트림들의 최대 지연 시간을 초과하는 지연이 경과된 이후에 상기 각각의 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는, 디지털 신호 멀티플렉싱 장치.
제 1 항에 있어서,
상기 수신 메모리들은 ISO-13818-1에 의해 규정된 운송 스트림을 수신하고, 상기 멀티플렉싱 수단은 ISO-13818-1에 제공되는 운송 스트림을 발생하는, 디지털 신호 멀티플렉싱 장치.
제 5 항에 있어서,
상기 시간 기준값 정정 수단은 ISO13818-1에 의해 규정된 운송 스트림에 부착된 프로그램 클럭 기준(program clock reference : PCR)값을 정정하는, 디지털 신호 멀티플렉싱 장치.
제 5 항에 있어서,
상기 멀티플렉싱 수단은 ISO13818-1에서 규정된 공패킷(null packet)을 멀티플렉싱하는, 디지털 신호 멀티플렉싱 장치.
디지털 신호들을 멀티플렉싱하기 위한 방법에 있어서,
복수의 1차 멀티플렉서들로부터 1차 멀티플렉싱된 스트림들을 수신하는 단계로서, 상기 1차 멀티플렉싱된 스트림들은 부착된 시간 기준값을 갖는 하나 이상의 디지털 신호들의 시간 분할적으로 멀티플렉싱된 비트스트림인, 상기 수신 단계;
2차 멀티플렉싱된 스트림을 발생하기 위해 각각의 1차 멀티플렉싱된 스트림들의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는 단계;
상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들과 동기화되지 않은 비동기화 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값을 정정하는 단계; 및
상기 정정된 시간 기준값이 미리 결정된 값 보다 큰 값만큼 상기 1차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값을 초과하면, 미리 설정된 양의 더미 데이터를 멀티플렉싱하는 단계를 포함하는 디지털 신호 멀티플렉싱 방법.
제 8 항에 있어서,
멀티플렉싱을 위한 상기 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 낮은 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 발생되는, 디지털 신호 멀티플렉싱 방법.
제 9 항에 있어서,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 상기 각각의 1차 멀티플렉서들로부터 수신되고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 멀티플렉싱 방법.
제 8 항에 있어서,
상기 각각의 수신된 1차 멀티플렉싱된 스트림들은 수신으로 발생된 상기 1차 멀티플렉싱된 스트림들의 최대 지연 시간을 초과하는 지연이 경과된 이후에 시간 분할적으로 멀티플렉싱되는, 디지털 신호 멀티플렉싱 방법.
제 8 항에 있어서,
ISO-13818-1에 의해 규정된 운송 스트림이 수신되고, ISO13818-1에서 제공되는 운송 스트림이 발생되는, 디지털 신호 멀티플렉싱 방법.
제 12 항에 있어서,
ISO-13818-1에 의해 규정된 운송 스트림에 부착된 프로그램 클럭 기준(PCR) 값이 정정되는, 디지털 신호 멀티플렉싱 방법.
제 12 항에 있어서,
상기 멀티플렉싱 수단은 ISO13818-1에서 규정된 공패킷을 더미 데이터로서 멀티플렉싱하는, 디지털 신호 멀티플렉싱 방법.
디지털 신호들을 전송하기 위한 장치에 있어서,
하나 이상의 디지털 신호들의 비트스트림을 시간 분할적으로 멀티플렉싱하고 시간 기준값을 부착하여 복수의 1차 멀티플렉싱된 스트림들을 발생하기 위한 복수의 1차 멀티플렉서들; 및
상기 1차 멀티플렉서들로부터 복수의 1차 멀티플렉싱된 스트림들을 수신하기 위한 수신 수단, 각각의 1차 멀티플렉싱된 스트림들의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생하기 위한 멀티플렉싱 수단, 상기 1차 멀티플렉서들을 동작시키도록 적응된 기준 클럭들과 동기화되지 않은 비동기화 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값을 정정하기 위한 시간 기준값 정정 수단, 및 상기 멀티플렉싱 수단에 의해 발생된 상기 2차 멀티플렉싱된 스트림을 전송하기 위한 전송 수단을 포함하는 2차 멀티플렉싱된 장치로서, 상기 시간 기준값 정정 수단에 의해 정정된 상기 시간 기준값이 미리 설정된 값 보다 큰 값만큼 상기 1차 멀티플렉서들에 의해 상기 1차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값 보다 커질 때, 미리 설정된 양의 더미 데이터를 멀티플렉싱하는 상기 2차 멀티플렉싱 장치를 포함하는, 디지털 신호 전송 장치.
제 15 항에 있어서,
각각의 1차 멀티플렉서는 멀티플렉싱을 위한 상기 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 낮은 비트레이트로 1차 멀티플렉싱된 스트림을 발생하는, 디지털 신호 전송 장치.
제 15 항에 있어서,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들은 상기 1차 멀티플렉서들에 의해 발생되고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 전송 장치.
제 15 항에 있어서,
상기 각각의 수신된 1차 멀티플렉싱된 스트림들은 수신으로 발생된 상기 1차 멀티플렉싱된 스트림들의 최대 지연 시간을 초과하는 지연이 경과된 이후에, 상기 2차 멀티플렉서의 상기 멀티플렉싱 수단에 의해 시간 분할적으로 멀티플렉싱되는, 디지털 신호 전송 장치.
디지털 신호를 전송하는 방법에 있어서,
복수의 1차 멀티플렉싱된 스트림들을 발생하기 위해 미리 설정된 기준 클럭들로 하나 이상의 디지털 신호들의 비트스트림을 시간 분할적으로 멀티플렉싱하고 시간 기준값을 부착하는 단계;
상기 1차 멀티플렉싱된 스트림들을 수신하는 단계;
2차 멀티플렉싱된 스트림을 발생하기 위해, 각각의 1차 멀티플렉싱된 스트림의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는 단계;
상기 2차 멀티플렉싱된 스트림을 전송하기 위해 각각의 1차 멀티플렉싱된 스트림을 발생하도록 적응된 상기 기준 클럭들과 동기화되지 않은 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값을 정정하는 단계; 및
상기 정정된 시간 기준값이 미리 설정된 값 보다 큰 값만큼 상기 1차 멀티플렉서들에 의해 상기 1차 멀티플렉싱된 스트림들에 부착된 시간 기준값 보다 커지면, 미리 설정된 양의 더미 데이터가 멀티플렉싱되는 상기 2차 멀티플렉싱된 스트림을 전송하는 단계를 포함하는 디지털 신호 전송 방법.
제 19 항에 있어서,
멀티플렉싱하기 위한 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 낮은 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 발생되는, 디지털 신호 전송 방법.
제 20 항에 있어서,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 발생되고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 전송 방법.
제 19 항에 있어서,
상기 1차 멀티플렉싱된 스트림들은 상기 1차 멀티플렉싱된 스트림들의 전송에 의해 발생된 최대 지연 시간을 초과하는 지연이 경과된 이후에 시간 분할적으로 멀티플렉싱되는, 디지털 신호 전송 방법.
디지털 신호들을 기록하기 위한 장치에 있어서,
하나 이상의 디지털 신호들의 비트스트림을 시간 분할적으로 멀티플렉싱하고 시간 기준값을 부착하여 복수의 1차 멀티플렉싱된 스트림들을 발생하기 위한 복수의 1차 멀티플렉서들; 및
상기 1차 멀티플렉서들로부터 1차 멀티플렉싱된 스트림들을 수신하기 위한 수신 수단, 각각의 1차 멀티플렉싱된 스트림들의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하여 2차 멀티플렉싱된 스트림을 발생하기 위한 멀티플렉싱 수단, 상기 1차 멀티플렉서들을 동작시키도록 적응된 기준 클럭들과 동기화되지 않은 비동기화 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값을 정정하기 위한 시간 기준값 정정 수단, 및 상기 멀티플렉싱 수단에 의해 발생된 상기 2차 멀티플렉싱된 스트림을 기록 매체에 기록하기 위한 기록 수단을 포함하는 2차 멀티플렉싱 장치로서, 상기 시간 기준값 정정 수단에 의해 정정된 상기 시간 기준값이 미리 설정된 값 보다 큰 값만큼 상기 1차 멀티플렉서들에 의해 상기 1차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값 보다 커질 때, 미리 설정된 양의 더미 데이터를 멀티플렉싱하는 상기 2차 멀티플렉싱 장치를 포함하는, 디지털 신호 기록 장치.
제 23 항에 있어서,
상기 1차 멀티플렉서들은 상기 멀티플렉싱 수단에 의해 멀티플렉싱하기 위한 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 낮은 비트레이트의 상기 1차 멀티플렉싱된 스트림들을 발생하는, 디지털 신호 기록 장치.
제 24 항에 있어서,
상기 1차 멀티플렉서들은,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들을 발생하고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키기 위해 상기 기준 클럭들의 레이팅의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키기 위한 상기 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 기록 장치.
제 23 항에 있어서,
상기 2차 멀티플렉서의 상기 멀티플렉싱 수단은, 상기 1차 멀티플렉서들에 의한 전송으로 발생된 상기 1차 멀티플렉싱된 스트림들의 최대 지연 시간을 초과하는 지연이 경과된 이후에, 상기 각각의 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는, 디지털 신호 기록 장치.
디지털 신호를 기록하는 방법에 있어서,
복수의 1차 멀티플렉싱된 스트림들을 발생하기 위해 미리 설정된 기준 클럭들로 하나 이상의 디지털 신호들의 비트스트림을 시간 분할적으로 멀티플렉싱하고 시간 기준값을 부착하는 단계;
상기 1차 멀티플렉싱된 스트림들을 수신하는 단계;
2차 멀티플렉싱된 스트림을 발생하기 위해 각각의 1차 멀티플렉싱된 스트림의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는 단계;
상기 2차 멀티플렉싱된 스트림을 기록하기 위해 각각의 1차 멀티플렉싱된 스트림을 발생하도록 적응된 상기 기준 클럭들과 동기화되지 않은 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값을 정정하는 단계; 및
상기 정정된 시간 기준값이 미리 설정된 값 보다 큰 값만큼 상기 1차 멀티플렉서들에 의해 상기 1차 멀티플렉싱된 스트림들에 부착된 상기 시간 기준값 보다 커지면, 미리 설정된 양의 더미 데이터가 멀티플렉싱되는 상기 2차 멀티플렉싱된 스트림을 기록하는 단계를 포함하는 디지털 신호 기록 방법.
제 27 항에 있어서,
멀티플렉싱을 위한 반복적인 패턴에 기초하여 할당되는 비트레이트(할당된 비트레이트)보다 낮은 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 발생되는, 디지털 신호 기록 방법.
제 28 항에 있어서,
(CrMIN/CpMAX) X P로 나타내지는 비트레이트의 상기 1차 멀티플렉싱된 스트림들이 발생되고,
여기서, CrMIN은 상기 시간 기준값 정정 수단을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, CpMAX는 상기 1차 멀티플렉서들을 동작시키기 위한 기준 클럭들의 레이팅의 최소값이고, P는 할당된 비트레이트인, 디지털 신호 기록 방법.
제 27 항에 있어서,
상기 1차 멀티플렉싱된 스트림들은 상기 1차 멀티플렉싱된 스트림들의 전송에 의해 발생된 최대 지연 시간을 초과하는 지연이 경과된 이후에, 시간 분할적으로 멀티플렉싱되는, 디지털 신호 기록 방법.
기록매체 위에 기록되는 2차 멀티플렉싱된 스트림을 갖는 상기 기록 매체에 있어서,
복수의 1차 멀티플렉싱된 스트림들을 발생하기 위해 미리 설정된 기준 클럭들로 하나 이상의 디지털 신호들의 비트스트림을 시간 분할적으로 멀티플렉싱하고 시간 기준값을 부착하는 단계;
2차 멀티플렉싱된 스트림을 발생하기 위해 각각의 1차 멀티플렉싱된 스트림의 비트레이트와 연관된 반복적인 패턴에 기초하여 상기 수신된 1차 멀티플렉싱된 스트림들을 시간 분할적으로 멀티플렉싱하는 단계;
각각의 1차 멀티플렉싱된 스트림을 발생하도록 적응된 상기 기준 클럭들과 동기화되지 않은 상기 기준 클럭들에 기초하여 상기 2차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값을 정정하는 단계; 및
상기 정정된 시간 기준값이 미리 설정된 값 보다 큰 값만큼 상기 1차 멀티플렉싱된 스트림에 부착된 상기 시간 기준값 보다 커지면, 미리 설정된 양의 더미 데이터가 멀티플렉싱된 상태에서 상기 2차 멀티플렉싱된 스트림이 기록되는 조건으로, 상기 2차 멀티플렉싱된 스트림을 상기 기록 매체에 기록하는 단계에 의해, 상기 2차 멀티플렉싱된 스트림이 상기 기록 매체 위에 기록되는, 기록 매체.
KR1019990002413A 1998-01-26 1999-01-26 디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체 KR100632189B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-012999 1998-01-26
JP01299998A JP3402177B2 (ja) 1998-01-26 1998-01-26 ディジタル信号多重化装置及び方法、ディジタル信号伝送方法、ディジタル信号記録方法、並びに、記録媒体

Publications (2)

Publication Number Publication Date
KR19990068140A KR19990068140A (ko) 1999-08-25
KR100632189B1 true KR100632189B1 (ko) 2006-10-11

Family

ID=11820906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990002413A KR100632189B1 (ko) 1998-01-26 1999-01-26 디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체

Country Status (4)

Country Link
US (1) US6414970B1 (ko)
EP (1) EP0932308A3 (ko)
JP (1) JP3402177B2 (ko)
KR (1) KR100632189B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168084B1 (en) 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US9924234B2 (en) 1998-07-23 2018-03-20 Comcast Ip Holdings I, Llc Data structure and methods for providing an interactive program
US6754905B2 (en) 1998-07-23 2004-06-22 Diva Systems Corporation Data structure and methods for providing an interactive program guide
KR100655248B1 (ko) 1998-07-23 2006-12-08 세드나 페이턴트 서비시즈, 엘엘씨 대화형 사용자 인터페이스
US6573942B1 (en) * 1998-08-17 2003-06-03 Sharp Laboratories Of America, Inc. Buffer system for controlled and timely delivery of MPEG-2F data services
US6771671B1 (en) * 1999-03-12 2004-08-03 Lucent Technologies Inc. Data flow synchronization and ordering
US7096487B1 (en) 1999-10-27 2006-08-22 Sedna Patent Services, Llc Apparatus and method for combining realtime and non-realtime encoded content
US6621870B1 (en) * 1999-04-15 2003-09-16 Diva Systems Corporation Method and apparatus for compressing video sequences
US6754271B1 (en) 1999-04-15 2004-06-22 Diva Systems Corporation Temporal slice persistence method and apparatus for delivery of interactive program guide
US6904610B1 (en) 1999-04-15 2005-06-07 Sedna Patent Services, Llc Server-centric customized interactive program guide in an interactive television environment
US6721957B1 (en) * 1999-08-16 2004-04-13 Georgia Tech Research Corporation System and method for maximizing bandwidth efficiency in a digital video program stream
EP1085765A3 (en) * 1999-09-20 2006-03-01 Matsushita Electric Industrial Co., Ltd. System stream creating apparatus which adjusts system clock reference based on total number of pictures to be stored and decoded during certain time period
US7522612B1 (en) * 1999-09-29 2009-04-21 Nokia Corporation Telecommunication network using the W-CDMA protocol with AAL-2 based termination points
ATE359669T1 (de) 1999-10-27 2007-05-15 Sedna Patent Services Llc Vielfache videoströme unter verwendung von slice- basierter kodierung
KR100382124B1 (ko) * 2000-12-27 2003-05-09 주식회사 팬택앤큐리텔 데이터 분할을 위한 비트스트림 제작 장치
JP4491970B2 (ja) * 2001-01-10 2010-06-30 ソニー株式会社 デジタル信号多重化装置
US8081865B2 (en) * 2001-03-29 2011-12-20 Panasonic Corporation AV data recording apparatus and method, recording media recorded by the same, AV data reproducing apparatus and method, and AV data recording and reproducing apparatus and method
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
FR2830158B1 (fr) * 2001-09-24 2004-09-10 Telediffusion De France Tdf Dispositif pour la transmission de plusieurs signaux numeriques sur un support de transmission unique
KR100448220B1 (ko) * 2002-10-07 2004-09-10 한국전자통신연구원 디지털 방송 송신 시스템에서의 널 패킷 삽입 방법 및 그장치
JP2006148214A (ja) * 2004-11-16 2006-06-08 Pioneer Electronic Corp データ伝送端末装置及びデータ伝送方法
JP4607856B2 (ja) * 2006-12-26 2011-01-05 富士通株式会社 符号化復号システム及び符号化復号方法
KR101369745B1 (ko) * 2007-04-11 2014-03-07 삼성전자주식회사 비동기화된 비트스트림들의 다중화 및 역다중화 방법 및장치
US8995475B2 (en) * 2007-07-05 2015-03-31 Samsung Electronics Co., Ltd. Digital broadcasting transmitter and receiver, and methods for processing streams thereof
JP4565011B2 (ja) * 2008-03-14 2010-10-20 株式会社日立製作所 デジタル放送多重装置
US9154813B2 (en) 2011-06-09 2015-10-06 Comcast Cable Communications, Llc Multiple video content in a composite video stream
EP2923474A4 (en) * 2012-11-26 2016-06-29 Adc Telecommunications Inc TEMPORAL AND / OR AGGREGATING MAPPING ELEMENT FOR DIGITAL RADIO FREQUENCY TRANSPORT ARCHITECTURE
KR20140070896A (ko) * 2012-11-29 2014-06-11 삼성전자주식회사 비디오 스트리밍 방법 및 그 전자 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159447A (en) * 1991-05-23 1992-10-27 At&T Bell Laboratories Buffer control for variable bit-rate channel
US5566174A (en) * 1994-04-08 1996-10-15 Philips Electronics North America Corporation MPEG information signal conversion system
US5579183A (en) * 1994-04-08 1996-11-26 U.S. Philips Corporation Recording and reproducing an MPEG information signal on/from a record carrier
JP3575100B2 (ja) * 1994-11-14 2004-10-06 ソニー株式会社 データ送信／受信装置及び方法並びにデータ記録／再生装置及び方法
JP3248380B2 (ja) * 1994-12-15 2002-01-21 ソニー株式会社 データ復号化装置およびデータ復号化方法
US6157674A (en) * 1996-03-21 2000-12-05 Sony Corporation Audio and video data transmitting apparatus, system, and method thereof
US6353613B1 (en) * 1996-07-02 2002-03-05 Sony Corporation Information transmitter device and transmitting method
US6219358B1 (en) * 1998-09-11 2001-04-17 Scientific-Atlanta, Inc. Adaptive rate control for insertion of data into arbitrary bit rate data streams

Also Published As

Publication number Publication date
JP3402177B2 (ja) 2003-04-28
JPH11215082A (ja) 1999-08-06
KR19990068140A (ko) 1999-08-25
US6414970B1 (en) 2002-07-02
EP0932308A3 (en) 2006-02-08
EP0932308A2 (en) 1999-07-28

Similar Documents

Publication Publication Date Title
KR100632189B1 (ko) 디지털 신호 멀티플렉싱 방법과 장치, 디지털 신호 전송 방법과 장치, 디지털 신호 기록 방법과 장치 및 기록 매체
JP3925311B2 (ja) データ配信システム
US5652627A (en) System and method for reducing jitter in a packet-based transmission network
JP4379826B2 (ja) データ送受信システム
US6404818B1 (en) Video transmission device and its method
US8483230B1 (en) Packet schedule timestamp for a compressed bitstream
US7983303B2 (en) Mega-frame initialization packet generation and synchronous re-generation with bit rate adaptation for single frequency networks with multiple modulation schemes
US6584120B1 (en) Data multiplexing apparatus and method
KR100581159B1 (ko) 디지털 신호 다중화 방법 및 장치, 디지털 신호 송신 방법 및 장치, 디지털 신호 기록 방법 및 장치, 및 기록 매체
US7075994B2 (en) Signal transmission method and signal transmission apparatus
US6356212B1 (en) Single clock reference for compressed domain processing systems
US8130797B2 (en) Method and apparatus for multiplexing/demultiplexing multi-programs
JP3893643B2 (ja) 信号多重化方法およびそれを用いた伝送信号生成装置
JP4491970B2 (ja) デジタル信号多重化装置
JP3400681B2 (ja) データパケット再多重方法及び再多重装置
KR100755836B1 (ko) 디지털 방송 수신기의 ｔｓ 패킷 버퍼링 장치 및 방법
JP2004289249A (ja) マルチメディア受信端末装置とこの装置に用いられるｐｃｒジッタ補正装置とｐｃｒジッタ補正方法
JP2002344890A (ja) データ記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee