KR100631308B1 - Reflective liquid crystal display device and manufacturing method thereof - Google Patents

Reflective liquid crystal display device and manufacturing method thereof Download PDF

Info

Publication number
KR100631308B1
KR100631308B1 KR1019980047513A KR19980047513A KR100631308B1 KR 100631308 B1 KR100631308 B1 KR 100631308B1 KR 1019980047513 A KR1019980047513 A KR 1019980047513A KR 19980047513 A KR19980047513 A KR 19980047513A KR 100631308 B1 KR100631308 B1 KR 100631308B1
Authority
KR
South Korea
Prior art keywords
dummy pattern
electrode
disposed
gate
active layer
Prior art date
Application number
KR1019980047513A
Other languages
Korean (ko)
Other versions
KR20000031460A (en
Inventor
강면구
신종업
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980047513A priority Critical patent/KR100631308B1/en
Publication of KR20000031460A publication Critical patent/KR20000031460A/en
Application granted granted Critical
Publication of KR100631308B1 publication Critical patent/KR100631308B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553Reflecting elements
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 원형의 오목부와 볼록부를 포함하는 요철 구조의 반사전극을 갖는 반사형 액정표시기 및 그의 제조방법을 개시한다. 반사형 액정표시기는, 박막 트랜지스터의 형성을 위한 구성 요소들의 형성시 함께 형성된, 기능 없는 더미 패턴들을 포함한다. 반사전극은 더미 패턴들의 상부에 적층되며, 더미 패턴들의 요철 구조에 따라 대응하는 요철 구조를 가진다. 반사전극의 요철 구조는 별도의 패턴 형성공정 없이 박막 트랜지스터의 형성을 위한 패터닝 공정시 함께 형성되므로, 공정이 단순화된다. The present invention discloses a reflective liquid crystal display having a reflective electrode having an uneven structure including a circular concave portion and a convex portion, and a manufacturing method thereof. The reflective liquid crystal display includes functional dummy patterns formed together in the formation of the components for forming the thin film transistor. The reflective electrode is stacked on the dummy patterns, and has a corresponding uneven structure according to the uneven structure of the dummy patterns. Since the uneven structure of the reflective electrode is formed together during the patterning process for forming the thin film transistor without a separate pattern forming process, the process is simplified.

Description

반사형 액정표시장치 및 그의 제조방법Reflective liquid crystal display device and manufacturing method thereof

본 발명은 액정표시기에 관한 것으로서, 보다 상세하게는 오목부와 볼록부를 포함하는 요철 구조의 반사전극을 갖는 반사형 액정표시장치 및 그의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and more particularly, to a reflective liquid crystal display device having a reflective electrode having an uneven structure including a concave portion and a convex portion, and a manufacturing method thereof.

텔레비전이나 컴퓨터용 모니터 등과 같은 표시기에 채용되고 있는 음극선관(CRT)은 중량, 장치공간, 소비 전력 등이 크기 때문에 설치 및 이동시에 제약을 받는다. 이러한 단점을 보완하기 위하여 액정을 이용하는 액정표시기, 면 방전을 이용하는 플라즈마 디스플레이 패널(PDP), 전계 발광을 이용한 표시기 등과 같이 평판패널을 이용한 표시기들이 제안되었고, 현재 널리 사용되고 있다.Cathode ray tubes (CRTs) employed in displays such as televisions and computer monitors are limited in their installation and movement because of their large weight, device space, and power consumption. In order to compensate for these disadvantages, display panels using flat panel panels, such as liquid crystal displays using liquid crystals, plasma display panels (PDPs) using surface discharge, and displays using electroluminescence, have been proposed and are widely used.

평판표시기들 중 액정표시기는 여타의 평판표시기에 비하여 저 소비전력, 저 전압구동과 함께 고정세화, 풀 컬러표시등 음극선관에 가까운 표시품질이 가능하고, 제조공정의 용이화 등의 이유로 여러 전자 장치들에서 적용되고 있다. Among the flat panel displays, the liquid crystal display has low power consumption, low voltage operation, high definition, full color display, close to the cathode ray tube, and other electronic devices due to the ease of manufacturing process. It is applied in the field.

이러한 액정표시기에는 외부광원을 이용하는 투사형 액정표시기와 외부 광원 대신 자연광을 이용하는 반사형 액정표시기가 있다. Such liquid crystal displays include a projection type liquid crystal display using an external light source and a reflection type liquid crystal display using natural light instead of an external light source.

반사형 액정표시기의 장점은 저소비전력 뿐만 아니라 백라이트 장치가 불필요한 박형 경량이고, 옥외에서의 표시가 탁월하다는 데 있다. 이런 특징 때문에 휴대형 기기에는 최적의 조건을 갖추고 있다. The advantages of the reflective liquid crystal display include low power consumption, thin and light weight requiring no backlight device, and excellent display outdoors. Because of this feature, portable devices have the best conditions.

그러나, 현재의 반사형 액정표시기 표시화면은 어둡고 고정세 표시 및 컬러 표시에 대응하지 못하기 때문에, 휴대형 기기 중에서도 숫자 등 간단한 패턴 표시만 요구되는 극히 저 가격 상품에만 사용된다. 문서 뷰어(Document Viewer), 인터넷 뷰어(Internet Viewer)등의 기능을 갖는 휴대형 정보 기기에 반사형 액정표시기를 사용하기 위해서는 반사 휘도의 향상뿐만 아니라, 고정세화, 컬러화가 요구된다. However, since the current reflective LCD display screen is dark and does not correspond to high-definition display and color display, it is used only for extremely low price products requiring only simple pattern display such as numbers among portable devices. In order to use the reflective liquid crystal display in a portable information device having a function such as a Document Viewer, Internet Viewer, etc., not only the improvement of reflection luminance but also high definition and colorization are required.

휴대형 정보 기기에서 주로 문자를 표시하는 단색(monochro) 표시 액정표시기를 보기 쉽게 하려면 반사 휘도 향상과 고정세화가 요구되고, 그 실현을 위해서는 박막 트랜지스터 등 스위칭 소자를 형성한 액티브 매트릭스 기판이 필요하다. In order to make a monochromatic display liquid crystal display mainly displaying characters in a portable information device easy to see, improvement in reflection brightness and high definition are required, and an active matrix substrate including a switching element such as a thin film transistor is required for the realization.

그런데 단색 표시 기기에서는 표시 가능한 정보가 제한되기 때문에 기기 전체의 가격설정이 낮아질 수밖에 없어, 패널 단가가 높은 박막 트랜지스터 채용은 단색 표시 기기에는 치명적이다. 또, 장래적으로 휴대 정보 기기에서의 컬러화는 필수여서 단색 표시 기기의 상품수명은 짧다고도 볼 수 있으며, 이에 따라 반사형 액정표시기 개발은 컬러화 방향에서 진행중이다. However, since the displayable information is limited in a monochromatic display device, the price setting of the entire device is inevitably low, and the adoption of a thin film transistor having a high panel cost is fatal for a monochromatic display device. In addition, in the future, the coloration of the portable information device is essential, and thus, the product life of the monochromatic display device may be short. Accordingly, the development of the reflective liquid crystal display is in progress in the coloration direction.

그런데 패널 기술과 시장의 양면에서 큰 전개가 있으면서도 반사형 컬러 액정은 지금까지 거의 실용화되지 않고 있다. 이유는 밝기와 콘트라스트, 응답속도 측면에서 성능이 부족했기 때문이다. However, despite the large development in both panel technology and the market, reflective color liquid crystals have not been practically used until now. The reason is the lack of performance in terms of brightness, contrast and response speed.

밝기의 향상은 2가지 기술의 조합, 즉 반사전극의 반사효율을 높이는 기술과 초고개구율 기술을 조합함으로써 실현되고 있다. 반사효율을 높이는 기술은 이미 종래의 게스트 호스트 액정에 사용된 바 있으며, 반사기능을 부여한 전극에 미세한 요철을 만들어 반사효율을 최대로 하는 기술은, 미국 특허 번호 5,408,345에 개시되어 있다. 이러한 구조의 채용으로 반사율은 조금씩 향상되고 있다. The improvement of brightness is realized by the combination of two techniques, namely, the technique of increasing the reflection efficiency of the reflective electrode and the ultra-high opening ratio technique. A technique for improving the reflection efficiency has already been used in the conventional guest host liquid crystal, and a technique for maximizing the reflection efficiency by making fine irregularities in the electrode provided with the reflection function is disclosed in US Patent No. 5,408,345. By adopting such a structure, the reflectance is gradually improved.

요철구조는, 유기 절연막을 요철 구조로 먼저 패턴화한 다음, 패턴화된 유기 절연막의 상부에 알루미늄과 같은 반사막을 증착하고, 패터닝하는 것에 의하여 형성한다. 요철 구조의 유기 절연막 위에 증착된 반사막은, 유기막의 요철구조를 거의 그대로 유지한다.The uneven structure is formed by first patterning the organic insulating film into the uneven structure, and then depositing and patterning a reflective film such as aluminum on top of the patterned organic insulating film. The reflective film deposited on the organic insulating film of the uneven structure keeps the uneven structure of the organic film almost intact.

그러나, 유기 절연막의 패터닝 공정은, 그의 상부에 감광막을 도포하고, 노광, 현상, 플로우, 및 드라이 에치, 감광막 패턴의 제거와 같은 여러 번의 마스킹 공정을 필요로 하므로, 공정을 복잡하게 하고, 제조비용을 상승시킨다. 따라서, 이 유기절연막의 요철 구조를 간단한 방법으로 형성하는 것이 요구되고 있다. However, the patterning process of the organic insulating film requires a plurality of masking processes such as applying a photoresist film on top thereof, and exposing, developing, flowing, and dry etching and removing the photoresist pattern, thus complicating the process and producing cost. To increase. Therefore, it is required to form the uneven structure of this organic insulating film by a simple method.

본 발명은 반사형 액정표시기에서 감광막 마스크를 이용하여 반사전극 하부의 절연막에 요철구조를 형성하는 마스킹 단계를 생략하므로써 요철 구조의 반사전극의 제조공정을 간소화하는데 그 목적이 있다. An object of the present invention is to simplify the manufacturing process of the reflective electrode having the uneven structure by omitting the masking step of forming the uneven structure in the insulating film under the reflective electrode using the photosensitive film mask in the reflective liquid crystal display.

본 발명의 다른 목적은, 박막 트랜지스터의 구성 요소와 동일 물질로 된, 전기적 기능 없는 패턴을 동일 평면상에 갖도록 하여 반사막을 요철 구조로 만드는 데 있다. Another object of the present invention is to make the reflective film into an uneven structure by having a non-electrically functional pattern made of the same material as that of the thin film transistor on the same plane.

상기한 목적을 달성하기 위하여, 본 발명의 반사형 액정표시기는, 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 내표면 상에 갖는 투명한 제 1 절연기판; 상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리된 다수의 더미 패턴; 상기 박막 트랜지스터와 상기 더미 패턴을 커버하도록 상기 절연기판 위에 배치되고, 상기 더미 패턴과 상기 더미 패턴이 안치된 하부층 사이의 단차에 기인하는 요철 구조를 갖는 절연막; 및 상기 절연막의 표면에 형성되며, 상기 절연막의 요철구조를 따라 대응하는 요철구조를 갖는 반사막을 포함한다.In order to achieve the above object, the reflective liquid crystal display of the present invention comprises a transparent first insulating substrate having a thin film transistor on the inner surface including a gate electrode, a gate insulating film, an active layer, a source electrode and a drain electrode; At least one of a gate electrode, a gate insulating film, an active layer, a source electrode, and a drain electrode pattern of the thin film transistor is disposed on the same plane on the first insulating substrate, and the gate electrode, the gate insulating film, the active layer, the source electrode, and the drain electrode are disposed on the same plane. A plurality of dummy patterns insulated from and separated from each other at regular intervals; An insulating film disposed on the insulating substrate so as to cover the thin film transistor and the dummy pattern, and having an uneven structure due to a step between the dummy pattern and a lower layer having the dummy pattern; And a reflective film formed on a surface of the insulating film and having a corresponding uneven structure along the uneven structure of the insulating film.

본 발명에 따르면, 절연성 기판이 제공된다. 상기 절연성 기판 위에 게이트 전극, 게이트 절연막, 활성층, 소오스 및 드레인 전극을 포함하는 박막 트랜지스터가 형성된다. 여기서, 상기 박막 트랜지스터의 구성요소들을 위한 패턴 형성시, 기능이 없이 소정 높이를 갖는 더미 패턴을 상기 박막 트랜지스터의 구성요소들이 형성되는 층과 동일 평면상에 동시에 형성된다. 다음으로, 결과적인 기판의 전면에 유기 절연막이 소정 두께로 형성된다. 다음으로, 상기 유기 절연막의 소정 부분에 상기 박막 트랜지스터의 드레인과 콘택을 위한 콘택홀이 형성된다. 그런 다음, 상기 콘택홀을 포함하는 상기 유기 절연막의 전면에 반사막이 형성된다. According to the present invention, an insulating substrate is provided. A thin film transistor including a gate electrode, a gate insulating film, an active layer, a source and a drain electrode is formed on the insulating substrate. Here, in forming a pattern for the components of the thin film transistor, a dummy pattern having a predetermined height without a function is simultaneously formed on the same plane as the layer on which the components of the thin film transistor are formed. Next, an organic insulating film is formed to a predetermined thickness on the entire surface of the resulting substrate. Next, a contact hole for contacting the drain and the thin film transistor is formed in a predetermined portion of the organic insulating layer. Then, a reflective film is formed on the entire surface of the organic insulating film including the contact hole.

여기서, 반사막은, 상기 더미 패턴과, 상기 더미 패턴이 형성된 하부층간의 단차에 기인하여 요철 구조를 가진다. Here, the reflective film has an uneven structure due to the step between the dummy pattern and the lower layer on which the dummy pattern is formed.

본 발명의 다른 목적과 특징 및 장점들은 첨부한 도면을 참고한 상세한 설명으로부터 보다 분명해질 것이다. Other objects, features and advantages of the present invention will become more apparent from the following detailed description with reference to the accompanying drawings.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 반사형 액정표시기의 단면도로서, 박막 트랜지스터 기판의 단위 화소 영역을 부분적으로 도시한 도면이다.1 is a cross-sectional view of a reflective liquid crystal display according to an exemplary embodiment of the present invention and partially illustrates a unit pixel area of a thin film transistor substrate.

도 1을 참조하면, 절연기판, 예를 들어 유리기판(10) 위에 박막 트랜지스터를 제공하기 위한 게이트 전극(12)이 배치된다. 게이트 전극(12)이 배치된 하부층과 동일 평면, 즉 유리기판(10)의 표면상에, 신호 전달 배선과는 전기적으로 절연된 기능 없는 더미 패턴(14)이 게이트 전극(12)과 소정 간격만큼 이격되어 배치된다. Referring to FIG. 1, a gate electrode 12 for providing a thin film transistor is disposed on an insulating substrate, for example, a glass substrate 10. On the same plane as the lower layer on which the gate electrode 12 is disposed, i.e., on the surface of the glass substrate 10, a dummy pattern 14 having no function electrically insulated from the signal transfer wiring is spaced apart from the gate electrode 12 by a predetermined distance. Spaced apart.

더미 패턴(14)은 게이트 전극(12)과 동일 물질로 구성되고, 게이트 전극(12)의 형성을 위한 선택된 금속 물질의 증착과 패터닝 공정동안 함께 만들어진다.The dummy pattern 14 is made of the same material as the gate electrode 12 and made together during the deposition and patterning process of the selected metal material for the formation of the gate electrode 12.

더미 패턴(14)은 그의 표면과 유리기판(10)의 표면과의 단차에 기인하여, 상부에 형성될 층을 요철 구조로 만들 수 있는 형상을 가지면 되지만, 바람직하게는, 상부 표면의 직경이 하부 표면의 직경보다 작은 원기둥의 형상을 가진다. The dummy pattern 14 may have a shape that allows the layer to be formed on the upper surface to have a concavo-convex structure due to the step between the surface thereof and the surface of the glass substrate 10, but preferably, the diameter of the upper surface is lower. It has a cylindrical shape smaller than the diameter of the surface.

더미 패턴(14)과 게이트 전극(12)을 포함하는 유리기판(10)의 전면에는 제 1 절연막인 게이트 절연막(16)이 도포된다. 게이트 절연막(16)은 실리콘 산화막(SiO2)이나 실리콘 질화막(SixNy, x, y는 정수)으로 만들어진다.The gate insulating film 16, which is the first insulating film, is coated on the entire surface of the glass substrate 10 including the dummy pattern 14 and the gate electrode 12. The gate insulating film 16 is made of a silicon oxide film (SiO 2 ) or a silicon nitride film (Si x N y , x and y are integers).

게이트 전극(12) 상부의 게이트 절연막(16) 위에는 채널층으로 기능하는 반도체 층(18)이 형성되어 있다. 여기서, 게이트 절연막(16)은 더미 패턴(14)이 존재하는 부분과 그렇지 않은 부분간의 단차에 의하여, 볼록 및 오목부가 불규칙하게 교번되는 구조를 가진다. 볼록부는 하부에 더미 패턴(14)이 존재하는 부분에 해당하고, 오목부는 더미 패턴(14)의 사이 부분에 해당한다.The semiconductor layer 18 serving as a channel layer is formed on the gate insulating film 16 on the gate electrode 12. Here, the gate insulating film 16 has a structure in which convex portions and concave portions are alternately irregular by a step between a portion where the dummy pattern 14 is present and a portion that is not. The convex portion corresponds to a portion where the dummy pattern 14 is present at the lower portion, and the concave portion corresponds to a portion between the dummy patterns 14.

반도체 층의 양단에는 n형의 불순물이 고농도로 도핑된 비정질 반도체 층(n+ a-Si)인 콘택층(19)이 배치되어 있다. 콘택층(19)은 서로 분리되어 있고, 상부의 소오스 전극(22) 및 드레인 전극(24)과 콘택되어 있다. 상기한 소오스 전극(22), 드레인 전극(24), 콘택층(19), 반도체 층(18), 게이트 절연막(16), 및 게이트 전극(12)은 박막 트랜지스터를 구성한다.At both ends of the semiconductor layer, a contact layer 19, which is an amorphous semiconductor layer (n + a-Si) doped with a high concentration of n-type impurities, is disposed. The contact layers 19 are separated from each other and are in contact with the upper source electrode 22 and the drain electrode 24. The source electrode 22, the drain electrode 24, the contact layer 19, the semiconductor layer 18, the gate insulating film 16, and the gate electrode 12 constitute a thin film transistor.

한편, 도면에는 도시되지 않았지만, 게이트 전극(12)은 주사 신호를 전송하도록, 제 1 방향, 예를 들어 행 방향으로 배열된 게이트 라인으로부터 수직으로 분기된 부분이고, 소오스 전극(22)은, 게이트 라인과 직교하는 제 2 방향, 예를 들어 열 방향으로 배열된 데이터 라인으로부터 수직으로 분기된 부분으로서, 데이터 신호를 소오스 전극(22)에 전송한다. 인접하는 한 쌍의 게이트 라인과 인접하는 한 쌍의 데이터 라인에 의하여 경계되는 영역으로 단위 화소영역이 정의된다. 상기한 실시예에서 제안된 더미 패턴(14)은 화소 영역 내에 배치된다. Although not shown in the drawing, the gate electrode 12 is a portion vertically branched from the gate lines arranged in the first direction, for example, the row direction, so as to transmit the scan signal, and the source electrode 22 is the gate. The data signal is transmitted to the source electrode 22 as a portion vertically branched from the data lines arranged in the second direction orthogonal to the line, for example, in the column direction. The unit pixel area is defined as an area bordered by a pair of adjacent gate lines and a pair of adjacent data lines. The dummy pattern 14 proposed in the above embodiment is disposed in the pixel region.

박막 트랜지스터의 드레인 전극(24)의 소정 부분을 노출하는 콘택홀을 갖는 유기 절연막(26)은, 이 게이트 버스 라인(104)을 포함하는 기판의 전면에 도포된다. The organic insulating film 26 having a contact hole exposing a predetermined portion of the drain electrode 24 of the thin film transistor is applied to the entire surface of the substrate including the gate bus line 104.

도포된 유기 절연막(26)에서, 요철 구조를 갖는 게이트 절연막(16)의 상부에 적층된 부분은 게이트 절연막(16)의 요철 구조와 대응하는 요철 구조를 유지한다. In the coated organic insulating film 26, the portion laminated on the gate insulating film 16 having the uneven structure maintains the uneven structure corresponding to the uneven structure of the gate insulating film 16. As shown in FIG.

유기 절연막(26) 위의 화소영역에는 반사전극(28)이 배치되어 있다. 반사전극(28)은 유기절연막(26)에 형성된 콘택홀을 통하여 드레인 전극(24))과 콘택된다. The reflective electrode 28 is disposed in the pixel region on the organic insulating layer 26. The reflective electrode 28 is in contact with the drain electrode 24 through the contact hole formed in the organic insulating layer 26.

반사전극(28)에서, 요철 구조를 갖는 유기 절연막(26)의 상부에 배치된 부분은 유기 절연막(26)의 요철 구조와 대응하는 요철 구조를 유지한다.In the reflective electrode 28, the portion disposed above the organic insulating film 26 having the uneven structure maintains the uneven structure corresponding to the uneven structure of the organic insulating film 26.

한편, 상기한 실시예에서는, 데이터 라인이 소오스 전극(22)과 일체이고, 반사전극(28)과는 다른 평면상에 배치된 경우를 예를 들어 설명하였지만, 데이터 라인은 반사전극(28)과 동일 평면, 즉 유기 절연막(26) 위에 배치될 수 있다. 이 경우, 유기 절연막(26)은 소오스 전극(22) 표면의 소정 부분을 노출하는 또 다른 콘택홀을 가지며, 데이터 버스 라인의 연장선은 이 콘택홀을 통하여 소오스 전극과 콘택된다.On the other hand, in the above-described embodiment, the case where the data line is integrated with the source electrode 22 and disposed on a plane different from the reflective electrode 28 has been described by way of example. It may be disposed on the same plane, that is, on the organic insulating layer 26. In this case, the organic insulating film 26 has another contact hole exposing a predetermined portion of the surface of the source electrode 22, and an extension line of the data bus line is contacted with the source electrode through this contact hole.

또한, 상기한 실시예들과는 달리, 소오스 전극(22)은 유기 절연막(26) 상부에 배치된 데이터 라인과 일체가 되고, 드레인 전극(24)은 유기 절연막(26) 상부에 배치된 반사 전극(28)과 일체가 되는 구조를 갖는 경우에도 본 발명의 개념은 적용될 수 있다.In addition, unlike the above-described embodiments, the source electrode 22 is integrated with the data line disposed on the organic insulating layer 26, and the drain electrode 24 is the reflective electrode 28 disposed on the organic insulating layer 26. The concept of the present invention can be applied even when the structure is integrated with

도 2는 본 발명의 다른 실시예에 따른 반사형 액정표시장치의 박막 트랜지스터 기판을 부분적으로 도시한 단면도이다.2 is a cross-sectional view partially illustrating a thin film transistor substrate of a reflective liquid crystal display according to another exemplary embodiment of the present invention.

도 2를 참조하면, 게이트 전극(12)이 배치된 평면과 동일 평면, 즉 유리기판(10)의 표면상에 게이트 전극(12)과 분리된 제 1 더미 패턴(14)이 배치되고, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에는 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 제 2 더미 패턴(21)이 배치된다. Referring to FIG. 2, the first dummy pattern 14 separated from the gate electrode 12 is disposed on the same plane as the plane on which the gate electrode 12 is disposed, that is, on the surface of the glass substrate 10, and the active layer ( The second dummy pattern 21 made of the same material as the active layer 20 is disposed on the same plane, that is, on the gate insulating layer 16, separately from the active layer 20.

제 2 더미 패턴(21)은 도 1의 실시예에서 제 1 더미 패턴(14)만으로 반사전극(28)이 볼록부와 오목부간에 충분한 단차를 갖지 못하는 단점을 보완하기 위한 것으로서, 제 1 더미 패턴(14)의 상부에 위치하여야 한다. 제 2 더미 패턴(21)이 제 1 더미 패턴의 사이에 배치되면, 반사전극(28)의 볼록부와 오목부간의 단차가 오히려 감소되므로, 그러한 상황을 회피하기 위한 것이다. The second dummy pattern 21 is to compensate for the disadvantage that the reflective electrode 28 does not have a sufficient step between the convex portion and the concave portion only by the first dummy pattern 14 in the embodiment of FIG. 1. It is to be located above (14). When the second dummy pattern 21 is disposed between the first dummy patterns, the step between the convex portion and the concave portion of the reflective electrode 28 is rather reduced, so that such a situation is avoided.

제 2 더미 패턴(21)은, 반도체 층(18a)과 콘택층(19a) 중 한 층만이 선택적으로 적층되는 것도 가능하지만, 제조공정상의 장점을 고려할 때, 두 층이 함께 적층되는 것이 바람직하다. The second dummy pattern 21 may be selectively laminated with only one of the semiconductor layer 18a and the contact layer 19a. However, in consideration of advantages in the manufacturing process, the two dummy patterns 21 are preferably stacked together.

한편, 도 1의 실시예에서 적용된 변형은 도 2의 경우에도 동일하게 적용될 수 있을 것이다.Meanwhile, the modification applied in the embodiment of FIG. 1 may be equally applied to the case of FIG. 2.

도 3은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 박막 트랜지스터 기판을 부분적으로 도시한 도면이다.3 is a view partially illustrating a thin film transistor substrate of a reflective liquid crystal display according to another exemplary embodiment of the present invention.

도 3을 참조하면, 게이트 전극(12)이 배치된 평면과 동일 평면, 즉 유리기판(10)의 표면상에 게이트 전극(12)과 분리된 제 1 더미 패턴(14)이 배치되고, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에는 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 제 2 더미 패턴(21)이 배치되며, 제 2 더미 패턴(21)의 상부에는 소오스 전극(22) 및 드레인 전극(24)과 동일 물질로 구성되는 제 3 더미 패턴(25)이 배치된다. Referring to FIG. 3, the first dummy pattern 14 separated from the gate electrode 12 is disposed on the same plane as the plane on which the gate electrode 12 is disposed, that is, on the surface of the glass substrate 10, and the active layer ( The second dummy pattern 21 made of the same material as the active layer 20 is disposed on the same plane as the plane on which the 20 is disposed, that is, separated from the active layer 20, and the second dummy pattern 21 is formed on the gate insulating layer 16. The third dummy pattern 25 formed of the same material as the source electrode 22 and the drain electrode 24 is disposed on the pattern 21.

제 3 더미 패턴(25)은, 도 2의 실시예에서 제 1, 제 2 더미 패턴(14, 21)만으로 반사전극(28)이 볼록부와 오목부간에 충분한 단차를 갖지 못하는 단점을 보완하기 위한 것으로서, 제 2 더미 패턴(21)의 상부에 위치하여야 한다. 제 3 더미 패턴(25)이 제 2 더미 패턴(21)의 사이에 배치되면, 반사전극(28)의 볼록부와 오목부간의 단차가 오히려 감소되므로, 그러한 상황을 회피하기 위한 것이다. 또한, 완곡한 요철구조를 갖도록 하기 위해서, 제 3 더미 패턴(25)은, 제 2 더미 패턴(21)과 동일하거나 작은 직경을 갖도록 하는 것이 바람직하다. The third dummy pattern 25 is used to compensate for the disadvantage that the reflective electrode 28 does not have a sufficient step between the convex portion and the concave portion with only the first and second dummy patterns 14 and 21 in the embodiment of FIG. 2. In this case, the second dummy pattern 21 should be positioned above the second dummy pattern 21. When the third dummy pattern 25 is disposed between the second dummy patterns 21, the step between the convex portion and the concave portion of the reflective electrode 28 is rather reduced, so as to avoid such a situation. In addition, in order to have a curved concave-convex structure, it is preferable that the 3rd dummy pattern 25 should have a diameter equal to or smaller than the 2nd dummy pattern 21.

도 4는 본 발명의 또 다른 실시예에 따른 것으로서, 게이트 전극(12)과 동일 물질로 구성되고, 게이트 전극(12)과 동일 평면상에 배치된 제 1 더미 패턴(14)과, 소오스 전극(22) 및 드레인 전극(24)과 동일 물질로 구성되고, 활성층(20)과 동일 평면상에 배치되는 제 2 더미 패턴(25)이 배치된 경우를 보여준다. 4 illustrates a first dummy pattern 14 formed of the same material as the gate electrode 12, disposed on the same plane as the gate electrode 12, and a source electrode. 22 and the second dummy pattern 25 made of the same material as the drain electrode 24 and disposed on the same plane as the active layer 20 are shown.

이는, 앞선 실시예들과 마찬가지로, 제 1 더미 패턴(14)만으로 충분한 단차가 확보되지 못하는 경우를 회피하기 위한 것으로서, 제 2 더미 패턴(25)은 제 1 더미 패턴(14)의 상부에 배치된다. This is to avoid a case in which a sufficient step cannot be secured by only the first dummy pattern 14, as in the previous embodiments, and the second dummy pattern 25 is disposed on the first dummy pattern 14. .

본 실시예에서 여타 구성은 앞선 실시예와 동일하므로, 여기서는 그 설명을 생략한다.In the present embodiment, since the other configuration is the same as the previous embodiment, the description thereof is omitted here.

도 5는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치에서, 박막 트랜지스터 기판을 부분적으로 도시한 단면도로서, 활성층(20)이 배치된 평면과 동일 평면, 즉 게이트 절연막(16) 상에, 활성층(20)과 분리되어 배치되고, 활성층(20)과 동일 물질로 구성된 더미 패턴(21)이 배치된 경우를 보여준다. FIG. 5 is a cross-sectional view partially illustrating a thin film transistor substrate in a reflective liquid crystal display device according to another exemplary embodiment of the present invention, which is on the same plane as the plane on which the active layer 20 is disposed, that is, on the gate insulating layer 16. The case in which the dummy pattern 21 made of the same material as the active layer 20 is disposed separately from the active layer 20 is shown.

도 6은, 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치에서, 박막 트랜지스터 기판을 부분적으로 도시한 단면도이다.6 is a cross-sectional view partially illustrating a thin film transistor substrate in a reflective liquid crystal display device according to still another embodiment of the present invention.

현재의 실시예에 따르면, 박막 트랜지스터 기판은 도 1 내지 도 5의 실시예와 비교할 때, 소오스 및 드레인 전극 부분과, 게이트 전극과 동일 평면상에 배치된 제 1 더미 패턴(44), 및 활성층(50)과 동일 평면상에 배치된 제 2 더미 패턴(53)의 구성이 서로 다르다. According to the present embodiment, the thin film transistor substrate has a source and drain electrode portion, a first dummy pattern 44 disposed on the same plane as the gate electrode, and an active layer (compared with the embodiments of FIGS. 1 to 5). The configuration of the second dummy pattern 53 arranged on the same plane as that of 50 is different from each other.

도 6을 참조하면, 게이트 전극(42)이 배치된 평면과 동일 평면, 즉 유리기판(40)의 표면상에 게이트 전극(42)과 분리된 제 1 더미 패턴(44)이 배치된다. Referring to FIG. 6, a first dummy pattern 44 separated from the gate electrode 42 is disposed on the same plane as the plane on which the gate electrode 42 is disposed, that is, on the surface of the glass substrate 40.

제 1 더미 패턴(44)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바(Bar)들로 구성되고, 이들 바 패턴들은 행 방향을 따라서 배열된다.The first dummy pattern 44 is composed of a plurality of bars having a long side and a short side, as shown in FIG. 8, and these bar patterns are arranged along the row direction.

활성층(50)이 배치된 평면과 동일 평면, 즉 게이트 절연막(46) 상에는 활성층(50)과 분리되어 배치되고, 활성층(50)과 동일 물질로 구성된 제 2 더미 패턴(53)이 배치된다. The second dummy pattern 53 made of the same material as the active layer 50 is disposed on the same plane as the plane on which the active layer 50 is disposed, that is, separated from the active layer 50.

제 2 더미 패턴(53)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바들로 구성되고, 이들 바 패턴들은 열 방향을 따라서 배열된다.The second dummy pattern 53 is composed of a plurality of bars having a long side and a short side, as shown in FIG. 8, and these bar patterns are arranged along the column direction.

바 형상을 갖는 제 1 더미 패턴(51)과 제 2 더미 패턴(53)이 지나는 부분과, 그렇지 않은 부분간에는 단차가 생기고, 특히 제 1 더미 패턴(51)과 제 2 더미 패턴(53)이 교차되는 부분은 제 1, 제 2 더미 패턴(51, 53)의 두께의 합에 해당하는 만큼의 단차를 갖는다. 이들 단차에 기인하여, 반사전극(54)은 요철 구조의 표면을 갖게 된다.A step occurs between a portion where the first dummy pattern 51 and the second dummy pattern 53 having a bar shape pass, and a portion where the second dummy pattern 53 passes, and in particular, the first dummy pattern 51 and the second dummy pattern 53 cross each other. The portion to be formed has a step corresponding to the sum of the thicknesses of the first and second dummy patterns 51 and 53. Due to these steps, the reflective electrode 54 has the surface of the uneven structure.

한편, 현재의 실시예에서, 소오스 전극(60), 드레인 전극(59)은 반사전극(58)과 동일 물질로 구성되며, 도시되지는 않았지만, 데이터 라인은 반사전극(58)과 동일 평면, 즉 제 2 절연막(54) 위에 배치된다.Meanwhile, in the present embodiment, the source electrode 60 and the drain electrode 59 are made of the same material as the reflective electrode 58, and although not shown, the data line is coplanar with the reflective electrode 58, that is, It is disposed on the second insulating film 54.

또한, 도시되지는 않았지만, 현재의 실시예에 따르는 제 1 더미 패턴(44)과 제 2 더미 패턴(53)을 도 1 내지 도 5에서 제시된 박막 트랜지스터 구조에 적용하여도 동일한 효과를 얻을 수 있다.Although not shown, the same effect can be obtained by applying the first dummy pattern 44 and the second dummy pattern 53 to the thin film transistor structure shown in FIGS. 1 to 5 according to the present embodiment.

도 7은 도 1 내지 도 6의 실시예에 따른 박막 트랜지스터 액정표시장치의 평면도로서, 단위 화소영역과 그의 주변부를 도시한 도면이다.7 is a plan view illustrating a thin film transistor liquid crystal display device according to the exemplary embodiment of FIGS. 1 to 6, illustrating a unit pixel area and a peripheral portion thereof.

도 7을 참조하면, 반사전극(28)은 반구형의 요철구조를 가지며, 상부에서 바라보았을 때, 돌출 부분들은 서로 다른 직경을 갖는 원들이 불규칙하게 배열된 것으로 보여진다. Referring to FIG. 7, the reflective electrode 28 has a hemispherical concave-convex structure, and when viewed from the top, the protruding portions are shown to have irregularly arranged circles having different diameters.

한편, 현재의 실시예에서는 돌출 부분들이 화소영역 내에 위치하는 경우를 보이고 설명하였지만, 데이터 라인과 반사전극, 게이트 라인과 반사전극간 절연구조가 유지되는 한, 반사전극을 데이터 라인과 게이트 라인의 상부까지 연장되도록 하므로써, 이들 돌출 부분들을 분포 영역을 데이터 라인과 게이트 라인의 상부까지 연장할 수 있다.Meanwhile, in the present embodiment, the protrusions are positioned and positioned in the pixel area. However, as long as the insulating structure between the data line and the reflective electrode, the gate line, and the reflective electrode is maintained, the reflective electrode is disposed on the upper portion of the data line and the gate line. By extending so that these protruding portions can extend the distribution area to the top of the data line and the gate line.

이하, 첨부한 도면을 참조하여 상기한 구조의 반사형 액정표시장치를 제조하는 과정을 설명한다.Hereinafter, a process of manufacturing a reflective liquid crystal display device having the above structure will be described with reference to the accompanying drawings.

도 9는 본 발명의 다른 실시예에 따라 요철 구조의 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도이다. 9 is a process flowchart illustrating a process of manufacturing a reflective liquid crystal display device having a concave-convex structure according to another embodiment of the present invention.

도 9a를 참조하면, 유리기판과 같은 절연기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)이 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)을 사진식각법에 의하여 패터닝하여 게이트 버스 라인(미도시)과, 게이트 버스 라인으로부터 연장된 게이트 전극(94) 및 게이트 버스 라인 및 게이트 전극과 분리된 다수의 더미 패턴(95)들을 도 9b와 같이 형성한다. Referring to FIG. 9A, a tantalum metal layer 93 having a thickness of about 3,000 μm is deposited on an insulating substrate 92 such as a glass substrate by sputtering. The tantalum metal layer 93 is patterned by photolithography to form a gate bus line (not shown), a gate electrode 94 extending from the gate bus line, and a plurality of dummy patterns 95 separated from the gate bus line and the gate electrode. To form as shown in Figure 9b.

여기서, 더미 패턴(95)들은 한 쌍의 게이트 버스 라인과 한 쌍의 데이터 버스 라인(미도시)에 의하여 경계되는 영역인 화소영역 내에 주로 형성된다. 더미 패턴(95)은 원기둥의 형상을 갖는 것이 바람직하고, 선택적으로, 타원 기둥, 사각기둥 등의 형상을 가질 수 있다. Here, the dummy patterns 95 are mainly formed in the pixel area, which is an area bordered by a pair of gate bus lines and a pair of data bus lines (not shown). The dummy pattern 95 preferably has a cylindrical shape, and optionally, may have a shape of an elliptical column, a square column, or the like.

다음으로, 도 9c를 참조하면, 게이트 전극(94)과 다수의 더미 패턴(95)들을 포함하는 기판(92)의 상부에 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 여기서, 증착된 게이트 절연막(96)은 더미 패턴의 존재로 인하여 반구 형상의 볼록부와 오목부가 불규칙하게 분포되는 요철 표면을 가진다.Next, referring to FIG. 9C, a silicon nitride film (Si x N y , x, y of an integer of about 4,000 μm on the substrate 92 including the gate electrode 94 and the plurality of dummy patterns 95 is an integer. ) Or a gate insulating film 96 made of a silicon oxide film (SiO 2 ) is formed by a plasma chemical vapor deposition method. Here, the deposited gate insulating film 96 has a concave-convex surface in which hemispherical convex portions and concave portions are irregularly distributed due to the presence of a dummy pattern.

다음으로, 약 1,000 Å두께의 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si) 층(또는, 콘택층;98)이 언급된 순서대로 연속 형성된다. n형 불순물이 고농도로 도핑된 비정질 실리콘 층(98)과 하부의 비정질 실리콘층(98)을 패터닝하여, 채널층으로 기능하는 반도체 층과 상부의 콘택층으로 이루어지는 활성층(99)을 형성한다. Next, an amorphous silicon (a-Si) layer 97 having a thickness of about 1,000 μm and an amorphous silicon (n + a-Si) layer (or contact layer) 98 doped with a high concentration of n-type impurities having a thickness of about 400 μm. These are formed continuously in the order mentioned. The amorphous silicon layer 98 doped with a high concentration of n-type impurities and the lower amorphous silicon layer 98 are patterned to form an active layer 99 including a semiconductor layer serving as a channel layer and an upper contact layer.

다음으로, 도 9e를 참조하면, 활성층(99)이 형성된 결과적인 기판의 전면에 약 1-3μm두께의 유기 절연막(100)을 도포하고, 게이트 전극(94) 상부의 활성층(99)의 소정 부분을 노출하는 콘택홀(102)을 도 9f와 같이 형성한다. 여기서, 도포된 유기 절연막(100)은 하부층인 게이트 절연막(96)의 요철 구조에 대응하는 요철 구조를 갖는다.Next, referring to FIG. 9E, an organic insulating film 100 having a thickness of about 1-3 μm is coated on the entire surface of the resulting substrate on which the active layer 99 is formed, and a predetermined portion of the active layer 99 on the gate electrode 94 is formed. A contact hole 102 exposing is formed as shown in FIG. 9F. Here, the coated organic insulating film 100 has a concave-convex structure corresponding to the concave-convex structure of the gate insulating film 96 as a lower layer.

다음으로, 도 9g를 참조하면, 전면에 약 2,000 Å두께의 알루미늄 막을 스퍼터링법으로 증착하고, 활성층(99)의 표면의 소정 부분이 노출되도록 패터닝하여 도 7에 도시한 데이터 버스 라인과, 데이터 버스 라인으로부터 연장되고, 활성층(99)의 일측 표면과 콘택되는 소오스 전극(106), 반사전극(104), 및 반사전극(104)으로부터 연장되고, 활성층(99)의 타측 표면과 콘택되는 드레인 전극(105)을 형성한다.Next, referring to FIG. 9G, an aluminum film having a thickness of about 2,000 mm on the front surface is deposited by sputtering, and patterned so that a predetermined portion of the surface of the active layer 99 is exposed to the data bus line and the data bus shown in FIG. A source electrode 106 extending from the line and contacting one surface of the active layer 99, a reflective electrode 104, and a drain electrode extending from the reflective electrode 104 and contacting the other surface of the active layer 99 ( 105).

그런 다음, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된, 활성층(99)을 소오스 전극(106) 및 드레인 전극(105)을 마스크로 하여 식각한다.Then, the active layer 99 exposed between the source electrode 106 and the drain electrode 105 is etched using the source electrode 106 and the drain electrode 105 as a mask.

현재의 실시예에 따르면, 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정시, 화소영역에 기능 없는 더미 패턴(95)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료되므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.According to the present embodiment, during the patterning process for forming the gate bus line and the gate electrode 94, the dummy pattern 95 having no function is formed together in the pixel area, thereby forming the reflective electrode 104 into the uneven structure. There is no need for a separate patterning process and subsequent flow process, which has been done to the organic insulating film in the prior art, to make it. As described above, in the present invention, the process of the thin film transistor and the reflective electrode is completed by only four masking processes, so that the process is simplified, reliability is improved, and manufacturing cost is reduced.

한편, 상기한 실시예에서는, 소오스 전극 및 드레인 전극과 콘택되는 콘택층의 분리를 위한 패터닝을 소오스 전극 및 드레인 전극의 형성을 위한 패터닝 후에 실시하였지만, 선택적으로, 이 패터닝 단계는 반도체 층과 콘택층의 증착후에 바로 실시될 수도 있다. On the other hand, in the above-described embodiment, patterning for separation of the contact layer in contact with the source electrode and the drain electrode was performed after patterning for formation of the source electrode and the drain electrode, but, optionally, the patterning step is performed with the semiconductor layer and the contact layer. It may also be carried out immediately after the deposition.

도 10a 내지 도 10g는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도로서, 현재의 실시예는 게이트 전극(94)과 함께 형성된 제 1 더미 패턴(95)만으로 반사전극이 충분한 단차를 확보하지 못하는 경우에 적용될 수 있다. 10A to 10G are flowcharts illustrating a process of manufacturing a reflective liquid crystal display device having a concave-convex structure according to another embodiment of the present invention. The present embodiment is a first dummy pattern formed with a gate electrode 94. Only 95 can be applied to the case where the reflective electrode does not secure sufficient level difference.

도 10a 내지 도 10c까지의 공정은 도 9a 내지 도 9c까지의 공정과 동일하므로, 여기서는 그 설명을 생략한다.Since the process to FIGS. 10A-10C is the same as the process of FIGS. 9A-9C, the description is abbreviate | omitted here.

도 10d를 참조하면, 제 1 비정질 실리콘(a-Si) 층(97)과 n형 불순물이 고농도로 도핑된 제 2 비정질 실리콘(n+ a-Si) 층(또는, 콘택층;98)의 패터닝 공정시, 게이트 전극(94) 상부 뿐만 아니라 제 1 더미 패턴(95)의 상부에도 이들 제 1, 제 2 비정질 실리콘층(97, 98)이 남아 있도록 패터닝한다. 이하, 제 1 더미 패턴(95) 상부의 게이트 절연막(96) 위에 남아 있는 제 1, 제 2 비정질 실리콘층 패턴을 제 2 더미 패턴(199)이라 언급한다. Referring to FIG. 10D, a patterning process of a first amorphous silicon (a-Si) layer 97 and a second amorphous silicon (n + a-Si) layer (or contact layer) 98 heavily doped with n-type impurities is performed. At this time, the first and second amorphous silicon layers 97 and 98 are patterned so as to remain not only on the gate electrode 94 but also on the first dummy pattern 95. Hereinafter, the first and second amorphous silicon layer patterns remaining on the gate insulating layer 96 on the first dummy pattern 95 are referred to as a second dummy pattern 199.

제 2 더미 패턴(199)은 더미 패턴이 존재하지 않는 부분과의 단차를 더욱 크게 하기 때문에, 제 2 더미 패턴(199)의 상부에 형성되는 반사막은, 도 9g의 경우보다 큰 단차를 갖는 표면을 갖는다. Since the second dummy pattern 199 further increases the step with the portion where the dummy pattern does not exist, the reflective film formed on the upper part of the second dummy pattern 199 may have a surface having a larger step than that shown in FIG. 9G. Have

도 10e 내지 도 10g의 공정은 도 9d 내지 도 9g의 공정과 동일하므로, 여기서는 그 설명을 생략한다.Since the process of FIGS. 10E-10G is the same as the process of FIGS. 9D-9G, the description is abbreviate | omitted here.

도 9a 내지 도 9g에서 설명된 실시예에서처럼, 현재의 실시예도 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정과, 활성층(99)의 형성을 위한 패터닝 공정시, 화소영역에 기능 없는 제 1, 제 2 더미 패턴(95, 199)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 더미 패턴을 형성하기 위한 별도의 마스킹 공정을 필요로 하지 않으므로, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료된다. 그러므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.As in the embodiment described in FIGS. 9A-9G, the present embodiment also has no function in the pixel region during the patterning process for forming the gate bus line and the gate electrode 94 and the patterning process for forming the active layer 99. By forming the first and second dummy patterns 95 and 199 together, there is no need for a separate patterning process and a subsequent flow process that have been performed on the organic insulating film in the prior art to make the reflective electrode 104 an uneven structure. . As described above, the present invention does not require a separate masking process for forming a dummy pattern, and thus the process of the thin film transistor and the reflective electrode is completed by only four masking processes. Therefore, the process is simplified, the reliability is improved, and the manufacturing cost is reduced.

도 11a 내지 도 11g는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사전극을 갖는 반사형 액정표시장치의 제조과정을 설명하는 공정 흐름도로이다.11A to 11G are flowcharts illustrating a manufacturing process of a reflective liquid crystal display device having a reflective electrode having a concave-convex structure according to another embodiment of the present invention.

도 11a를 참조하면, 유리기판과 같은 절연기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)이 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)을 사진식각법에 의하여 패터닝하여 게이트 버스 라인(미도시)과, 게이트 버스 라인으로부터 연장된 게이트 전극(94) 및 게이트 버스 라인 및 게이트 전극과 분리된 다수의 제 1 더미 패턴(44)들을 도 11b와 같이 형성한다. 여기서, 제 1 더미 패턴(44)들은 한 쌍의 게이트 버스 라인과 한 쌍의 데이터 버스 라인(미도시)에 의하여 경계되는 영역인 화소영역 내에 주로 형성된다. Referring to FIG. 11A, a tantalum metal layer 93 having a thickness of about 3,000 μm is deposited on an insulating substrate 92 such as a glass substrate by sputtering. The tantalum metal layer 93 is patterned by photolithography to form a gate bus line (not shown), a gate electrode 94 extending from the gate bus line, and a plurality of first dummy patterns separated from the gate bus line and the gate electrode. 44) are formed as shown in FIG. 11B. Here, the first dummy patterns 44 are mainly formed in the pixel area, which is an area bordered by a pair of gate bus lines and a pair of data bus lines (not shown).

제 1 더미 패턴(44)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바(Bar;이하, 제 1 바로 언급함)들로 구성되고, 이들 제 1 바 패턴들은 행 방향을 따라서 배열된다.The first dummy pattern 44 is composed of a plurality of bars (hereinafter referred to as first bars) having long and short sides, as shown in FIG. 8, and these first bar patterns are arranged along the row direction. Are arranged.

다음으로, 도 11c를 참조하면, 게이트 전극(94)과 제 1 더미 패턴(44)들을 포함하는 기판(92)의 상부에 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 여기서, 증착된 게이트 절연막(96)은 제 1 더미 패턴(44)의 존재로 인하여 골과 산이 교번적으로 나타나는 요철 표면을 가진다.Next, referring to FIG. 11C, a silicon nitride film (Si x N y , x and y having an integer of about 4,000 μm on the substrate 92 including the gate electrode 94 and the first dummy patterns 44 is an integer. ) Or a gate insulating film 96 made of a silicon oxide film (SiO 2 ) is formed by a plasma chemical vapor deposition method. Here, the deposited gate insulating layer 96 has a concave-convex surface in which valleys and acids alternate with each other due to the presence of the first dummy pattern 44.

다음으로, 약 1,000 Å두께의 제 1 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 제 2 비정질 실리콘(n+ a-Si) 층(또는, 콘택층; 98)이 언급된 순서대로 연속 형성된다. 제 2 비정질 실리콘 층(98)과 하부의 제 1 비정질 실리콘층(97)을 패터닝하여, 채널층으로 기능하는 반도체 층과 상부의 콘택층으로 이루어지는 활성층(99)을 게이트 전극(94)의 상부에 형성하고, 화소전극 영역에는 이들 제 1, 제 2 비정질 실리콘층(97, 98)으로 이루어진 제 2 더미 패턴(53)을 형성한다. Next, a first amorphous silicon (a-Si) layer 97 having a thickness of about 1,000 μm and a second amorphous silicon (n + a-Si) layer (or contact) heavily doped with an n-type impurity of about 400 μm thick Layer 98) is formed continuously in the order mentioned. The second amorphous silicon layer 98 and the lower first amorphous silicon layer 97 are patterned so that an active layer 99 including a semiconductor layer serving as a channel layer and an upper contact layer is formed on the gate electrode 94. In the pixel electrode region, a second dummy pattern 53 made of these first and second amorphous silicon layers 97 and 98 is formed.

제 2 더미 패턴(53)은, 도 8에 도시된 것처럼, 장변과 단변을 갖는 다수의 바들로 구성되고, 이들 바 패턴들은 열 방향을 따라서 배열된다.The second dummy pattern 53 is composed of a plurality of bars having a long side and a short side, as shown in FIG. 8, and these bar patterns are arranged along the column direction.

바 형상을 갖는 제 1 더미 패턴(44)과 제 2 더미 패턴(53)이 지나는 부분과, 그렇지 않은 부분간에는 단차가 생기고, 특히 제 1 더미 패턴(44)과 제 2 더미 패턴(53)이 교차되는 부분은 제 1, 제 2 더미 패턴(44, 53)의 두께의 합에 해당하는 만큼의 단차를 갖는다. 이들 단차에 기인하여, 후속공정에서 형성될 유기 절연막(100)과 반사전극(104)은 요철 구조의 표면을 갖게 된다. A step occurs between a portion where the first dummy pattern 44 and the second dummy pattern 53 having a bar shape pass, and a portion where the second dummy pattern 53 passes, and in particular, the first dummy pattern 44 and the second dummy pattern 53 cross each other. The portion to be formed has a step corresponding to the sum of the thicknesses of the first and second dummy patterns 44 and 53. Due to these steps, the organic insulating film 100 and the reflective electrode 104 to be formed in a subsequent step have a surface of an uneven structure.

다음으로, 도 11e를 참조하면, 활성층(99)과 제 2 더미 패턴(53)이 형성된 결과적인 기판의 전면에 약 1-3μm두께의 유기 절연막(100)을 도포하고, 게이트 전극(94) 상부의 콘택층(98)의 소정 부분을 노출하는 콘택홀(102)을 형성한다. 여기서, 도포된 유기 절연막(100)은 하부층인 게이트 절연막(96)의 요철 구조에 대응하는 요철 구조를 갖는다.Next, referring to FIG. 11E, an organic insulating film 100 having a thickness of about 1-3 μm is coated on the entire surface of the resulting substrate on which the active layer 99 and the second dummy pattern 53 are formed, and the upper portion of the gate electrode 94 is formed. A contact hole 102 exposing a predetermined portion of the contact layer 98 is formed. Here, the coated organic insulating film 100 has a concave-convex structure corresponding to the concave-convex structure of the gate insulating film 96 as a lower layer.

다음으로, 도 11g를 참조하면, 전면에 약 2,000 Å두께의 알루미늄 막을 스퍼터링법으로 증착하고, 활성층(99)의 표면의 소정 부분이 노출되도록 패터닝하여 도 7에 도시한 데이터 버스 라인과, 데이터 버스 라인으로부터 연장되고, 활성층(99)의 일측 표면과 콘택되는 소오스 전극(106), 반사전극(104), 및 반사전극(104)으로부터 연장되고, 활성층(99)의 타측 표면과 콘택되는 드레인 전극(105)을 형성한다.Next, referring to FIG. 11G, an aluminum film of about 2,000 mm thick is deposited on the entire surface by sputtering, and patterned so that a predetermined portion of the surface of the active layer 99 is exposed to the data bus line and the data bus shown in FIG. A source electrode 106 extending from the line and contacting one surface of the active layer 99, a reflective electrode 104, and a drain electrode extending from the reflective electrode 104 and contacting the other surface of the active layer 99 ( 105).

그런 다음, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된 활성층(99)을 소오스 전극(106) 및 드레인 전극(105)을 마스크로 하여 식각한다.Then, the active layer 99 exposed between the source electrode 106 and the drain electrode 105 is etched using the source electrode 106 and the drain electrode 105 as a mask.

현재의 실시예에 따르면, 게이트 버스 라인과 게이트 전극(94)의 형성을 위한 패터닝 공정과, 활성층(99)의 형성을 위한 패터닝 공정시, 화소영역에 서로 직교하며, 기능 없는 제 1, 제 2 더미 패턴(44, 53)을 함께 형성하여 주므로써, 반사전극(104)을 요철구조로 만들기 위하여 종래기술에서 유기절연막에 행하여졌던 별도의 패터닝 공정과 후속 플로우 공정이 필요 없게 된다. 이처럼, 본 발명은, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정이 완료되므로, 공정이 단순화되고, 신뢰성 향상 및 제조비용이 저감이 이루어진다.According to the present embodiment, the patterning process for forming the gate bus line and the gate electrode 94, and the patterning process for forming the active layer 99, are orthogonal to each other in the pixel region, and have no function first or second. By forming the dummy patterns 44 and 53 together, a separate patterning process and subsequent flow process, which have been performed on the organic insulating film in the prior art, to form the uneven structure of the reflective electrode 104, are unnecessary. As described above, in the present invention, the process of the thin film transistor and the reflective electrode is completed by only four masking processes, so that the process is simplified, reliability is improved, and manufacturing cost is reduced.

한편, 상기한 실시예에서는, 소오스 전극 및 드레인 전극과 콘택되는 콘택층의 분리를 위한 패터닝을 소오스 전극 및 드레인 전극의 형성을 위한 패터닝 후에 실시하였지만, 선택적으로, 이 패터닝 단계는 반도체 층과 콘택층의 증착후에 바로 실시될 수도 있다.On the other hand, in the above-described embodiment, patterning for separation of the contact layer in contact with the source electrode and the drain electrode was performed after patterning for formation of the source electrode and the drain electrode, but, optionally, the patterning step is performed with the semiconductor layer and the contact layer. It may also be carried out immediately after the deposition.

도 12a 내지 도 12j는 본 발명의 또 다른 실시예에 따른 요철 구조의 반사전극을 갖는 반사형 액정표시장치의 제조과정을 설명하기 위한 공정 흐름도로서, 반사전극과 게이트 절연막 사이에 개재되는 유기 절연막에 감광성을 부여하므로써, 4매의 마스킹 공정만으로 박막 트랜지스터와 반사전극의 공정을 완료하는 방법을 보여준다.12A to 12J are flowcharts illustrating a manufacturing process of a reflective liquid crystal display device having a reflective electrode having a concave-convex structure according to still another embodiment of the present invention, wherein the organic insulating layer is interposed between the reflective electrode and the gate insulating layer. By providing photosensitivity, a method of completing the thin film transistor and the reflective electrode in only four masking processes is shown.

도 12a를 참조하면, 유리기판(92) 위에 약 3,000 Å두께의 탄탈륨 금속층(93)을 스퍼터링법으로 증착된다. 탄탈륨 금속층(93)은 사진식각법에 의하여 패터닝되어 도 7에 도시된 게이트 버스 라인(34)과, 게이트 버스 라인(34)으로부터 연장된 게이트 전극(94)이 형성된다. Referring to FIG. 12A, a tantalum metal layer 93 having a thickness of about 3,000 μm is deposited on the glass substrate 92 by sputtering. The tantalum metal layer 93 is patterned by photolithography to form a gate bus line 34 shown in FIG. 7 and a gate electrode 94 extending from the gate bus line 34.

다음으로, 도 12b를 참조하면, 게이트 전극(94)을 포함하는 절연기판(92)의 상부에는 약 4,000 Å두께의 실리콘 질화막(SixNy, x, y는 정수) 또는 실리콘 산화막(SiO2)으로 된 게이트 절연막(96)이 플라즈마 화학기상증착법으로 형성된다. 다음으로, 약 1,000 Å두께의 비정질 실리콘(a-Si) 층(97)과 약 400 Å두께의 n형 불순물이 고농도로 도핑된 비정질 실리콘(n+ a-Si) 층(98)이 언급된 순서대로 연속 형성된다. n형 불순물이 고농도로 도핑된 비정질 실리콘 층(98)과 그 하부의 비정질 실리콘층(97)을 패터닝하여, 활성층(99)을 형성한다.Next, referring to FIG. 12B, a silicon nitride film (Si x N y , x and y are integers) or a silicon oxide film (SiO 2 ) having a thickness of about 4,000 μm is disposed on the insulating substrate 92 including the gate electrode 94. ) Is formed by a plasma chemical vapor deposition method. Next, an amorphous silicon (a-Si) layer 97 of about 1,000 microns thick and an amorphous silicon (n + a-Si) layer 98 doped with a high concentration of n-type impurities of about 400 microns thick are in the order mentioned. It is formed continuously. The active layer 99 is formed by patterning the amorphous silicon layer 98 heavily doped with n-type impurities and the amorphous silicon layer 97 thereunder.

도 12e에 도시된 것처럼, 활성층(99)이 형성된 결과적인 기판(92)의 전면에 감광성의 유기 절연막(122)이 약 1-3μm의 두께로 형성된다. As shown in FIG. 12E, a photosensitive organic insulating film 122 is formed on the entire surface of the resulting substrate 92 on which the active layer 99 is formed to a thickness of about 1-3 μm.

다음으로, 도 12f를 참조하면, 입사광을 투과하는 투광부와 입사광을 차단하는 차광부를 포함하는 마스크(112)를 박막 트랜지스터 부분, 화소전극의 소정 부분들에 투광부가 위치되도록 정렬한 다음, 박막 트랜지스터 상부의 감광성 유기절연막(122)이 충분히 노광될 수 있는 시간동안 노광한다. Next, referring to FIG. 12F, the mask 112 including a light transmitting part that transmits incident light and a light blocking part that blocks incident light is aligned so that the light transmitting part is positioned at predetermined portions of the thin film transistor part and the pixel electrode, and then the thin film transistor. The upper photosensitive organic insulating film 122 is exposed for a time that can be sufficiently exposed.

다음으로, 노광된 부분들을 현상하는 것에 의하여 제거하므로써, 도 12g와 같은 감광성 유기 절연막 패턴(109)을 형성한다.Next, by removing the exposed portions by developing, the photosensitive organic insulating film pattern 109 as shown in FIG. 12G is formed.

다음으로, 도 12h를 참조하면, 현상공정이 완료된 결과적인 기판을 약 120 ~ 250 ℃의 온도범위에서 열처리를 실시한다. 열처리에 의하여 감광성 유기 절연막 패턴(109)은 플로우 되어 반구형의 볼록부와 오목부가 교번하는 요철 구조의 감광성 유기 절연막 패턴(110)이 형성된다. 결과적으로, 화소영역내의 요철구조의 감광성 유기절연막은 평탄한 면에 비하여 입사광을 고밀도로 집속 및 더 넓은 각으로 반사하는 마이크로 렌즈로서 기능한다.Next, referring to FIG. 12H, the resultant substrate on which the developing process is completed is subjected to heat treatment at a temperature range of about 120 ° C. to 250 ° C. FIG. By the heat treatment, the photosensitive organic insulating layer pattern 109 flows to form the photosensitive organic insulating layer pattern 110 having an uneven structure in which the hemispherical convex portion and the concave portion alternate. As a result, the photosensitive organic insulating film of the concave-convex structure in the pixel region functions as a micro lens that reflects incident light at a higher density and reflects at a wider angle than the flat surface.

다음으로, 도 12i를 참조하면, 알루미늄과 같이 높은 반사율과 낮은 비저항을 갖는 금속층을 박막 트랜지스터 부분을 포함하는 감광성 유기 절연막 패턴(110)의 상부에 증착한 다음, 활성층(99)의 일측 영역과 콘택되고, 요철 구조의 감광성 유기 절연막 패턴(110) 위에 덮여지는 반사전극(114)과, 활성층의 타측 영역과 콘택되는 데이터 버스 라인을 패터닝에 의하여 형성한다. 이하, 활성층의 일측 영역과 콘택되는 부분을 드레인 전극(105), 활성층의 타측 영역과 콘택되는 부분을 소오스 전극(106)으로 언급한다. Next, referring to FIG. 12I, a metal layer having a high reflectance and a low resistivity, such as aluminum, is deposited on the photosensitive organic insulating layer pattern 110 including the thin film transistor portion, and then contacted with one side region of the active layer 99. Then, the reflective electrode 114 covered on the photosensitive organic insulating layer pattern 110 having the uneven structure and the data bus line contacting the other region of the active layer are formed by patterning. Hereinafter, a portion of the active layer that is in contact with one region is referred to as a drain electrode 105 and a portion of the active layer which is in contact with the other region is referred to as a source electrode 106.

다음으로, 도 12j에 도시된 것처럼, 소오스 전극(106)과 드레인 전극(105) 사이에 노출된 활성층(99)의 상부 고농도 불순물 층을 소오스 전극(106)과 드레인 전극(105)을 식각 마스크로 하여 식각하는 것에 의하여 제거한다.Next, as shown in FIG. 12J, an upper high concentration impurity layer of the active layer 99 exposed between the source electrode 106 and the drain electrode 105 is used as the source electrode 106 and the drain electrode 105 as an etching mask. Removed by etching.

상기한 실시예에 따르면, 화소영역 내에 요철구조를 만들기 위하여, 감광성의 유기절연막을 사용하므로, 4매의 마스킹 공정만으로 반사전극과 박막 트랜지스터를 제조할 수 있으므로, 종래의 요철 구조의 반사형 전극을 갖는 액정표시장치의 제조방법에 비하여, 공정이 단순해진다.According to the embodiment described above, since a photosensitive organic insulating film is used to make the uneven structure in the pixel region, the reflective electrode and the thin film transistor can be manufactured using only four masking processes. Compared with the manufacturing method of the liquid crystal display device which has, the process becomes simple.

이상에서 설명한 모든 실시예에 있어서, 본 발명에서는 유리기판이 사용된 예를 보이고 설명하였지만, 투광성의 석영기판이나 차광성의 반도체 기판, 예를 들어 실리콘 기판 등도 사용될 수 있음은 물론이다.In all the embodiments described above, in the present invention has been shown and described an example in which a glass substrate is used, it is a matter of course that a transparent quartz substrate, a light-shielding semiconductor substrate, for example, a silicon substrate can also be used.

이상에서 설명한 바와 같이, 본 발명에 따르면, 박막 트랜지스터의 구성 부재의 패터닝시, 화소영역에 더미 패턴을 형성하여 주므로써, 별도의 추가적인 공정없이 높은 반사율을 갖는 요철 구조의 반사형 액정표시장치를 제조할 수 있다.As described above, according to the present invention, a dummy pattern is formed in the pixel area during patterning of the constituent members of the thin film transistor, thereby manufacturing a reflective liquid crystal display device having an uneven structure having high reflectivity without any additional process. can do.

또한, 감광성의 유기 절연막을 이용하므로써, 별도의 추가적인 공정없이 4매의 마스킹 공정만으로 높은 반사율을 갖는 요철 구조의 반사형 액정표시장치를 제조할 수 있다.In addition, by using the photosensitive organic insulating layer, a reflective liquid crystal display device having a concave-convex structure having a high reflectance can be manufactured by only four masking processes without any additional process.

아울러, 바 형태의 제 1, 제 2 더미 패턴이 서로 직교하도록 화소영역에 적층하여, 반사막이 이중 요철을 갖도록 하므로써, 반사율을 향상시킬 수 있다. In addition, the reflectance can be improved by stacking the first and second dummy patterns in the bar shape in the pixel region so as to be orthogonal to each other so that the reflective film has double unevenness.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 본 발명의 상세한 설명으로부터 통상의 지식을 가진 자에 의하여 그 변형이 가능할 것이다. 따라서, 이하 특허청구범위는 본 발명의 사상과 정신을 벗어나지 않는 한 이러한 변형과 변경을 포함하는 것으로 간주된다.Meanwhile, although specific embodiments of the present invention have been described and illustrated herein, modifications will be made by those skilled in the art from the detailed description of the present invention. Accordingly, the following claims are to be embraced as including such variations and modifications without departing from the spirit and spirit of the invention.

도 1은 본 발명의 일 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.1 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.2 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to another exemplary embodiment of the present invention.

도 3은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.3 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to still another embodiment of the present invention;

도 4는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.4 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to still another embodiment of the present invention;

도 5는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.5 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to still another embodiment of the present invention.

도 6은 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치의 개략적 부분 단면도.6 is a schematic partial cross-sectional view of a reflective liquid crystal display device according to still another embodiment of the present invention.

도 7은 본 발명에 따른 반사형 액정표시장치의 개략적 부분 평면도.7 is a schematic partial plan view of a reflective liquid crystal display device according to the present invention;

도 8은 도 6의 반사형 액정표시장치의 개략적 부분 평면도.8 is a schematic partial plan view of the reflective liquid crystal display of FIG.

도 9a 내지 도 9g는 본 발명의 일 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.9A to 9G are flowcharts illustrating a process of manufacturing a reflective liquid crystal display according to an exemplary embodiment of the present invention.

도 10a 내지 도 10g는 본 발명의 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.10A to 10G are flowcharts illustrating a process of manufacturing a reflective liquid crystal display according to another exemplary embodiment of the present invention.

도 11a 내지 도 11g는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.11A to 11G are flowcharts illustrating a process of manufacturing a reflective liquid crystal display device according to another exemplary embodiment of the present invention.

도 12a 내지 도 12j는 본 발명의 또 다른 실시예에 따른 반사형 액정표시장치를 제조하는 과정을 보여주는 공정 흐름도.12A to 12J are process flowcharts illustrating a process of manufacturing a reflective liquid crystal display device according to another exemplary embodiment of the present invention.

Claims (10)

게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 내표면 상에 갖는 제 1 절연기판;A first insulating substrate having a thin film transistor including an gate electrode, a gate insulating film, an active layer, a source electrode, and a drain electrode on an inner surface thereof; 상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리되고 제 1 방향을 따라서 배열된 다수의 바를 포함하는 제 1 더미 패턴;At least one of a gate electrode, a gate insulating film, an active layer, a source electrode, and a drain electrode pattern of the thin film transistor is disposed on the same plane on the first insulating substrate, and the gate electrode, the gate insulating film, the active layer, the source electrode, and the drain electrode are disposed on the same plane. A first dummy pattern including a plurality of bars insulated from and separated from each other by a predetermined distance and arranged along a first direction; 상기 박막 트랜지스터의 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극 패턴 중 상기 제 1 더미 패턴과 다른 적어도 하나와 상기 제 1 절연기판 위의 동일 평면상에 배치되고, 상기 게이트 전극, 게이트 절연막, 활성층, 소오스 전극 및 드레인 전극과 절연되며, 서로 일정 간격을 두고 분리되고 상기 제 1 방향과 직교하는 제 2 방향을 따라서 배열된 다수의 바를 포함하는 제 2 더미 패턴;At least one of a gate electrode, a gate insulating film, an active layer, a source electrode, and a drain electrode pattern of the thin film transistor, which is different from the first dummy pattern and is disposed on the same plane on the first insulating substrate, wherein the gate electrode, the gate insulating film, A second dummy pattern insulated from the active layer, the source electrode, and the drain electrode, the second dummy pattern including a plurality of bars separated from each other by a predetermined distance and arranged along a second direction perpendicular to the first direction; 상기 박막 트랜지스터와 상기 제1 및 제2 더미 패턴을 커버하도록 상기 절연기판 위에 배치되고, 상기 제 1 및 제 2 더미 패턴과 상기 제 1 및 제 2 더미 패턴이 안치된 하부층 사이의 단차에 기인하는 요철 구조를 갖는 절연막; 및Unevenness due to a step between the thin film transistor and the lower layer disposed on the insulating substrate to cover the first and second dummy patterns, wherein the first and second dummy patterns and the first and second dummy patterns are disposed. An insulating film having a structure; And 상기 절연막의 표면에 형성되며, 상기 절연막의 요철구조를 따라 대응하는 요철구조를 갖는 반사막을 포함하는 것을 특징으로 하는 반사형 액정표시장치.And a reflective film formed on a surface of the insulating film and having a corresponding uneven structure along the uneven structure of the insulating film. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 활성층과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.The reflective liquid crystal display of claim 1, wherein the first dummy pattern is disposed on the same plane as the gate electrode, and the second dummy pattern is disposed on the same plane as the active layer. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 소오스 전극 및 드레인 전극과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.The reflective liquid crystal display of claim 1, wherein the first dummy pattern is disposed on the same plane as the gate electrode, and the second dummy pattern is disposed on the same plane as the source electrode and the drain electrode. Device. 제 1 항에 있어서, 상기 제 1 더미 패턴은 상기 활성층과 동일 평면상에 배치되며, 상기 제 2 더미 패턴은 상기 소오스 전극 및 드레인 전극과 동일 평면상에 배치된 것을 특징으로 하는 반사형 액정표시장치.The liquid crystal display device of claim 1, wherein the first dummy pattern is disposed on the same plane as the active layer, and the second dummy pattern is disposed on the same plane as the source electrode and the drain electrode. . 절연성 기판을 제공하는 단계;Providing an insulating substrate; 상기 절연성 기판 위에 게이트 전극, 게이트 절연막, 활성층, 소오스 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계로서, 상기 박막 트랜지스터의 구성요소들을 위한 패턴 형성시, 기능이 없이 소정 높이를 갖도록 제1 방향으로 배열된 다수의 제 1 바를 포함하는 제 1 더미 패턴 및 상기 제 1 방향에 직교하는 제 2 방향으로 배열된 다수의 제 2 바를 포함하는 제2 더미 패턴을 상기 박막 트랜지스터의 구성요소들이 형성되는 층과 동일 평면상에 동시에 형성하는 단계; Forming a thin film transistor including a gate electrode, a gate insulating film, an active layer, a source, and a drain electrode on the insulating substrate, and forming a pattern for the components of the thin film transistor in a first direction to have a predetermined height without function. A first dummy pattern including a plurality of first bars arranged and a second dummy pattern including a plurality of second bars arranged in a second direction orthogonal to the first direction, the layer on which components of the thin film transistor are formed; Simultaneously forming on the same plane; 유기 절연막을 소정 두께로 전면에 형성하는 단계; Forming an organic insulating film on the entire surface with a predetermined thickness; 상기 유기 절연막의 소정 부분에 상기 박막 트랜지스터의 드레인 전극과 콘택을 위한 콘택홀을 형성하는 단계; 및 Forming a contact hole for contact with a drain electrode of the thin film transistor in a predetermined portion of the organic insulating layer; And 상기 콘택홀을 포함하는 상기 유기 절연막의 전면에 반사막을 형성하는 단계를 포함하는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.And forming a reflective film on the entire surface of the organic insulating film including the contact hole. 제 5 항에 있어서, 상기 절연성 기판은 유리기판인 것을 특징으로 하는 반사형 액정표시장치의 제조방법.The method of manufacturing a reflective liquid crystal display device according to claim 5, wherein the insulating substrate is a glass substrate. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 함께 형성되며, 상기 제 2 더미 패턴은 상기 활성층과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.The method of claim 5, wherein the first dummy pattern is formed together with the gate electrode, and the second dummy pattern is formed together with the active layer. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 게이트 전극과 함께 형성되며, 상기 제 2 더미 패턴은 상기 소오스 전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.The method of claim 5, wherein the first dummy pattern is formed together with the gate electrode, and the second dummy pattern is formed together with the source electrode. 제 5 항에 있어서, 상기 제 1 더미 패턴은 상기 활성층과 함께 형성되며, 제 2 더미 패턴은 상기 소오스 전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.The method of claim 5, wherein the first dummy pattern is formed together with the active layer, and the second dummy pattern is formed together with the source electrode. 제 5 항에 있어서, 상기 박막 트랜지스터의 소오스 전극과 상기 드레인 전극은, 상기 반사전극과 동일 물질로 구성되고, 상기 반사전극과 함께 형성되는 것을 특징으로 하는 반사형 액정표시장치의 제조방법.The method of claim 5, wherein the source electrode and the drain electrode of the thin film transistor are formed of the same material as the reflective electrode and formed together with the reflective electrode.
KR1019980047513A 1998-11-06 1998-11-06 Reflective liquid crystal display device and manufacturing method thereof KR100631308B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980047513A KR100631308B1 (en) 1998-11-06 1998-11-06 Reflective liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047513A KR100631308B1 (en) 1998-11-06 1998-11-06 Reflective liquid crystal display device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20000031460A KR20000031460A (en) 2000-06-05
KR100631308B1 true KR100631308B1 (en) 2007-03-02

Family

ID=19557378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047513A KR100631308B1 (en) 1998-11-06 1998-11-06 Reflective liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100631308B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002162646A (en) * 2000-09-14 2002-06-07 Sony Corp Reflection type liquid crystal display device
JP4993830B2 (en) 2000-11-11 2012-08-08 三星電子株式会社 Reflective liquid crystal display device and manufacturing method thereof
KR100731337B1 (en) * 2000-11-11 2007-06-21 삼성전자주식회사 Liquid Crystal Display and method for manufacturing the same
KR20020077280A (en) * 2002-03-11 2002-10-11 프라임 뷰 인터내셔널 코오포레이션 리미티드 Reflector structure of a multi-domain liquid crystal display and its fabrication method
KR100829708B1 (en) * 2002-08-13 2008-05-14 엘지디스플레이 주식회사 Liquid crystal display and fabrication method thereof
KR100939616B1 (en) * 2002-12-31 2010-02-01 엘지디스플레이 주식회사 Reflecting layer and its fabrication method of reflective layer for reflective type liquid crystal display
KR101635212B1 (en) * 2009-12-14 2016-06-30 엘지디스플레이 주식회사 Flexible organic light emitting diodde desplay device and fabricating method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (en) * 1995-08-16 1997-02-25 Nec Corp Reflection type liquid crystal display device and its production

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0954318A (en) * 1995-08-16 1997-02-25 Nec Corp Reflection type liquid crystal display device and its production

Also Published As

Publication number Publication date
KR20000031460A (en) 2000-06-05

Similar Documents

Publication Publication Date Title
US6522375B1 (en) Reflection type liquid crystal display and a method for fabricating the same
US6342935B1 (en) Reflection type liquid crystal display and a method for fabricating the same
US7535527B2 (en) Liquid crystal display device having a patterned dielectric layer
US8368856B2 (en) Transflective liquid crystal display device and method of fabricating the same
KR20040089840A (en) Trans-Reflection type Liquid Crystal Display Device and the Method of Manufacturing the same
JP4444110B2 (en) Liquid crystal display
KR100631308B1 (en) Reflective liquid crystal display device and manufacturing method thereof
KR100286978B1 (en) Reflective typed LCD and method for fabricating the same
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
JP2000206564A (en) Reflection type liquid crystal display device and its production
KR100813027B1 (en) Methods for forming photosensitive insulating film pattern and reflection electrode each having irregular upper surface and method for manufacturing LCD having reflection electrode using the same
US6954244B2 (en) Reflection liquid crystal display device with reflection electrode region having two widths
KR100601194B1 (en) Rreflective LCD and method for fabricating the same
JP2001337348A (en) Array substrate and method of manufacture thereof
KR100687491B1 (en) method for fabricating a reflection type liquid crystal display device
KR20060013005A (en) Mask and thin film transistor substrate using the mask and method of manufacturing the thin film transistor substrate using the mask, and display device having the thin film transistor substrate
JP2000098375A (en) Liquid crystal display device and its production
KR100821525B1 (en) Liquid crystal device having reflective electrode and method of manufacturing the same
JP2001033817A (en) Active matrix type liquid crystal display device
KR100768272B1 (en) Liquid crystal display panel and method for manufacturing the same
KR100943258B1 (en) Liquid crystal display apparatus and method of fabricating the same
KR100796936B1 (en) Thin film transistor array panel for liquid crystal display and manufacturing method thereof
KR20040013620A (en) Method for Forming Liquid Crystal Display Device
KR20040061336A (en) Liquid crystal display device and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120914

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee