KR100628270B1 - 횡전계형 액정 표시 장치 및 이의 제조 방법 - Google Patents

Abstract

본 발명은 박막 트랜지스터 어레이 기판의 제조 공정시 요구되는 마스크(mask) 수를 절감시켜 제조한 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 횡전계형 액정 표시 장치는 서로 대향된 제 1, 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 화소 영역을 지나며 상기 게이트 배선과 평행한 공통 배선과, 상기 게이트 배선과 데이터 배선의 교차부에 게이트 전극, 소오스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터와, 상기 화소 영역 내에 상기 공통 배선에서 분기되어 형성된 제 1 전극과, 상기 화소 영역 내에 상기 드레인 전극에서 연장되어 상기 제 1 전극과 교번된 위치에 형성된 제 2 전극과, 상기 제 2 전극 하부에 형성된 리던던시 전극과, 상기 화소 영역 내에 상기 공통 배선 및 제 1 전극과 일체형의 제 1 스토리지 전극과, 상기 드레인 전극 및 제 2 전극과 일체형의 제 2 스토리지 전극 및 상기 제 1, 제 2 스토리지 전극 사이에 개재된 게이트 절연막을 포함하여 이루어진 스토리지 캐패시터와, 상기 제 2 전극 등을 포함한 제 1 기판 전면에 형성되며, 상기 제 2 전극 및 스토리지 캐패시터를 제외한 영역에서 제 1 전극 및 게이트 배선을 포함한 제 1 기판을 노출시키는 홀이 구비된 보호막과, 상기 홀 상부에 게이트 배선, 제 1 전극, 및 공통 배선의 상부를 덮는 투명 전극 패턴 및 상기 제 1, 제 2 기판 사이에 액정층을 포함하여 이루어짐을 특징으로 한다.

리던던시 전극(redundancy line), 비정질 실리콘층, 광전류(photo current)

Description

횡전계형 액정 표시 장치 및 이의 제조 방법{In-Plane Switching mode Liquid Crystal Display and method of Manufacturing the same}

도 1은 종래의 횡전계형 액정 표시 장치를 나타낸 평면도

도 2는 도 1의 I~I' 선상의 구조 단면도

도 3은 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도

도 4a 내지 도 4d는 본 발명의 횡전계형 액정 표시 장치의 제조 방법을 순서대로 나타낸 공정 평면도

도 5a 내지 도 5e는 본 발명의 횡전계형 액정 표시 장치의 제조 방법을 순서대로 나타낸 공정 단면도

*도면의 주요 부분에 대한 부호 설명*

101 : 게이트 배선 101a : 게이트 전극

102 : 데이터 배선 102a : 소오스 전극

102b : 드레인 전극 103 : 게이트 절연막

104 : 비정질 실리콘층 105 : n+층

106 : 소오스/드레인 금속층 107 : 보호막

111 : 게이트 패드 금속 112 : 데이터 패드 금속

113 : 제 1 투명 전극 패턴 121 : 제 1 스토리지 전극

121a : 공통 배선 121b : 공통 패드 금속

122 : 제 2 스토리지 전극 123 : 제 2 투명 전극 패턴

124 : 제 3 투명 전극 패턴 125 : 제 4 투명 전극 패턴

131 : 제 1 전극 132 : 리던던시 전극

135 : 제 1 홀 136 : 제 2 홀

137 : 제 3 홀 138 : 제 4 홀

141 : 제 2 전극

본 발명은 횡전계형 액정 표시 장치에 관한 것으로 특히, 박막 트랜지스터 어레이 기판의 제조 공정시 요구되는 마스크 수를 절감시켜 제조한 횡전계형 액정 표시 장치 및 이의 제조 방법에 관한 것이다.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.

일반적인 액정 표시 장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동 신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 일정 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.

여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 배선과, 상기 각 게이트 배선과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 배선과, 상기 각 게이트 배선과 데이터 배선이 교차되어 정의된 각 화소 영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 배선의 신호에 의해 스위칭되어 상기 데이터 배선의 신호를 각 화소 전극에 전달하는 복수개의 박막 트랜지스터가 형성된다.

그리고, 제 2 유리 기판(칼라 필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 차광층과, 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층과 화상을 구현하기 위한 공통 전극이 형성된다.

상기 일반적인 액정 표시 장치의 구동 원리는 액정의 광학적 이방성과 분극 성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자 배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자 배열 방향을 임의로 조절하면, 액정의 분자 배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상 정보를 표현할 수 있다.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.

그러나, 상술한 바와 같이, 상-하로 걸리는 전기장에 의한 액정 구동이 이루어지는 TN 모드의 액정 표시 장치는 시야각 특성이 우수하지 못한 단점을 갖고 있다.

따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, 횡전계형(IPS : In-Plane Switching Mode) 모드의 액정 표시 장치가 제안되고 있다.

이하, 첨부된 도면을 참조하여 종래의 횡전계형 액정 표시 장치를 설명하면 다음과 같다.

도 1은 종래의 횡전계형 액정 표시 장치를 나타낸 평면도이며, 도 2는 도 1의 I~I' 선상의 단면도이다.

도 1 및 도 2와 같이, 종래의 횡전계형 액정 표시 장치는 크게, 하판(10)과 이에 대향되는 상판(20), 그리고 상기 양 기판(10, 20) 사이에 충진되는 액정(25)으로 이루어져 있다.

상기 하판(10) 상에는 종횡으로 교차되어 화소 영역을 정의하는 게이트 배선(11)과 데이터 배선(12)이 형성되어 있고, 상기 화소 영역 내에 공통 전극(13) 및 화소 전극(15)이 소정 간격 이격하여 형성되어 있다.

그리고, 상기 게이트 배선(11)에서 돌출되어 형성된 게이트 전극(11a)과, 상기 게이트 전극(11a)을 포함한 하판(10)의 전면에 게이트 절연막(14)을 개재하여 상기 게이트 전극(11a)과 오버랩하는 반도체층(18)과, 상기 반도체층(18) 양측에 상기 데이터 배선(12)에서 돌출되어 형성된 소오스 전극(12a) 및 이와 소정 간격 이격된 드레인 전극(12b)으로 이루어진 박막 트랜지스터(TFT)가 형성된다. 상기 박막 트랜지스터(TFT)의 드레인 전극(12b)은 상기 화소 전극(15)과 연결되어 형성된다.

상기 공통 전극(13)은 상기 화소 전극(15)과 소정 간격 이격하여 형성하며, 상기 게이트 배선(11) 또는 데이터 배선(12)과 동일층에 동시에 형성한다. 제시된 도면에는 상기 공통 전극(13)이 게이트 배선(11)과 동일층에 형성되어 있다.

그리고, 상기 데이터 배선(12)과 화소 전극(15)과의 사이에는 절연막(16)을 더 증착하는데, 여기서의 절연막(16)은 상기 게이트 절연막(14)과 동일 성분으로 SiNx, SiOx 등의 무기 절연막이나 아크릴, 폴리이미드, BCB(BenzoCycloButene), 포토 폴리머(Photo Polymer)의 유기 절연막 중에서 어느 하나를 사용한다.

그리고, 상기 절연막(16) 및 화소 전극(15)을 포함한 하판(10) 전면에 보호 막(17) 및 제 1 배향막(38)을 차례로 형성한다.

상기 공통 전극(13)은 공통 배선(19)과 전기적으로 연결되어, 전압 신호를 인가받으며, 드레인 전극(12b)을 통해 각 화소 전극(15)에 전압 신호가 인가되면, 횡전계를 이루어 액정(25)을 구동시킨다.

상기 상판(20) 상에는, 상기 화소 영역 외의 영역으로 빛이 누설되는 것을 차단하기 위한 차광층(21)과, 칼라 색상(R, G, B)을 구현하기 위한 칼라 필터층(22)과, 상기 칼라 필터층(22)의 각 색 필름을 평탄화하기 위한 오버코트층(23) 및 액정의 초기 배향을 정의하기 위한 제 2 배향막(24)을 형성한다.

상기 제 1, 제 2 배향막(38, 24)은 액정의 초기 배향이 양 기판(10, 20)면에 수평한 방향으로 배향되도록 2 ~5°의 프리틸트(pretilt) 각으로 러빙 처리되어 있다.

도시된 도면은, 일반적인 횡전계형의 광학 모드를 따른 것으로, 노멀리 블랙(Normally Black)으로 전압인가 전 광의 투과가 이루어지지 않는다.

상기 화소 전극(15) 및 공통 전극(13)에 전압을 인가하였을 때, 동일 기판에 형성된 두 개의 전극(13, 15)간에 전계가 형성되며, 상기 두 개의 전극(13, 15) 간에 형성된 전계를 따라 액정(25)이 배향된다.

전압 인가 후에는 액정(25)을 따라 내부광이 투과되어 화이트 상태를 표시하게 된다.

여기서, 상기 화소 전극(15)과 공통 전극(13)이 형성되는 부위에 대응되는 액정(25)은 전계가 구분되는 영역에 위치하므로, 각 전극에 전압 인가시 특정 방향으로 움직이기가 용이하지 않다. 따라서, 표시가 이루어졌을 때, 전경선(declination line)이 형성되는 부위가 되는데, 상기 화소 전극(15)과 공통 전극(13)의 형성 부위에 빛이 투과하지 못하도록, 화소 전극(15) 및 공통 전극(13)을 금속으로 형성하거나, ITO/금속의 합금으로 증착하여 빛샘 현상을 방지하고 있다.

이와 같이, 하판(10)상에 공통 전극(13)과 화소 전극(15)이 동일 평면상에 형성되어 있다. 그리고 상기 하판(10)과 일정 공간을 갖고 합착된 상판(20) 사이에 형성된 액정(25)은 상기 하판(10)상의 상기 공통 전극(13)과 화소 전극(15) 사이의 전계에 의해 구동한다. 이 때, 상기 액정(25)은 유전율 이방성이 양(positive)인 것으로, 전계에 방향에 장축이 배향되는 특성을 갖는다.

상기 공통 전극(13) 또는 화소 전극(15)에 횡전계가 인가되지 않은 오프(off)상태에서는, 액정(3)의 배향 방향 변화가 일어나지 않는다. 이에 비해, 상기 공통 전극(13)과 화소 전극(15)에 횡전계가 인가된 온(on) 상태에서는, 액정(25)의 배향 방향 변화가 일어나고, 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 액정이 배향된다.

이하에서 도 1 및 도 2를 참조하여 종래의 횡전계형 액정 표시 장치의 제조 방법에 대해 설명한다.

먼저, 하판에서 이루어지는 제조 공정에 대해 설명한다.

하판(10) 상에 금속 물질을 증착하고 이를 선택적으로 제거하여 게이트 전극(11a)을 구비한 게이트 배선(11)과, 상기 게이트 배선과 평행한 방향의 공통 배선(19)과, 상기 공통 배선(19)에서 분기된 공통 전극(13)을 형성한다.

이어, 상기 게이트 배선(11), 공통 배선(19) 등을 포함한 하판(10) 상에 게이트 절연막(14), 비정질 실리콘층, n+층을 전면 증착한다.

이어, 상기 n+층 및 비정질 실리콘층을 선택적으로 제거하여 상기 게이트 전극(11a)을 덮는 섬 형상으로 반도체층(18)을 형성한다.

이어, 상기 반도체층(18)을 포함한 하판(10) 상에 금속 물질을 증착하고 이를 선택적으로 제거하여 상기 게이트 배선(11)과 수직으로 교차하는 데이터 배선(12), 상기 데이터 배선(12)에서 돌출된 소오스 전극(12a) 및 상기 소오스 전극(12a)과 소정 간격 이격된 드레인 전극(12b)을 형성한다. 이 때, 상기 소오스 전극(12a)과 드레인 전극(12b)은 상기 반도체층(18)의 양측에 서로 이격되도록 형성하며, 이러한 금속 물질의 식각 공정 중 이격되어 노출되는 상기 반도체층(18)의 n+층이 과식각되어 비정질 실리콘층이 노출된다. 따라서, 반도체층(18)의 채널 영역이 정의된다.

이어, 상기 데이터 배선(12) 등을 포함한 하판(10) 전면에 제 1 층간 절연막(16)을 증착한다.

이어, 상기 제 1 층간 절연막(16)을 선택적으로 제거하여 상기 드레인 전극(12b)의 소정 부위를 노출하는 콘택 홀을 형성한다.

이어, 상기 콘택 홀을 포함한 상기 층간 절연막(16) 상에 투명 전극을 증착한 후 이를 선택적으로 제거하여 화소 전극(15)을 형성한다. 이 때, 상기 화소 전 극(15)은 상기 드레인 전극(12b)과 전기적으로 연결되며, 상기 공통 전극(13)과 교번되어 형성된다.

이어, 상기 화소 전극(15)을 포함한 하판(10) 전면에 보호막(17)을 형성한다.

이어, 상기 보호막(17) 전면에 제 1 배향막(38)을 형성한다.

이와 같이, 제조되는 하판(10)에 대향되는 상판(20)의 제조 공정은 다음과 같이 이루어진다.

상기 하판(10)의 게이트 배선(11), 데이터 배선(12), 공통 전극(13)의 일부 및 박막 트랜지스터(TFT)에 대향되는 부위를 가리도록 상기 상판(20) 상에 블랙 매트릭스층(21)을 형성한다.

이어, 상기 블랙 매트릭스층(21)을 포함한 상판(20) 상에 각 화소별로 R, G, B 칼라 필터층(22)을 형성한다.

이어, 상기 칼라 필터층(22)을 포함한 전면에 오버코트층(23)을 형성한다.

이어, 상기 오버코트층(23) 전면에 제 2 배향막(24)을 형성한다.

이와 같이, 각각 어레이 공정이 이루어진 하판(10)과 상판(20) 중 어느 일 기판에 스페이서를 산포하고, 상기 하판(10)과 상판(20)의 외곽에 대응되는 부위에 씰재를 도포한 후, 상기 하판(10) 및 상판(20)을 합착한 후, 이를 하나의 패널 단위로 컷팅한다.

이어, 액정을 각각의 패널에 주입하여 액정 패널을 형성한다.

이어, 상기 액정 패널에 구동부와 백 라이트를 연결시켜 횡전계형 액정 표시 장치를 완성한다.

그러나, 상기와 같은 종래의 횡전계형 액정 표시 장치는 다음과 같은 문제점이 있다.

종래의 횡전계형 액정 표시 장치의 박막 트랜지스터 어레이 기판을 제조하기 위해서는, 게이트 배선 및 공통 전극, 반도체층, 데이터 배선 및 소오스/드레인 전극 및 데이터 배선, 보호막 홀, 화소 전극 순으로 마스크 공정이 진행되어 5마스크가 요구되었다. 마스크 공정은 노광, 현상 및 식각의 공정으로 이루어지는데, 마스크 수가 늘어나면, 이전 마스크의 노광 부위와 다음 마스크의 노광 부위와의 미스얼라인이 늘어나며, 식각 공정으로 인한 기판의 손상 및 환경 오염도 심화될 수 있다. 결과적으로 마스크 수의 증가는 수율을 떨어뜨리는 문제점을 가져오기 때문에, 마스크 수를 줄이기 위한 노력이 제기되었다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 박막 트랜지스터 어레이 기판의 제조 공정시 요구되는 마스크 수를 절감시켜 제조한 횡전계형 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치는 서로 대향된 제 1, 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선과, 상기 화소 영역을 지나며 상기 게이트 배선과 평행한 공통 배선과, 상기 게이트 배선과 데이터 배선의 교차부에 게이트 전극, 소오스 전극 및 드레인 전극으로 이루어진 박막 트랜지스터과, 상기 화소 영역 내에 상기 공통 배선에서 분기되어 형성된 제 1 전극과, 상기 화소 영역 내에 상기 드레인 전극에서 연장되어 상기 제 1 전극과 교번된 위치에 형성된 제 2 전극과, 상기 제 2 전극 하부에 형성된 리던던시 전극과, 상기 화소 영역 내 공통 배선 상에 형성된 스토리지 캐패시터와, 상기 제 2 전극 등을 포함한 제 1 기판 전면에 형성되며, 상기 제 2 전극 및 스토리지 캐패시터를 제외한 영역에서 제 1 전극 및 게이트 배선을 포함한 제 1 기판을 노출시키는 홀이 구비된 보호막 및 상기 제 1, 제 2 기판 사이에 액정층을 포함하여 이루어짐에 그 특징이 있다.

상기 스토리지 캐패시터는 상기 공통 배선 및 제 1 전극과 일체형의 제 1 스토리지 전극과, 상기 드레인 전극 및 제 2 전극과 일체형의 제 2 스토리지 전극; 및 상기 제 1, 제 2 스토리지 전극 사이에 개재된 게이트 절연막을 포함하여 이루어진다.

상기 홀 상부에 게이트 배선, 제 1 전극, 및 공통 배선의 상부를 덮는 투명 전극 패턴을 더 구비한다.

상기 리던던시 전극(redundancy line)은 상기 제 1 전극과 동일층에 형성된다.

상기 박막 트랜지스터의 소오스 전극은 상기 드레인 전극 주위를 둘러싼 "U"자형이다.

상기 데이터 배선, 제 1, 제 2 전극 및 리던던시 전극은 서로 평행한 지그재그 형상이다.

상기 제 1 전극 및 공통 배선은 상기 게이트 배선과 동일한 층에 형성된다.

상기 제 2 전극은 상기 데이터 배선과 동일층에 형성된다.

또한, 동일한 목적을 달성하기 위한 본 발명의 횡전계형 액정 표시 장치의 제조 방법은 기판 상에 복수개의 게이트 전극과, 연장된 일측에 게이트 패드가 구비된 게이트 배선, 상기 게이트 배선과 평행한 방향으로 제 1 스토리지 전극 및 연장된 일측에 공통 패드를 공통 배선, 상기 공통 배선에서 분기된 제 1 전극 및 상기 공통 배선에서 이격하여 상기 제 1 전극과 교번하는 리던던시 전극을 형성하는 단계와, 상기 게이트 배선 등을 포함한 기판 전면에 게이트 절연막, 비정질 실리콘층, n+층 및 소오스/드레인 금속층을 차례로 증착하는 단계와, 상기 소오스/드레인 금속층 및 n+층을 선택적으로 제거하여 상기 게이트 배선과 교차하며 복수개의 소오스 전극과 연장된 일측에 데이터 패드가 구비된 데이터 배선, 상기 소오스 전극와 소정 간격 이격된 드레인 전극, 상기 드레인 전극과 연결되어 상기 제 1 스토리지 전극을 지나는 제 2 스토리지 전극 및 상기 제 2 스토리지 전극에서 분기되며 상기 리던던시 전극을 지나는 제 2 전극을 형성하는 단계와, 상기 데이터 배선 등을 포함한 기판 전면에 보호막을 전면 증착하는 단계 및 상기 제 2 전극 및 제 2 스토리지 전극을 제외한 나머지 영역의 상기 보호막, n+층, 비정질 실리콘층 및 게이트 절연막을 제거하여 홀을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.

상기 홀을 포함한 기판 상에 노출된 제 1 기판 상에 투명 도전막을 증착하고 이를 선택적으로 제거하여, 게이트 배선, 제 1 스토리지 전극 및 제 1 전극을 덮는 제 1 투명 도전막 패턴, 상기 게이트 패드 상에 제 2 투명 도전막 패턴, 상기 데이터 패드 상에 제 3 투명 도전막 패턴 및 상기 공통 패드 상에 제 4 투명 도전막 패턴을 형성하는 단계를 더 포함하여 이루어진다.

상기 소오스 전극은 상기 드레인 전극 주위를 둘러싼 "U"자형으로 형성한다.

이하, 첨부된 도면을 참조하여 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.

도 3은 본 발명의 횡전계형 액정 표시 장치를 나타낸 평면도이다.

본 발명의 횡전계형 액정 표시 장치는 크게 서로 대향된 제 1, 제 2 기판(100, 미도시) 및 상기 제 1 기판(100)과 제 2 기판 사이에 충진되 액정층(미도시)으로 이루어진다.

상기 제 1 기판(도 5a 내지 도 5e의 100) 상에는 도 3과 같이, 서로 교차하여 화소 영역을 정의하는 게이트 배선(101) 및 데이터 배선(102)과, 상기 화소 영역을 지나며 상기 게이트 배선(101)과 평행한 공통 배선(121a)과, 상기 게이트 배선(101)과 데이터 배선(102)의 교차부에 게이트 전극(101a), 소오스 전극(102a) 및 드레인 전극(102b)으로 이루어진 박막 트랜지스터와, 상기 화소 영역 내에 상기 공통 배선(121a)에서 분기되어 형성된 제 1 전극(131)과, 상기 화소 영역 내에 상기 드레인 전극(102b)에서 연장되어 상기 제 1 전극(131)과 교번된 위치에 형성된 제 2 전극(132)과, 상기 제 2 전극(132) 하부에 형성된 리던던시 전극(141)과, 상기 화소 영역 내 공통 배선(121a) 상에 형성된 스토리지 캐패시터와, 상기 제 2 전극(132) 등을 포함한 제 1 기판(100) 전면에 형성되며, 상기 제 2 전극 및 스토리지 캐패시터를 제외한 영역에서 제 1 전극 및 게이트 배선(101)을 포함한 제 1 기판(100)을 노출시키는 제 1 홀이 구비된 보호막(도 5e의 107a 참조) 등을 포함하여 이루어진다.

여기서, 상기 스토리지 캐패시터는 상기 공통 배선(121a) 및 제 1 전극(131)과 일체형의 제 1 스토리지 전극(121)과, 상기 드레인 전극(102b) 및 제 2 전극(132)과 일체형의 제 2 스토리지 전극(122) 및 상기 제 1, 제 2 스토리지 전극(121, 122) 사이에 개재된 게이트 절연막(도 5e의 103a)을 포함하여 이루어진다.

그리고, 상기 보호막(107a)에 구비된 제 1 홀(135) 상부에는 노출된 게이트 배선(101), 제 1 전극(131), 및 공통 배선(121a)의 상부를 덮는 제 1 투명 전극 패턴(113)을 더 구비한다.

상기 보호막(107a) 하부에는 상기 보호막(107a)에 구비된 제 1 홀(135)과 동일한 영역에 홀을 구비하여 형성된 n+층(도 5e의 105b 참조) 및 비정질 실리콘층(도 5e의 104b 참조) 및 게이트 절연막(103a)이 형성되어 있다. 이와 같이, 상술한 층이 모두 동일한 부위에 홀을 구비한 이유는 상기 보호막(107)에 제 1 홀(135)을 형성하는 식각 공정에서 동일한 폭으로 식각되었기 때문이다. 이하의 제조 방법에 대한 설명에서 자세히 기술한다.

상기 리던던시 전극(redundancy electrode, 141)은 상기 제 1 전극(131)과 동일층에 상기 제 2 전극(132) 하부에 형성되는 것으로, 이는 상기 제 2 전극(132) 하부에 남아있는 비정질 실리콘층(104b) 및 n+층(105b)으로 인해 광전류(photo- current)가 흐르는 것을 차단하기 위함이다.

상기 박막 트랜지스터는 상기 게이트 배선(101)에서 돌출된 게이트 전극(101a), 상기 데이터 배선(102)에서 돌출되며, 상기 게이트 전극(101a) 상에 "U"자형으로 형성된 소오스 전극(102b) 및 상기 소오스 전극(102b)과 소정 간격 이격되어 상기 제 2 스토리지 전극(122)에서 돌출되어 상기 소오스 전극(102b)의 "U"자형 패턴 내로 일부 들어오는 드레인 전극(102c)을 포함하며 이루어지며, 상기 게이트 전극(101a)의 층과 상기 소오스/드레인 전극(102a, 102b)의 층 사이에는 채널이 정의된 비정질 실리콘층(104b) 및 n+층(105b)으로 이루어진 반도체층이 개재된다.

한편, 상기 데이터 배선(102), 제 1, 제 2 전극(131, 132) 및 리던던시 전극(141)은 서로 평행한 지그재그(zig-zag) 형 패턴이다. 이와 같이, 지그재그형으로 배선 및 전극들을 형성한 이유는, 직선형으로 상기한 배선 및 전극들이 형성된 구조에 비해, 화소 영역 내에 위치하는 액정이, 전극들 사이에서 보다 다양한 각도로 배향되어 시야각을 개선시킬 수 있기 때문이다.

상기 공통 배선(121a)은 화소 영역을 지나며, 폭이 넓은 제 1 스토리지 전극(121)을 일체형으로 구비하며, 상기 제 1 스토리지 전극(121)으로부터 상기 제 1 전극(131)이 분기되어 나간다. 그리고, 상기 제 1 스토리지 전극(121)과 교번하여 리던던시 전극(141)이 형성된다.

여기서, 각 화소마다 게이트 전극(101a)을 구비한 게이트 배선(101), 상기 게이트 배선(101)에서 연장된 일측에 형성된 게이트 패드 금속(111), 상기 제 1 스 토리지 전극(121), 공통 배선(121a), 상기 공통 배선(121a)의 일측에 형성된 공통 패드 금속(121b), 제 1 전극(131), 리던던시 전극(141)은 모두 동일층에 형성된다.

또한, 상기 제 1 전극(131)과 교번하여 형성된 제 2 전극(132)은 상기 리던던시 전극(141)이 형성된 상부에 형성되며, 상기 화소 영역 내에 제 1 스토리지 전극(121)을 덮는 제 2 스토리지 전극(122) 및 상기 드레인 전극(102b)과 일체형으로 형성된다. 그리고, 상기 데이터 배선(102)과, 소오스/드레인 전극(102a, 102b), 상기 데이터 배선(102)에서 연장된 일측에 형성된 데이터 패드 금속(112), 제 2 스토리지 전극(122) 및 제 2 전극(132)은 모두 동일층에 형성된다.

상기 게이트 패드 금속(111)의 상부에는 소정 부위에 제 2 홀(136)을 구비한 게이트 절연막(103a), 보호막(107a)이 형성되며, 상기 데이터 패드 금속(112)의 상부에는 소정 부위에 제 3 홀(137)을 구비한 보호막(107a)이 형성되며, 상기 공통 패드 금속(121b)에는 상기 게이트 패드 금속(111)과 마찬가지로 제 4 홀(138)을 구비한 게이트 절연막(103a) 및 보호막(107a)이 형성된다. 그리고, 상기 제 2 홀(136) 내지 제 4홀(138)을 포함한 보호막(107a) 상부에는 각각 제 2, 제 3, 제 4 투명 금속 패턴(123, 124, 125)이 형성된다.

그리고, 도시되어 있지 않지만, 상기 제 2 기판 상에는 상기 제 1 기판(100) 상의 게이트 배선(101), 데이터 배선(102) 및 박막 트랜지스터 형성 부위를 가리도록 블랙 매트릭스층과, 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 각 화소 영역에 대응하여 R, G, B 칼라 필터층 및 상기 칼라 필터층 전면에 오버코트층이 형성된다.

그리고, 상기 제 1 기판(100) 및 제 2 기판이 서로 대향하는 최상면에는 각각 러빙 처리가 이루어진 배향막이 형성된다.

이하, 도면을 통해 본 발명의 횡전계형 액정 표시 장치의 제조 방법에 대해 설명한다. 이해의 편의를 돕기 위해, 각 공정의 평면도 및 단면도가 제시된다.

도 4a 내지 도 4d는 본 발명의 횡전계형 액정 표시 장치의 제조 방법을 순서대로 나타낸 공정 평면도이며, 도 5a 내지 도 5e는 본 발명의 횡전계형 액정 표시 장치의 제조 방법을 순서대로 나타낸 공정 단면도이다.

본 발명의 횡전계형 액정 표시 장치의 제조 방법은 먼저 도 4a와 같이, 제 1 기판(100) 상에 게이트 배선용 금속을 증착하고, 제 1 마스크(미도시)를 이용하여 상기 게이트 배선용 금속을 선택적으로 제거함으로써, 복수개의 게이트 전극(101a) 및 연장된 일측에 게이트 패드 금속(111)을 구비한 게이트 배선(101)과, 상기 게이트 배선(101)과 평행한 방향으로 제 1 스토리지 전극(121) 및 그 연장된 일측에 공통 패드 금속(121b)을 구비한 공통 배선(121a), 상기 공통 배선(121a)과 일체형의 상기 제 1 스토리지 전극(121)에서 분기된 제 1 전극(131) 및 상기 제 1 스토리지 전극(121)에서 이격하여 상기 제 1 전극(131)과 교번하는 리던던시 전극(141)을 형성한다.

이 때, 상기 제 1 전극(131) 및 리던던시 전극(141)은 서로 평행하게 형성하며, 이후에 형성될 데이터 배선(102)과 함께, 지그재그 패턴으로 형성한다.

도 5a와 같이, 상기 게이트 배선 등(101, 101a, 111, 121, 121a, 121b, 131, 141)을 포함한 제 1 기판(100) 전면에 게이트 절연막(103), 비정질 실리콘층(104), n+층(105) 및 금속 물질인 소오스/드레인 금속층(106)을 차례로 증착한다.

도 4b 및 도 5b와 같이, 제 2 마스크(미도시)를 이용하여 상기 소오스/드레인 금속층(106) 및 n+층(105)을 선택적으로 제거하여 상기 게이트 배선(101)과 교차하며 복수개의 "U"자형의 소오스 전극(102a)과 연장된 일측에 데이터 패드 금속(112)이 구비된 데이터 배선(102), 상기 소오스 전극(102a)과 소정 간격 이격된 드레인 전극(102b), 상기 드레인 전극(102b)과 연결되어 상기 제 1 스토리지 전극(121)을 지나는 제 2 스토리지 전극(122) 및 상기 제 2 스토리지 전극(122)에서 분기되며 상기 리던던시 전극(141)을 지나는 제 2 전극(132)을 형성한다.

이와 같이, 제 2 마스크를 이용한 식각 공정시, 상기 n+층(105a)은 상기 소오스/드레인 전극층(도 5a의 106 참조)과 동일 폭으로 패터닝되며, 상기 비정질 실리콘층(104a)은 이와 동일 폭으로 소정 두께 과식각된다. 이러한 식각 공정 후에는 상기 박막 트랜지스터 부위에서 비정질 실리콘층(104a) 및 n+층(105a)으로 이루어지며, 채널이 정의된 반도체층(활성층, active layer)이 형성된다. 그리고, 상기 데이터 배선(102), 소오스/드레인 전극(102a, 102b), 제 2 스토리지 전극(122), 제 2 전극(132) 및 데이터 패드 금속(112)이 형성되는 부위를 제외한 부위는 얇은 두께의 비정질 실리콘층(104a)이 남아있다.

여기서, 상기 데이터 배선(102), 제 2 전극(132)은 상기 제 1 전극(131) 및 리던던시 전극(141)과 마찬가지로 지그재그 패턴으로 형성한다.

도 5c와 같이, 상기 데이터 배선 등(102, 102a, 102b, 112, 122, 132)을 포함한 제 1 기판(100) 전면에 보호막(107)을 전면 증착한다.

도 4c 및 도 5d와 같이, 제 3 마스크(미도시)를 이용하여 상기 제 2 전극(132) 및 제 2 스토리지 전극(122)을 제외한 나머지 영역의 상기 보호막(107), n+층(105a), 비정질 실리콘층(104a) 및 게이트 절연막(103)을 제거하여 제 1 홀(135)을 형성한다. 동시에 상기 게이트 패드 금속(111) 및 공통 패드 금속(121b) 상부의 보호막(107), 비정질 실리콘층(104a), 게이트 절연막(103)의 소정 부위를 제거하여 제 2 홀(136) 및 제 3 홀(137)을 형성하고, 상기 데이터 패드 금속(112) 상부의 보호막(107)의 소정 부위를 제거하여 제 4 홀(138)을 형성한다. 이러한 제 1 내지 제 4 홀(135, 136, 137, 138)을 형성하는 식각 공정에서 제거되는 보호막(107), 게이트 절연막(103)은 모두 동일한 절연막 성분이며, 그 사이에 개재된 비정질 실리콘층(104a)은 매우 얇은 층으로 보호막(107) 등의 식각 공정에서 소정 두께가 함께 제거된다.

이와 같이 제 3 마스크를 이용한 식각 공정 후에는, 상기 제 1 홀(135)에 상기 게이트 배선(101), 공통 배선(121a) 및 제 1 전극(131)과 제 1 기판(100)이 노출되고, 제 2 홀(136)에는 소정 부위의 게이트 패드 금속(111), 제 3 홀(137)에는 소정 부위의 데이터 패드 금속(112), 제 4 홀(138)에는 소정 부위의 공통 패드 금속(121b)이 노출된다. 그리고, 상기 제 1 내지 제 4 홀(135, 136, 137, 138)을 구비한 보호막(107a)과, n+층(105b), 비정질 실리콘층(104b), 게이트 절연막(103a)이 남게 된다.

도 4d 및 도 5e와 같이, 상기 제 1 내지 제 4 홀(135, 136, 137, 138)을 포함한 제 1 기판(100) 상에 투명 도전막(ITO)을 증착하고, 제 4 마스크(미도시)를 이용하여 상기 투명 도전막을 선택적으로 제거하여, 게이트 배선(101), 제 1 스토리지 전극(121) 및 제 1 전극(131)을 덮는 제 1 투명 도전막 패턴(113), 상기 게이트 패드 금속(111) 상에 제 2 투명 도전막 패턴(123), 상기 데이터 패드 금속(112)상에 제 3 투명 도전막 패턴(124) 및 상기 공통 패드 금속(121b) 상에 제 4 투명 도전막 패턴(125)을 형성한다.

여기서, 어레이 영역에 형성되는 제 1 투명 도전막 패턴(113)은 노출된 게이트 배선(101), 제 1 전극, 공통 배선(121a) 및 제 1 스토리지 전극(121)을 덮기 위한 것으로, 이는 상술한 금속들의 표면이 외부로 노출될 경우 발생할 수 있는 전식을 막기 위함이다.

도시되지 않았지만, 상기 제 1 기판(100) 에 대향되는 제 2 기판 상에는 상기 게이트 배선(101), 데이터 배선(102) 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층을 형성하고, 상기 블랙 매트릭스층 상부를 포함한 제 2 기판을 덮도록 각 화소에 대응하여 R, G, B 칼라 필터층을 형성하고, 상기 칼라 필터층 상부 전면에 평탄화를 위한 오버코트층을 형성한다.

이어, 각각 TFT 어레이 공정과, 칼라 필터 어레이 공정이 완료된 상기 제 1 기판(100)과 제 2 기판 상부에는 배향막을 형성한 후, 이를 러빙 처리한다.

이와 같이, 각각 형성 공정이 이루어진 제 1 기판(100)과 제 2 기판 중 어느 일 기판에 스페이서를 산포하고, 상기 제 1 기판(100)과 제 2 기판 중 어느 한 기판의 외곽에 대응되는 부위에 씰재를 디스펜싱한 후, 상기 제 1, 제 2 기판(100, 200)을 합착한 후, 이를 하나의 패널 단위로 컷팅한다.

이어, 액정을 각각의 패널에 주입하여 액정 패널을 형성한다.

이어, 상기 액정 패널에 구동부(미도시)와 백 라이트(미도시)를 연결시켜 횡전계형 액정 표시 장치를 완성한다.

이와 같이, 본 발명의 횡전계형 액정 표시 장치의 제조 방법은 게이트 배선용 금속을 패터닝하고, 이어 전면에 게이트 절연막(103), 비정질 실리콘층(104), n+층(105) 및 소오스/드레인 전극용 금속(106)을 증착하고, 상기 소오스/드레인 전극용 금속(106) 및 n+층(105)을 패터닝한 후, 전면에 보호막(107)을 증착한 후, 상기 보호막의 홀(135~138) 형성을 위한 보호막(107) 식각시 그 하부에 남아있는 비정질 실리콘층(104), 게이트 절연막(103)을 제거함으로써, 회절 노광을 이용하지 않고, 마스크 수를 절감하여 4 마스크로 횡전계 액정 표시 장치의 박막 트랜지스터 어레이용 기판의 형성한 것이다. 따라서, 공정이 단순화된다.

또한, 제 2 전극 하부에 게이트 배선과 동일층의 금속인 리던던시 전극을 구비하여 제 1 기판(100)의 하부에 위치한 백 라이트에 의해 빛이 들어올 경우, 비정질 실리콘층(104b)이 직접 빛을 받지 않도록 하여, 광 전류(photo-current)가 발생을 막을 수 있다.

상기와 같은 본 발명의 횡전계형 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.

첫째, n+층 및 비정질 실리콘층의 반도체층을, 별도의 마스크를 이용하거나, 혹은 소오스/드레인 전극용 금속을 패터닝하는 단계에서 회절 노광 마스크에 의해 식각하는 것이 아니라, 보호막에 콘택 홀을 형성하는 단계에서 보호막과 함께 제거 가능하여, 마스크 수를 절감할 수 있고, 공정이 단순화된다.

둘째, 화소 영역 내에 구성되어 횡전계를 형성하는 제 1, 제 2 전극으로 각각 게이트 배선 금속과 데이터 배선 금속으로 형성하고, 각 전극이 형성된 층과 동일층에 신호를 공급하기 위한 공통 배선, 드레인 전극이 형성되어, 제 1, 제 2 전극과 신호를 공급하는 배선 혹은 전극간의 콘택 공정이 별도로 요구되지 않는다.

셋째, 데이터 배선과 동일층에 형성되는 제 2 전극 하부에 리던던시 전극을 게이트 배선 금속과 동일한 금속으로 형성하여, 기판 하부에 위치한 백 라이트에 의해 바로 비정질 실리콘층으로 빛이 인가되는 것을 차단하여 광전류가 발생하여 잔류 전류가 일어남을 방지할 수 있다.

이상에서 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정해져야 한다.

Claims (10)

1. 서로 대향된 제 1, 제 2 기판;

   상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 배선 및 데이터 배선;

   상기 화소 영역을 지나며 상기 게이트 배선과 평행한 공통 배선;

   상기 게이트 배선과 데이터 배선의 교차부에 게이트 전극, 소오스 전극 및 드레인 전극을 포함하여 이루어진 박막 트랜지스터;

   상기 화소 영역 내에 상기 공통 배선에서 분기되어 형성된 제 1 전극;

   상기 화소 영역 내에 상기 드레인 전극에서 연장되어 상기 제 1 전극과 교번된 위치에 형성된 제 2 전극;

   상기 제 2 전극 하부에 형성된 리던던시 전극;

   상기 화소 영역 내에 상기 공통 배선 및 제 1 전극과 일체형의 제 1 스토리지 전극과, 상기 드레인 전극 및 제 2 전극과 일체형의 제 2 스토리지 전극 및 상기 제 1, 제 2 스토리지 전극 사이에 개재된 게이트 절연막을 포함하여 이루어진 스토리지 캐패시터;

   상기 제 2 전극을 포함한 제 1 기판 전면에 형성되며, 상기 제 2 전극 및 스토리지 캐패시터를 제외한 영역에서 제 1 전극 및 게이트 배선을 포함한 제 1 기판을 노출시키는 홀이 구비된 보호막;

   상기 홀 상부에 게이트 배선, 제 1 전극, 및 공통 배선의 상부를 덮는 투명 전극 패턴; 및

   상기 제 1, 제 2 기판 사이에 액정층을 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치.
2. 삭제
3. 삭제
4. 제 1항에 있어서,

   상기 리던던시 전극(redundancy electrode)은 상기 제 1 전극과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
5. 제 1 항에 있어서,

   상기 박막 트랜지스터의 소오스 전극은 상기 드레인 전극 주위를 둘러싼 "U"자형인 것을 특징으로 하는 횡전계형 액정 표시 장치.
6. 제 1 항에 있어서,

   상기 데이터 배선, 제 1, 제 2 전극 및 리던던시 전극은 서로 평행한 지그재 그 형상인 것을 특징으로 하는 횡전계형 액정 표시 장치.
7. 제 1항에 있어서,

   상기 제 1 전극 및 공통 배선은 상기 게이트 배선과 동일한 층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
8. 제 1항에 있어서,

   상기 제 2 전극은 상기 데이터 배선과 동일층에 형성된 것을 특징으로 하는 횡전계형 액정 표시 장치.
9. 기판 상에 복수개의 게이트 전극과, 연장된 일측에 게이트 패드가 구비된 게이트 배선, 상기 게이트 배선과 평행한 방향으로 제 1 스토리지 전극 및 연장된 일측에 공통 패드를 구비한 공통 배선, 상기 공통 배선에서 분기된 제 1 전극 및 상기 공통 배선에서 이격하여 상기 제 1 전극과 교번하는 리던던시 전극을 형성하는 단계;

   상기 게이트 배선을 포함한 기판 전면에 게이트 절연막, 비정질 실리콘층, n+층 및 소오스/드레인 금속층을 차례로 증착하는 단계;

   상기 소오스/드레인 금속층 및 n+층을 선택적으로 제거하여 상기 게이트 배선과 교차하며 복수개의 소오스 전극과 연장된 일측에 데이터 패드가 구비된 데이터 배선, 상기 소오스 전극와 이격된 드레인 전극, 상기 드레인 전극과 연결되어 상기 제 1 스토리지 전극을 지나는 제 2 스토리지 전극 및 상기 제 2 스토리지 전극에서 분기되며 상기 리던던시 전극을 지나는 제 2 전극을 형성하는 단계;

   상기 데이터 배선을 포함한 기판 전면에 보호막을 전면 증착하는 단계;

   상기 제 2 전극 및 제 2 스토리지 전극을 제외한 나머지 영역의 상기 보호막, n+층, 비정질 실리콘층 및 게이트 절연막을 제거하여 홀을 형성하는 단계; 및

   상기 홀을 포함한 기판 상에 노출된 제 1 기판 상에 투명 도전막을 증착하고 이를 선택적으로 제거하여, 게이트 배선, 제 1 스토리지 전극 및 제 1 전극을 덮는 제 1 투명 도전막 패턴, 상기 게이트 패드 상에 제 2 투명 도전막 패턴, 상기 데이터 패드 상에 제 3 투명 도전막 패턴 및 상기 공통 패드 상에 제 4 투명 도전막 패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 횡전계형 액정 표시 장치의 제조 방법.
10. 삭제

Images