KR100626028B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100626028B1
KR100626028B1 KR1020040086114A KR20040086114A KR100626028B1 KR 100626028 B1 KR100626028 B1 KR 100626028B1 KR 1020040086114 A KR1020040086114 A KR 1020040086114A KR 20040086114 A KR20040086114 A KR 20040086114A KR 100626028 B1 KR100626028 B1 KR 100626028B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
transparent
disposed
discharge
Prior art date
Application number
KR1020040086114A
Other languages
Korean (ko)
Other versions
KR20060037013A (en
Inventor
우석균
김기정
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040086114A priority Critical patent/KR100626028B1/en
Publication of KR20060037013A publication Critical patent/KR20060037013A/en
Application granted granted Critical
Publication of KR100626028B1 publication Critical patent/KR100626028B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/24Sustain electrodes or scan electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/22Electrodes, e.g. special shape, material or configuration
    • H01J11/28Auxiliary electrodes, e.g. priming electrodes or trigger electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38Dielectric or insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/22Electrodes
    • H01J2211/32Disposition of the electrodes
    • H01J2211/323Mutual disposition of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널은, 하측 기판과; 하측 기판의 상면에 상호 이격되게 배치된 어드레스 전극들과; 어드레스 전극들을 덮도록 형성된 하측 유전체층과; 하측 유전체층 상에 어드레스 전극을 사이에 두고 이와 평행하게 각각 연장되도록 형성된 세로격벽들을 구비한 격벽과; 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; 하측 기판과 대향되는 것으로, 방전 공간들에 각각 대응되게 하면에 요홈부들이 형성된 상측 기판과; 요홈부의 양측에서 상호 이격되도록 각각 배치되되, 적어도 일측이 상기 요홈부 내에 요홈부의 형상을 따라 각각 배치되며, 어드레스 전극과 교차하는 방향으로 각각 연장된 X 전극과 Y 전극을 한 쌍으로 하여 각각 구비한 유지 전극쌍들과; X 전극과 Y 전극 사이에서 이들과 각각 이격되며, 요홈부 내에 각각 배치된 M 전극들과; 유지 전극쌍들과 M 전극들을 덮도록 형성된 상측 유전체층;을 포함한다. A plasma display panel according to the present invention comprises: a lower substrate; Address electrodes spaced apart from each other on an upper surface of the lower substrate; A lower dielectric layer formed to cover the address electrodes; Barrier ribs having vertical barrier ribs formed on the lower dielectric layer, the parallel barrier ribs extending in parallel with the address electrodes therebetween; A phosphor layer disposed in discharge spaces between the vertical partition walls; An upper substrate facing the lower substrate, the upper substrate having recesses formed on lower surfaces of the lower substrate to correspond to the discharge spaces; Each of the grooves is disposed so as to be spaced apart from each other, and at least one side of each of the grooves is disposed along the shape of the groove, and has a pair of X and Y electrodes respectively extending in a direction crossing the address electrodes. Sustain electrode pairs; M electrodes spaced apart from each other between the X electrode and the Y electrode and disposed in the recesses, respectively; And an upper dielectric layer formed to cover the sustain electrode pairs and the M electrodes.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도. 1 is an exploded perspective view of a plasma display panel according to a conventional example.

도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도. 2 is an exploded perspective view of a plasma display panel according to an embodiment of the present invention;

도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절취하여 도시한 단면도. 3 is a cross-sectional view taken along the line III-III of FIG. 2;

〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

111..상측 기판 112..상측 유전체층111.Top substrate 112.Top dielectric layer

121..하측 기판 122..어드레스 전극121. Lower substrate 122. Address electrode

123..하측 유전체층 124..격벽123. Lower dielectric layer 124 Bulkhead

127..형광체층 128..방전셀127 phosphor layer 128 discharge cell

131..유지 전극쌍 132..X 전극131..Keep electrode pair 132..X electrode

135..Y 전극 141..M 전극135..Y electrode 141..M electrode

150..요홈부150..groove

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 구 동 전압을 낮추고 방전 효율을 향상시킬 수 있도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to lower a driving voltage and improve discharge efficiency.

통상적으로, 플라즈마 디스플레이 패널은 밀폐된 공간에 설치된 전극들 사이에 가스가 충전된 상태에서 전극에 소정의 전압을 인가하여 글로우 방전(glow discharge)이 일어나도록 하고, 방전시 발생되는 자외선에 의해 소정 패턴으로 형성된 형광체층을 여기시켜 화상을 형성하게 된다. In general, a plasma display panel applies a predetermined voltage to an electrode while a gas is charged between electrodes provided in an enclosed space so that a glow discharge occurs, and a predetermined pattern is generated by ultraviolet rays generated during discharge. The phosphor layer thus formed is excited to form an image.

상기 플라즈마 디스플레이 패널은 구동방법에 따라 직류형 또는 교류형 등으로 분류된다. 직류형의 경우에는 보조 방전을 유도하기 위하여 보조 전극이 추가되고, 교류형의 경우에는 어드레스 방전과 유지 방전을 분리하여 어드레스 속도를 향상시키기 위하여 어드레스 전극이 도입된다. 교류형은 방전을 이루는 전극의 배치에 따라 대향 방전형 전극구조와 면 방전형 전극구조로 분류될 수 있는데, 상기 대향 방전형 전극구조의 경우에는 방전을 형성하는 2개의 유지 전극이 기판들에 각각 위치하여 방전이 패널의 수직축으로 형성되는 구조이며, 면 방전형 전극구조는 방전을 형성하는 2개의 유지 전극이 동일한 기판상에 위치하여 방전이 기판의 평면상에 형성되는 구조이다. The plasma display panel is classified into a direct current type or an alternating current type according to a driving method. In the case of the direct current type, an auxiliary electrode is added to induce the auxiliary discharge. In the case of the alternating current type, an address electrode is introduced to separate the address discharge and the sustain discharge to improve the address speed. The alternating current type may be classified into a counter discharge electrode structure and a surface discharge electrode structure according to the arrangement of the electrodes for discharging. In the case of the counter discharge electrode structure, two sustain electrodes forming a discharge are respectively formed on the substrates. In the surface discharge type electrode structure, the discharge is formed on the plane of the substrate by placing two sustain electrodes forming the discharge on the same substrate.

도 1에는 통상적인 면 방전형 3전극 구조를 갖는 교류형 플라즈마 디스플레이 패널의 일 예가 도시되어 있다. 1 shows an example of an AC plasma display panel having a conventional surface discharge type 3-electrode structure.

도시된 플라즈마 디스플레이 패널(10)에는, 화상이 표시되는 상측 기판(11)과, 상기 상측 기판(11)과 평행하게 대향되도록 배치된 하측 기판(21)이 구비되어 있다. The illustrated plasma display panel 10 includes an upper substrate 11 on which an image is displayed and a lower substrate 21 disposed so as to face the upper substrate 11 in parallel.

상기 상측 기판(11)의 하면에는 공통 전극(13)과 스캔 전극(14)으로 이루어진 유지 전극쌍(12)들이 형성되어 있다. 상기 공통 전극(13) 및 스캔 전극(14)은 상호간에 방전 갭(g)으로 이격되어 있다. 여기서, 상기 공통 전극(13)은 공통 투명전극(13a)과 이의 하면에 형성된 공통 버스전극(13b)으로 구성되어 있으며, 이와 마찬가지로 상기 스캔 전극(14)도 스캔 투명전극(14a)과 이의 하면에 형성된 스캔 버스전극(14b)으로 구성되어있다. 상기 유지 전극쌍(12)들은 상측 유전체층(15)에 의해 매립되어 있으며, 상기 상측 유전체층(15)의 하면에는 보호막(16)이 형성되어 있다. On the lower surface of the upper substrate 11, sustain electrode pairs 12 including the common electrode 13 and the scan electrode 14 are formed. The common electrode 13 and the scan electrode 14 are spaced apart from each other by a discharge gap g. Here, the common electrode 13 is composed of a common transparent electrode 13a and a common bus electrode 13b formed on a lower surface thereof. Similarly, the scan electrode 14 also includes a scan transparent electrode 14a and a lower surface thereof. The formed scan bus electrode 14b is formed. The sustain electrode pairs 12 are buried in the upper dielectric layer 15, and a passivation layer 16 is formed on the lower surface of the upper dielectric layer 15.

그리고, 상기 상측 기판(11)과 대향되도록 하측 기판(21)이 배치되어 있으며, 상기 하측 기판(21)의 상면에는 어드레스 전극(22)들이 상기 유지 전극쌍(12)들과 교차하도록 형성되어 있다. 상기 어드레스 전극(22)들은 하측 유전체층(23)에 의해 매립되어 있다. 상기 하측 유전체층(23)의 상면에는 세로격벽(24a)들과 이와 교차하는 가로격벽(24b)들을 포함하는 격벽(24)이 형성되어 매트릭스 형태의 방전셀(25)들로 구획하고 있다. 여기서, 상기 격벽(24)은 유지 전극쌍(12)과 어드레스 전극(22)이 교차하는 영역들이 방전셀(25)들에 각각 대응될 수 있도록 형성되어 있다. 상기 방전셀(25)들에는 칼라 구현을 위해 적,녹,청색 형광체들 중에서 선택된 형광체로 각각 형성되어 있으며, 방전 가스가 채워지게 된다. The lower substrate 21 is disposed to face the upper substrate 11, and the address electrodes 22 are formed to intersect the storage electrode pairs 12 on the upper surface of the lower substrate 21. . The address electrodes 22 are embedded by the lower dielectric layer 23. On the upper surface of the lower dielectric layer 23, partition walls 24 including vertical partitions 24a and horizontal partitions 24b intersecting with each other are formed and partitioned into matrix discharge cells 25. Here, the partition wall 24 is formed such that regions where the sustain electrode pair 12 and the address electrode 22 cross each other may correspond to the discharge cells 25, respectively. The discharge cells 25 are formed of phosphors selected from red, green, and blue phosphors for color implementation, and are filled with discharge gas.

상기와 같이 구성된 플라즈마 디스플레이 패널(10)에 있어서, 유지 전극쌍(12)은 여러 형태의 구조로 이루어질 수 있다. 일 예로서 도 1에 도시된 바와 같은 구조에 따르면, 유지 전극쌍(12)을 구성하는 공통 전극(13)의 공통 투명전극(13a) 과 스캔 전극(14)의 스캔 투명전극(14a)은 스트립 형상으로 각각 이루어져 있으며, 상기 공통 및 스캔 투명전극(13a)(14a)이 방전셀(25) 내에 서로 방전 갭(g)을 이루도록 배치되어 있다. 상기와 같이 공통 및 스캔 투명전극(13a)(14a) 사이의 방전은 방전 갭(g)으로부터 개시되어 방전셀(25) 전체로 확산되어진다. In the plasma display panel 10 configured as described above, the storage electrode pairs 12 may have various types of structures. As an example, according to the structure shown in FIG. 1, the common transparent electrode 13a of the common electrode 13 constituting the sustain electrode pair 12 and the scan transparent electrode 14a of the scan electrode 14 are strips. Each of the common and scan transparent electrodes 13a and 14a is disposed to form a discharge gap g in the discharge cells 25. As described above, the discharge between the common and scan transparent electrodes 13a and 14a starts from the discharge gap g and diffuses into the entire discharge cell 25.

그런데, 상기 방전 갭(g)으로부터 개시된 방전이 방전셀(25) 전체로 효과적으로 확산되기 위해서는, 방전의 개시가 넓은 영역에 걸쳐 일어나는 것이 바람직하나, 도시된 바와 같이 방전 갭(g)이 일정한 간격으로 이루어져 있는 경우에는 방전의 개시가 국부적으로 일어나게 되어 방전의 확산이 원활히 이루어지지 않은 문제가 있다. 이는 공통 및 스캔 버스전극(13b)(14b)에 전압을 인가하여 방전을 일으킬 때, 공통 및 스캔 투명전극(13a)(14a)에 전체적으로 균일한 전계(electric field)가 형성되는 것이 아니어서, 방전에 기여하는 바가 적은 불필요한 부분이 공통 및 스캔 투명전극(13a)(14a)에 많아지기 때문이다. 한편, 상기 방전 갭(g)을 크게 하게 되면 방전 효율은 높아지나, 이에 따른 방전 개시 전압이 높아지는 문제가 있다. By the way, in order for the discharge initiated from the discharge gap g to diffuse effectively into the entire discharge cell 25, it is preferable that the initiation of discharge occurs over a wide area, but as shown, the discharge gap g is spaced at a constant interval. In this case, there is a problem that the start of discharge occurs locally and the spread of the discharge is not smoothly performed. This is because when a voltage is applied to the common and scan bus electrodes 13b and 14b to cause a discharge, an electric field is not formed in the common and scan transparent electrodes 13a and 14a as a whole. This is because unnecessary portions that contribute little to the number of common and scan transparent electrodes 13a and 14a are increased. On the other hand, when the discharge gap g is made larger, the discharge efficiency is increased, and thus the discharge start voltage is increased.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 방전을 실행하는 전극들의 구조를 개선함으로써, 저전압 구동이 가능하고 방전 효율이 향상될 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel capable of driving low voltage and improving discharge efficiency by improving the structure of electrodes for performing discharge.

상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,

하측 기판과; A lower substrate;

상기 하측 기판의 상면에 상호 이격되게 배치된 어드레스 전극들과;Address electrodes spaced apart from each other on an upper surface of the lower substrate;

상기 어드레스 전극들을 덮도록 형성된 하측 유전체층과; A lower dielectric layer formed to cover the address electrodes;

상기 하측 유전체층 상에 상기 어드레스 전극을 사이에 두고 이와 평행하게 각각 연장되도록 형성된 세로격벽들을 구비한 격벽과; Barrier ribs having vertical barrier ribs formed on the lower dielectric layer to extend in parallel with the address electrodes therebetween;

상기 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; A phosphor layer disposed in discharge spaces between the vertical partition walls;

상기 하측 기판과 대향되는 것으로, 상기 방전 공간들에 각각 대응되게 하면에 요홈부들이 형성된 상측 기판과; An upper substrate facing the lower substrate and having recesses formed on lower surfaces thereof corresponding to the discharge spaces;

상기 요홈부의 양측에서 상호 이격되도록 각각 배치되되, 적어도 일측이 상기 요홈부 내에 상기 요홈부의 형상을 따라 각각 배치되며, 상기 어드레스 전극과 교차하는 방향으로 각각 연장된 X 전극과 Y 전극을 한 쌍으로 하여 각각 구비한 유지 전극쌍들과; Each of the grooves is disposed so as to be spaced apart from each other, and at least one side of each of the grooves is disposed along the shape of the grooves, and the pair of X electrodes and Y electrodes respectively extending in a direction crossing the address electrodes is provided as a pair. Sustain electrode pairs each provided;

상기 X 전극과 Y 전극 사이에서 이들과 각각 이격되며, 상기 요홈부 내에 각각 배치된 M 전극들과; M electrodes spaced apart from each other between the X electrode and the Y electrode, and disposed in the recessed portions, respectively;

상기 유지 전극쌍들과 M 전극들을 덮도록 형성된 상측 유전체층;을 포함하여 된 것을 특징으로 한다. And an upper dielectric layer formed to cover the sustain electrode pairs and the M electrodes.

여기서, 상기 X 전극은 상기 세로격벽들 사이의 공간마다 대응되게 분할 배치된 X 투명전극들과 상기 X 투명전극들의 일측에 공히 접속된 X 버스전극을 구비하며, 상기 Y 전극은 상기 X 투명전극들과 각각 이격되며 상기 세로격벽들 사이의 공간마다 대응되게 분할 배치된 Y 투명전극들과 상기 Y 투명전극들의 일측에 공히 접속된 Y 버스전극을 구비하여 된 것이 바람직하다. Herein, the X electrode includes X transparent electrodes arranged to correspond to each space between the vertical partition walls and X bus electrodes connected to one side of the X transparent electrodes, and the Y electrode includes the X transparent electrodes. And Y transparent electrodes spaced apart from each other and spaced apart to correspond to spaces between the vertical partition walls and Y bus electrodes connected to one side of the Y transparent electrodes.

여기서, 상기 X 투명전극과 Y 투명전극은 상기 요홈부의 내측면을 따라 소정 길이로 배치된 것이 바람직하다. Here, it is preferable that the X transparent electrode and the Y transparent electrode are disposed to have a predetermined length along the inner surface of the recess.

여기서, 상기 M 전극은 상기 세로격벽들 사이의 공간들마다 대응되게 분할 배치된 M 투명전극들과 상기 M 투명전극들에 공히 접속된 M 버스전극을 구비하여 된 것이 바람직하다. Herein, the M electrode preferably includes M transparent electrodes arranged in correspondence with spaces between the vertical partition walls and M bus electrodes connected to the M transparent electrodes.

여기서, 상기 M 투명전극은 상기 요홈부의 내측면에 배치된 것이 바람직하다. Here, the M transparent electrode is preferably disposed on the inner surface of the groove portion.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도가 도시되어 있으며, 도 3에는 도 2의 Ⅲ-Ⅲ선을 따라 절취한 단면도가 도시되어 있다. 2 is an exploded perspective view of the plasma display panel according to an embodiment of the present invention, Figure 3 is a cross-sectional view taken along the line III-III of FIG.

도 2 및 도 3을 참조하면, 플라즈마 디스플레이 패널(100)에는 상측 기판(111)과, 상기 상측 기판(111)과 대향되도록 배치된 하측 기판(121)이 구비되어 있다. 상기 상측 기판(111)은 화상이 보여지도록 가시광선이 투과될 수 있는 유리와 같은 투명한 재료로 형성되어진다. 상기 상측 기판(111)의 하측에는 본 발명의 일 특징에 따른 유지 전극쌍(131)들과 M 전극(141)들이 형성되어 있다. 이에 대한 상세한 설명은 후술하기로 한다. 2 and 3, the plasma display panel 100 includes an upper substrate 111 and a lower substrate 121 disposed to face the upper substrate 111. The upper substrate 111 is formed of a transparent material such as glass through which visible light can be transmitted so that an image can be seen. Under the upper substrate 111, sustain electrode pairs 131 and M electrodes 141 according to an embodiment of the present invention are formed. Detailed description thereof will be described later.

상기 유지 전극쌍(131)들 및 M 전극(141)들은 PbO, B2O3, SiO2 등과 같은 유전체로 형성된 상측 유전체층(112)에 의해 덮여져 매립되어 있는데, 상기 상측 유전체층(112)은 방전시 하전 입자들이 유지 전극쌍(131)들 및 M 전극(141)들에 직접 충돌하여 유지 전극쌍(131)들 및 M 전극(141)들을 손상시키는 것을 방지하며, 하전 입자들을 유도하는 역할을 한다. The sustain electrode pairs 131 and the M electrodes 141 are covered by an upper dielectric layer 112 formed of a dielectric such as PbO, B 2 O 3 , SiO 2, and the like, and the upper dielectric layer 112 is discharged. It prevents time charged particles from directly colliding with the storage electrode pairs 131 and the M electrodes 141, thereby damaging the storage electrode pairs 131 and the M electrodes 141, and serve to guide the charged particles. .

그리고, 상기 상측 유전체층(112)의 하면은 MgO 등으로 형성된 보호막(113)에 의해 덮여질 수 있는데, 상기 보호막(113)은 방전시 하전 입자들이 상측 유전체층(112)에 직접 충돌하여 상측 유전체층(112)을 손상시키는 것을 방지하며, 하전 입자들이 충돌하게 되면 2차 전자를 방출시켜 방전 효율을 높이는 역할을 할 수 있다. In addition, a lower surface of the upper dielectric layer 112 may be covered by a protective film 113 formed of MgO, etc. The protective film 113 may have charged particles directly collide with the upper dielectric layer 112 when discharged, and thus the upper dielectric layer 112 may be formed. ), And when charged particles collide with each other, the secondary electrons may be discharged to increase discharge efficiency.

상기 상측 기판(111)과 대향되는 하측 기판(121)의 상면에는 어드레스 전극(122)들이 유지 전극쌍(131)들과 교차하는 방향으로 각각 연장되며, 상호 이격된 스트라이프 형태로 배열되어 있다. 상기 어드레스 전극(122)들은 하측 유전체층(123)에 의해 덮여져 매립되어 있으며, 상기 하측 유전체층(123)상에는 격벽(124)이 소정 패턴으로 형성되어 있다. On the upper surface of the lower substrate 121 facing the upper substrate 111, the address electrodes 122 extend in a direction crossing the storage electrode pairs 131, respectively, and are arranged in a stripe shape spaced apart from each other. The address electrodes 122 are covered and embedded by the lower dielectric layer 123, and the partition wall 124 is formed in a predetermined pattern on the lower dielectric layer 123.

상기 격벽(124)은 방전이 실행되는 방전 공간들로 한정하여, 인접한 방전 공간들 사이의 크로스 토크(cross talk)를 방지하게 된다. The partition wall 124 is limited to discharge spaces in which discharge is performed, thereby preventing cross talk between adjacent discharge spaces.

상기 격벽(124)은 도시된 바에 따르면, 상호간에 이격되어 연장된 세로격벽(125)들과, 상기 세로격벽(125)들과 동일 평면상에 상기 세로격벽(125)들과 교차하 는 방향으로 상호간에 이격되게 연장된 가로격벽(126)들을 구비하여, 폐쇄형 구조의 방전셀(128)들로 한정시키고 있다. As shown in FIG. 5, the partition wall 124 may extend in the direction of crossing the vertical partition walls 125 on the same plane as the vertical partition walls 125 and the vertical partition walls 125 extending apart from each other. Horizontal barrier ribs 126 extending apart from each other are provided to limit the discharge cells 128 in a closed structure.

여기서, 상기 세로격벽(125)들은 어드레스 전극(122)들과 각각 평행하게 연장되며, 상기 세로격벽(125)들 사이에 어드레스 전극(122)이 적어도 하나씩 배치될 수 있도록 형성되어 있다. 그리고, 하나의 가로격벽(126)은 도시된 바와 같이, 상호간에 이격되어 그 사이에 공간이 형성된 제1,2가로격벽(126a)(126b)으로 각각 이루어질 수 있다. 이때, 상기 제1,2가로격벽(126a)(126b) 사이의 공간을 포함한 영역은 비방전 영역에 해당하게 되는데, 상기 제1,2가로격벽(126a)(126b) 사이의 공간은 배기 통로로서의 역할을 할 수도 있다. 한편, 상기 격벽은 전술한 바에 한정되지 않고, 가로격벽들이 생략된 스트라이프 형태 등과 같은 다양한 형태의 구조로 이루어질 수도 있다. Here, the vertical partitions 125 extend in parallel with the address electrodes 122, respectively, and are formed such that at least one address electrode 122 may be disposed between the vertical partitions 125. As illustrated, one horizontal partition wall 126 may be formed of first and second horizontal partition walls 126a and 126b spaced apart from each other to form a space therebetween. In this case, an area including the space between the first and second horizontal partitions 126a and 126b corresponds to a non-discharge area, and the space between the first and second horizontal partitions 126a and 126b serves as an exhaust passage. You can also do On the other hand, the partition wall is not limited to the above, it may be made of a structure of various forms, such as a stripe shape in which the horizontal partition walls are omitted.

상기와 같은 구조를 갖는 격벽(124)에 의해 한정된 방전셀(128)들 내에는 Ne, Xe 등이 혼합된 방전 가스가 채워지며, 방전시 발생된 자외선에 의해 여기됨으로써 가시광선을 발산하는 형광체층(127)이 각각 배치되어진다. 여기서, 상기 형광체층(127)은 도시된 바와 같이, 격벽(124)의 측면과 격벽(124)에 의해 한정된 하측 유전체층(123)에 걸쳐 형성될 수 있다. In the discharge cells 128 defined by the partition wall 124 having the above structure, a discharge gas in which Ne, Xe, and the like are mixed is filled, and the phosphor layer emits visible light by being excited by ultraviolet rays generated during discharge. 127 are disposed respectively. Here, the phosphor layer 127 may be formed over the side surface of the partition wall 124 and the lower dielectric layer 123 defined by the partition wall 124, as shown.

상기 형광체층(127)은 칼라 구현을 위하여 적색,녹색,청색 형광체들 중에서 선택된 어느 하나의 형광체로 형성될 수 있는데, 이에 따라 적,녹,청색 형광체층들(127R)(127G)(127B)로 대별될 수 있다. 상기 적색 형광체층(127R)은 Y(V,P)O4:Eu 등 과 같은 형광체를 포함하여 형성되며, 녹색 형광체층(127G)은 Zn2SiO4:Mn, YBO 3:Tb 등과 같은 형광체를 포함하여 형성되며, 청색 형광체층(127B)은 BAM:Eu 등과 같은 형광체를 포함하여 형성될 수 있다. The phosphor layer 127 may be formed of any one phosphor selected from among red, green, and blue phosphors for color implementation, and thus, red, green, and blue phosphor layers 127R, 127G, and 127B. Can be classified. The red phosphor layer 127R includes phosphors such as Y (V, P) O 4 : Eu, and the like, and the green phosphor layer 127G includes phosphors such as Zn 2 SiO 4 : Mn, YBO 3 : Tb, and the like. The blue phosphor layer 127B may be formed to include a phosphor such as BAM: Eu.

그리고, 상기 적색 형광체층(127R)이 배치된 적색 방전셀(128R)은 적색 서브픽셀로, 녹색 형광체층(127G)이 배치된 녹색 방전셀(128G)은 녹색 서브픽셀로, 청색 형광체층(127B)이 배치된 청색 방전셀(128B)은 청색 서브픽셀로 기능을 하게 되는데, 상기 적색 서브픽셀, 녹색 서브픽셀 및, 청색 서브픽셀은 한 조를 이루어 단위 픽셀을 구성함으로써, 3원색의 조합에 따른 색상을 표현하게 된다. The red discharge cell 128R on which the red phosphor layer 127R is disposed is a red subpixel, and the green discharge cell 128G on which the green phosphor layer 127G is disposed is a green subpixel, and the blue phosphor layer 127B is disposed. ), The blue discharge cells 128B are arranged as a blue subpixel, and the red subpixel, the green subpixel, and the blue subpixel form a unit pixel to form a unit pixel. It will express the color.

한편, 상기 상측 기판(111)의 하면에는 본 발명의 일 특징에 따르면, 소정 곡률을 갖고 오목하게 형성된 요홈부(150)들이 형성되어 있으며, 상기 요홈부(150)들은 방전셀(128)들에 각각 대응되도록 배치되어 있다. 여기서, 하나의 요홈부(150)는 가로격벽(126)이 연장된 방향을 따라 일렬로 배열된 방전셀(128)들 전체에 걸쳐 대응될 수 있게 연속적으로 형성될 수 있는데, 이경우에는 상기 요홈부(150)의 폭은 이와 대응되는 방전셀(128)의 폭 이하로 설정되어진다. 그러나, 이에 한정되지 않고, 하나의 요홈부는 가로격벽이 연장된 방향을 따라 일렬로 배열된 방전셀들에 각각 나뉘어 대응될 수 있게 불연속적으로 형성될 수도 있는데, 이 경우에는 상기 요홈부의 크기는 방전셀의 크기 이하로 설정되어진다. 상기 요홈부(150)들은 식각 공정 등에 의해 형성되어질 수 있다. Meanwhile, according to one feature of the present invention, recesses 150 formed in a concave shape with a predetermined curvature are formed on the lower surface of the upper substrate 111, and the recesses 150 are formed in the discharge cells 128. It is arranged to correspond to each other. Here, one groove 150 may be continuously formed to correspond to the entire discharge cells 128 arranged in a line along the direction in which the horizontal partition wall 126 extends. In this case, the groove portion The width of 150 is set to be equal to or less than the width of the discharge cell 128 corresponding thereto. However, the present invention is not limited thereto, and one recess may be formed discontinuously to correspond to each of the discharge cells arranged in a line along the direction in which the horizontal partition wall extends. It is set below the size of the cell. The grooves 150 may be formed by an etching process or the like.

상기 요홈부(150)들이 형성된 상측 기판(111)의 하면에는 X 전극(132)과 Y 전극(135)을 한 쌍으로 하여 각각 이루어진 유지 전극쌍(131)들이 배치되어 있다. 상기와 같이 하나의 유지 전극쌍(131)을 이루는 X 전극(132)과 Y 전극(135)은 본 발명의 일 특징에 따르면, 요홈부(150)의 양측에 각각 배치되어 상호 이격되어 있으며, 상기 X 전극(132)의 적어도 일측과 Y 전극(135)의 적어도 일측은 요홈부(150)의 형상을 따라 상기 요홈부(150) 내에 각각 배치되어있다. On the lower surface of the upper substrate 111 on which the recesses 150 are formed, sustain electrode pairs 131 formed by pairing the X electrode 132 and the Y electrode 135 are disposed. As described above, the X electrode 132 and the Y electrode 135 forming one sustaining electrode pair 131 are disposed on both sides of the recess 150 to be spaced apart from each other. At least one side of the X electrode 132 and at least one side of the Y electrode 135 are disposed in the recess 150 along the shape of the recess 150.

보다 상술하면, 상기 X 전극(132)은 도시된 바와 같이, 상측 기판(111)의 하면에 분할 이격되어 형성된 X 투명전극(133)들과, 상기 X 투명전극(133)들이 공히 접속되며 방전셀(128)들의 가장자리에 어드레스 전극(122)과 교차하는 방향으로 연장된 X 버스전극(134)을 구비하며, 이와 마찬가지로 상기 Y 전극(135)도 상측 기판(111)의 하면에 분할 이격되어 형성된 Y 투명전극(136)들과, 상기 Y 투명전극(136)들이 공히 접속되며 방전셀(128)들의 가장자리에 어드레스 전극(122)과 교차하는 방향으로 연장된 Y 버스전극(137)을 구비한다. In more detail, as shown in the drawing, the X electrode 132 is formed on the bottom surface of the upper substrate 111 by being separated from the X transparent electrodes 133, and the X transparent electrodes 133 are connected to the discharge cell. The X bus electrode 134 extends in the direction crossing the address electrode 122 at the edges of the 128, and likewise, the Y electrode 135 is also formed on the lower surface of the upper substrate 111 by being spaced apart from each other. The transparent electrodes 136 and the Y transparent electrodes 136 are connected to each other and have a Y bus electrode 137 extending in a direction crossing the address electrode 122 at the edges of the discharge cells 128.

여기서, 상기 X 투명전극(133)들은 각각 소정의 폭과 길이를 갖고 적어도 일부분이 요홈부(150) 내로 인입되어 배치되어 있으며, 이와 마찬가지로 상기 Y 투명전극(136)들도 각각 소정의 폭과 길이를 갖고 적어도 일부분이 요홈부(150) 내로 인입되어 배치되어 있다. 즉, 도시된 바와 같이 요홈부(150) 내에 인입된 각각의 X 투명전극(133)과 각각의 Y 투명전극(136)은 요홈부(150)의 내측면을 따라 각각 공히 배치되어 있으며, X 투명전극(133)과 Y 투명전극(136)의 마주보는 단부들 사이가 이격되어 있다. Here, the X transparent electrodes 133 have predetermined widths and lengths, respectively, and at least a portion of the X transparent electrodes 133 are disposed to be inserted into the recesses 150, and likewise, the Y transparent electrodes 136 are each predetermined widths and lengths. At least a portion thereof has a lead drawn into the recess 150. That is, as shown, each of the X transparent electrode 133 and each of the Y transparent electrode 136 introduced into the groove 150 is disposed along the inner surface of the groove 150, respectively, X transparent The opposite ends of the electrode 133 and the Y transparent electrode 136 are spaced apart.

상기 X 투명전극(133)과 Y 투명전극(136)의 일부분은 각각 요홈부(150)로부 터 인출되어 방전셀(128)의 가장자리에 각각 배치될 수 있는데, 이와 같이 방전셀(128)의 가장자리에 배치된 X 투명전극(133)과 Y 투명전극(136)의 단부들에는 X 버스전극(134)과 Y 버스전극(137)이 각각 배치되어 접속될 수 있다. 여기서, 상기 X 버스전극(134) 및 Y 버스전극(137)은 패널(100)의 개구율을 높이기 위해 비방전 영역에 해당하는 가로격벽(126)들 상에 각각 대응되도록 배치될 수 있다. Portions of the X transparent electrode 133 and the Y transparent electrode 136 may be withdrawn from the recess 150 and disposed at the edge of the discharge cell 128, respectively. The X bus electrode 134 and the Y bus electrode 137 may be disposed and connected to ends of the X transparent electrode 133 and the Y transparent electrode 136 disposed at each other. In this case, the X bus electrode 134 and the Y bus electrode 137 may be disposed to correspond to the horizontal partition walls 126 corresponding to the non-discharge area to increase the aperture ratio of the panel 100.

예컨대, 도시된 바와 같이, 상기 가로격벽(126)들이 상호 이격된 제1,2가로격벽(126a)(126b)을 각각 포함하는 경우에는 인접하게 배치된 2개의 유지 전극쌍(131)들에 각각 구비된 X 버스전극(134)과 Y 버스전극(137)이 상기 제1가로격벽(126a)과 제2가로격벽(126b) 상에 각각 나뉘어 배치될 수 있다. 한편, 상기 X 버스전극(134)과 Y 버스전극(137)에는 외광을 흡수하여 명실 콘트라스트를 향상시키기 위해 흑색층이 포함될 수 있는데, 이러한 흑색층은 루세늄(Ru), 코발트(Co), 망간(Mn) 등으로 형성될 수 있다. For example, as illustrated, when the horizontal barrier ribs 126 include the first and second horizontal barrier ribs 126a and 126b, respectively, spaced apart from each other, the two pairs of storage electrode pairs 131 are disposed adjacent to each other. The X bus electrode 134 and the Y bus electrode 137 may be divided and disposed on the first horizontal barrier rib 126a and the second horizontal barrier rib 126b. Meanwhile, the X bus electrode 134 and the Y bus electrode 137 may include a black layer in order to absorb external light and improve contrast, and the black layer may include ruthenium (Ru), cobalt (Co), and manganese. (Mn) or the like.

상기와 같이 방전셀(128)들의 중앙 영역에 배치된 X 투명전극(133)들과 Y 투명전극(136)들은 형광체층(127)으로부터 발산된 가시광선이 상측 기판(111)을 통해 투과하는 것을 방해하지 않도록, ITO(indium tin oxide) 등과 같은 투명한 재료로 형성되는 것이 바람직할 것이다. 그리고, 상기 X 버스전극(134)과 Y 버스전극(137)은 상기 X 투명전극(133)들과 Y 투명전극(136)들에 구동부로부터 인가받은 전압을 각각 공급하게 되므로, X 버스전극(134)과 Y 버스전극(137)은 전기 전도도가 상대적으로 낮은 ITO로 형성된 X 투명전극(133)과 Y 투명전극(136)의 전기 저항을 개선하기 위하여 도전성이 우수한 금속, 예컨대 은(Ag)이나 구리(Cu) 등으로 형성되는 것이 바람직할 것이다. As described above, the X transparent electrodes 133 and the Y transparent electrodes 136 disposed in the center region of the discharge cells 128 transmit visible light emitted from the phosphor layer 127 through the upper substrate 111. In order not to interfere, it may be desirable to be formed of a transparent material such as indium tin oxide (ITO). The X bus electrode 134 and the Y bus electrode 137 supply the voltages applied from the driver to the X transparent electrodes 133 and the Y transparent electrodes 136, respectively, and thus, the X bus electrodes 134. ) And the Y bus electrode 137 are metals having excellent conductivity such as silver (Ag) or copper to improve the electrical resistance of the X transparent electrode 133 and the Y transparent electrode 136 formed of ITO having relatively low electrical conductivity. It will be preferred to be formed of (Cu) or the like.

상기 X 투명전극(133)과 Y 투명전극(136)은 전술한 바와 같이, 요홈부(150)의 내측면을 따라 상기 요홈부(150) 내에 소정 길이로 인입되어 배치된 구조로 이루어짐으로써, X 투명전극(133)과 Y 투명전극(136) 사이가 이루는 각도가 180°보다 작게 될 수 있다. 즉, 본 발명에 따르면, X 투명전극(133)과 Y 투명전극(136) 사이에는 V형 방전이 실행될 수 있게 되는데, 이에 따라 X 투명전극(133)과 Y 투명전극(136) 사이가 이루는 각도가 180°인 면방전 구조에 비해 저전압 구동이 가능해질 수 있게 된다. As described above, the X transparent electrode 133 and the Y transparent electrode 136 have a structure in which the X transparent electrode 133 and the Y transparent electrode 136 are inserted into the recess 150 at a predetermined length along the inner surface of the recess 150. An angle formed between the transparent electrode 133 and the Y transparent electrode 136 may be smaller than 180 °. That is, according to the present invention, a V-type discharge can be performed between the X transparent electrode 133 and the Y transparent electrode 136, and thus the angle between the X transparent electrode 133 and the Y transparent electrode 136 is achieved. Compared to the surface discharge structure of 180 °, low voltage driving can be enabled.

상기와 같은 구조를 갖는 X 전극(132)과 Y 전극(135)에 있어 이들 사이의 유지 방전이 용이하게 개시될 수 있도록, 상기 X 전극(132)과 Y 전극 사이(135)에는 M 전극(141)이 구비되어 있다. 즉, 상기 M 전극(141)은 요홈부(150) 내에 배치되어 X 전극(132)과 Y 전극(135) 사이에 이들과 각각 이격되어 있다. In the X electrode 132 and the Y electrode 135 having the above structure, the M electrode 141 is disposed between the X electrode 132 and the Y electrode 135 so that the sustain discharge therebetween can be easily initiated. ) Is provided. That is, the M electrode 141 is disposed in the recess 150 and spaced apart from each other between the X electrode 132 and the Y electrode 135.

상기 M 전극(141)은 X 전극(132) 또는 Y 전극(135)과 유지 방전을 개시하는 역할을 하게 되는데, 상기 M 전극(141)이 X 전극(132)과 Y 전극(135) 사이에 배치됨에 따라 M 전극(141)으로부터 X 전극(132) 또는 Y 전극(135)까지의 거리가 X 전극(132)과 Y 전극(135) 사이의 거리보다 상대적으로 짧아질 수 있어 유지 방전을 개시하기가 용이해질 수 있다. 상기 M 전극(141)은 유지 방전을 개시하는 역할뿐만 아니라, 어드레스 전극(122)과 함께 어드레스 방전을 실행하는 역할을 할 수도 있으므로 방전 효율을 높이는데 기여할 수 있게 된다. The M electrode 141 serves to initiate sustain discharge with the X electrode 132 or the Y electrode 135, and the M electrode 141 is disposed between the X electrode 132 and the Y electrode 135. As a result, the distance from the M electrode 141 to the X electrode 132 or the Y electrode 135 may be relatively shorter than the distance between the X electrode 132 and the Y electrode 135. Can be facilitated. The M electrode 141 may not only serve to initiate sustain discharge but also serve to perform address discharge together with the address electrode 122, thereby contributing to increasing discharge efficiency.

보다 상술하면, 상기 M 전극(141)은 상측 기판(111)의 하면에 분할 이격되어 형성되며 상측 유전체층(112)에 의해 매립된 M 투명전극(142)들과, 상기 M 투명전극(142)들이 공히 접속된 M 버스전극(143)을 구비하고 있다. 상기 M 버스전극(143)은 M 투명전극(142)들의 중앙에 걸쳐 소정 폭을 가지고 상기 X 버스전극(134)과 Y 버스전극(137)과 평행하게 연장된 구조로 이루어질 수 있다. In more detail, the M electrode 141 is formed on the lower surface of the upper substrate 111 and is separated from each other, and the M transparent electrodes 142 and the M transparent electrodes 142 filled with the upper dielectric layer 112 are formed. The M bus electrode 143 is connected to each other. The M bus electrode 143 may have a predetermined width across the center of the M transparent electrodes 142 and extend in parallel with the X bus electrode 134 and the Y bus electrode 137.

상기 M 버스전극(143)에 접속된 M 투명전극(142)들은 요홈부(150)의 내측면 중앙에 각각 배치되어 있으며, 각각의 M 투명전극(142)은 상기 X 투명전극(133)과 Y 투명전극(136) 사이에서 이들과 각각 이격되어 있다. 즉, 상기 X 투명전극(133)과 M 투명전극(142) 사이와, 상기 Y 투명전극(136)과 M 투명전극(142) 사이는 각각 실질적으로 일정한 간격으로 이격되어, 상기 X 투명전극(133)과 Y 투명전극(136) 사이의 롱 갭(long gap)보다 상대적으로 짧은 쇼트 갭(short gap)을 이루게 된다. 한편, 상기 M 투명전극의 형상은 전술한 바에 반드시 한정되지는 않는다. The M transparent electrodes 142 connected to the M bus electrodes 143 are disposed at the centers of the inner surfaces of the recesses 150, and each of the M transparent electrodes 142 is the X transparent electrode 133 and the Y transparent electrode. The transparent electrodes 136 are spaced apart from each other. That is, the X transparent electrode 133 and the M transparent electrode 142, and the Y transparent electrode 136 and the M transparent electrode 142 are spaced apart at substantially constant intervals, respectively, the X transparent electrode 133 ) And a short gap relatively shorter than the long gap between the Y transparent electrode 136. On the other hand, the shape of the M transparent electrode is not necessarily limited to the above.

상기와 같이 방전셀(128)들의 중앙 영역에 배치된 M 투명전극(142)들은 형광체층(127)으로부터 발산된 가시광선이 상측 기판(111)을 통해 투과하는 것을 방해하지 않도록, ITO와 같은 재료로 형성되는 것이 바람직할 것이다. 그리고, 상기 M 버스전극(143)은 구동부로부터 인가받은 전압을 M 투명전극(142)들에 각각 공급하게 되므로, 도전성이 우수한 금속, 예컨대 은이나 구리 등으로 형성되는 것이 바람직할 것이다. As described above, the M transparent electrodes 142 disposed in the center region of the discharge cells 128 may be formed of a material such as ITO such that visible light emitted from the phosphor layer 127 does not prevent transmission of the visible light through the upper substrate 111. It will be preferable to form a. In addition, since the M bus electrode 143 supplies voltages applied from the driver to the M transparent electrodes 142, respectively, the M bus electrode 143 may be formed of a metal having excellent conductivity, such as silver or copper.

상기와 같이 구성된 플라즈마 디스플레이 패널(100)에 대한 작동을 일 예로서, 개략적으로 설명하면 다음과 같다. An operation of the plasma display panel 100 configured as described above is described as an example.

먼저, 어드레스 전극(122)과 M 전극(141) 사이에 전압이 인가되면 어드레스 방전이 일어나고, 상기 어드레스 방전의 결과로 유지 방전이 일어날 방전셀(128)이 선택되어진다. 어드레스 방전이 실행된 이후에, 선택된 방전셀(128)에 배치된 M 전극(141)과 X 전극(132) 또는 M 전극(141)과 Y 전극(135) 사이에 전압이 교번하여 인가되면, 유지 방전이 개시된다. 이와 같이 유지 방전이 개시된 이후에는 X 전극(132)과 Y 전극(135) 사이에 전압이 교번하여 인가되면 유지 방전이 X 전극(132)과 Y 전극(135) 전체에 걸쳐 일어나게 된다. 이러한 유지 방전에 의하여 자외선이 방출되며, 방출된 자외선은 방전셀(128) 내에 형성된 형광체층(127)을 여기시킴으로써 형광체층(127)으로부터 가시광선이 발산하게 된다. First, when a voltage is applied between the address electrode 122 and the M electrode 141, an address discharge occurs, and as a result of the address discharge, a discharge cell 128 in which sustain discharge occurs is selected. After the address discharge is executed, if the voltage is alternately applied between the M electrode 141 and the X electrode 132 or the M electrode 141 and the Y electrode 135 disposed in the selected discharge cell 128, it is maintained. The discharge is started. After the sustain discharge is started as described above, if the voltage is alternately applied between the X electrode 132 and the Y electrode 135, the sustain discharge occurs over the entire X electrode 132 and the Y electrode 135. Ultraviolet rays are emitted by the sustain discharge, and the emitted ultraviolet rays emit visible light from the phosphor layer 127 by exciting the phosphor layer 127 formed in the discharge cell 128.

상술한 바와 같이 본 발명에 따르면, X 전극과 Y 전극 사이가 V형 방전이 실행될 수 있으므로, 저전압 구동이 가능해지며 방전 효율이 증대될 수 있다. 그리고, X 전극과 Y 전극 사이에 M 전극이 구비됨으로써, 유지 방전이 개시되기가 용이해져 방전 개시 전압이 낮아지는 효과가 얻어질 수 있다. As described above, according to the present invention, since the V-type discharge can be performed between the X electrode and the Y electrode, the low voltage driving can be performed and the discharge efficiency can be increased. Further, by providing the M electrode between the X electrode and the Y electrode, the sustain discharge can be easily started and the effect of lowering the discharge start voltage can be obtained.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (10)

하측 기판과; A lower substrate; 상기 하측 기판의 상면에 상호 이격되게 배치된 어드레스 전극들과;Address electrodes spaced apart from each other on an upper surface of the lower substrate; 상기 어드레스 전극들을 덮도록 형성된 하측 유전체층과; A lower dielectric layer formed to cover the address electrodes; 상기 하측 유전체층 상에 상기 어드레스 전극을 사이에 두고 이와 평행하게 각각 연장되도록 형성된 세로격벽들을 구비한 격벽과; Barrier ribs having vertical barrier ribs formed on the lower dielectric layer to extend in parallel with the address electrodes therebetween; 상기 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; A phosphor layer disposed in discharge spaces between the vertical partition walls; 상기 하측 기판과 대향되는 것으로, 상기 방전 공간들에 각각 대응되게 하면에 소정 곡률을 갖고 오목하게 형성된 요홈부들이 형성된 상측 기판과; An upper substrate facing the lower substrate, the upper substrate having recesses formed in a concave shape with a predetermined curvature on a lower surface thereof corresponding to the discharge spaces; 상기 요홈부의 양측에서 상호 이격되도록 각각 배치되되, 적어도 일측이 상기 요홈부 내에 상기 요홈부의 형상을 따라 각각 배치되며, 상기 어드레스 전극과 교차하는 방향으로 각각 연장된 X 전극과 Y 전극을 한 쌍으로 하여 각각 구비한 유지 전극쌍들과; Each of the grooves is disposed so as to be spaced apart from each other, and at least one side of each of the grooves is disposed along the shape of the grooves, and the pair of X electrodes and Y electrodes respectively extending in a direction crossing the address electrodes is provided as a pair. Sustain electrode pairs each provided; 상기 X 전극과 Y 전극 사이에서 이들과 각각 이격되며, 상기 요홈부 내에 각각 배치된 M 전극들과; M electrodes spaced apart from each other between the X electrode and the Y electrode, and disposed in the recessed portions, respectively; 상기 유지 전극쌍들과 M 전극들을 덮도록 형성된 상측 유전체층;을 포함하고, An upper dielectric layer formed to cover the sustain electrode pairs and the M electrodes; 상기 X 전극은 상기 세로격벽들 사이의 공간마다 대응되게 분할 배치된 X 투명전극들과 상기 X 투명전극들의 일측에 공히 접속된 X 버스전극을 구비하며, 상기 Y 전극은 상기 X 투명전극들과 각각 이격되며 상기 세로격벽들 사이의 공간마다 대응되게 분할 배치된 Y 투명전극들과 상기 Y 투명전극들의 일측에 공히 접속된 Y 버스전극을 구비하며, The X electrode includes X transparent electrodes arranged to correspond to the spaces between the vertical partition walls and X bus electrodes connected to one side of the X transparent electrodes, and the Y electrode corresponds to the X transparent electrodes, respectively. And Y transparent electrodes spaced apart from each other and correspondingly spaced between the vertical partition walls and Y bus electrodes connected to one side of the Y transparent electrodes. 상기 M 전극은 상기 세로격벽들 사이의 공간들마다 대응되게 분할 배치된 M 투명전극들과 상기 M 투명전극들에 공히 접속된 M 버스전극을 구비하고, The M electrode includes M transparent electrodes dividedly arranged to correspond to spaces between the vertical partition walls and M bus electrodes connected to the M transparent electrodes. 상기 X 투명전극들과 상기 Y 투명전극들은 상기 요홈부의 내측면을 따라 상기 투명전극들의 단부가 소정 곡률을 갖고 오목하게 형성되며, The X transparent electrodes and the Y transparent electrodes are formed along the inner surface of the groove portion, the ends of the transparent electrodes are concave with a predetermined curvature, 상기 M 투명전극도 상기 요홈부의 내측면을 따라 소정 곡률을 갖고 오목하게 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널. And the M transparent electrode is formed concave with a predetermined curvature along the inner surface of the groove portion. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1항에 있어서, The method of claim 1, 상기 X 투명전극과 Y 투명전극은 롱 갭을 이루며, 상기 X 투명전극과 M 투명전극 사이와 상기 Y 투명전극과 M 투명전극 사이는 상기 롱 갭보다 짧은 쇼트 갭을 각각 이루는 것을 특징으로 하는 플라즈마 디스플레이 패널. The X transparent electrode and the Y transparent electrode form a long gap, and the plasma display, wherein the short gap is shorter than the long gap between the X transparent electrode and the M transparent electrode and between the Y transparent electrode and the M transparent electrode. panel. 제 1항에 있어서, The method of claim 1, 상기 격벽에는 상기 세로격벽들과 교차하는 방향으로 각각 연장되며 상호 이격되도록 형성된 가로격벽들이 더 구비되며, 상기 가로격벽들 상에 상기 X 버스전극과 Y 버스전극이 각각 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널. The barrier rib further includes horizontal barrier ribs extending in a direction crossing the vertical barrier ribs and spaced apart from each other, and the X bus electrode and the Y bus electrode are disposed on the horizontal barrier ribs, respectively. panel. 제 8항에 있어서, The method of claim 8, 상기 가로격벽들은 상호 이격된 제1,2가로격벽으로 각각 이루어진 것을 특징으로 하는 플라즈마 디스플레이 패널. And the horizontal barrier ribs are formed of first and second horizontal barrier ribs spaced apart from each other. 제 1항에 있어서, The method of claim 1, 상기 상측 유전체층의 하면에는 보호막이 더 구비된 것을 특징으로 하는 플라즈마 디스플레이 패널. A lower surface of the upper dielectric layer is further provided with a protective film plasma display panel.
KR1020040086114A 2004-10-27 2004-10-27 Plasma display panel KR100626028B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086114A KR100626028B1 (en) 2004-10-27 2004-10-27 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086114A KR100626028B1 (en) 2004-10-27 2004-10-27 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060037013A KR20060037013A (en) 2006-05-03
KR100626028B1 true KR100626028B1 (en) 2006-09-20

Family

ID=37145029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086114A KR100626028B1 (en) 2004-10-27 2004-10-27 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100626028B1 (en)

Also Published As

Publication number Publication date
KR20060037013A (en) 2006-05-03

Similar Documents

Publication Publication Date Title
US7486022B2 (en) Plasma display panel (PDP)
KR20020026040A (en) Substrate and PDP utilizing the same
KR100626028B1 (en) Plasma display panel
KR100647638B1 (en) Plasma display panel
KR100581929B1 (en) Plasma display panel
KR100615239B1 (en) Plasma display panel
KR100647600B1 (en) Plasma display panel
KR100696474B1 (en) Plasma display panel
KR100592309B1 (en) Plasma display panel
KR100615288B1 (en) Plasma Display Panel
KR100615289B1 (en) Plasma display panel
KR100581933B1 (en) Plasma display panel
KR100578801B1 (en) Plasma display panel
KR100708648B1 (en) Plasma display panel
KR100592283B1 (en) Plasma display panel
KR100658748B1 (en) Plasma display panel
KR20080071325A (en) Plasma display panel
KR100515839B1 (en) Plasma display panel
US20050258754A1 (en) Plasma display panel
KR20050095003A (en) Plasma display panel
KR100581957B1 (en) Plasma display panel
KR100741114B1 (en) Plasma display panel
KR100521478B1 (en) Plasma display panel
KR100846604B1 (en) Plasma display panel
KR100647601B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee