KR100615239B1 - Plasma display panel - Google Patents
Plasma display panel Download PDFInfo
- Publication number
- KR100615239B1 KR100615239B1 KR1020040063767A KR20040063767A KR100615239B1 KR 100615239 B1 KR100615239 B1 KR 100615239B1 KR 1020040063767 A KR1020040063767 A KR 1020040063767A KR 20040063767 A KR20040063767 A KR 20040063767A KR 100615239 B1 KR100615239 B1 KR 100615239B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- disposed
- transparent electrodes
- discharge
- electrodes
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/36—Spacers, barriers, ribs, partitions or the like
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/24—Sustain electrodes or scan electrodes
- H01J2211/245—Shape, e.g. cross section or pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/32—Disposition of the electrodes
- H01J2211/323—Mutual disposition of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
- H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
- H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means
Abstract
본 발명에 따른 플라즈마 디스플레이 패널은, 상측 기판과; 상측 기판의 하면에 형성된 상측 유전체층과; 상측 기판과 대향되게 배치된 하측 기판과; 하측 기판의 상면에 형성된 하측 유전체층과; 하측 유전체층 내에 상호 이격되게 배치된 어드레스 전극들과; 상측 기판과 하측 기판 사이에 배치되는 것으로, 어드레스 전극들 사이에 이들과 평행하게 각각 연장되며 상호 이격되도록 형성된 세로격벽들을 구비한 격벽과; 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; 상측 유전체층 내에 배치되는 것으로, 세로격벽측으로부터 방전 공간측으로 각각 돌출된 제1투명전극들과 제1투명전극들이 접속된 제1버스전극을 구비한 제1유지전극과, 세로격벽측으로부터 방전 공간측으로 각각 돌출되어 제1투명전극들과 방전 갭을 이루는 제2투명전극들과 제2투명전극들이 접속된 제2버스전극을 구비한 제2유지전극을 한 조로 하여 각각 이루어진 유지 전극쌍들;을 포함한다. A plasma display panel according to the present invention comprises: an upper substrate; An upper dielectric layer formed on the lower surface of the upper substrate; A lower substrate disposed to face the upper substrate; A lower dielectric layer formed on the upper surface of the lower substrate; Address electrodes disposed to be spaced apart from each other in the lower dielectric layer; A partition wall disposed between the upper substrate and the lower substrate, the partition walls having vertical partition walls formed to be spaced apart from each other and to extend in parallel with the address electrodes; A phosphor layer disposed in discharge spaces between the vertical partition walls; A first holding electrode disposed in the upper dielectric layer and having first bus electrodes protruding from the vertical bulkhead side to the discharge space side and a first bus electrode to which the first transparent electrodes are connected; and from the vertical bulkhead side to the discharge space side; Sustain electrode pairs each formed of a pair of second holding electrodes each protruding from each other to form a discharge gap with the first transparent electrodes and a second holding electrode having a second bus electrode connected to the second transparent electrodes; do.
Description
도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도. 1 is an exploded perspective view of a plasma display panel according to a conventional example.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도. 2 is an exploded perspective view of a plasma display panel according to an embodiment of the present invention;
도 3은 도 2의 Ⅲ-Ⅲ선을 따라 절취하여 도시한 단면도. 3 is a cross-sectional view taken along the line III-III of FIG. 2;
도 4는 도 2의 플라즈마 디스플레이 패널에 있어서, 유지 전극쌍들이 방전셀들에 배치된 상태를 도시한 평면도. 4 is a plan view illustrating a state in which sustain electrode pairs are disposed in discharge cells in the plasma display panel of FIG. 2;
도 5는 도 4의 유지 전극쌍들의 변형예를 도시한 평면도. FIG. 5 is a plan view illustrating a modification of the sustain electrode pairs of FIG. 4. FIG.
〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>
111..상측 기판 112..상측 유전체층111.Top substrate 112.Top dielectric layer
113..보호막 121..유지 전극쌍113.
122..제1유지전극 123..제1투명전극122 .. First holding
124..제1버스전극 125..제2유지전극124 ..
126..제2투명전극 127..제2버스전극126. Second
131..하측 기판 132..어드레스 전극131
133..하측 유전체층 135..세로격벽133. Lower
Lg..롱 갭 Sg..쇼트 갭Lg .. long gap Sg .. short gap
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 발광 휘도와 방전 효율이 향상되도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to improve light emission luminance and discharge efficiency.
통상적으로, 플라즈마 디스플레이 패널은 밀폐된 공간에 설치된 전극들 사이에 가스가 충전된 상태에서 전극에 소정의 전압을 인가하여 글로우 방전(glow discharge)이 일어나도록 하고, 방전시 발생되는 자외선에 의해 소정 패턴으로 형성된 형광체층을 여기시켜 화상을 형성하게 된다. In general, a plasma display panel applies a predetermined voltage to an electrode while a gas is charged between electrodes provided in an enclosed space so that a glow discharge occurs, and a predetermined pattern is generated by ultraviolet rays generated during discharge. The phosphor layer thus formed is excited to form an image.
상기 플라즈마 디스플레이 패널은 구동방법에 따라 직류형 또는 교류형 등으로 분류된다. 직류형의 경우에는 보조 방전을 유도하기 위하여 보조 전극이 추가되고, 교류형의 경우에는 어드레스 방전과 유지 방전을 분리하여 어드레스 속도를 향상시키기 위하여 어드레스 전극이 도입된다. 교류형은 방전을 이루는 전극의 배치에 따라 대향 방전형 전극구조와 면 방전형 전극구조로 분류될 수 있는데, 상기 대향 방전형 전극구조의 경우에는 방전을 형성하는 2개의 유지 전극이 기판들에 각각 위치하여 방전이 패널의 수직축으로 형성되는 구조이며, 면 방전형 전극구조는 방전을 형성하는 2개의 유지 전극이 동일한 기판상에 위치하여 방전이 기판의 평면상에 형성되는 구조이다. The plasma display panel is classified into a direct current type or an alternating current type according to a driving method. In the case of the direct current type, an auxiliary electrode is added to induce the auxiliary discharge. In the case of the alternating current type, an address electrode is introduced to separate the address discharge and the sustain discharge to improve the address speed. The alternating current type may be classified into a counter discharge electrode structure and a surface discharge electrode structure according to the arrangement of the electrodes for discharging. In the case of the counter discharge electrode structure, two sustain electrodes forming a discharge are respectively formed on the substrates. In the surface discharge type electrode structure, the discharge is formed on the plane of the substrate by placing two sustain electrodes forming the discharge on the same substrate.
도 1에는 통상적인 면 방전형 3전극 구조를 갖는 교류형 플라즈마 디스플레 이 패널의 일 예가 도시되어 있다. 1 shows an example of an AC plasma display panel having a conventional surface discharge type 3-electrode structure.
도시된 플라즈마 디스플레이 패널(10)에는, 화상이 표시되는 상측 기판(11)과, 상기 상측 기판(11)과 평행하게 대향되도록 배치된 하측 기판(21)이 구비되어 있다. The illustrated
상기 상측 기판(11)의 하면에는 공통 전극(13)과 스캔 전극(14)으로 이루어진 유지 전극쌍(12)들이 형성되어 있다. 상기 공통 전극(13) 및 스캔 전극(14)은 상호간에 방전 갭(g)으로 이격되어 있다. 여기서, 상기 공통 전극(13)은 공통 투명전극(13a)과 이의 하면에 형성된 공통 버스전극(13b)으로 구성되어 있으며, 이와 마찬가지로 상기 스캔 전극(14)도 스캔 투명전극(14a)과 이의 하면에 형성된 스캔 버스전극(14b)으로 구성되어있다. 상기 유지 전극쌍(12)들은 상측 유전체층(15)에 의해 매립되어 있으며, 상기 상측 유전체층(15)의 하면에는 보호막(16)이 형성되어 있다. On the lower surface of the
그리고, 상기 상측 기판(11)과 대향되도록 하측 기판(21)이 배치되어 있으며, 상기 하측 기판(21)의 상면에는 어드레스 전극(22)들이 상기 유지 전극쌍(12)들과 교차하도록 형성되어 있다. 상기 어드레스 전극(22)들은 하측 유전체층(23)에 의해 매립되어 있다. 상기 하측 유전체층(23)의 상면에는 세로격벽(24a)들과 이와 교차하는 가로격벽(24b)들을 포함하는 격벽(24)이 형성되어 매트릭스 형태의 방전셀(25)들로 구획하고 있다. 여기서, 상기 격벽(24)은 유지 전극쌍(12)과 어드레스 전극(22)이 교차하는 영역들이 방전셀(25)들에 각각 대응될 수 있도록 형성되어 있다. 상기 방전셀(25)들에는 칼라 구현을 위해 적,녹,청색 형광체층(26)이 선택적으 로 형성되어 있으며, 방전 가스가 채워지게 된다. The
상기와 같이 구성된 플라즈마 디스플레이 패널(10)에 있어서, 유지 전극쌍(12)은 여러 형태의 구조로 이루어질 수 있다. 일 예로서 도 1에 도시된 바와 같은 구조에 따르면, 유지 전극쌍(12)을 구성하는 공통 전극(13)의 공통 투명전극(13a)과 스캔 전극(14)의 스캔 투명전극(14a)은 스트립 형상으로 각각 이루어져 있으며, 상기 공통 및 스캔 투명전극(13a)(14a)이 방전셀(25) 내에 서로 방전 갭(g)을 이루도록 배치되어 있다. 상기와 같이 공통 및 스캔 투명전극(13a)(14a) 사이의 방전은 방전 갭(g)으로부터 개시되어 방전셀(25) 전체로 확산되어진다. In the
그런데, 상기 방전 갭(g)으로부터 개시된 방전이 방전셀(25) 전체로 효과적으로 확산되기 위해서는, 방전의 개시가 넓은 영역에 걸쳐 일어나는 것이 바람직하나, 도시된 바와 같이 방전 갭(g)이 일정한 간격으로 이루어져 있는 경우에는 방전의 개시가 국부적으로 일어나게 되어 방전의 확산이 원활히 이루어지지 않는 문제가 있다. 이는 공통 및 스캔 버스전극(13b)(14b)에 전압을 인가하여 방전을 일으킬 때, 공통 및 스캔 투명전극(13a)(14a)에 전체적으로 균일한 전계(electric field)가 형성되는 것이 아니어서, 방전에 기여하는 바가 적은 불필요한 부분이 공통 및 스캔 투명전극(13a)(14a)에 많아지기 때문이다. 게다가, 이러한 불필요한 부분은 방전셀(25) 내에서의 발광 효율을 떨어뜨리게 할 뿐 아니라, 방전셀(25)의 상당 부분을 가리게 되어 발광 휘도를 감소시키는 원인이 된다. By the way, in order for the discharge initiated from the discharge gap g to diffuse effectively into the
본 발명은 상기의 문제점을 해결하기 위한 것으로서, 유지 전극의 구조를 개 선함으로써, 발광 휘도와 방전 효율이 향상될 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel in which light emission brightness and discharge efficiency can be improved by improving the structure of the sustain electrode.
상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,
상측 기판과; An upper substrate;
상기 상측 기판의 하면에 형성된 상측 유전체층과; An upper dielectric layer formed on a lower surface of the upper substrate;
상기 상측 기판과 대향되게 배치된 하측 기판과; A lower substrate disposed to face the upper substrate;
상기 하측 기판의 상면에 형성된 하측 유전체층과; A lower dielectric layer formed on an upper surface of the lower substrate;
상기 하측 유전체층 내에 상호 이격되게 배치된 어드레스 전극들과;Address electrodes spaced apart from each other in the lower dielectric layer;
상기 상측 기판과 하측 기판 사이에 배치되는 것으로, 상기 어드레스 전극들 사이에 이들과 평행하게 각각 연장되며 상호 이격되도록 형성된 세로격벽들을 구비한 격벽과; A partition wall disposed between the upper substrate and the lower substrate, the partition walls having vertical partition walls extending between the address electrodes in parallel with each other and spaced apart from each other;
상기 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; A phosphor layer disposed in discharge spaces between the vertical partition walls;
상기 상측 유전체층 내에 배치되는 것으로, 상기 세로격벽측으로부터 방전 공간측으로 각각 돌출된 제1투명전극들과 상기 제1투명전극들이 접속된 제1버스전극을 구비한 제1유지전극과, 상기 세로격벽측으로부터 방전 공간측으로 각각 돌출되어 상기 제1투명전극들과 방전 갭을 이루는 제2투명전극들과 상기 제2투명전극들이 접속된 제2버스전극을 구비한 제2유지전극을 한 조로 하여 각각 이루어진 유지 전극쌍들;을 포함하여 된 것을 특징으로 한다. A first holding electrode disposed in the upper dielectric layer, the first holding electrode having first transparent electrodes protruding from the vertical partition wall side to a discharge space side, and a first bus electrode to which the first transparent electrodes are connected; Holding each of the second transparent electrodes protruding from the discharge space toward the discharge space and forming a discharge gap with the first transparent electrodes and a second holding electrode having a second bus electrode connected to the second transparent electrodes. Electrode pairs; characterized in that it comprises a.
여기서, 상기 제1버스전극은 상기 세로격벽들과 교차하는 방향으로 연장된 제1기부와, 상기 제1기부로부터 상기 제1투명전극들을 향해 연장되어 접속된 제1연결부들을 구비하며, 상기 제2버스전극은 상기 세로격벽들과 교차하는 방향으로 연장된 제2기부와, 상기 제2기부로부터 상기 제2투명전극들을 향해 연장되어 접속된 제2연결부들을 구비하여 된 것이 바람직하다. The first bus electrode may include a first base extending in a direction crossing the vertical bulkheads, first connecting parts extending from the first base toward the first transparent electrodes, and connected to each other. The bus electrode preferably includes a second base extending in a direction crossing the vertical bulkheads, and second connecting parts extending from the second base toward the second transparent electrodes.
여기서, 상기 형광체층은 적,녹,청색을 각각 발광하는 적,녹,청색 형광체층들을 포함하며, 최대 발광휘도가 가장 낮은 색상의 형광체층에 대응되게 배치된 제1,2투명전극의 면적은 다른 색상들의 형광체층들에 대응되게 배치된 제1,2투명전극의 면적보다 큰 것이 바람직하다. Here, the phosphor layer includes red, green, and blue phosphor layers emitting red, green, and blue, respectively, and the area of the first and second transparent electrodes disposed to correspond to the phosphor layer having the lowest maximum emission luminance is It is preferable that the area of the first and second transparent electrodes disposed to correspond to the phosphor layers of different colors is larger.
여기서, 상기 형광체층은 적,녹,청색을 각각 발광하는 적,녹,청색 형광체층들을 포함하며, 어드레스 전압 마진이 가장 낮은 색상의 형광체층에 대응되게 배치된 제1,2투명전극의 면적은 다른 색상들의 형광체층들에 대응되게 배치된 제1,2투명전극의 면적보다 큰 것이 바람직하다. Here, the phosphor layer includes red, green, and blue phosphor layers emitting red, green, and blue light, respectively, and the area of the first and second transparent electrodes disposed to correspond to the phosphor layer having the lowest address voltage margin is It is preferable that the area of the first and second transparent electrodes disposed to correspond to the phosphor layers of different colors is larger.
여기서, 상기 제1,2투명전극의 방전 갭을 이루는 단부들에는 인입부가 각각 형성되며, 상기 인입부들 사이는 롱 갭을 이루며, 상기 인입부들 이외의 단부들 사이는 상기 롱 갭보다 짧은 쇼트 갭을 이루는 것이 바람직하다. Here, inlet portions are formed at end portions of the first and second transparent electrodes that form discharge gaps, respectively, and a long gap is formed between the inlet portions, and a short gap shorter than the long gap is formed between the end portions other than the inlet portions. It is desirable to achieve.
그리고, 본 발명에 따른 플라즈마 디스플레이 패널은, And, the plasma display panel according to the present invention,
상측 기판과; An upper substrate;
상기 상측 기판의 하면에 형성된 상측 유전체층과; An upper dielectric layer formed on a lower surface of the upper substrate;
상기 상측 기판과 대향되게 배치된 하측 기판과; A lower substrate disposed to face the upper substrate;
상기 하측 기판의 상면에 형성된 하측 유전체층과; A lower dielectric layer formed on an upper surface of the lower substrate;
상기 하측 유전체층 내에 상호 이격되게 배치된 어드레스 전극들과;Address electrodes spaced apart from each other in the lower dielectric layer;
상기 상측 기판과 하측 기판 사이에 배치되는 것으로, 상기 어드레스 전극들 사이에 이들과 평행하게 각각 연장되며 상호 이격되도록 형성된 세로격벽들을 구비한 격벽과; A partition wall disposed between the upper substrate and the lower substrate, the partition walls having vertical partition walls extending between the address electrodes in parallel with each other and spaced apart from each other;
상기 세로격벽들 사이의 방전 공간들에 배치된 형광체층과; A phosphor layer disposed in discharge spaces between the vertical partition walls;
상기 상측 유전체층 내에 배치되는 것으로, 상기 세로격벽들 상에 교대로 배치되고 상기 세로격벽들의 각 양측에 위치한 방전 공간들에 공히 대응되게 돌출되어 상호간에 방전 갭을 이루는 제1,2투명전극들이 형성되며, 상기 제1투명전극들은 제1버스전극에 접속되어 제1유지전극을 이루며, 상기 제2투명전극들은 제2버스전극에 접속되어 제2유지전극을 이루어 상기 제1유지전극과 함께 한 조를 각각 이루는 유지 전극쌍들;을 구비하여 된 것을 특징으로 한다. The first and second transparent electrodes are disposed in the upper dielectric layer and alternately disposed on the vertical partition walls and protrude to correspond to discharge spaces located at both sides of the vertical partition walls to form a discharge gap therebetween. The first transparent electrodes are connected to the first bus electrode to form a first holding electrode, and the second transparent electrodes are connected to the second bus electrode to form a second holding electrode to form a pair together with the first holding electrode. And a pair of sustain electrode pairs, respectively.
이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 2에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도가 도시되어 있으며, 도 3에는 도 2의 Ⅲ-Ⅲ선을 따라 절취한 단면도가 도시되어 있다. 그리고, 도 4에는 도 2의 유지 전극쌍들이 방전셀들에 배치된 상태에 대한 평면도가 도시되어 있다. 2 is an exploded perspective view of the plasma display panel according to an embodiment of the present invention, Figure 3 is a cross-sectional view taken along the line III-III of FIG. 4 illustrates a plan view of a state in which the sustain electrode pairs of FIG. 2 are disposed in the discharge cells.
도 2 내지 도 4를 참조하면, 플라즈마 디스플레이 패널(100)에는 상측 기판(111)과, 상기 상측 기판(111)과 대향되도록 배치된 하측 기판(131)이 구비되어 있 다. 2 to 4, the plasma display panel 100 includes an
상기 상측 기판(111)은 화상이 보여지도록 가시광선이 투과될 수 있는 유리와 같은 투명한 재료로 형성되어진다. 상기 상측 기판(111)의 하면에는 본 발명의 일 특징에 따른 유지 전극쌍(121)들이 형성되어 있다. 이에 대한 상세한 설명은 후술하기로 한다. The
상기 유지 전극쌍(121)들은 PbO, B2O3, SiO2 등과 같은 유전체로 형성된 상측 유전체층(112)에 의해 덮여져 매립되어 있는데, 상기 상측 유전체층(112)은 방전시 하전 입자들이 유지 전극쌍(121)들에 직접 충돌하여 유지 전극쌍(121)들을 손상시키는 것을 방지하며, 하전 입자들을 유도하는 역할을 한다. The sustain
그리고, 상기 상측 유전체층(112)의 하면은 MgO 등으로 형성된 보호막(113)에 의해 덮여질 수 있는데, 상기 보호막(113)은 방전시 하전 입자들이 상측 유전체층(112)에 직접 충돌하여 상측 유전체층(112)을 손상시키는 것을 방지하며, 하전 입자들이 충돌하게 되면 2차 전자를 방출시켜 방전 효율을 높이는 역할을 할 수 있다. In addition, a lower surface of the
상기 상측 기판(111)과 대향되는 하측 기판(131)의 상면에는 어드레스 전극(132)들이 유지 전극쌍(121)들과 교차하는 방향으로 각각 연장되며, 상호 이격된 스트라이프 형태로 배열되어 있다. 상기 어드레스 전극(132)들은 하측 유전체층(133)에 의해 덮여져 매립되어 있으며, 상기 하측 유전체층(133)상에는 격벽(134)이 소정 패턴으로 형성되어 있다. On the upper surface of the
상기 격벽(134)은 방전이 실행되는 방전 공간, 즉 방전셀(138)들로 한정하여, 인접한 방전셀(138)들 사이의 크로스 토크(cross talk)를 방지하게 된다. 상기 격벽(134)은 도시된 바에 따르면, 상호간에 이격되어 연장된 세로격벽(135)들과, 상기 세로격벽(135)들과 동일 평면상에 상기 세로격벽(135)들과 교차하는 방향으로 상호간에 이격되게 연장된 가로격벽(136)들을 구비하여, 폐쇄형 구조의 방전셀(138)들로 한정시키고 있다. The
여기서, 상기 세로격벽(135)들은 어드레스 전극(132)들과 각각 평행하게 연장되며, 상기 세로격벽(135)들 사이에 어드레스 전극(132)이 하나씩 배치될 수 있도록 형성되어 있다. 그리고, 상기 가로격벽(136)들은 도시된 바와 같이, 상호간에 이격되어 그 사이에 공간이 형성된 제1,2가로격벽(136a)(136b)으로 각각 이루어질 수 있다. 이때, 상기 제1,2가로격벽(136a)(136b) 사이의 공간을 포함한 영역은 비방전 영역에 해당하게 되는데, 상기 제1,2가로격벽(136a)(136b) 사이의 공간은 배기 통로로서의 역할을 할 수도 있다. 한편, 상기 격벽은 전술한 바에 한정되지 않고, 가로격벽들이 생략된 스트라이프 형태 등과 같은 다양한 형태의 구조로 이루어질 수도 있다. The
상기와 같은 구조를 갖는 격벽(134)에 의해 한정된 방전셀(138)들 내에는 방전시 발생된 자외선에 의해 여기됨으로써 가시광선을 발산하는 형광체층(137)이 각각 배치되어 있다. 여기서, 상기 형광체층(137)은 도시된 바와 같이, 격벽(134)의 측면과 격벽(134)에 의해 한정된 하측 유전체층(133)에 걸쳐 형성될 수 있다. 상기 형광체층(137)은 칼라 구현을 위하여 적색,녹색,청색 형광체들 중에서 어느 하나의 형광체로서 선택되어 형성될 수 있는데, 이에 따라 적,녹,청색 형광체층들로 구분될 수 있다. 상기와 같이 형광체층(137)이 배치된 방전셀(138)들 내에는 Ne, Xe 등이 혼합된 방전 가스가 채워지게 된다. In the
한편, 본 발명의 일 특징에 따른 유지 전극쌍(121)들은 제1유지전극(122)과 제2유지전극(125)을 한 조로 하여 각각 이루어져 있다. 상기 제1,2유지전극(122)(125) 중에서 어느 하나는 공통 전극으로, 다른 하나는 스캔 전극으로 각각 작용하게 된다. On the other hand, the sustain
상기 제1유지전극(122)은 도시된 바에 따르면, 방전셀(138)들의 일측에 각각 대응되게 배치된 제1투명전극(123)들과 상기 제1투명전극(123)들이 공히 접속된 제1버스전극(124)을 구비하며, 상기 제2유지전극(125)은 방전셀(138)들의 타측에 각각 대응되게 배치되어 제1투명전극(123)들과 방전 갭을 이루는 제2투명전극(126)들과 상기 제2투명전극(126)들이 공히 접속된 제2버스전극(127)을 구비한다. As shown in the drawing, the first sustain
상기 유지 전극쌍(121)을 이루는 제1,2유지전극(122)(125)에 대해 보다 상술하면, 상기 제1유지전극(121)에 구비된 제1투명전극(123)들은 세로격벽(135)들측으로부터 방전셀(138)들측으로 각각 소정 길이로 돌출되어 있다. 그리고, 상기 제2유지전극(125)에 구비된 제2투명전극(126)들도 세로격벽(135)들측으로부터 방전셀(138)들측으로 소정 길이로 돌출되되 제1투명전극(123)들과 소정 간격으로 각각 이격됨으로써 각각의 방전셀(138)에서 방전 갭을 각각 이루고 있다. In detail with respect to the first and second sustain
상기 제1.2투명전극(123)(126)은 도시된 바와 같이, 상호 인접하게 배치된 2개의 세로격벽(135)들 상에 각각 나뉘어 배치될 수 있다. 즉, 일측으로부터 홀수번 째에 해당하는 세로격벽(135)들 상에 제1투명전극(123)들이 각각 대응되어 배치되고, 짝수번째에 해당하는 세로격벽(135)들 상에 제2투명전극(126)들이 각각 대응되어 배치됨으로써 상기 제1,2투명전극(123)(126)들이 세로격벽(135)들 상에 교대로 배치될 수 있다. 이때, 상기 홀수번째의 세로격벽(135)들 상에 각각 배치된 제1투명전극(123)은 세로격벽(135)의 양측에 위치한 방전셀(138)들측으로 각각 돌출되어 상기 방전셀(138)들에 공히 배치되며, 이와 마찬가지로 상기 짝수번째의 세로격벽(135)들 상에 각각 배치된 제2투명전극(126)도 세로격벽(135)의 양측에 위치한 방전셀(138)들측으로 각각 돌출되어 상기 방전셀(138)들에 공히 배치되는 것이 바람직하다. As illustrated, the 1.2
상기와 같이 방전셀(138)들에 배치된 제1,2투명전극(123)(126)들은 대략 사각 형상으로 이루어지며 세로격벽(135)들로부터 방전셀(138)들로 각각 돌출되는 구조로 이루어짐에 따라, 방전셀(138)에 있어 가로격벽(136)들 사이의 피치가 세로격벽(135)들 사이의 피치보다 큰 통상적인 구조에서 방전이 실행되는 면적을 보다 증대시킬 수 있게 된다. 이에 따라, 저전압 구동과 휘도 향상이 가능할 수 있게 된다. 상기 제1,2투명전극(123)(126)들은 형광체층(137)으로부터 발산된 가시광선이 상측 기판(111)을 통해 투과하는 것을 방해하지 않도록, ITO(indium tin oxide) 등과 같은 투명한 재료로 형성되는 것이 바람직하다. As described above, the first and second
한편, 상기 제1,2투명전극(123)(126)의 마주하여 방전 갭을 이루는 단부들에는 소정 곡률로 만곡진 홈 형상의 제1,2인입부(123a)(126a)가 형성되어 있다. 이에 따라, 상기 제1투명전극(123)의 제1인입부(123a)와 제2투명전극(126)의 제2인입부 (126b) 사이는 롱 갭(Lg)을 이루게 되며, 상기 제1,2인입부(123a)(126a)가 형성되지 않은 단부 영역들 사이는 상기 롱 갭(Lg)보다 짧은 쇼트 갭(Sg)을 이루게 된다. 상기와 같이 제1,2투명전극(123)(126)에 제1,2인입부(123a)(126a)가 각각 형성되어 방전 갭이 롱 갭(Lg)과 쇼트 갭(Sg)을 포함함에 따라, 유지 방전이 쇼트 갭(Sg)에서 시작되어 롱 갭(Lg)으로 퍼져 나가면서 방전셀(138) 전체로 확산되는 방전 메커니즘에서, 롱 갭(Lg)을 이루는 제1,2인입부(123a)(126a)는 방전을 가운데로 집중시킴으로써 방전이 안정적으로 이루어질 수 있으며, 쇼트 갭(Sg)을 이루는 제1,2인입부(123a)(126a) 이외의 단부 영역들은 방전 개시전압을 낮추게 함으로써 방전 효율이 증대될 수 있다. Meanwhile, first and
상기와 같은 구조를 갖는 제1,2투명전극(123)(126)들은 제1,2버스전극(124)(127)에 각각 접속된다. 이에 따라, 상기 제1,2버스전극(124)(127)은 상기 제1,2투명전극(123)(126)들에 구동부로부터 인가받은 전압을 각각 공급하게 된다. 이를 위해 제1,2버스전극(124)(127)은 전기 전도도가 상대적으로 낮은 ITO로 형성된 제1,2투명전극(123)(126)들의 전기 저항을 개선하기 위하여 도전성이 우수한 금속, 예컨대 은(Ag)이나 구리(Cu) 등으로 형성되는 것이 바람직하다. 한편, 상기 제1,2버스전극(124)(127)에는 외광을 흡수하여 명실 콘트라스트를 향상시키기 위해 흑색층이 포함될 수 있는데, 이러한 흑색층은 루세늄(Ru), 코발트(Co), 망간(Mn) 등으로 형성될 수 있다. The first and second
상기 제1,2버스전극(124)(127)의 구조에 대해 보다 상술하면, 상기 제1버스전극(124)은 세로격벽(135)들과 교차하는 방향으로 연장된 제1기부(124a)와, 상기 제1기부(124a)로부터 상기 제1투명전극(123)들을 향해 연장되어 접속된 제1연결부(124b)들을 구비한다. 그리고, 상기 제2버스전극(127)은 세로격벽(135)들과 교차하는 방향으로 연장된 제2기부(127a)와, 상기 제2기부(127a)로부터 상기 제2투명전극들(126)을 향해 연장되어 접속된 제2연결부(127b)들을 구비한다. The structure of the first and
상기 제1,2기부(124a)(127a)는 패널(100)의 개구율을 높이기 위해 비방전 영역에 해당하는 가로격벽(136)들 상에 각각 대응되도록 배치될 수 있다. 예컨대, 도시된 바와 같이, 상기 가로격벽(136)들이 상호 이격된 제1,2가로격벽(136a)(136b)을 각각 포함하는 경우에는 인접하게 배치된 유지 전극쌍(121)들 중에서 어느 하나의 유지 전극쌍(121)에 구비된 제1기부(124a)와 다른 하나의 유지 전극쌍(121)에 구비된 제2기부(127a)가 상기 제1가로격벽(136a)과 제2가로격벽(136b) 상에 각각 나뉘어 배치될 수 있다. The first and
상기 제1기부(124a)로부터 연장된 제1연결부(124b)들은 제1투명전극(123)들이 배치된 세로격벽(135)들 상에 각각 대응되도록 배치되며, 상기 제2기부(127a)로부터 연장된 제2연결부(127b)들은 제2투명전극(126)들이 배치된 세로격벽(135)들 상에 각각 대응되도록 배치됨으로써 패널(100)의 개구율을 높이는 것이 바람직하다. 한편, 상기 제1,2연결부(124b)(127b)는 도시된 바와 같이 제1,2투명전극(123)(126)들의 중앙을 각각 거쳐 가장자리까지의 길이로 형성될 수 있는데, 특히 제1,2연결부(124b)(127b)에 흑색층이 각각 포함되는 경우에는 외광 흡수에 따른 명실 콘트라스트를 향상시킬 수 있어 바람직할 것이다. 그러나, 상기 제1,2연결부는 제1,2기부와 제1,2투명전극들 사이를 접속시킬 수 있는 구조로 이루어지기만 하면 되므로, 도시된 바에 반드시 한정되지는 않는다. The
한편, 적색 형광체층이 배치된 방전셀(138)은 적색 서브픽셀로, 녹색 형광체층이 배치된 방전셀(138)은 녹색 서브픽셀로, 청색 형광체층이 배치된 방전셀(138)은 청색 서브픽셀로 기능을 하게 되는데, 상기 적색 서브픽셀, 녹색 서브픽셀 및, 청색 서브픽셀은 한 조를 이루어 단위 픽셀을 구성함으로써, 3원색의 조합에 따른 색상을 표현하게 된다. Meanwhile, the
보다 상술하면, 상기 적,녹,청색 형광체층으로부터 각각 발산될 수 있는 적,녹,청색광의 휘도를 여러 단계, 예컨대 256 단계의 계조로 각각 세분하고, 이와 같이 세분된 적,녹,청색광을 여러 조합으로 가산 혼합하게 되면, 단위 픽셀로부터 1,677만 색상이 표현될 수 있게 된다. More specifically, the luminance of the red, green, and blue light, which can be emitted from the red, green, and blue phosphor layers, respectively, is subdivided into several levels, for example, 256 levels of gray, and the red, green, and blue light is divided into various colors. When combined and added in combination, 1677 million colors can be expressed from unit pixels.
한편, 상기 적색 형광체층은 Y(V,P)O4:Eu 등과 같은 형광체를 포함하여 형성되며, 녹색 형광체층은 Zn2SiO4:Mn, YBO3:Tb 등과 같은 형광체를 포함하여 형성되며, 청색 형광체층은 BAM:Eu 등과 같은 형광체를 포함하여 형성될 수 있는데, 이와 같이 적,녹,청색 형광체층이 다른 특성의 형광체로 각각 형성됨에 따라, 형광체의 특성 차이로 인하여 적,녹,청색 형광체층으로부터 최대로 발산되는 적,녹,청색광의 최대 발광휘도가 각각 달라지게 된다. On the other hand, the red phosphor layer is formed including a phosphor such as Y (V, P) O 4 : Eu, etc., the green phosphor layer is formed including a phosphor such as Zn 2 SiO 4 : Mn, YBO 3 : Tb, The blue phosphor layer may be formed by including phosphors such as BAM: Eu. As the red, green, and blue phosphor layers are formed as phosphors having different characteristics, the red, green, and blue phosphors may differ due to the difference in the characteristics of the phosphors. The maximum luminous luminances of red, green, and blue light emitted from the layer are different.
상기와 같이 적,녹,청색광의 최대 발광휘도가 각각 달라지게 되면, 상대적으로 낮은 최대 발광휘도를 가지는 색에 의한 영향으로 단위 픽셀로부터의 최대 발광휘도가 저하되며, 적,녹,청색광의 휘도가 최대일 때 이들이 혼합되어 표현되는 색 상으로서, 낮은 색온도를 가지는 불그스름한 백색이 얻어지게 된다. When the maximum luminous luminance of red, green, and blue light is changed as described above, the maximum luminous luminance from the unit pixel is lowered due to the color having a relatively lower maximum luminous luminance, and the luminance of red, green, and blue light is decreased. When the maximum is a color that is represented by mixing, a reddish white color having a low color temperature is obtained.
상기 단위 픽셀로부터 최대 발광휘도를 향상시키고, 높은 색온도를 가지는 푸르스름한 백색을 얻기 위한 일 예로서, 유지 전극쌍(121)들의 구조가 도 5에 도시된 바와 같이 이루어질 수 있다. As an example to improve the maximum light emission luminance from the unit pixel and to obtain a bluish white color having a high color temperature, the structure of the storage electrode pairs 121 may be formed as shown in FIG. 5.
도 5를 참조하면, 제1,2투명전극(123)(126)은 방전셀(138)들에 대응되는 방전이 실행되는 면적들이 방전셀(138)마다 상이하게 형성되어 있다. 즉, 최대 발광휘도가 가장 낮은 색상의 형광체층에 대응되게 배치된 제1,2투명전극(123)(126)이 다른 색상들의 형광체층들에 대응되게 배치된 제1,2투명전극(123)(126)의 면적보다 큰 면적을 가지도록 형성되어 있다. 이와 같이 면적을 증대시키는 것은 세로격벽(135)을 따른 폭방향의 길이를 증가시킴으로써 용이하게 조절이 가능해질 수 있다. 상기와 같은 구조로 이루어짐에 따라, 최대 발광휘도가 가장 낮은 형광체층으로부터 발산되는 최대 발광휘도가 높아질 수 있으며, 이에 따른 단위 픽셀로부터 최대 발광휘도가 향상되고, 높은 색온도를 가지는 푸르스름한 백색이 얻어질 수 있다. Referring to FIG. 5, the first and second
한편, 상기한 바와 같이, 형광체의 특성 차이로 인하여 적,녹,청색 형광체층을 여기시키는데 필요한 어드레스 전압 마진이 달라질 수 있다. 여기서, 어드레스 전압 마진이란 안정된 방전 상태를 유지할 수 있는 어드레스 전압의 상한치와 하한치의 차이를 말한다. 어드레스 전압 마진이 가장 작은 형광체층의 어드레스 전압 마진을 높이게 되면 어드레스방전이 안정적으로 실행될 수 있으므로, 이를 위해 어드레스 전압 마진이 가장 작은 색상의 형광체층에 배치되는 제1,2투명전극(123)(126)이 다른 색상의 형광체층들에 배치되는 제1,2투명전극(123)(126)의 면적보다 큰 면적을 갖도록 형성될 수 있다. On the other hand, as described above, due to the difference in the characteristics of the phosphor, the address voltage margin required to excite the red, green, blue phosphor layer may vary. Here, the address voltage margin refers to the difference between the upper limit value and the lower limit value of the address voltage capable of maintaining a stable discharge state. When the address voltage margin of the phosphor layer having the smallest address voltage margin is increased, address discharge can be stably performed. Therefore, the first and second
상기와 같이 구성된 플라즈마 디스플레이 패널(100)에 대한 작동을 개략적으로 설명하면 다음과 같다. Referring to the operation of the plasma display panel 100 configured as described above is as follows.
먼저, 제1,2유지전극(122)(125)중에서 스캔 전극으로 작용하는 전극과 어드레스 전극(132) 사이에 어드레스 전압이 인가되면 어드레스 방전이 일어나고, 상기 어드레스 방전의 결과로 유지 방전이 일어날 방전셀(138)이 선택되어진다. 어드레스 방전이 실행된 이후에, 선택된 방전셀(138)에 배치된 제1,2유지전극(122)(125) 사이에 교번하여 유지 전압이 인가되면, 제1,2유지전극(122)(125) 사이에 유지 방전이 일어나게 된다. 이때, 상기 유지방전은 제1,2투명전극(123)(126) 사이의 쇼트 갭(Sg)으로 시작되어 롱 갭(Lg)으로 진행하여 방전셀(138) 전체로 점차 확산되어진다. 이러한 유지 방전에 의하여 여기된 방전 가스로의 에너지 준위가 낮아지면서 자외선이 방출된다. 이러한 자외선은 방전셀(138) 내에 형성된 형광체층(137)을 여기시키게 되며, 여기된 형광체층(137)으로부터 가시광선이 발산됨으로써 화상이 구현되어진다. First, when an address voltage is applied between an electrode serving as a scan electrode and an
상술한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다. As described above, the present invention has the following effects.
첫째, 유지 전극쌍의 제1,2유지전극에 각각 구비된 제1,2투명전극들이 세로격벽들측으로부터 방전셀측으로 돌출되어 방전 갭을 이룸으로써, 방전 면적이 종래의 구조에 비해 증대되어 저전압 구동과 휘도 향상이 가능하게 된다. First, the first and second transparent electrodes respectively provided in the first and second holding electrodes of the sustain electrode pair protrude from the side of the vertical partition walls to the discharge cell to form a discharge gap, thereby increasing the discharge area compared to the conventional structure, thereby lowering the voltage. Driving and brightness can be improved.
둘째, 상기와 같이 제1,2투명전극들이 세로격벽들로부터 방전셀측으로 돌출 된 구조로 이루어짐에 따라, 방전 면적의 크기 조절이 용이해져 발광 휘도 및 색온도의 향상을 도모할 수 있으며, 어드레스 전압 마진도 충분히 확보될 수 있다. Second, as described above, since the first and second transparent electrodes protrude from the vertical partitions toward the discharge cell, the size of the discharge area can be easily adjusted to improve the emission luminance and color temperature, and address voltage margin. Can also be sufficiently secured.
셋째, 제1,2투명전극들 사이의 방전 갭이 롱 갭과 쇼트 갭을 포함함으로써, 방전 안정성이 확보되는 한편, 방전 효율이 증대될 수 있다. Third, since the discharge gap between the first and second transparent electrodes includes a long gap and a short gap, discharge stability may be secured and discharge efficiency may be increased.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.
Claims (19)
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040063767A KR100615239B1 (en) | 2004-08-13 | 2004-08-13 | Plasma display panel |
US11/202,193 US7482754B2 (en) | 2004-08-13 | 2005-08-12 | Plasma display panel |
CNB2005100904596A CN100573792C (en) | 2004-08-13 | 2005-08-15 | Plasma display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040063767A KR100615239B1 (en) | 2004-08-13 | 2004-08-13 | Plasma display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060014981A KR20060014981A (en) | 2006-02-16 |
KR100615239B1 true KR100615239B1 (en) | 2006-08-25 |
Family
ID=36077026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040063767A KR100615239B1 (en) | 2004-08-13 | 2004-08-13 | Plasma display panel |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100615239B1 (en) |
CN (1) | CN100573792C (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101040208B1 (en) | 2009-11-13 | 2011-06-09 | 삼성에스디아이 주식회사 | Plasma display panel and manufacturing method of the same |
-
2004
- 2004-08-13 KR KR1020040063767A patent/KR100615239B1/en not_active IP Right Cessation
-
2005
- 2005-08-15 CN CNB2005100904596A patent/CN100573792C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100573792C (en) | 2009-12-23 |
KR20060014981A (en) | 2006-02-16 |
CN1734701A (en) | 2006-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482754B2 (en) | Plasma display panel | |
US7486022B2 (en) | Plasma display panel (PDP) | |
KR100918411B1 (en) | Plasma display panel | |
KR100615239B1 (en) | Plasma display panel | |
KR100581933B1 (en) | Plasma display panel | |
KR100581929B1 (en) | Plasma display panel | |
KR100708648B1 (en) | Plasma display panel | |
KR100696474B1 (en) | Plasma display panel | |
KR100581904B1 (en) | Plasma display panel | |
KR100592309B1 (en) | Plasma display panel | |
KR100751362B1 (en) | Plasma display panel | |
KR100918417B1 (en) | Plasma display panel | |
KR100659079B1 (en) | Plasma display panel | |
KR100581943B1 (en) | Plasma display panel | |
KR100592315B1 (en) | Plasma display panel | |
KR100647600B1 (en) | Plasma display panel | |
KR100626028B1 (en) | Plasma display panel | |
KR100592308B1 (en) | Plasma display panel | |
KR20060027515A (en) | Plasma display panel | |
KR100581957B1 (en) | Plasma display panel | |
KR100573142B1 (en) | Plasma display panel | |
KR100670316B1 (en) | Plasma display panel | |
KR100696468B1 (en) | Plasma display panel | |
KR100768218B1 (en) | Plasma display panel | |
KR20050101431A (en) | Plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |