KR100592283B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100592283B1
KR100592283B1 KR1020040050757A KR20040050757A KR100592283B1 KR 100592283 B1 KR100592283 B1 KR 100592283B1 KR 1020040050757 A KR1020040050757 A KR 1020040050757A KR 20040050757 A KR20040050757 A KR 20040050757A KR 100592283 B1 KR100592283 B1 KR 100592283B1
Authority
KR
South Korea
Prior art keywords
discharge
dielectric layer
electrodes
substrate
disposed
Prior art date
Application number
KR1020040050757A
Other languages
Korean (ko)
Other versions
KR20060001614A (en
Inventor
강경두
이원주
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050757A priority Critical patent/KR100592283B1/en
Publication of KR20060001614A publication Critical patent/KR20060001614A/en
Application granted granted Critical
Publication of KR100592283B1 publication Critical patent/KR100592283B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널은, 상측 기판과; 상측 기판상에 형성된 상측 유전체층과; 상측 기판과 대향되게 배치된 하측 기판과; 상측 유전체층과 대향되며 하측 기판상에 형성된 하측 유전체층과; 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; 방전셀마다 배치된 형광체층과; 방전셀들 내에 채워진 방전 가스와; 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 방전셀마다 대응되게 배치된 투명전극들과 투명전극들의 각 일측에 접속된 제1버스전극과, 제1버스전극과 이격되며 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; 하측 유전체층 내에 매립되고, 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함한다. A plasma display panel according to the present invention comprises: an upper substrate; An upper dielectric layer formed on the upper substrate; A lower substrate disposed to face the upper substrate; A lower dielectric layer opposite the upper dielectric layer and formed on the lower substrate; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; A phosphor layer disposed for each discharge cell; A discharge gas filled in the discharge cells; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of each of the transparent electrodes and the transparent electrodes disposed to correspond to each discharge cell, and spaced apart from the first bus electrode and connected to each other side of the transparent electrodes. Upper discharge electrodes each having a second bus electrode; A lower discharge electrode embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each discharge cell.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 종래의 일 예에 따른 플라즈마 디스플레이 패널을 도시한 평면도.1 is a plan view showing a plasma display panel according to a conventional example.

도 2는 도 1에 있어서, 방전셀들에 배치된 방전전극들의 구조를 일부 발췌하여 도시한 평면도. FIG. 2 is a plan view of a portion of the structure of the discharge electrodes disposed in the discharge cells of FIG.

도 3은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널을 도시한 평면도. 3 is a plan view showing a plasma display panel according to an embodiment of the present invention;

도 4는 도 3에 있어서, 표시영역을 일부 발췌하여 도시한 분리 사시도. FIG. 4 is an exploded perspective view of a portion of the display area shown in FIG. 3; FIG.

도 5는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도. 5 is a cross-sectional view taken along the line VV of FIG. 4.

〈도면의 주요 부호에 대한 간단한 설명〉<Brief description of the major symbols in the drawings>

111..상측 기판 112..상측 방전전극111. Upper substrate 112. Upper discharge electrode

113..투명전극 114..제1버스전극113. Transparent electrode 114. First bus electrode

115..제2버스전극 116..상측 유전체층115. Second bus electrode 116. Upper dielectric layer

121..하측 기판 122..하측 방전전극121. Lower substrate 122. Lower discharge electrode

123..하측 유전체층 124..격벽123. Lower dielectric layer 124 Bulkhead

127..형광체층 131..방전셀127 phosphor layer 131 discharge cell

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 균일한 휘도 특성을 확보할 수 있도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다. The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to ensure uniform luminance characteristics.

통상적으로, 플라즈마 디스플레이 패널은 밀폐된 공간에 설치된 전극들 사이에 가스가 충전된 상태에서 전극에 소정의 전압을 인가하여 글로우 방전(glow discharge)이 일어나도록 하고, 방전시 발생되는 자외선에 의해 소정 패턴으로 형성된 형광체층을 여기시켜 화상을 형성하게 된다. In general, a plasma display panel applies a predetermined voltage to an electrode while a gas is charged between electrodes provided in an enclosed space so that a glow discharge occurs, and a predetermined pattern is generated by ultraviolet rays generated during discharge. The phosphor layer thus formed is excited to form an image.

상기 플라즈마 디스플레이 패널은 구동방법에 따라 직류형 또는 교류형 또는 혼합형(Hybrid type)으로 분류된다. 그리고, 전극구조에 따라 방전에 필요한 최소 2개의 전극을 갖는 것과, 3개의 전극을 갖는 것으로 구분된다. 직류형의 경우에는 보조방전을 유도하기 위하여 보조전극이 추가되고, 교류형의 경우에는 어드레스방전과 유지방전을 분리하여 어드레스 속도를 향상시키기 위하여 어드레스전극이 도입된다. 또한, 교류형은 방전을 이루는 전극의 배치에 따라 대향 방전형 전극구조와 면 방전형 전극구조로 분류될 수 있는데, 상기 대향 방전형 전극구조의 경우에는 방전을 형성하는 2개의 유지전극이 기판들에 각각 위치하여 패널의 수직축으로 방전이 형성되는 구조이며, 면 방전형 전극구조는 방전을 형성하는 2개의 유지전극이 동일한 기판상에 위치하여 기판의 한 평면상에 방전이 형성되는 구조이다. The plasma display panel is classified into a direct current type, an alternating current type, or a hybrid type according to a driving method. And, depending on the electrode structure, it is divided into having at least two electrodes required for discharge and having three electrodes. In the case of the direct current type, an auxiliary electrode is added to induce an auxiliary discharge. In the case of the alternating current type, an address electrode is introduced to separate the address discharge and the sustain discharge to improve the address speed. In addition, the alternating current type may be classified into a counter discharge electrode structure and a surface discharge electrode structure according to the arrangement of the electrodes for discharging. In the case of the counter discharge electrode structure, the two sustain electrodes forming the discharge are formed of substrates. The surface discharge type electrode structure is a structure in which discharge is formed on one plane of the substrate by placing two sustain electrodes forming the discharge on the same substrate.

이와 같은 다양한 구조를 갖는 플라즈마 디스플레이 패널들 중에서, 통상적인 대향 방전형 2전극 구조를 갖는 플라즈마 디스플레이 패널은, 상측 기판과, 상 기 상측 기판의 하면에 형성된 상측 유전체층과, 상기 상측 유전체층 내에 매립된 상측 방전전극들을 구비한 상측 패널을 포함하고, 상기 상측 기판과 대향되도록 배치된 하측 기판과, 상기 하측 기판의 상면에 형성된 하측 유전체층과, 상기 하측 유전체층 내에 매립되며 상측 방전전극들과 교차하는 방향으로 형성된 하측 방전전극들과, 상기 하측 유전체층 상에 형성되어 방전셀들을 한정하는 격벽과, 상기 방전셀들마다 배치된 형광체층을 구비한 하측 패널을 포함하여 구성된다. Among the plasma display panels having such various structures, a plasma display panel having a conventional counter discharge type two-electrode structure includes an upper substrate, an upper dielectric layer formed on the lower surface of the upper substrate, and an upper side embedded in the upper dielectric layer. An upper panel having discharge electrodes, the lower substrate being disposed to face the upper substrate, a lower dielectric layer formed on an upper surface of the lower substrate, and embedded in the lower dielectric layer and intersecting with upper discharge electrodes; And a lower panel including lower discharge electrodes, barrier ribs formed on the lower dielectric layer to define discharge cells, and a phosphor layer disposed for each of the discharge cells.

이와 같이 구성된 플라즈마 디스플레이 패널(1)은 도 1에 도시된 바와 같이, 상측 패널(10)과 하측 패널(20) 사이가 결합된 중앙측에는 화상이 구현되는 표시영역(D)이 마련되어 있으며, 상기 상측 패널(10)의 일측 가장자리에는 상측 방전전극(11)들 즉, 도 2의 상측 방전전극(11)마다 구비된 버스전극(13)들의 단자부(13a)들이 배치된 상측 단자영역(T1)이 마련되어 있다. 이와 마찬가지로, 상기 하측 패널(20)의 일측 가장자리에는 하측 방전전극(21)들의 단자부(21a)들이 배치된 하측 단자영역(T2)이 마련되어 있다. 상기 표시영역(D)에는 상측 방전전극(11)들과 하측 방전전극(21)들이 교차하는 영역들에 각각 대응되는 도 2에 도시된 방전셀(31)들이 구비되어 있다. 상기 방전셀(31)은 칼라 구현을 위해 적,녹,청색 서브 픽셀들(31R)(31G)(31B) 중에서 어느 하나에 각각 해당되는데, 상기 적,녹,청색 서브 픽셀들(31R)(31G)(31B)은 단위 픽셀(30)을 구성하게 된다. In the plasma display panel 1 configured as described above, as shown in FIG. 1, a display area D for displaying an image is provided at a central side where the upper panel 10 and the lower panel 20 are coupled to each other. An upper terminal region T1 is provided at one edge of the panel 10, in which terminal portions 13a of the bus electrodes 13 provided for each of the upper discharge electrodes 11, that is, the upper discharge electrodes 11 of FIG. 2, are disposed. have. Similarly, a lower terminal area T2 on which one side edge of the lower discharge electrodes 21 is disposed is disposed at one edge of the lower panel 20. The display area D includes the discharge cells 31 shown in FIG. 2 corresponding to regions where the upper discharge electrodes 11 and the lower discharge electrodes 21 cross each other. The discharge cells 31 correspond to any one of red, green, and blue subpixels 31R, 31G, and 31B for color implementation, and the red, green, and blue subpixels 31R, 31G, respectively. 31B constitutes the unit pixel 30.

상기 방전셀(31)들에 배치된 상측 방전전극(11)들의 구조는 일 예로서 도 2에 도시된 바와 같이 이루어질 수 있다. The structure of the upper discharge electrodes 11 disposed in the discharge cells 31 may be formed as shown in FIG. 2 as an example.

도시된 바에 따르면, 격벽(22)에 의해 방전셀(31)들이 매트릭스 형태로 한정 되어 있으며, 상기 방전셀(31)들마다 상측 방전전극(11)들과 하측 방전전극(21)들이 각각 교차하여 배치되어 있다. 상기 상측 방전전극(11)은 서로 이격되어 방전셀(31)마다 배치된 투명전극(12)들과, 상기 투명전극(12)들에 전압을 공급하며 상기 하측 방전전극(21)과 교차하는 방향으로 연장된 버스전극(13)을 구비하고 있다. As shown, the discharge cells 31 are defined in a matrix form by the partition wall 22, and the upper discharge electrodes 11 and the lower discharge electrodes 21 cross each of the discharge cells 31. It is arranged. The upper discharge electrodes 11 are spaced apart from each other, and the transparent electrodes 12 disposed for each of the discharge cells 31 and a direction in which a voltage is supplied to the transparent electrodes 12 and cross the lower discharge electrodes 21. The bus electrode 13 extends.

이와 같이 상측 방전전극(11)에 구비된 버스전극(13)의 일단부는 도 1의 상측 단자영역(T1)으로 연장되어 단자부(13a)를 이루게 되며, 상기 버스전극(13)들의 단자부(13a)들을 통해서는 외부에 위치한 구동부로부터 전압이 인가된다. One end of the bus electrode 13 provided in the upper discharge electrode 11 extends to the upper terminal region T1 of FIG. 1 to form the terminal portion 13a, and the terminal portions 13a of the bus electrodes 13 are formed. The voltage is applied from the driving unit located outside.

그런데, 상기 버스전극(13)들에는 전압이 인가되는 단자부(13a)들로부터 멀어질수록 전압 강하가 생길 수 있다. 이러한 전압 강하는 특히, 통상적으로 가로 방향으로 연장된 버스전극(13)이 세로 방향으로 연장된 하측 방전전극(21)보다 길게 형성되므로, 버스전극(13)에 발생될 가능성이 높다. 상기 버스전극(13)들에 있어서의 전압 강하는 휘도 저하를 야기하며, 이에 따라 패널(1) 전체에 걸쳐 휘도가 균일하게 되지 못하게 되는 문제를 나타내게 된다. However, the voltage drop may occur in the bus electrodes 13 as they move away from the terminal portions 13a to which voltage is applied. This voltage drop is particularly likely to occur in the bus electrode 13 because the bus electrode 13 extending in the horizontal direction is formed longer than the lower discharge electrode 21 extending in the longitudinal direction. The voltage drop in the bus electrodes 13 causes a decrease in luminance, thereby causing a problem in that the luminance is not uniform throughout the panel 1.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 상측 방전전극의 구조를 개선하여 균일한 휘도 특성을 얻을 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel which can obtain a uniform luminance characteristic by improving the structure of the upper discharge electrode.

상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,

상측 기판과; An upper substrate;

상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate;

상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate;

상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate;

상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells;

상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell;

상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells;

상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes each having a second bus electrode connected to each other side;

상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 한다. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed corresponding to each of the discharge cells.

여기서, 상기 제1버스전극은 상기 상측 기판의 일측 가장자리로 단자부가 인출되고, 상기 제2버스전극은 상기 상측 기판의 타측 가장자리로 단자부가 각각 인출되어 전압이 동시에 인가되는 것이 바람직하다. Here, it is preferable that the terminal part is drawn out to one side edge of the upper substrate, and the second bus electrode is drawn out to the other edge of the upper substrate, and the voltage is applied simultaneously.

여기서, 상기 격벽은 서로 이격되며 상기 하측 방전전극과 평행하게 연장된 세로격벽부들과, 상기 세로격벽부들과 동일 평면상에 상기 세로격벽부들과 교차하 는 방향으로 서로 이격되게 연장된 가로격벽부들을 구비하여 된 것이 바람직하다. Here, the partition walls are spaced apart from each other and vertical partition walls extending in parallel with the lower discharge electrode, and horizontal partition walls extending apart from each other in the direction crossing the vertical partitions on the same plane as the vertical partitions. It is preferable that it was provided.

여기서, 상기 가로격벽부는 서로 이격된 제1,2가로격벽부를 각각 구비하며, 상기 제1,2버스전극은 제1,2가로격벽부상에 각각 대응되게 배치된 것이 바람직하다. Here, the horizontal partition wall portion is provided with a first and second horizontal partition wall spaced apart from each other, the first and second bus electrodes are preferably disposed on the first and second horizontal partition wall portions respectively.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 평면도가 도시되어 있으며, 도 4에는 도 3에 있어서, 표시영역을 일부 발췌한 분리 사시도가 도시되어 있다. 그리고, 도 5에는 도 4의 Ⅴ-Ⅴ선을 따라 절취한 단면도가 도시되어 있다. 3 is a plan view of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 4 is an exploded perspective view partially extracting a display area of FIG. 3. 5 is a cross-sectional view taken along the line VV of FIG. 4.

도 3을 참조하면, 플라즈마 디스플레이 패널(100)은 상측 패널(110)과 상기 상측 패널(110)과 결합된 하측 패널(120)을 구비한다. Referring to FIG. 3, the plasma display panel 100 includes an upper panel 110 and a lower panel 120 coupled to the upper panel 110.

상기 상측 패널(110)에는 소정 패턴으로 형성된 상측 방전전극(112)들이 구비되어 있는데, 도시된 것은 도 4 및 도 5에서의 상측 방전전극(112)마다 구비된 제1,2버스전극(114)(115)을 나타낸다. 그리고, 상기 하측 패널(120)에는 상기 상측 방전전극(112)들과 교차하는 방향으로 형성된 하측 방전전극(122)들이 구비되어 있다. The upper panel 110 includes upper discharge electrodes 112 formed in a predetermined pattern. The first and second bus electrodes 114 are provided for the upper discharge electrodes 112 in FIGS. 4 and 5. (115) is shown. The lower panel 120 includes lower discharge electrodes 122 formed in a direction crossing the upper discharge electrodes 112.

상기 상측 패널(110)과 하측 패널(120) 사이가 결합된 중앙측에는 화상이 구현되는 표시영역(DA)이 형성되어진다. 상기 표시영역(DA)에는 상측 방전전극(112) 들과 하측 방전전극(122)들이 교차하는 영역들에 각각 대응되는 도 4에 도시된 방전셀(131)들이 구비되어 있는데, 상기 방전셀(131)은 칼라 구현을 위해 적,녹,청색 서브 픽셀들(131R)(131G)(131B) 중에서 어느 하나에 각각 해당된다. 상기한 바와 같은 적,녹,청색 서브 픽셀들(131R)(131G)(131B)은 단위 픽셀(130)을 구성하게 된다. A display area DA for displaying an image is formed at the center side where the upper panel 110 and the lower panel 120 are coupled to each other. The display area DA includes discharge cells 131 illustrated in FIG. 4 corresponding to areas where the upper discharge electrodes 112 and the lower discharge electrodes 122 cross each other. ) Corresponds to any one of red, green, and blue subpixels 131R, 131G, and 131B for color implementation. The red, green, and blue subpixels 131R, 131G, and 131B as described above constitute the unit pixel 130.

그리고, 상기 표시영역(DA)의 외측에는 단자영역들(TA1)(TA2)(TA3)이 형성되어지는데, 상기 상측 패널(110)의 양측 가장자리에 각각 형성된 제1,2상측 단자영역(TA1)(TA2)과, 하측 패널(120)의 일측 가장자리에 형성된 하측 단자영역(TA3)이 그것이다. Further, terminal areas TA1, TA2, and TA3 are formed outside the display area DA, and the first and second upper terminal areas TA1 formed at both edges of the upper panel 110, respectively. TA2 and the lower terminal area TA3 formed at one edge of the lower panel 120 are the same.

본 실시예에 따르면, 상기 제1,2상측 단자영역(TA1)(TA2)에는 상측 방전전극(112)마다 구비된 제1버스전극(114)의 단자부(114a)와 제2버스전극(115)의 단자부(115a)가 각각 배분되어 배치된다. 즉, 상기 제1상측 단자영역(TA1)에는 제1버스전극(114)들의 단자부(114a)들이 배치되며, 상기 제2상측 단자영역(TA2)에는 제2버스전극(115)들의 단자부(115a)들이 배치되어진다. 이러한 단자부들(114a)(115a)을 통해서는 외부에 위치한 구동부(미도시)로부터 전압이 인가되어진다. According to the present exemplary embodiment, the terminal portion 114a and the second bus electrode 115 of the first bus electrode 114 provided for each of the upper discharge electrodes 112 are provided in the first and second upper terminal areas TA1 and TA2. The terminal portions 115a of are respectively distributed and arranged. That is, the terminal portions 114a of the first bus electrodes 114 are disposed in the first upper terminal area TA1, and the terminal portions 115a of the second bus electrodes 115 are disposed in the second upper terminal area TA2. Are placed. Voltages are applied from a driving unit (not shown) located outside through the terminal parts 114a and 115a.

한편, 상기 표시영역(DA)은 도 4 및 도 5에 도시된 바와 같은 구조로 이루어질 수 있다. The display area DA may have a structure as shown in FIGS. 4 and 5.

도시된 바에 따르면, 상측 패널(110)에는 상측 기판(111)이 구비되어 있다. 상기 상측 기판(111)은 화상이 보여질 수 있도록 가시광선이 투과될 수 있는 유리 와 같은 투명한 재료로 형성되어진다. 상기 상측 기판(111)의 하면에는 본 발명의 일 특징에 따른 상측 방전전극(112)들이 소정 패턴으로 배열되어 있는데, 이에 대한 상세한 내용은 후술하기로 한다. As shown, the upper panel 110 is provided with an upper substrate 111. The upper substrate 111 is formed of a transparent material such as glass through which visible light can be transmitted so that an image can be seen. On the lower surface of the upper substrate 111, the upper discharge electrodes 112 according to an aspect of the present invention are arranged in a predetermined pattern, details of which will be described later.

상기 상측 방전전극(112)들은 PbO, B2O3, SiO2 등과 같은 유전체로 형성된 상측 유전체층(116)에 의해 덮여져 매립되어 있는데, 상기 상측 유전체층(116)은 방전시 하전 입자들이 상측 방전전극(112)들에 직접 충돌하여 상측 방전전극(112)들을 손상시키는 것을 방지하며, 하전 입자들을 유도하는 역할을 한다. 그리고, 상기 상측 유전체층(116)의 하면에는 MgO 등으로 형성된 상측 보호층(117)에 의해 덮여지는 것이 바람직한데, 상기 상측 보호층(117)은 방전시 하전 입자들이 상측 유전체층(116)에 직접 충돌하여 상측 유전체층(116)을 손상시키는 것을 방지하며, 하전 입자들이 충돌하게 되면 2차 전자를 방출시켜 방전 효율을 높이는 역할을 한다. The upper discharge electrodes 112 are embedded and covered by an upper dielectric layer 116 formed of a dielectric material such as PbO, B 2 O 3 , SiO 2, and the like, wherein the upper dielectric layer 116 is filled with charged particles during discharge. It prevents damage to the upper discharge electrode (112) by directly hitting the (112), and serves to induce charged particles. In addition, the lower surface of the upper dielectric layer 116 is preferably covered by an upper protective layer 117 formed of MgO, etc., wherein the upper protective layer 117 directly impinges charged particles on the upper dielectric layer 116 during discharge. Thus, the upper dielectric layer 116 is prevented from being damaged, and when charged particles collide with each other, secondary electrons are emitted to increase discharge efficiency.

상기와 같이 구성된 상측 패널(110)과 결합되는 하측 패널(120)은, 상측 기판(111)과 대향되도록 배치된 하측 기판(121)을 구비한다. The lower panel 120 coupled to the upper panel 110 configured as described above includes a lower substrate 121 disposed to face the upper substrate 111.

상기 하측 기판(121)의 상면에는 하측 방전전극(122)들이 상측 방전전극(112)들과 교차하는 방향으로 각각 연장되며 소정 간격으로 이격됨으로써, 스트라이프 형태로 배열되어 있다. 상기 하측 방전전극(122)들은 하측 유전체층(123)에 의해 덮여져 매립되어 있으며, 상기 하측 유전체층(123)상에는 격벽(124)이 소정 패턴으로 형성되어 있다. Lower discharge electrodes 122 extend in a direction crossing each of the upper discharge electrodes 112 and are spaced at predetermined intervals on the upper surface of the lower substrate 121, and are arranged in a stripe shape. The lower discharge electrodes 122 are covered and embedded by the lower dielectric layer 123, and the partition wall 124 is formed in a predetermined pattern on the lower dielectric layer 123.

상기 격벽(124)은 서브 픽셀들에 각각 해당되는 방전셀(131)들로 한정하여, 인접한 방전셀(131)들 사이의 크로스 토크(cross talk)를 방지하게 된다. 상기 격벽(124)은 도시된 바에 따르면, 서로 이격되어 연장된 세로격벽부(125)들과, 상기 세로격벽부(125)들과 동일 평면상에 상기 세로격벽부(125)들과 교차하는 방향으로 서로 이격되게 연장된 가로격벽부(126)들을 구비함으로써, 폐쇄형 구조의 방전셀(131)들로 한정시키고 있다. The barrier rib 124 is limited to discharge cells 131 corresponding to subpixels, thereby preventing cross talk between adjacent discharge cells 131. As shown in the figure, the barrier ribs 124 intersect the vertical barrier ribs 125 extending apart from each other and the vertical barrier ribs 125 on the same plane as the vertical barrier ribs 125. By having the horizontal partition wall portion 126 extending to be spaced apart from each other, it is limited to the discharge cells 131 of the closed structure.

여기서, 상기 세로격벽부(125)들은 하측 방전전극(122)들과 각각 평행하게 연장되며, 상기 세로격벽부(125)들 사이에 하측 방전전극(122)이 하나씩 배치될 수 있도록 형성되어 있다. 그리고, 상기 가로격벽부(126)들은 도시된 바와 같이, 서로 이격되어 그 사이에 공간(132)이 형성된 제1,2가로격벽부(126a)(126b)를 각각 구비할 수 있다. 상기 제1,2가로격벽부(126a)(126b) 사이의 공간(132)을 포함한 영역은 비방전 영역에 해당하게 되는데, 상기 비방전 영역에는 상측 방전전극(112)마다 구비된 제1,2버스전극(114)(115)이 각각 배치될 수 있다. 상기 제1,2가로격벽부(126a)(126b)들 사이의 공간(132)은 가스의 유동 통로로서의 역할을 할 수도 있다. 한편, 상기 격벽은 전술한 바에 한정되지 않고, 스트라이프 형태나 델타 형태 등과 같은 다양한 구조로 이루어질 수도 있을 것이다. Here, the vertical bulkheads 125 extend in parallel with the lower discharge electrodes 122, respectively, and the lower discharge electrodes 122 may be disposed one by one between the vertical bulkheads 125. As illustrated, the horizontal partition walls 126 may be provided with first and second horizontal partition walls 126a and 126b spaced apart from each other and having a space 132 therebetween. An area including the space 132 between the first and second horizontal partitions 126a and 126b corresponds to a non-discharge area, and the first and second bus electrodes provided for each upper discharge electrode 112 in the non-discharge area. 114 and 115 may be disposed respectively. The space 132 between the first and second horizontal partitions 126a and 126b may serve as a flow path of gas. On the other hand, the partition wall is not limited to the above, it may be made of a variety of structures, such as stripe form or delta form.

상기와 같은 격벽(124)에 의해 구획된 방전셀(131)들 내에는 방전시 발생된 자외선에 의해 여기됨으로써 가시광선을 발산하는 형광체층(127)이 각각 배치되어 있다. 여기서, 상기 형광체층(127)은 도시된 바에 따르면 격벽(124)의 측면에만 대응되도록 형성되어 있으나, 이에 반드시 한정되지는 않는다. In the discharge cells 131 partitioned by the partition wall 124 as described above, phosphor layers 127 that emit visible light by being excited by ultraviolet rays generated during discharge are disposed. Here, the phosphor layer 127 is formed to correspond only to the side surface of the partition wall 124 as shown, but is not necessarily limited thereto.

상기 형광체층(127)은 칼라 구현을 위하여 적색,녹색,청색 형광체들 중에서 어느 하나의 형광체로서 선택되어 형성될 수 있는데, 이에 따라 적,녹,청색 형광체층들로 구분되어진다. 그리고, 상기 적,녹,청색 형광체층들에 따라 방전셀들은 적,녹,청색 서브 픽셀들(131R)(131G)(131B)로 구분되어진다. 이러한 적,녹,청색 서브 픽셀들(131R)(131G)(131B)은 단위 픽셀(130)을 구성하게 된다. The phosphor layer 127 may be selected and formed as any one of red, green, and blue phosphors for color implementation, and thus are divided into red, green, and blue phosphor layers. In addition, the discharge cells are divided into red, green, and blue subpixels 131R, 131G, and 131B according to the red, green, and blue phosphor layers. The red, green, and blue subpixels 131R, 131G, and 131B form the unit pixel 130.

상기와 같이 격벽(124)과 형광체층(127)이 소정 패턴으로 형성된 하측 유전체층(123)에 있어서, 격벽(124)과 형광체층(127)이 형성되지 않은 상면에는 하측 보호층(128)이 형성되어 있다. 상기 하측 보호층(128)은 상기 상측 보호층(117)과 마찬가지로, 방전시 하전 입자들이 하측 유전체층(123)에 직접 충돌하여 하측 유전체층(123)을 손상시키는 것을 방지하며, 하전 입자들이 충돌하게 되면 2차 전자를 방출시켜 방전 효율을 높이는 역할을 하게 된다. 상기 하측 보호층(128)은 MgO 등으로 형성될 수 있다. 한편, 상기 하측 보호층은 전술한 바에 한정되지 않고, 하측 유전체층상에 전면적으로 형성되며, 이에 따라 격벽과 형광체층이 하측 보호층상에 형성될 수도 있다. 상기와 같이 구성된 방전셀(131)들 내에는 Ne, Xe 등이 혼합된 방전 가스가 채워지게 된다. In the lower dielectric layer 123 having the partition wall 124 and the phosphor layer 127 formed in a predetermined pattern as described above, the lower passivation layer 128 is formed on the upper surface where the partition wall 124 and the phosphor layer 127 are not formed. It is. Like the upper passivation layer 117, the lower passivation layer 128 prevents the charged particles from directly colliding with the lower dielectric layer 123 to damage the lower dielectric layer 123 when discharged, and when the charged particles collide with each other. The secondary electrons are emitted to increase the discharge efficiency. The lower protective layer 128 may be formed of MgO or the like. On the other hand, the lower protective layer is not limited to the above, it is formed entirely on the lower dielectric layer, whereby the partition and the phosphor layer may be formed on the lower protective layer. In the discharge cells 131 configured as described above, a discharge gas mixed with Ne, Xe, and the like is filled.

한편, 상기 상측 방전전극(112)은 본 발명의 일 특징에 따르면, 방전셀(131)마다 대응되게 배치된 투명전극(113)들과, 상기 투명전극(113)마다 공히 배치되어 접속된 제1,2버스전극(114)(115)을 구비한다. Meanwhile, according to an aspect of the present invention, the upper discharge electrode 112 may include transparent electrodes 113 corresponding to each discharge cell 131 and a first electrode connected to each of the transparent electrodes 113. And two bus electrodes 114 and 115.

상기 투명전극(113)은 제1,2버스전극(114)(115)보다 넓은 방전 면적을 가짐으로써, 방전 영역을 증대시킴으로써, 저전압 구동과 휘도 향상을 가능하게 한다. 상기 투명전극(113)은 형광체층(127)으로부터 발산된 가시광선이 상측 기판(111)을 통해 투과하는 것을 방해하지 않도록 ITO(indium tin oxide) 등과 같은 투명한 재료로 형성될 수 있다. The transparent electrode 113 has a larger discharge area than the first and second bus electrodes 114 and 115, thereby increasing the discharge area, thereby enabling low voltage driving and improving luminance. The transparent electrode 113 may be formed of a transparent material such as indium tin oxide (ITO) to prevent visible light emitted from the phosphor layer 127 from being transmitted through the upper substrate 111.

상기 투명전극(113)들에는 구동부로부터 전압을 인가받는 제1,2버스전극(114)(115)에 의해 전압이 공급되어지는데, 상기 제1,2버스전극(114)(115)은 전기 전도도가 상대적으로 낮은 ITO로 형성된 투명전극(113)들의 전기 저항을 개선하기 위하여 도전성이 우수한 금속, 예컨대 은(Ag)이나 구리(Cu) 등으로 형성되어진다.Voltages are supplied to the transparent electrodes 113 by first and second bus electrodes 114 and 115 that receive a voltage from a driver, and the first and second bus electrodes 114 and 115 have electrical conductivity. In order to improve the electrical resistance of the transparent electrodes 113 formed of relatively low ITO, it is formed of a metal having excellent conductivity such as silver (Ag) or copper (Cu).

상기 제1,2버스전극(114)(115)은 투명전극(113)의 폭보다 작은 폭을 가지고 서로 이격되어 투명전극(113)의 양측 단부에 각각 접속되어 있으며, 상기 하측 방전전극(122)과 교차하는 방향으로 각각 연장되어 있다. 상기 제1,2버스전극(114)(115)은 전술한 바와 같은 금속으로 이루어짐에 따라 불투명한 성질을 가지므로, 형광체층(127)으로부터 발산된 가시광선의 투과율을 저하시키지 않도록, 방전셀(131)의 외측 가장자리에, 바람직하게는 가로격벽부(126)의 제1,2가로격벽(126a)(126b)이 각각 연장된 방향을 따라 상기 제1,2가로격벽(126a)(126b)상에 각각 대응되도록 배치되어 있다. The first and second bus electrodes 114 and 115 have a width smaller than that of the transparent electrode 113 and are spaced apart from each other and are connected to both ends of the transparent electrode 113, respectively, and the lower discharge electrode 122 Extend in a direction intersecting with. Since the first and second bus electrodes 114 and 115 are made of metal as described above, the first and second bus electrodes 114 and 115 have an opaque property, so that the discharge cells 131 do not lower the transmittance of visible light emitted from the phosphor layer 127. On the first and second horizontal bulkheads 126a and 126b in a direction in which the first and second horizontal bulkheads 126a and 126b of the horizontal bulkhead part 126 extend, respectively. It is arrange | positioned so that each may correspond.

상기와 같이 상측 방전전극(112)이 구성됨에 따라, 투명전극(113)들에는 제1버스전극(114)뿐만 아니라 제2버스전극(115)에 의해서도 전압이 공급될 수 있다. 이때, 도 3을 참조하여 설명한 바와 같이, 상기 제1,2버스전극(114)(115)에 각각 구비된 단자부들(114a)(115a)은 상측 기판(111)의 양측 가장자리들에 각각 위치한 제1,2상측 단자영역(TA1)(TA2)으로 각각 배분된 상태로 배치되어 있으므로, 상기 제1버스전극(114)의 단자부(114a)를 통해 인가된 전압이 투명전극(113)들에 공급되며, 상기 제1버스전극(114a)의 단자부(114a)의 반대측에 위치한 제2버스전극(115)의 단자부(115a)를 통해 인가된 전압이 투명전극(113)들에 공급될 수 있다. 여기서, 상기 제1,2버스전극(114)(115)으로부터 투명전극(113)들로의 전압 공급은 동시에 이루어진다. As the upper discharge electrode 112 is configured as described above, the transparent electrodes 113 may be supplied with voltage not only by the first bus electrode 114 but also by the second bus electrode 115. In this case, as described with reference to FIG. 3, the terminal portions 114a and 115a of the first and second bus electrodes 114 and 115 are respectively positioned at both edges of the upper substrate 111. Since the first and second terminal areas TA1 and TA2 are disposed in a distributed state, voltages applied through the terminal parts 114a of the first bus electrode 114 are supplied to the transparent electrodes 113. The voltage applied through the terminal portion 115a of the second bus electrode 115 positioned on the opposite side of the terminal portion 114a of the first bus electrode 114a may be supplied to the transparent electrodes 113. The voltage supply from the first and second bus electrodes 114 and 115 to the transparent electrodes 113 is simultaneously performed.

이와 같이 제1,2버스전극(114)(115)을 따라 배열된 투명전극(113)들은 서로 반대측에 위치한 제1,2버스전극(114)(115)의 단자부들(114a)(115a)을 통하여 인가된 전압을 공급받을 수 있게 되어, 제1버스전극(114)의 단자부(114a)로부터 인가된 전압이 단자부(114a)로부터 멀어질수록 제1버스전극(114)에 생기는 전압 강하는, 반대측에 위치한 제2버스전극(115)의 단자부(115a)로부터 전압이 인가됨에 따라 보완될 수 있게 된다. 따라서, 제1,2버스전극(114)(115)이 연장된 방향을 따라 배열된 방전셀(131)들에서의 방전이 전체적으로 균일하게 실행될 수 있어, 패널(100) 전체에 걸쳐 균일한 휘도 특성을 얻을 수 있게 된다. As described above, the transparent electrodes 113 arranged along the first and second bus electrodes 114 and 115 may connect the terminal portions 114a and 115a of the first and second bus electrodes 114 and 115 positioned on opposite sides. The voltage applied to the first bus electrode 114 may be supplied as the voltage applied from the terminal portion 114a of the first bus electrode 114 moves away from the terminal portion 114a. As a voltage is applied from the terminal portion 115a of the second bus electrode 115 positioned at, it can be compensated. Therefore, the discharge in the discharge cells 131 arranged along the extending direction of the first and second bus electrodes 114 and 115 can be performed uniformly as a whole, so that the luminance characteristics are uniform throughout the panel 100. You will get

상기와 같이 구성된 플라즈마 디스플레이 패널의 작동을 개략적으로 설명하면 다음과 같다. Referring to the operation of the plasma display panel configured as described above is as follows.

상기 상측 방전전극(112)과 하측 방전전극(122) 중에서 어느 하나는 스캔 및 유지전극으로 작용을 하고, 다른 하나는 어드레스 및 유지전극으로 작용을 하게 되는데, 상기 상측 방전전극(112)이 스캔 및 유지전극으로 작용하고, 하측 방전전극(122)이 어드레스 및 유지전극으로 작용한다고 할 때, 상기 상측 방전전극(112)의 제1,2버스전극(114)(115)을 통하여 투명전극(113)들에 스캔 전압 이 인가되고, 하측 방전전극(122)에 어드레스 전압이 인가되면, 상측 방전전극(112)과 하측 방전전극(122) 사이의 교차점에 상응하는 방전셀(131)에서 어드레스방전이 일어나게 된다. 상기 어드레스방전 이후에, 상측 방전전극(112)과 하측 방전전극(122) 사이에 유지 전압이 교번하여 인가되면, 하전 입자가 상하 방향으로 이동하여 유지방전이 일어나게 된다. 상기와 같은 유지방전에 의하여 방전 가스로부터 자외선이 방출되며, 상기 자외선에 의해 방전셀(131) 내에 배치된 형광체층(127)이 여기되며, 여기된 형광체층(127)으로부터 가시광이 발산됨으로써, 패널(100)에 화상이 구현되어진다. One of the upper discharge electrode 112 and the lower discharge electrode 122 serves as a scan and sustain electrode, and the other serves as an address and sustain electrode, and the upper discharge electrode 112 scans and When the lower discharge electrode 122 acts as an address and sustain electrode, the transparent electrode 113 is formed through the first and second bus electrodes 114 and 115 of the upper discharge electrode 112. When the scan voltage is applied to the field and the address voltage is applied to the lower discharge electrode 122, the address discharge occurs in the discharge cell 131 corresponding to the intersection between the upper discharge electrode 112 and the lower discharge electrode 122. do. After the address discharge, when the sustain voltage is alternately applied between the upper discharge electrode 112 and the lower discharge electrode 122, the charged particles move in the up and down direction to generate a sustain discharge. Ultraviolet rays are emitted from the discharge gas by the sustain discharge as described above, and the phosphor layer 127 disposed in the discharge cell 131 is excited by the ultraviolet rays, and visible light is emitted from the excited phosphor layer 127, thereby providing a panel ( The image is embodied in 100).

상술한 바와 같이, 본 발명에 따르면, 상측 방전전극에 제1,2버스전극을 구비하되, 서로 반대측에 위치한 제1,2버스전극의 단자부들을 통하여 인가된 전압을 투명전극들에 공급함으로써, 제1,2버스전극의 단자부로부터 각각 멀어질수록 생길 수 있는 전압 강하를 서로 보완할 수 있다. 따라서, 제1,2버스전극이 연장된 방향을 따라 배열된 방전셀들에서의 방전이 전체적으로 균일하게 실행될 수 있어, 패널 전체에 걸쳐 균일한 휘도 특성을 얻을 수 있는 효과를 얻을 수 있다. As described above, according to the present invention, the first and second bus electrodes are provided on the upper discharge electrode, and the voltage applied through the terminal parts of the first and second bus electrodes positioned on the opposite sides is supplied to the transparent electrodes. The voltage drops that may occur as the distance from the terminal portions of the first and second bus electrodes are compensated for each other. Therefore, the discharge in the discharge cells arranged along the direction in which the first and second bus electrodes are extended can be performed uniformly as a whole, thereby obtaining an effect of obtaining uniform luminance characteristics over the entire panel.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (8)

상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; 상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극으로서 상기 제1버스전극은 상기 상측 기판의 일측 가장자리로 단자부가 인출되고, 상기 제2버스전극은 상기 상측 기판의 타측 가장자리로 단자부가 각각 인출되어 전압이 동시에 인가되는 제1,제2 버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, As the second bus electrode connected to each other side, the first bus electrode is drawn out of the terminal portion to one edge of the upper substrate, and the second bus electrode is drawn out of the terminal portion to the other edge of the upper substrate, thereby simultaneously applying voltage. Upper discharge electrodes each having first and second bus electrodes; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells. 삭제delete 상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; 상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극으로서 상기 제1,2버스전극은 상기 방전셀의 양측 가장자리에 각각 배치되는 제1,2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes having first and second bus electrodes respectively disposed at opposite edges of the discharge cell as second bus electrodes connected to respective other sides; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells. 상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes each having a second bus electrode connected to each other side; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들과A lower discharge electrode embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells; 상기 상측 기판과 하측 기판 사이에 형성되고 서로 이격되며 상기 하측 방전전극과 평행하게 연장된 세로격벽부들과, 상기 세로격벽부들과 동일 평면상에 상기 세로격벽부들과 교차하는 방향으로 서로 이격되게 연장된 가로격벽부들로서 방전셀들을 한정하는 격벽;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. Vertical barrier ribs formed between the upper substrate and the lower substrate and spaced apart from each other and extended to be parallel to the lower discharge electrode, and spaced apart from each other in a direction crossing the vertical barrier ribs on the same plane as the vertical barrier ribs. And a partition wall defining discharge cells as horizontal partition parts. 제 4항에 있어서, The method of claim 4, wherein 상기 가로격벽부는 서로 이격된 제1,2가로격벽부를 각각 구비하며, 상기 제1,2버스전극은 제1,2가로격벽부상에 각각 대응되게 배치된 것을 특징으로 하는 플라즈마 디스플레이 패널. And the horizontal barrier ribs are provided with first and second horizontal barrier ribs spaced apart from each other, and the first and second bus electrodes are disposed on the first and second horizontal barrier ribs, respectively. 상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; 상기 방전셀마다 격벽의 측면상에 배치된 형광체층과; A phosphor layer disposed on the side surface of the partition wall for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes each having a second bus electrode connected to each other side; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells. 상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 유전체층의 하면에 형성된 상측 보호층과;An upper protective layer formed on a lower surface of the upper dielectric layer; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; 상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes each having a second bus electrode connected to each other side; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells. 상측 기판과; An upper substrate; 상기 상측 기판상에 형성된 상측 유전체층과;An upper dielectric layer formed on the upper substrate; 상기 상측 기판과 대향되게 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 유전체층과 대향되며 상기 하측 기판상에 형성된 하측 유전체층과;A lower dielectric layer facing the upper dielectric layer and formed on the lower substrate; 상기 하측 유전체층의 상면에 형성된 하측보호층과;A lower protective layer formed on an upper surface of the lower dielectric layer; 상기 상측 기판과 하측 기판 사이에 형성되어 방전셀들로 한정하는 격벽과; Barrier ribs formed between the upper substrate and the lower substrate to define discharge cells; 상기 방전셀마다 배치된 형광체층과; A phosphor layer disposed for each discharge cell; 상기 방전셀들 내에 채워진 방전 가스와; Discharge gas filled in the discharge cells; 상기 상측 유전체층 내에 매립되는 것으로, 서로 이격되어 상기 방전셀마다 대응되게 배치된 투명전극들과 상기 투명전극들의 각 일측에 접속된 제1버스전극과, 상기 제1버스전극과 이격되며 상기 투명전극들의 각 타측에 접속된 제2버스전극을 각각 구비한 상측 방전전극들과; Buried in the upper dielectric layer, the first and second bus electrodes connected to each side of the transparent electrodes spaced apart from each other and corresponding to each of the discharge cells, and spaced apart from the first bus electrode, Upper discharge electrodes each having a second bus electrode connected to each other side; 상기 하측 유전체층 내에 매립되고, 상기 상측 방전전극들과 각각 교차하는 방향으로 연장되며, 상기 방전셀마다 대응되게 배치된 하측 방전전극들;을 포함하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And lower discharge electrodes embedded in the lower dielectric layer, extending in a direction crossing each of the upper discharge electrodes, and disposed to correspond to each of the discharge cells.
KR1020040050757A 2004-06-30 2004-06-30 Plasma display panel KR100592283B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050757A KR100592283B1 (en) 2004-06-30 2004-06-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050757A KR100592283B1 (en) 2004-06-30 2004-06-30 Plasma display panel

Publications (2)

Publication Number Publication Date
KR20060001614A KR20060001614A (en) 2006-01-06
KR100592283B1 true KR100592283B1 (en) 2006-06-22

Family

ID=37104730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050757A KR100592283B1 (en) 2004-06-30 2004-06-30 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100592283B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122549A (en) * 1987-11-06 1989-05-15 Oki Electric Ind Co Ltd Gas discharge display device
KR20000004385A (en) * 1998-06-30 2000-01-25 김영환 Method of forming electrodes of plasma display panel
KR20030044828A (en) * 2001-11-30 2003-06-09 마쯔시다덴기산교 가부시키가이샤 Electrode material, dielectric material and plasma display panel using them
JP2003187709A (en) * 2001-12-14 2003-07-04 Nec Corp Structure and forming method of bus electrode for plasma display panel
KR20040066276A (en) * 2003-01-17 2004-07-27 엘지전자 주식회사 Method of forming dielectric on the upper substrate of the plasma display panel
KR20060000757A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Plasma display panel

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122549A (en) * 1987-11-06 1989-05-15 Oki Electric Ind Co Ltd Gas discharge display device
KR20000004385A (en) * 1998-06-30 2000-01-25 김영환 Method of forming electrodes of plasma display panel
KR20030044828A (en) * 2001-11-30 2003-06-09 마쯔시다덴기산교 가부시키가이샤 Electrode material, dielectric material and plasma display panel using them
JP2003187709A (en) * 2001-12-14 2003-07-04 Nec Corp Structure and forming method of bus electrode for plasma display panel
KR20040066276A (en) * 2003-01-17 2004-07-27 엘지전자 주식회사 Method of forming dielectric on the upper substrate of the plasma display panel
KR20060000757A (en) * 2004-06-29 2006-01-06 삼성에스디아이 주식회사 Plasma display panel

Also Published As

Publication number Publication date
KR20060001614A (en) 2006-01-06

Similar Documents

Publication Publication Date Title
KR100615210B1 (en) Plasma display panel
KR100592283B1 (en) Plasma display panel
KR100918415B1 (en) Plasma display panel
KR100647654B1 (en) Plasma display panel
KR100751362B1 (en) Plasma display panel
KR100647618B1 (en) Plasma display panel
KR100603300B1 (en) Plasma display panel
KR100918416B1 (en) Plasma display panel
KR100647669B1 (en) Plasma display panel
KR100603359B1 (en) Plasma display panel
KR100592275B1 (en) Plasma display panel
KR100626028B1 (en) Plasma display panel
KR100603301B1 (en) Plasma display panel
KR100647638B1 (en) Plasma display panel
KR100708725B1 (en) Plasma display panel
KR100670314B1 (en) Plasma display panel
KR100719542B1 (en) Display panel
KR100730203B1 (en) Plasma display panel
KR100581955B1 (en) Plasma display panel
KR100708726B1 (en) Plasma display panel
KR100669379B1 (en) Plasma display panel
KR100784561B1 (en) Plasma Display Panel
KR100615188B1 (en) Plasma display panel
KR100647593B1 (en) Plasma display panel
KR100457623B1 (en) Plasma dispaly panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee