KR100620232B1 - Method for fabricating flash memory device - Google Patents
Method for fabricating flash memory device Download PDFInfo
- Publication number
- KR100620232B1 KR100620232B1 KR1020040118397A KR20040118397A KR100620232B1 KR 100620232 B1 KR100620232 B1 KR 100620232B1 KR 1020040118397 A KR1020040118397 A KR 1020040118397A KR 20040118397 A KR20040118397 A KR 20040118397A KR 100620232 B1 KR100620232 B1 KR 100620232B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- floating gate
- flash memory
- ono
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 43
- 239000010410 layer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 보다 자세하게는 ONO 구조를 갖는 플래시 메모리 소자에 있어서 플로팅 게이트, ONO 및 콘트롤 게이트 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of forming a floating gate, an ONO, and a control gate in a flash memory device having an ONO structure.
본 발명의 플래시 메모리 소자의 제조 방법은 플로팅 게이트 폴리 실리콘, ONO막, 컨트롤 게이트 폴리 실리콘이 차례로 형성된 반도체 기판 상에 산화막과의 식각 선택비가 우수한 CH3F 가스를 포함한 혼합가스를 사용하여 상기 ONO막의 질화막까지 식각하고, ONO막의 나머지 산화막을 제거 후, 플로팅 게이트 폴리 실리콘을 식각종말점을 추가하여 제거함으로써, 공정 마진을 넓히고, 플로팅 게이트 손실을 줄이며, 안정된 터널 산화막 두께를 유지할 수 있다.In the method of manufacturing a flash memory device of the present invention, a floating gas polysilicon, an ONO film, and a control gate polysilicon are sequentially formed using a mixed gas containing a CH 3 F gas having excellent etching selectivity with an oxide film on a semiconductor substrate. By etching to the nitride film, removing the remaining oxide film of the ONO film, and removing the floating gate polysilicon by adding an etching endpoint, process margins can be widened, floating gate loss can be reduced, and stable tunnel oxide film thickness can be maintained.
플래시 메모리, 플로팅 게이트, ONO, 콘트롤 게이트.Flash memory, floating gate, ONO, control gate.
Description
도 1a 내지 도 1g는 종래기술에 따른 플래시 메모리 소자의 공정 단면도.1A to 1G are cross-sectional views of a flash memory device according to the prior art.
도 2a 내지 도 2c는 본 발명에 따른 플래시 메모리 소자의 공정 단면도.2A to 2C are cross-sectional views of a flash memory device according to the present invention.
본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 보다 자세하게는 ONO 구조를 갖는 플래시 메모리 소자에 있어서 플로팅 게이트, ONO 및 콘트롤 게이트 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, to a method of forming a floating gate, an ONO, and a control gate in a flash memory device having an ONO structure.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 휘발성(volatile)이면서 데이터의 입·출력이 빠른 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입·출력이 느린 ROM(read only memory) 제품으로 크게 구분할 수 있다.Semiconductor memory devices, such as dynamic random access memory (DRAM) and static random access memory (SRAM), are volatile and fast data input / output that loses data over time, and data is input once. If you do this, you can maintain the status, but it can be divided into ROM (read only memory) products with slow data input and output.
일반적으로, 플래시 메모리 소자는 프로그래밍 및 소거 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그램 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 메모리 소자이다. 이러한 플래시 소자는 대체로 한 개의 트랜지스터로서 한 비트의 저장 상태를 실현하며 전기적으로 프로그래밍과 소거를 수행한다. 이와 같은 특성을 갖는 플래시 메모리 소자는 실리콘 기판상에 형성된 박막의 터널 산화막과, 절연막의 개재하에 적층된 플로팅 게이트 및 콘트롤 게이트를 포함하여 이루어진다.In general, a flash memory device is a memory device manufactured by taking advantage of EPROM having programming and erasing characteristics and EEPROM having electrical and programing and erasing characteristics. Such a flash device is generally a transistor, which realizes a bit of storage and electrically programming and erasing. A flash memory device having such characteristics includes a tunnel oxide film of a thin film formed on a silicon substrate, and a floating gate and a control gate stacked under an insulating film.
불휘발성 메모리 장치는 거의 무기한의 축적용량을 갖는데, EEPROM(electrically erasable and programmable ROM)과 같이 전기적으로 데이터의 입·출력이 가능한 플래시 메모리에 대한 수요가 늘고 있다. 이들 장치의 메모리 셀은 일반적으로 실리콘 기판 상에 형성된 플로팅 게이트를 구비하는 수직 적층형 게이트 구조를 갖는다. 다층 게이트 구조는 전형적으로 하나 이상의 터널 산화막 또는 층간 절연막과, 상기 플로팅 게이트의 위 또는 주변에 형성된 콘트롤 게이트를 포함한다. 이 구조를 갖는 플래시 메모리 셀의 프로그램은 드레인 측에 채널 열 전자(channel hot electron)를 형성시켜 상기 전자를 플로팅 게이트에 축적함으로 써 셀 트랜지스터의 문턱전압을 증가시키는 동작이다. 반면에, 메모리 셀의 소거 동작은 기판과 플로팅 게이트 간에 고전압을 발생시켜 플로팅 게이트에 축적된 전자를 방출함으로써 셀 트랜지스터의 문턱전압을 낮추는 것이다.Nonvolatile memory devices have an almost indefinite storage capacity, and there is an increasing demand for flash memory capable of electrically inputting and outputting data such as electrically erasable and programmable ROM (EEPROM). Memory cells in these devices generally have a vertically stacked gate structure with floating gates formed on a silicon substrate. The multilayer gate structure typically includes one or more tunnel oxide or interlayer dielectrics and a control gate formed on or around the floating gate. The program of the flash memory cell having this structure is an operation of increasing the threshold voltage of the cell transistor by forming channel hot electrons on the drain side and accumulating the electrons in the floating gate. On the other hand, the erase operation of the memory cell lowers the threshold voltage of the cell transistor by generating a high voltage between the substrate and the floating gate to release electrons accumulated in the floating gate.
플로팅 게이트는 데이터의 프로그램 및 소거시 터널 산화막의 전하 특성에 중요한 역할을 하며 터널링 소오스로 제공되며, 통상 도핑된 폴리실리콘으로 형성 한다.The floating gate plays an important role in the charge characteristics of the tunnel oxide film during the programming and erasing of data and serves as a tunneling source and is usually formed of doped polysilicon.
층간 절연막은 플로팅 게이트 내에 저장된 전하를 보존하는 역할을 하며, 통상 하부 산화막/질화막/상부 산화막이 적층된 ONO막으로 형성한다.The interlayer insulating film serves to preserve charge stored in the floating gate, and is usually formed of an ONO film in which a lower oxide film / nitride film / upper oxide film is stacked.
콘트롤 게이트는 데이터의 프로그램 및 소거시 기판의 전자들을 플로팅 게이트로 이동시키거나 상기 플로팅 게이트 내의 전자들을 기판으로 이동시키기 위하여 전압이 인가되는 층으로서, 저항을 낮추기 위하여 폴리실리콘과 금속 실리사이드가 적층된 폴리사이드 구조로 형성한다.The control gate is a layer in which a voltage is applied to move electrons of a substrate to a floating gate or to move electrons in the floating gate to a substrate during programming and erasing of data. It is formed by the side structure.
한편, 종래에는 플래시 메모리 소자의 크기가 작아짐에 따라 저항이 낮은 텅스텐으로 게이트 라인을 형성하고, 후속 열공정시 텅스텐의 이상 산화를 방지하게 위해 산화 방지용 차폐(SEALING) 질화막을 형성하는 기술이 제안되었다.Meanwhile, in the related art, a technique of forming a gate line from tungsten having a low resistance as the size of a flash memory device is reduced and forming an oxidation shielding nitride film to prevent abnormal oxidation of tungsten in a subsequent thermal process is proposed.
이러한 기술을 사용한 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하면 다음과 같다.Referring to the manufacturing method of the flash memory device according to the prior art using such a technique as follows.
도 1a 내지 1e는 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정별 단면도이다.1A to 1E are cross-sectional views of processes for describing a method of manufacturing a flash memory device according to the prior art.
종래 기술에 따른 플래시 메모리 소자의 제조 방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(1)의 셀 영역부(a)상에 형성된 플로팅 게이트용 폴리실리콘층(5), ONO막(7), 콘트롤 게이트용 폴리실리콘층(9), 텅스텐층(11) 및 하드 마스크 질화막(13) 전면과 측면에 산화 방지용 실링 질화막(15)을 증착한다. 이때, 상기 산화 방지용 실링 질화막(15)을 증착하기 이전에 콘트롤 게이트 라인 식각을 진행하여 게이트 라인 형태를 갖춘다.In the method of manufacturing a flash memory device according to the related art, as shown in FIG. 1A, the floating
여기서, 미설명 도면부호 8은 상기 콘트롤 게이트용 폴리실리콘층(9)의 측면을 보호하기 위해 형성된 선택성 산화막이다. 상기 실리콘 기판(1)의 셀 주변 영역부(b)상에는 플로팅 게이트용 폴리실리콘층만이 없고, 나머지 부분들은 셀 영역부(a)의 부분과 동일하다.Here,
그 다음, 도 1b에 도시된 바와 같이, 상기 셀 영역부(a) 및 셀 주변 영역부(b)의 산화방지용 실링 질화막(15)을 이방성 식각하여 스페이서 형태를 갖춘 산화 방지용 실링 질화막 패턴(15a)을 형성한다.Next, as shown in FIG. 1B, the oxidation-resistant sealing
이어서, 도 1c에 도시된 바와 같이, 상기 셀 주변 영역부(b)는 포토 레지스트 패턴(17)으로 덮고, 상기 셀 영역부(a)는 상기 터널 산화막(3) 표면이 노출되도록 플로팅 게이트용 폴리실리콘층(5)과 ONO막(7)을 선택적으로 식각하여 일정 모양으로 패터닝된 플로팅 게이트용 폴리실리콘층 패턴(5a)과 ONO막 패턴(7a)을 형성한다.Subsequently, as shown in FIG. 1C, the cell periphery region b is covered with a
그 다음, 도면에는 도시하지 않았지만, 상기 실리콘 기판(1)의 셀 영역부(a) 표면에 붕소나 비소같은 이온을 주입하여 소오스 및 드레인(미도시)을 형성한다. 이후, 후속 열공정을 진행하면, 도 1d에 도시된 바와 같이, 산화막(19a)(19b)이 성장한다.Next, although not shown, a source and a drain (not shown) are formed by implanting ions such as boron or arsenic into the surface of the cell region a of the
이어서, 도 1e에 도시된 바와 같이, 상기 전체 구조의 상면에 스페이서용 질화막을 형성하고 이를 선택적으로 패터닝하여 스페이서(21)를 형성한 후, 후속 공정을 진행하여 플래시 메모리 소자를 완성한다.Subsequently, as shown in FIG. 1E, a nitride nitride film for spacers is formed on the upper surface of the entire structure and selectively patterned to form the
그러나, 상기와 같은 종래기술에 따른 플래시 메모리 소자의 제조 공정에서 는 게이트 식각 공정시 ONO의 측면이 안쪽으로 치고 들어오는 문제가 발생하여 플로팅 게이트에 저장된 전자들이 콘트롤 게이트 등으로 이동되는 손실이 발생함으로써 메모리 기능을 저하시키는 문제가 발생한다. 또한, ONO 식각시 기존의 C-F계 가스를 사용하게 되면 얕은 트렌치 소자분리막(Shallow Trench Isolation, 이하 STI)의 손실(recess)을 가져오는 문제도 발생한다.However, in the manufacturing process of the flash memory device according to the prior art as described above, a problem occurs that the side of the ONO hits the inside during the gate etching process, so that the electrons stored in the floating gate are moved to the control gate. Problems deteriorate. In addition, when the conventional C-F-based gas is used during the etching of the ONO, there is a problem that a shallow trench isolation (STI) loss is caused.
도 1f는 상기 STI recess(22)를 나타낸 것이고, 도 1g는 상기 도 1f의 A-A' 단면을 도시한 것으로, 상기 ONO(7)의 측면이 안쪽으로 치고 들어오는 현상을 나타낸 것이다.FIG. 1F illustrates the STI recess 22, and FIG. 1G illustrates a cross-sectional view taken along line A-A 'of FIG. 1F, and illustrates a phenomenon in which the side surface of the
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 플로팅 게이트 폴리 실리콘, ONO막, 컨트롤 게이트 폴리 실리콘이 차례로 형성된 반도체 기판 상에 산화막과의 식각 선택비가 우수한 CH3F 가스를 포함한 혼합가스를 사용하여 상기 ONO막의 질화막까지 식각하고, ONO막의 나머지 산화막을 제거 후, 플로팅 게이트 폴리 실리콘을 식각종말점을 추가하여 제거함으로써, 공정 마진을 넓히고, 플로팅 게이트 손실을 줄이며, 안정된 터널 산화막 두께를 유지할 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above-mentioned disadvantages and problems of the prior art, CH 3 F excellent in etching selectivity with the oxide film on the semiconductor substrate in which the floating gate polysilicon, ONO film, control gate polysilicon is formed in turn. By using a mixed gas containing gas to etch to the nitride film of the ONO film, and after removing the remaining oxide film of the ONO film, by removing the floating gate polysilicon by adding an etching endpoint, the process margins, reducing the floating gate loss, stable tunnel It is an object of the present invention to provide a method of manufacturing a flash memory device capable of maintaining the oxide film thickness.
본 발명의 상기 목적은 반도체 기판 상에 터널 산화막, 플로팅 게이트, ONO 절연막, 콘트롤 게이트가 차례로 형성되는 단계; 포토 레지스트를 형성하고 패터닝하고 마스크로 활용하여 상기 플로팅 게이트를 식각하는 단계; CH3F 가스를 포함한 혼합 가스를 사용하여 상기 ONO 절연막 중 질화막을 포함하여 식각하는 단계; 및 상기 ONO 절연막 중 잔여 산화막을 식각하고 플로팅 게이트를 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 플래시 메모리 소자의 제조 방법에 의해 달성된다.The above object of the present invention comprises the steps of forming a tunnel oxide film, a floating gate, an ONO insulating film, a control gate on a semiconductor substrate in sequence; Forming, patterning, and using a photoresist as a mask to etch the floating gate; Etching including the nitride film of the ONO insulating film using a mixed gas including a CH 3 F gas; And etching the remaining oxide film and etching the floating gate in the ONO insulating film.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.
도 2a 내지 도 2c는 본 발명에 따른 플래시 메모리 소자의 공정 단면도를 나타낸 것이다. 먼저, 도 2a에 도시된 바와 같이, 반도체 기판(70) 상에 터널 산화막(60)이 형성되고, 플로팅 게이트(50)/ONO 절연막(40)/콘트롤 게이트(30)구조가 형성되는 바, 상기 콘트롤 게이트(30)를 제거하기 위해 마스크로써 포토 레지스트(PR)(80)를 형성하여 식각공정을 진행한다.2A to 2C show cross-sectional views of a flash memory device according to the present invention. First, as shown in FIG. 2A, a
다음, 도 2b에 도시된 바와 같이, 상기 O(41)N(42)O(43) 구조 중 질화막(42)까지 식각한다. 이 때의 식각 가스로는 산화막과의 식각 선택비가 우수한 CH3F 가스를 포함한 혼합 가스를 사용하며, 하기와 같은 조건 범위에서 진행한다.Next, as shown in FIG. 2B, the
즉, 소스 파워(Source power)는 300Ｗ 내지 500Ｗ, 바이어스 파워(bias power)는 0Ｗ 내지 150Ｗ, 압력은 100mT 내지 140mT, CH3F 유량은 20sccm 내지 50sccm, CF4 유량은 5sccm 내지 40sccm, O2 유량은 100sccm 내지 300sccm, Ar 유량은 200sccm 내지 400sccm 으로 진행한다.That is, source power is 300 kV to 500 kV, bias power is 0 kV to 150 kV, pressure is 100 mT to 140 mT, CH 3 F flow rate is 20 sccm to 50 sccm, CF 4 flow rate is 5 sccm to 40 sccm, O 2 flow rate Silver 100sccm to 300sccm, Ar flow rate proceeds to 200sccm to 400sccm.
다음, 도 2c는 상기 플로팅 게이트(50)를 식각한 후의 단면도를 나타낸 것으로, 이 때 플로팅 게이트 폴리 실리콘의 메인 식각에 앞서, 상기 CF4 가스 조건을 이용하여 산화막(43) 제거 공정인 BT(bottom) 공정을 사용하여 잔존하는 ONO 산화막(43)을 제거한 후, 플로팅 게이트 폴리 실리콘의 메인 식각을 진행한다.Next, FIG. 2C is a cross-sectional view of the
즉, 상기 도 2c의 단면이 형성되는 공정은, CF4 식각 가스를 포함하는 혼합가스로 표면 산화막(43)을 제거하는 공정, Cl2와 HBr 혼합 가스를 사용하는 프로파일을 형성하는 공정 및 HBr 식각 가스를 이용하여 잔류 폴리 실리콘을 제거하는 공정으로 이루어지는 것이다.That is, the process of forming the cross section of FIG. 2C includes a process of removing the
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.
따라서, 본 발명의 플래시 메모리 소자의 제조 방법은 플로팅 게이트 폴리 실리콘, ONO막, 컨트롤 게이트 폴리 실리콘이 차례로 형성된 반도체 기판 상에 산화막과의 식각 선택비가 우수한 CH3F 가스를 포함한 혼합가스를 사용하여 상기 ONO막의 질화막까지 식각하고, ONO막의 나머지 산화막을 제거 후, 플로팅 게이트 폴리 실리콘을 식각종말점을 추가하여 제거함으로써, 공정 마진을 넓히고, 플로팅 게이트 손실을 줄이며, 안정된 터널 산화막 두께를 유지할 수 있다.Accordingly, the method of manufacturing a flash memory device of the present invention uses a mixed gas containing CH 3 F gas having an excellent etching selectivity with an oxide film on a semiconductor substrate on which a floating gate polysilicon, an ONO film, and a control gate polysilicon are sequentially formed. By etching to the nitride film of the ONO film, removing the remaining oxide film of the ONO film, and removing the floating gate polysilicon by adding an etching end point, it is possible to widen the process margin, reduce the floating gate loss, and maintain a stable tunnel oxide film thickness.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118397A KR100620232B1 (en) | 2004-12-31 | 2004-12-31 | Method for fabricating flash memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118397A KR100620232B1 (en) | 2004-12-31 | 2004-12-31 | Method for fabricating flash memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078439A KR20060078439A (en) | 2006-07-05 |
| KR100620232B1 true KR100620232B1 (en) | 2006-09-08 |
Family
ID=37170343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118397A KR100620232B1 (en) | 2004-12-31 | 2004-12-31 | Method for fabricating flash memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620232B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782784B1 (en) * | 2006-12-27 | 2007-12-05 | 동부일렉트로닉스 주식회사 | Flash memory device and method for manufacturing thereof |
| KR101001466B1 (en) | 2007-03-06 | 2010-12-14 | 주식회사 하이닉스반도체 | Method of manufacturing a non-volatile memory device |
-
2004
- 2004-12-31 KR KR1020040118397A patent/KR100620232B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078439A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669864B1 (en) | Method for manufacturing a non-volatile memory device | |
| KR100632640B1 (en) | Method for fabricating flash memory device | |
| KR20120124706A (en) | Semiconductor device and method of manufacturing the same | |
| KR100745957B1 (en) | Method of manufacturing a flash memory device | |
| US7049189B2 (en) | Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations | |
| KR100953050B1 (en) | Nonvolatile memory device and method of manufacturing the same | |
| KR100806787B1 (en) | Method of Manufacturing Flash Semiconductor Device | |
| KR100567624B1 (en) | Method of manufacturing a semiconductor device | |
| KR20080022272A (en) | Flash memory device and manufacturing method thereof | |
| KR20070080333A (en) | Method of manufacturing a flash memeory device | |
| KR100620232B1 (en) | Method for fabricating flash memory device | |
| KR100620233B1 (en) | Method for fabricating the flash memory device | |
| JP2010010349A (en) | Nonvolatile semiconductor storage device, and manufacturing method of the same | |
| KR100501464B1 (en) | Method for manufacturing non-volatile memory devices | |
| JP2010027967A (en) | Method for manufacturing non-volatile semiconductor storage device | |
| KR20080034714A (en) | Non-volatile memory device and manufacturing method for the same | |
| KR100620222B1 (en) | Method for fabricating the flash memory device | |
| KR101008222B1 (en) | Method for manufacturing Non-volatile memory device | |
| KR100771553B1 (en) | Buried type non-volatile memory device having charge trapping layer and method for fabricating the same | |
| KR100640529B1 (en) | Method for fabricating the flash memory device | |
| KR20080060361A (en) | Method for manufacturing semiconductor device having manos structure | |
| KR20080084188A (en) | Nonvolatile memory device and method of manufacturing nonvolatile memory device | |
| KR100562742B1 (en) | Semiconductor device and fabricating method thereof | |
| JP2004253571A (en) | Semiconductor device and method of manufacturing the same | |
| KR20050031299A (en) | Method for manufacturing control gate of the flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100722 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |