KR100620222B1 - Method for fabricating the flash memory device - Google Patents

Method for fabricating the flash memory device Download PDF

Info

Publication number
KR100620222B1
KR100620222B1 KR1020040118372A KR20040118372A KR100620222B1 KR 100620222 B1 KR100620222 B1 KR 100620222B1 KR 1020040118372 A KR1020040118372 A KR 1020040118372A KR 20040118372 A KR20040118372 A KR 20040118372A KR 100620222 B1 KR100620222 B1 KR 100620222B1
Authority
KR
South Korea
Prior art keywords
etching
flash memory
memory device
floating gate
remaining
Prior art date
Application number
KR1020040118372A
Other languages
Korean (ko)
Other versions
KR20060077890A (en
Inventor
최부경
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040118372A priority Critical patent/KR100620222B1/en
Publication of KR20060077890A publication Critical patent/KR20060077890A/en
Application granted granted Critical
Publication of KR100620222B1 publication Critical patent/KR100620222B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 보다 자세하게는 플래시 메모리 게이트의 구조적 특성상 안정적인 공정을 진행하는데 있어 어려움이 존재하는 바, 본 발명은 게이트를 형성하는 식각 공정을 보다 안정적으로 진행하기 위한 플래시 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, there is a difficulty in proceeding a stable process due to the structural characteristics of a flash memory gate, and the present invention provides a method for more stably performing an etching process for forming a gate. A method of manufacturing a flash memory device.

본 발명의 플래시 메모리 소자의 제조 방법은 콘트롤 게이트 식각 후, 잔여 콘트롤 게이트와 ONO막과 플로팅 게이트 식각을 진행할 때 CF4 를 포함하는 혼합가스를 사용하여 150% 내지 250% 과식각하고, 이 후 잔여 ONO막의 식각시 CHF3 를 포함하는 혼합가스를 사용하며, 이 후 잔여 플로팅 게이트 식각시 터널 산화막을 식각종말점으로 함으로써, 상기 CHF3 를 포함하는 혼합가스의 사용으로 폴리와 산화막 간의 높은 식각 선택비로 인해, 터널 산화막의 손상을 방지하여 상기 잔여 플로팅 게이트 식각시 터널 산화막을 정확한 식각종말점으로 활용할 수 있고, 후속공정에 있어 상기 터널 산화막의 활용도를 높일 수 있다.In the method of manufacturing a flash memory device of the present invention, after performing the control gate etching, the etching of the remaining control gate and the ONO film and the floating gate is overetched by 150% to 250% using a mixed gas containing CF4, and then the remaining ONO When the film is etched, a mixed gas containing CHF 3 is used, and the tunnel oxide film is etched as an end point for etching the remaining floating gate. By preventing damage to the oxide layer, the tunnel oxide layer may be used as an accurate etching endpoint when the remaining floating gate is etched, and the utilization of the tunnel oxide layer may be increased in a subsequent process.

플래시 메모리, 콘트롤 게이트, ONO, 플로팅 게이트.Flash memory, control gate, ONO, floating gate.

Description

플래시 메모리 소자의 제조 방법{Method for fabricating the flash memory device} Method for fabricating the flash memory device             

도 1a 내지 도 1e는 종래기술에 따른 플래시 메모리 소자의 공정 단면도.1A-1E are cross-sectional views of a flash memory device according to the prior art.

도 2a 내지 도 2g는 본 발명에 따른 플래시 메모리 소자의 공정 단면도.2A-2G are cross-sectional views of a flash memory device in accordance with the present invention.

본 발명은 플래시 메모리 소자의 제조 방법에 관한 것으로, 보다 자세하게는 플래시 메모리 게이트의 구조적 특성상 안정적인 공정을 진행하는데 있어 어려움이 존재하는 바, 본 발명은 게이트를 형성하는 식각 공정을 보다 안정적으로 진행하기 위한 플래시 메모리 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a flash memory device, and more particularly, there is a difficulty in proceeding a stable process due to the structural characteristics of a flash memory gate, and the present invention provides a method for more stably performing an etching process for forming a gate. A method of manufacturing a flash memory device.

일반적으로, 플래시 메모리 소자는 프로그래밍 및 소거 특성을 구비한 이피롬(EPROM)과 전기적으로 프로그램 및 소거 특성을 확보하는 이이피롬(EEPROM)의 장점을 살려 제조된 메모리 소자이다. 이러한 플래시 소자는 대체로 한 개의 트랜지스터로서 한 비트의 저장 상태를 실현하며 전기적으로 프로그래밍과 소거를 수행한 다. 이와 같은 특성을 갖는 플래시 메모리 소자는 실리콘 기판상에 형성된 박막의 터널 산화막과, 절연막의 개재하에 적층된 플로팅 게이트 및 컨트롤 게이트를 포함하여 이루어진다.In general, a flash memory device is a memory device manufactured by taking advantage of EPROM having programming and erasing characteristics and EEPROM having electrical and programing and erasing characteristics. Such a flash device is typically a transistor, which realizes a bit of storage and is electrically programmed and erased. A flash memory device having such characteristics includes a tunnel oxide film of a thin film formed on a silicon substrate, and a floating gate and a control gate stacked under an insulating film.

플로팅 게이트는 데이터의 프로그램 및 소거시 터널 산화막의 전하 특성에 중요한 역할을 하며 터널링 소오스로 제공되며, 통상 도핑된 폴리실리콘으로 형성한다.The floating gate plays an important role in the charge characteristics of the tunnel oxide film during programming and erasing of data and serves as a tunneling source and is usually formed of doped polysilicon.

층간 절연막은 플로팅 게이트 내에 저장된 전하를 보존하는 역할을 하며, 통상 하부 산화막/질화막/상부 산화막이 적층된 ONO막으로 형성한다.The interlayer insulating film serves to preserve charge stored in the floating gate, and is usually formed of an ONO film in which a lower oxide film / nitride film / upper oxide film is stacked.

컨트롤 게이트는 데이터의 프로그램 및 소거시 기판의 전자들을 플로팅 게이트로 이동시키거나 상기 플로팅 게이트 내의 전자들을 기판으로 이동시키기 위하여 전압이 인가되는 층으로서, 저항을 낮추기 위하여 폴리실리콘과 금속 실리사이드가 적층된 폴리사이드 구조로 형성한다.The control gate is a layer in which a voltage is applied to move electrons of a substrate to a floating gate or to move electrons in the floating gate to a substrate when programming and erasing data. It is formed by the side structure.

한편, 종래에는 플래시 메모리 소자의 크기가 작아짐에 따라 저항이 낮은 텅스텐으로 게이트 라인을 형성하고, 후속 열공정시 텅스텐의 이상 산화를 방지하게 위해 산화 방지용 차폐(SEALING) 질화막을 형성하는 기술이 제안되었다.Meanwhile, in the related art, a technique of forming a gate line from tungsten having a low resistance as the size of a flash memory device is reduced and forming an oxidation shielding nitride film to prevent abnormal oxidation of tungsten in a subsequent thermal process is proposed.

이러한 기술을 사용한 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하면 다음과 같다.Referring to the manufacturing method of the flash memory device according to the prior art using such a technique as follows.

도 1a 내지 1e는 종래 기술에 따른 플래시 메모리 소자의 제조 방법을 설명하기 위한 공정별 단면도이다.1A to 1E are cross-sectional views of processes for describing a method of manufacturing a flash memory device according to the prior art.

종래 기술에 따른 플래시 메모리 소자의 제조 방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(1)의 셀 영역부(a)상에 형성된 플로팅 게이트용 폴리실리콘층(5), ONO막(7), 컨트롤 게이트용 폴리실리콘층(9), 텅스텐층(11) 및 하드 마스크 질화막(13) 전면과 측면에 산화 방지용 실링 질화막(15)을 증착한다. 이때, 상기 산화 방지용 실링 질화막(15)을 증착하기 이전에 컨트롤 게이트 라인 식각을 진행하여 게이트 라인 형태를 갖춘다.In the method of manufacturing a flash memory device according to the related art, as shown in FIG. 1A, the floating gate polysilicon layer 5 and the ONO film 7 formed on the cell region portion a of the silicon substrate 1. The oxidation preventing sealing nitride film 15 is deposited on the front and side surfaces of the control gate polysilicon layer 9, the tungsten layer 11, and the hard mask nitride film 13. At this time, the control gate line is etched before depositing the anti-oxidation sealing nitride film 15 to have a gate line shape.

여기서, 미설명 도면부호 8은 상기 컨트롤 게이트용 폴리실리콘층(9)의 측면을 보호하기 위해 형성된 선택성 산화막이다. 상기 실리콘 기판(1)의 셀 주변 영역부(b)상에는 플로팅 게이트용 폴리실리콘층만이 없고, 나머지 부분들은 셀 영역부(a)의 부분과 동일하다.Here, reference numeral 8 is a selective oxide film formed to protect the side surface of the polysilicon layer 9 for the control gate. Only the floating silicon polysilicon layer is present on the cell peripheral region b of the silicon substrate 1, and the remaining portions are the same as the cell region a.

그 다음, 도 1b에 도시된 바와 같이, 상기 셀 영역부(a) 및 셀 주변 영역부(b)의 산화방지용 실링 질화막(15)을 이방성 식각하여 스페이서 형태를 갖춘 산화 방지용 실링 질화막 패턴(15a)을 형성한다.Next, as shown in FIG. 1B, the oxidation-resistant sealing nitride film pattern 15a having a spacer shape is anisotropically etched from the cell region a and the cell peripheral region b. To form.

이어서, 도 1c에 도시된 바와 같이, 상기 셀 주변 영역부(b)는 포토 레지스트 패턴(17)으로 덮고, 상기 셀 영역부(a)는 상기 터널 산화막(3) 표면이 노출되도록 플로팅 게이트용 폴리실리콘층(5)과 ONO막(7)을 선택적으로 식각하여 일정 모양으로 패터닝된 플로팅 게이트용 폴리실리콘층 패턴(5a)과 ONO막 패턴(7a)을 형성한다.Subsequently, as shown in FIG. 1C, the cell periphery region b is covered with a photoresist pattern 17, and the cell region a is covered with a floating gate poly such that the surface of the tunnel oxide layer 3 is exposed. The silicon layer 5 and the ONO film 7 are selectively etched to form a floating gate polysilicon layer pattern 5a and an ONO film pattern 7a patterned in a predetermined shape.

그 다음, 도면에는 도시하지 않았지만, 상기 실리콘 기판(1)의 셀 영역부(a) 표면에 붕소나 비소같은 이온을 주입하여 소오스 및 드레인(미도시)을 형성한다. 이후, 후속 열공정을 진행하면, 도 1d에 도시된 바와 같이, 산화막(19a)(19b)이 성 장한다.Next, although not shown, a source and a drain (not shown) are formed by implanting ions such as boron or arsenic into the surface of the cell region a of the silicon substrate 1. Subsequently, when the subsequent thermal process is performed, as shown in FIG. 1D, oxide films 19a and 19b grow.

이어서, 도 1e에 도시된 바와 같이, 상기 전체 구조의 상면에 스페이서용 질화막을 형성하고 이를 선택적으로 패터닝하여 스페이서(21)를 형성한 후, 후속 공정을 진행하여 플래시 메모리 소자를 완성한다.Subsequently, as shown in FIG. 1E, a nitride nitride film for spacers is formed on the upper surface of the entire structure and selectively patterned to form the spacer 21, and then a subsequent process is performed to complete the flash memory device.

그러나, 상기와 같은 종래기술에 따른 플래시 메모리 소자의 제조 공정에서는 ONO막의 식각시 CF4 가스의 사용으로 인해 폴리와 산화막 사이의 식각 선택비가 부족하므로 ONO 식각 공정에서 플로팅 게이트의 과다한 손실이 발생하고, 심한 경우 터널 산화막이 드러나게 되어 상기 터널 산화막의 식각 및 연마 종말점으로의 적용이 힘들어 지는 문제점이 있다.However, in the manufacturing process of the flash memory device according to the prior art as described above, due to the lack of etching selectivity between the poly and the oxide due to the use of CF 4 gas in the etching of the ONO film, excessive loss of the floating gate occurs in the ONO etching process, In severe cases, there is a problem that the tunnel oxide is exposed, so that it is difficult to apply the tunnel oxide to the etching and polishing endpoints.

따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 콘트롤 게이트 식각 후, 잔여 콘트롤 게이트와 ONO막과 플로팅 게이트 식각을 진행할 때 CF4 를 포함하는 혼합가스를 사용하여 150% 내지 250% 과식각하고, 이 후 잔여 ONO막의 식각시 CHF3 를 포함하는 혼합가스를 사용하며, 이 후 잔여 플로팅 게이트 식각시 터널 산화막을 식각종말점으로 함으로써, 상기 CHF3 를 포함하는 혼합가스의 사용으로 폴리와 산화막 간의 높은 식각 선택비로 인해, 터널 산화막의 손상을 방지하여 상기 잔여 플로팅 게이트 식각시 터널 산화막을 정확한 식각종말점으로 활용할 수 있고, 후속공정에 있어 상기 터널 산화막의 활용도를 높 일 수 있는 플래시 메모리 소자의 제조 방법을 제공함에 본 발명의 목적이 있다.
Accordingly, the present invention is to solve the above disadvantages and problems of the prior art, 150% using a mixed gas containing CF4 when etching the remaining control gate, ONO film and floating gate after the control gate etching By using the mixed gas containing the CHF 3 to over-etched, and then using a mixed gas containing CHF 3 when etching the remaining ONO film, and then to the end of the tunnel oxide film during the etching of the remaining floating gate Due to the high etching selectivity between the poly and the oxide, the flash oxide can be prevented from damaging the tunnel oxide so that the tunnel oxide can be used as an accurate etching endpoint when the remaining floating gate is etched, and the utilization of the tunnel oxide can be increased in subsequent processes. It is an object of the present invention to provide a method for manufacturing a device.

본 발명의 상기 목적은 플로팅 게이트 폴리 실리콘, ONO막, 콘트롤 게이트 폴리 실리콘이 차례로 형성된 반도체 기판 상에 상기 콘트롤 게이트 폴리 실리콘을 식각하는 단계; 상기 잔여 콘트롤 게이트 폴리 실리콘, ONO막, 플로팅 게이트 폴리 실리콘을 CF4를 포함하는 혼합가스로 식각하는 단계; 상기 잔여 ONO막을 CHF3 가스를 포함하는 혼합가스로 식각하는 단계; 및 상기 잔여 플로팅 게이트 폴리 실리콘을 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 플래시 메모리 소자의 제조 방법에 의해 달성된다.The object of the present invention comprises the steps of etching the control gate polysilicon on a semiconductor substrate formed with a floating gate polysilicon , ONO film, control gate polysilicon in turn; Etching the remaining control gate polysilicon, ONO film, and floating gate polysilicon with a mixed gas comprising CF 4 ; Etching the remaining ONO film with a mixed gas comprising CHF 3 gas; And it is achieved by a method of manufacturing a flash memory device, characterized by yirueojim including the step of etching the remaining floating gate polysilicon.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2g는 본 발명에 따른 플래시 메모리 소자의 제조 공정단면도를 나타낸 것이다. 먼저, 도 2a는 플래시 메모리 소자가 형성된 것을 위에서 내려다 본 것이다.2A to 2G illustrate a cross-sectional view of a manufacturing process of a flash memory device according to the present invention. First, FIG. 2A is a top view of a flash memory device formed thereon.

다음, 도 2b 내지 도 2f는 상기 도 2a에서 볼 수 있는 A-A' 부분의 단면도로서, 콘트롤 게이트(60), ONO막(50), 플로팅 게이트(40)가 기판(30) 전면에 형성된 상태에서 식각되어 제거되는 과정을 나타낸 것이다.Next, FIGS. 2B to 2F are cross-sectional views of the AA ′ portion of FIG. 2A, and are etched while the control gate 60, the ONO film 50, and the floating gate 40 are formed on the entire surface of the substrate 30. It shows the process of being removed.

도 2b는 상기 도 2a의 A-A' 부분의 식각이 이루어지기 전의 단면도이다. 다음, 도 2c에서 볼 수 있는 바와 같이, 콘트롤 게이트(60) 식각 공정을 진행한다. 이 때, 상기 도 2b에 나타난 B영역은 구조물의 밀집도가 높기 때문에 공간이 협소하여 식각이 어려우며 식각율이 떨어진다. 따라서, 다음에 이어지는 후속 식각 공정을 통해 정확한 식각이 이루어지도록 하는 것이다.FIG. 2B is a cross-sectional view before etching of the AA ′ portion of FIG. 2A. Next, as shown in FIG. 2C, the control gate 60 is etched. At this time, the region B shown in FIG. 2B has a high density of the structure, so that the space is narrow, so that etching is difficult and the etching rate is decreased. Therefore, the subsequent etching process to be followed to ensure the accurate etching.

다음, 도 2d에 나타난 바와 같이, 잔여 콘트롤 게이트(60)와 ONO막(50)과 플로팅 게이트(40) 식각 공정을 진행한다. 이 때 사용되는 혼합가스는 CF4 가스를 포함하고 플로팅 게이트(40)의 식각율을 높이기 위해 종래의 플로팅 게이트 식각정지점보다 150% 내지 250%로 과식각하여 진행한다.Next, as shown in FIG. 2D, an etching process of the remaining control gate 60, the ONO film 50, and the floating gate 40 is performed. In this case, the mixed gas used includes CF 4 gas and is overetched at 150% to 250% of the conventional floating gate etch stop to increase the etching rate of the floating gate 40.

다음, 도 2e에서 볼 수 있는 바와 같이, 잔여 ONO막(50)을 식각한다. 이 때 사용되는 혼합가스는 CHF3 가스를 포함한다. 이러한 CHF3 를 포함하는 혼합가스는 플로팅 게이트(40)를 형성하는 폴리와 ONO막(50)의 산화막 간에 높은 식각 선택비를 부여하므로, 다음 공정에서 터널 산화막(70)이 안정적인 식각정지점의 역할을 할 수 있도록 한다.Next, as shown in FIG. 2E, the remaining ONO film 50 is etched. The mixed gas used at this time includes a CHF 3 gas. Since the mixed gas including CHF 3 gives a high etching selectivity between the poly constituting the floating gate 40 and the oxide film of the ONO film 50, the tunnel oxide film 70 serves as a stable etching stop point in the following process. To do this.

다음, 도 2f에서 볼 수 있는 바와 같이, 잔여 플로팅 게이트(40)를 식각한다. 이 때, 상기 설명과 같이, CHF3 를 포함하는 혼합가스로 인한 높은 식각 선택비 때문에 터널 산화막(70)이 안정적인 식각정지점의 역할을 한다.Next, as can be seen in FIG. 2F, the remaining floating gate 40 is etched. At this time, as described above, because of the high etching selectivity due to the mixed gas containing CHF 3 , the tunnel oxide film 70 serves as a stable etching stop point.

상기 터널 산화막(70)은, 예를 들어 이온 주입 공정시 캡핑층(capping layer)으로 작용하는 등 후속 공정에서 그 활용도가 높은 바, 본 발명은 이러한 터 널 산화막(70)의 두께를 일정하게 할 수 있는 장점을 포함한다.The tunnel oxide layer 70 may be used in a subsequent process, such as acting as a capping layer during an ion implantation process. Thus, the present invention provides a uniform thickness of the tunnel oxide layer 70. It may include advantages.

도 2g는 상기 도 2a에서 볼 수 있는 C-C' 영역의 단면을 도시한 것으로, 상기 2b 내지 2f를 통한 공정으로부터 얻어진 것이다. 본 발명에 따른 플래시 메모리 소자는 도 2g에서와 같이 잔류물이 완전히 제거되고 터널 산화막(70)이 일정 두께를 유지할 수 있다.Figure 2g shows a cross section of the C-C 'region seen in Figure 2a, which is obtained from the process through 2b to 2f. In the flash memory device according to the present invention, as shown in FIG. 2G, residues may be completely removed and the tunnel oxide layer 70 may maintain a constant thickness.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to the preferred embodiments as described above, it is not limited to the above embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 플래시 메모리 소자의 제조 방법은 콘트롤 게이트 식각 후, 잔여 콘트롤 게이트와 ONO막과 플로팅 게이트 식각을 진행할 때 CF4 를 포함하는 혼합가스를 사용하여 150% 내지 250% 과식각하고, 이 후 잔여 ONO막의 식각시 CHF3 를 포함하는 혼합가스를 사용하며, 이 후 잔여 플로팅 게이트 식각시 터널 산화막을 식각종말점으로 함으로써, 상기 CHF3 를 포함하는 혼합가스의 사용으로 폴리와 산화막 간의 높은 식각 선택비로 인해, 터널 산화막의 손상을 방지하여 상기 잔여 플로팅 게이트 식각시 터널 산화막을 정확한 식각종말점으로 활용할 수 있고, 후속공정에 있어 상기 터널 산화막의 활용도를 높일 수 있다.Therefore, in the method of manufacturing a flash memory device of the present invention, after the control gate etching, the remaining control gate and the ONO film and the floating gate etching is over-etched 150% to 250% using a mixed gas containing CF4, and then When the remaining ONO film is etched, a mixed gas containing CHF 3 is used, and then, the tunnel oxide film is used as an etching end point when the remaining floating gate is etched. In order to prevent damage to the tunnel oxide layer, the tunnel oxide layer may be used as an accurate etching endpoint when the remaining floating gate is etched, and the utilization of the tunnel oxide layer may be increased in a subsequent process.

Claims (2)

플래시 메모리 소자의 제조 방법에 있어서,In the method of manufacturing a flash memory device, 플로팅 게이트 폴리 실리콘, ONO막, 콘트롤 게이트 폴리 실리콘이 차례로 형성된 반도체 기판 상에 상기 콘트롤 게이트 폴리 실리콘을 식각하는 단계;Etching the control gate polysilicon on a semiconductor substrate on which a floating gate polysilicon , an ONO film, and a control gate polysilicon are sequentially formed; 상기 잔여 콘트롤 게이트 폴리 실리콘, ONO막, 플로팅 게이트 폴리 실리콘을 CF4를 포함하는 혼합가스로 식각하는 단계;Etching the remaining control gate polysilicon, ONO film, and floating gate polysilicon with a mixed gas comprising CF 4 ; 상기 잔여 ONO막을 CHF3 가스를 포함하는 혼합가스로 식각하는 단계; 및Etching the remaining ONO film with a mixed gas comprising CHF 3 gas; And 상기 잔여 플로팅 게이트 폴리 실리콘을 식각하는 단계Etching the remaining floating gate polysilicon 를 포함하여 이루어짐을 특징으로 하는 플래시 메모리 소자의 제조 방법.Method of manufacturing a flash memory device comprising the. 제 1 항에 있어서,The method of claim 1, 상기 CF4를 포함하는 혼합가스로 식각하는 단계는 플로팅 게이트 폴리 실리콘을 150% 내지 250%로 과식각하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법.The etching of the mixed gas containing CF 4 may over-etch the floating gate polysilicon by 150% to 250%.
KR1020040118372A 2004-12-31 2004-12-31 Method for fabricating the flash memory device KR100620222B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040118372A KR100620222B1 (en) 2004-12-31 2004-12-31 Method for fabricating the flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040118372A KR100620222B1 (en) 2004-12-31 2004-12-31 Method for fabricating the flash memory device

Publications (2)

Publication Number Publication Date
KR20060077890A KR20060077890A (en) 2006-07-05
KR100620222B1 true KR100620222B1 (en) 2006-09-08

Family

ID=37169884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040118372A KR100620222B1 (en) 2004-12-31 2004-12-31 Method for fabricating the flash memory device

Country Status (1)

Country Link
KR (1) KR100620222B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884975B1 (en) * 2006-11-27 2009-02-23 동부일렉트로닉스 주식회사 Method of Forming Flash Memory Device
CN113964032A (en) * 2020-07-20 2022-01-21 和舰芯片制造(苏州)股份有限公司 Method of manufacturing nonvolatile memory array, computer device, and storage medium

Also Published As

Publication number Publication date
KR20060077890A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US7169668B2 (en) Method of manufacturing a split-gate flash memory device
KR100632634B1 (en) Flash memory device and method for fabricating thereof
US20060011966A1 (en) Structure of a non-volatile memory cell and method of forming the same
US7049189B2 (en) Method of fabricating non-volatile memory cell adapted for integration of devices and for multiple read/write operations
KR100487547B1 (en) Method Of Fabricating Nonvolatile Memory Device
US6977200B2 (en) Method of manufacturing split-gate memory
KR100439025B1 (en) A method for forming a floating electrode of flash memory
JP2006513576A (en) Improved floating gate insulation and floating gate manufacturing method
KR100830591B1 (en) Methods of forming a semiconductor device including openings
KR100620222B1 (en) Method for fabricating the flash memory device
US6624028B1 (en) Method of fabricating poly spacer gate structure
KR20040055360A (en) Manufacturing method of flash memory semiconductor device
US7192833B2 (en) Flash memory device and method of manufacturing the same
US6242309B1 (en) Method of forming a split gate flash memory cell
KR100620233B1 (en) Method for fabricating the flash memory device
US6228718B1 (en) Method of fabricating a self-aligned split gate of a flash memory
KR20080034714A (en) Non-volatile memory device and manufacturing method for the same
KR20070059324A (en) Method of manufacturing a nand type flash memory device
KR100986632B1 (en) Method for manufacturing control gate of the flash memory device
KR100561970B1 (en) Method for fabricating semiconductor device
KR100833440B1 (en) Method of forming a gate spacer in a semiconductor device
KR100620232B1 (en) Method for fabricating flash memory device
US10510766B2 (en) Flash memory structure with reduced dimension of gate structure and methods of forming thereof
KR100640529B1 (en) Method for fabricating the flash memory device
KR100562742B1 (en) Semiconductor device and fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee