KR100618671B1 - 박막트랜지스터-액정표시패널 구동장치 - Google Patents

박막트랜지스터-액정표시패널 구동장치 Download PDF

Info

Publication number
KR100618671B1
KR100618671B1 KR1020000069663A KR20000069663A KR100618671B1 KR 100618671 B1 KR100618671 B1 KR 100618671B1 KR 1020000069663 A KR1020000069663 A KR 1020000069663A KR 20000069663 A KR20000069663 A KR 20000069663A KR 100618671 B1 KR100618671 B1 KR 100618671B1
Authority
KR
South Korea
Prior art keywords
signal
gate
level
driving
sig1
Prior art date
Application number
KR1020000069663A
Other languages
English (en)
Other versions
KR20020039843A (ko
Inventor
박정국
이경하
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020000069663A priority Critical patent/KR100618671B1/ko
Publication of KR20020039843A publication Critical patent/KR20020039843A/ko
Application granted granted Critical
Publication of KR100618671B1 publication Critical patent/KR100618671B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 박막트랜지스터-액정표시패널에서 게이트오프를 위한 직류 레벨의 게이트오프전압에 일정한 기간에 걸쳐 교류 성분을 포함시켜 게이트라인을 구동함으로써 그 교류 성분에 의해 패널상에 잔류하는 직류 레벨의 성분을 강제로 배전시켜 잔상이 제거되록 하기 위한 박막트랜지스터-액정표시패널 구동장치에 관한 것이다. 이를 위한 본 발명의 박막트랜지스터-액정표시패널 구동장치는, 수직동기신호, 수평동기신호, 데이터 인에이블 신호, 클럭 신호 및 데이터 신호를 입력으로 하여 STV 및 CPV 신호, 수직동기신호에 동기되는 교류 레벨의 제어신호(sig1)를 발생하는 타이밍 제어부와, 직류 레벨의 게이트오프신호를 발생하는 직류/직류 변환부와, 상기 게이트오프신호와 상기 제어신호(sig1)을 입력받아서 상기 직류 레벨의 게이트오프신호의 일정 구간에 상기 교류 레벨의 상기 제어신호(sig1)를 합성한 게이트오프구동신호(sig2)를 발생하는 게이트구동전압 발생부와, 상기 STV 및 CPV 신호, 상기 게이트오프구동신호(sig2)를 입력받아서 게이트 오프시 상기 교류 레벨의 게이트오프구동신호(sig2)로 구동하여 잔류 직류 성분을 제거하는 게이트 구동부를 구비한 것을 특징으로 한다.

Description

박막트랜지스터-액정표시패널 구동장치{DRIVING APPARATUS IN TFT-LCD PANEL}
도 1은 본 발명에 의한 박막트랜지스터-액정표시패널 구동장치의 블록구성도
도 2는 도 1에 도시된 게이트오프전압변조부의 구성예를 나타낸 회로도
도 3a 내지 도 3d는 도 1 및 도 2에 도시된 본 발명에 따른 박막트랜지스터-액정표시패널 구동장치의 동작을 설명하기 위한 동작 타이밍도
*도면의 주요부분에 대한 부호의 설명*
10: 타이밍 제어부 20: 직류(DC)/직류(DC) 변환부
30: 게이트구동전압 발생부 40: 게이트 구동부
54: 증폭단 58: 제 1기준전압원
64: 제 2기준전압원
본 발명은 박막트랜지스터-액정표시패널 구동장치에 관한 것으로, 보다 상세하게는 박막트랜지스터-액정표시패널(TFT-LCD Panel)상에서 발생되는 잔상(Image sticking) 또는 플리킹(Flickering)을 제거하기 위한 박막트랜지스터-액정표시패널 구동장치에 관한 것이다.
현재, 평판형 디스플레이로서 주목되는 TFT-LCD는 매트릭스 어레이 형태로 배치된 픽셀(pixel)을 갖추게 되고, 그 픽셀에 대해서는 대응하는 TFT스위칭소자의 게이트전극에 컬럼(Column)의 선택을 위한 컬럼드라이브신호를 인가하면서 그래픽신호선에 그래픽신호를 인가함으로써 화소의 재생을 위한 구동이 이루어지게 된다.
통상적으로, 하나의 프레임에 대한 구동이 이루어지는 경우 TFT스위칭소자의 게이트전극에는 직류(직류(DC)) 레벨의 게이트오프전압(Gate off voltage)이 인가되는 바, 그 직류(DC)레벨의 게이트오프전압이 LCD 패널상에 충전되는 경우에는 그 잔류 직류(DC)성분을 제거하기 어려워 결국 잔상이 발생되는 원인으로 된다.
즉, TFT-LCD패널에서 게이트오프전압을 직류(DC)레벨로 유지하는 경우에는 그 게이트전극 라인의 신호지연이라든지 온도변화에 기인하여 패널상에 직류(DC)성분이 잔류되고, 그 잔류 직류(DC)성분에 의해 선행 프레임의 화상이 후속 프레임의 화상에도 영향을 주게 된다. 그러므로, 액정의 반응속도가 늦은 모드의 패널에서는 잔상이 발생되는 반면 액정의 반응속도가 빠른 모드의 패널에서는 플리커가 발생되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 직류 레벨로 인가되는 TFT 게이트오프전압을 특정구간에서 교류(AC) 레벨화하여 게이트전극을 구동함으로써 패널에 충전된 잔류 직류 성분을 강제로 제거하여 잔상이 발생되지 않도록 하기 위한 박막트랜지스터-액정표시패널 구동장치를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명의 박막트랜지스터-액정표시패널 구동장치는,
삭제
수직동기신호, 수평동기신호, 데이터 인에이블 신호, 클럭 신호 및 데이터 신호를 입력으로 하여 STV 및 CPV 신호, 수직동기신호에 동기되는 교류 레벨의 제어신호(sig1)를 발생하는 타이밍 제어부와,
직류 레벨의 게이트오프신호를 발생하는 직류/직류 변환부와,
상기 게이트오프신호와 상기 제어신호(sig1)을 입력받아서 상기 직류 레벨의 게이트오프신호의 일정 구간에 상기 교류 레벨의 상기 제어신호(sig1)를 합성한 게이트오프구동신호(sig2)를 발생하는 게이트구동전압 발생부와,
상기 STV 및 CPV 신호, 상기 게이트오프구동신호(sig2)를 입력받아서 게이트 오프시 상기 교류 레벨의 게이트오프구동신호(sig2)로 구동하여 잔류 직류 성분을 제거하는 게이트 구동부를 구비한 것을 특징으로 한다.
본 발명의 박막트랜지스터-액정표시패널 구동장치에 있어서, 상기 제어신호(sig1)는 상기 타이밍 제어부에 의해 수직블랭킹기간에 발생하며, 다음 프레임의 첫번째 게이트 신호가 발생되기 전에 발생되는 것을 특징으로 한다.
본 발명의 박막트랜지스터-액정표시패널 구동장치에 있어서, 상기 게이트구동전압 발생부는, 상기 제어신호(sig1)가 인가되는 제 1 저항과, 상기 제 1 저항의 출력 신호를 비반전 신호로 입력하고, 제 1 전압을 반전 신호로 입력하는 증폭단과, 상기 증폭단의 비반전 입력 단자와 출력 단자 사이에 접속된 제 2 저항과, 상기 증폭단의 출력단과 상기 게이트오프구동신호를 출력하는 최종 출력단자 사이에 접속된 캐패시터와, 상기 최종 출력단자에 직렬접속된 다이오드 및 제 2 전원으로 구성된 것을 특징으로 한다.
상기한 구성의 본 발명에 따른 박막트랜지스터-액정표시패널 구동장치는 대략 수㎒주파수로 10∼20사이클로 수직블랭킹기간에 타이밍콘트롤러에서 발생된 게이트오프구동신호가 직류(DC)/직류(DC)컨버터에서 발생되는 직류(DC)레벨의 게이트오프전압에 게이트구동전압변조부에 의해 레벨조정되는 상태로 반영되고, 그에 따라 게이트오프구동신호에는 일정한 기간에 걸쳐 교류(AC)성분이 포함되어 교류(AC)성분이 포함된 제어신호에 의해 패널상에 잔류하는 직류(DC)성분이 강제로 배출됨으로써 잔상(또는 플리커)가 제거된다.
이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.
도 1은 본 발명에 의한 박막트랜지스터-액정표시패널 구동장치의 구성도이다.
도시된 바와 같이, 본 발명의 박막트랜지스터-액정표시패널 구동장치는 타이밍 제어부(10), 직류(DC)/직류(DC) 변환부(20), 게이트구동전압 발생부(30), 게이트 구동부(40)로 구성된다.
상기 타이밍 제어부(10)는 수평동기신호(H-sync)와 수직동기신호(V-sync), 데이터인에이블신호(DE), 클럭 신호(clock) 및 데이터 신호(Data)를 입력하여 STV 신호(stv)와 CPV 신호(cpv) 및 제어 신호(sig1)를 발생한다. 이때, 제어 신호(sig1)는 수직 블랭킹 시간(vertical blanking time)에 발생하는 신호로, 다음 프레임의 첫번째 게이트 신호가 발생되기 전에 발생한다. 상기 제어 신호(sig1)는 게이트 구동전압 발생부(30)로 입력되며 직류(DC)인 게이트 오프 전압을 수직 블랭킹 시간에 특정 레벨까지 승압시켜준다.
상기 게이트구동전압 발생부(30)는 상기 타이밍 제어부(10)에서 출력된 신호(sig1)와 상기 직류(DC)/직류(DC) 변환부(20)에서 출력된 게이트오프전압을 입력한다. 상기 게이트구동전압 발생부(30)는 게이트오프전압을 특정 구간에서 교류(AC) 전압으로 승압하여 게이트오프구동신호(sig2)를 발생한다.
상기 게이트 구동부(40)는 상기 타이밍 제어부(10)에서 출력되는 STV신호와 CPV신호 및 상기 게이트구동전압 발생부(30)에서 발생되는 게이트오프구동신호(sig2)를 입력한다. 상기 게이트 구동부(40)는 직류(DC)로 인가되는 TFT 게이트 오프 전압을 특정 구간에서 교류(AC)로 구동함으로써, 패널에 차징되어 있는 잔류 직류(DC) 성분을 강제적으로 제거한다.
도 2는 도 1에 도시된 게이트구동전압 발생부(30)의 회로도이다.
도시된 바와 같이, 상기 타이밍 제어부(10)로부터 출력된 제어 신호(sig1)는 제 1 저항(52)을 통하여 증폭기(54)의 비반전 입력단(+)으로 입력되고, 상기 증폭기(54)의 입력측과 출력측의 사이에는 상기 저항(52)과의 합성 저항비에 의해 그 증폭기(54)의 증폭율을 결정하는 제 2저항(56)이 접속되며, 상기 증폭기(54)의 반전단자(-)에는 제 1 전압을 제공하는 제 1 전원(58)이 접속된다.
상기 증폭기(54)의 출력단과 게이트오프구동신호(sig2)를 출력하는 출력단자(66) 사이에는 직류(DC)성분을 커플링하는 직류(DC)커플링 캐패시터(60)가 접속된다. 상기 캐패시터(60)의 출력단과 접지전압(Vss) 사이에는 순방향 접속의 다이오드(62)와 제 2 전압을 제공하는 제 2 전원(64)이 직렬접속된다.
상기 제 1 전원(58)과 상기 제 2 전원(64)은 직류(DC)/직류(DC) 변환부(20)에서 출력된 게이트오프전압을 분압한 제 1 전압과 제 2 전압을 제공하며, 제 1 전압과 제 2 전압은 접지전압으로 레벨이 설정됨이 바람직하다.
상기한 구성의 본 발명에 따른 박막트랜지스터-액정표시패널 구동장치의 작용에 대해 도 3에 도시된 타이밍차트를 참조하여 상세하게 설명한다.
먼저, 제어수단으로부터 수직동기신호(V-sync; 도 3a)와 수평동기신호(H-sync; 도 3b)가 입력됨과 더불어 데이터인에이블신호(DE), 클럭 신호(clock) 및 데이터 신호(data)가 입력되면 상기 타이밍 제어부(10)에서는 STV신호(도 3c)와 CPV신호(도 3d)를 출력해서 상기 게이트 구동부(40)에 인가함과 더불어 게이트전극의 구동에 적용되는 상기 제어 신호(sig1)(도 3d)를 출력하여 상기 게이트구동전압 발생부(30)에 인가하게 된다.
즉, 상기 타이밍 제어부(10)는 상기 수직동기신호(V-sync)와 완전히 동기되는 제어 신호(sig1)를 발생하여 상기 게이트구동전압 발생부(30)에 출력한다. 상기 제어 신호(sig1)는 수 ㎒의 주파수로 10∼20사이클을 갖도록 설정되지만, 제어 신호(sig1)의 주파수와 사이클은 해당하는 액정표시패널의 HR(Holding ratio)를 고려하여 설계된다.
또, 상기 제어 신호(sig1)의 주파수가 너무 낮거나 게이트오프전압의 레벨의 최대치가 증가되는 경우에는 최종의 게이트라인의 홀딩타임(Holding time)이 줄어들어 화면의 품위에 악영향을 주게 될 가능성이 있기때문에, 본 발명에서는 상기 신호(sig1)를 고주파수로 설정하여 단번에 상당한 양의 오프전류가 배출되지 않도록 한다.
또한, 본 발명에 따르면 상기 제어 신호(sig1)는 수직블랭킹기간(도 3b에서 '60')에서 후속 프레임의 제 1번째 게이트신호가 발생되기 직전에 상기 타이밍콘트롤러(10)로부터 출력되는 바, 이는 최종의 게이트라인의 홀딩타임에 대한 충분한 여유(Marging)을 확보하기 위함이다.
그와 더불어, 상기 직류/직류 변환부(20)에서는 직류(DC)레벨의 게이트오프전압을 상기 게이트구동전압 발생부(30)에 출력하게 된다.
따라서, 상기 게이트구동전압 발생부(30)는 상기 제어 신호(sig1)의 전압레벨을 결정하는 작용을 행하여 상기 전원전압(Vcc) 및 접지전압(Vss)의 분압에 의해 상기 직류/직류 변환부(20)의 출력을 분압/조절하게 된다.
즉, 상기 게이트구동전압 발생부(30)에서 상기 제 1 및 제 2저항(52,56)은 상기 신호(sig1)의 하이 레벨의 증폭을 결정하게 되고, 상기 전원전압(Vcc) 및 접지전압(Vss)에 의해 전체적인 게이트오프구동신호(sig2)의 레벨이 결정된다(도 3d).
따라서, 상기 게이트오프구동신호의 승압은 TFT의 오프전류를 증가시켜 해당하는 패널에 충전된 잔류 직류(DC)성분을 제거하게 된다.
여기서, 상기 게이트오프구동신호는 수직블랭킹기간(도 3b의 60)에 후속 프레임의 제 1게이트신호가 출력되기 직전에 수 ㎒로 게이트오프레벨에서 OV까지 스윙(swing)하게 된다.
상기한 설명에 의하면, 본 발명에서는 고정된 디스플레이 패턴이 장시간 유지되는 경우에 그래픽데이터가 표시되지 않는 수직블랭킹기간을 이용하여 1프레임마다 잔류직류(DC)를 제거해줌으로써 잔상에 관한 불리한 영향의 제거가 가능하게 된다.
상기한 바와 같이, 본 발명에 따른 박막트랜지스터-액정표시패널 구동장치에 의하면, 직류(DC)레벨의 게이트오프전압에서 일정한 기간에 교류(AC)성분을 포함시켜 게이트구동을 행하여 그 패널에 잔류하는 직류(DC)성분을 강제적으로 배출시킴으로써 잔류직류(DC)에 의한 잔상(및 플리커)을 제거할 수 있게 된다.

Claims (3)

  1. 수직동기신호, 수평동기신호, 데이터 인에이블 신호, 클럭 신호 및 데이터 신호를 입력으로 하여 STV 및 CPV 신호, 수직동기신호에 동기되는 교류 레벨의 제어신호(sig1)를 발생하는 타이밍 제어부와,
    직류 레벨의 게이트오프신호를 발생하는 직류/직류 변환부와,
    상기 게이트오프신호와 상기 제어신호(sig1)를 입력받아서 상기 직류 레벨의 게이트오프신호의 일정 구간에 상기 교류 레벨의 상기 제어신호(sig1)를 합성한 게이트오프구동신호(sig2)를 발생하는 게이트구동전압 발생부와,
    상기 STV 및 CPV 신호, 상기 게이트오프구동신호(sig2)를 입력받아서 게이트 오프시 상기 교류 레벨의 게이트오프구동신호로 구동하여 잔류 직류 성분을 제거하는 게이트 구동부를 구비한 것을 특징으로 하는 박막트랜지스터-액정표시패널 구동장치.
  2. 제 1 항에 있어서, 상기 제어신호(sig1)는 상기 타이밍 제어부에 의해 수직블랭킹기간에 발생하며, 다음 프레임의 첫번째 게이트 신호가 발생되기 전에 발생되는 것을 특징으로 하는 박막트랜지스터-액정표시패널 구동장치.
  3. 제 1 항에 있어서,
    상기 게이트구동전압 발생부는,
    상기 제어신호(sig1)가 인가되는 제 1 저항과,
    상기 제 1 저항의 출력 신호를 비반전 신호로 입력하고, 접지전압에 해당하는 제 1 전압을 반전 신호로 입력하는 증폭단과,
    상기 증폭단의 비반전 입력 단자와 출력 단자 사이에 접속된 제 2 저항과,
    상기 증폭단의 출력단과 상기 게이트구동신호를 출력하는 최종 출력단자 사이에 접속된 캐패시터와,
    상기 최종 출력단자와 접지전압 사이에 접속되고 접지전압에 해당하는 제 2 전압이 인가되는 다이오드로 구성된 것을 특징으로 하는 박막트랜지스터-액정표시패널 구동장치.
KR1020000069663A 2000-11-22 2000-11-22 박막트랜지스터-액정표시패널 구동장치 KR100618671B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000069663A KR100618671B1 (ko) 2000-11-22 2000-11-22 박막트랜지스터-액정표시패널 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000069663A KR100618671B1 (ko) 2000-11-22 2000-11-22 박막트랜지스터-액정표시패널 구동장치

Publications (2)

Publication Number Publication Date
KR20020039843A KR20020039843A (ko) 2002-05-30
KR100618671B1 true KR100618671B1 (ko) 2006-09-06

Family

ID=19700630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000069663A KR100618671B1 (ko) 2000-11-22 2000-11-22 박막트랜지스터-액정표시패널 구동장치

Country Status (1)

Country Link
KR (1) KR100618671B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479770B1 (ko) * 2002-08-29 2005-04-06 엘지.필립스 엘시디 주식회사 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템

Also Published As

Publication number Publication date
KR20020039843A (ko) 2002-05-30

Similar Documents

Publication Publication Date Title
KR100705617B1 (ko) 액정구동장치
CN100511378C (zh) 背光驱动装置和使用其驱动背光的方法
KR100878244B1 (ko) 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치
KR101263513B1 (ko) 액정표시장치의 백라이트 구동 장치 및 방법
KR101134640B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101319276B1 (ko) 액정표시장치 및 그의 구동 방법
KR101231840B1 (ko) 액정 표시 장치 및 그의 구동 방법
US20070242024A1 (en) Thin film transistor liquid crystal display panel driving device and method thereof
KR20120050114A (ko) 액정 표시 장ㅊ치 및 그 구동 방법
JP2008129576A (ja) 液晶表示装置及びその駆動方法
JP4378125B2 (ja) 液晶表示装置
US8106877B2 (en) Apparatus and method for driving liquid crystal display device
US8717270B2 (en) Liquid crystal display device, display control device, and liquid crystal display method
CN111383570B (zh) 显示面板上避免残影的方法
KR100781416B1 (ko) 액정 표시장치의 플리커 보상회로
KR100618671B1 (ko) 박막트랜지스터-액정표시패널 구동장치
KR101194853B1 (ko) 스캔 펄스 변조 회로, 그를 이용한 액정 표시 장치
JP2000330539A (ja) 画像記録再生装置及び焼き付き低減方法
JPH11282422A (ja) 液晶表示装置
JP2001228827A (ja) 信号制御回路
KR100274545B1 (ko) 액정 구동 전압 발생 회로
KR20060053514A (ko) 액정 표시장치의 구동장치 및 방법
JP3294530B2 (ja) 液晶表示装置
KR100552285B1 (ko) 액정 표시 장치의 게이트 펄스 구동 장치 및 제어방법
KR20080050032A (ko) 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 13